DE1574651C3 - Monolithisch integrierte Flip-Flop-Speicherzelle - Google Patents

Monolithisch integrierte Flip-Flop-Speicherzelle

Info

Publication number
DE1574651C3
DE1574651C3 DE1574651*CA DE1574651A DE1574651C3 DE 1574651 C3 DE1574651 C3 DE 1574651C3 DE 1574651 A DE1574651 A DE 1574651A DE 1574651 C3 DE1574651 C3 DE 1574651C3
Authority
DE
Germany
Prior art keywords
collector
emitter
memory cell
transistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1574651*CA
Other languages
English (en)
Other versions
DE1574651A1 (de
DE1574651B2 (de
Inventor
Siegfried K Wiedmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBM Deutschland GmbH
Original Assignee
IBM Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBM Deutschland GmbH filed Critical IBM Deutschland GmbH
Priority to DE19681774929 priority Critical patent/DE1774929C3/de
Priority to DE1574651*CA priority patent/DE1574651C3/de
Priority to FR1602846D priority patent/FR1602846A/fr
Priority to ES363798A priority patent/ES363798A1/es
Priority to GB1252464D priority patent/GB1252464A/en
Priority to NLAANVRAGE6903029,A priority patent/NL169804C/xx
Priority to US127751A priority patent/US3693057A/en
Publication of DE1574651A1 publication Critical patent/DE1574651A1/de
Publication of DE1574651B2 publication Critical patent/DE1574651B2/de
Application granted granted Critical
Publication of DE1574651C3 publication Critical patent/DE1574651C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung betrifft eine monolithisch integrierte Flip-Flop-Speicherzelle mit zwei bezüglich Basis und Kollektor über Kreuz gekoppelten Transistoren, je einem relativ hochohmigen Kollektorwiderstand und einer zu diesem parallel geschalteten Diode pro Transistor.
Eine Speicheranordnung der genannten Schallungsart ist in der älteren DT-PS 15 24 873 bereits vorgeschlagen. Dabei wird von der häufig sich ergebenden Notwendigkeit ausgegangen, die Leistung einer Speicherzelle beim Lesen oder Schreiben gegenüber dem Ruhezustand anzuheben. Damit wird erreicht, daß nur kurzzeitig und lokal an der adressierten Speicherzelle eine relativ hohe Verlustleistung entsteht, die in Form von Wärme über den Monolithen abgeführt werden muß. Würde über längere Zeit dieselbe Verlustleistung kontinuierlich entwickelt, müßte der Speicher infolge Überhitzung ausfallen. Der andere Weg,
eine größere Wärmeabfuhr zu ermöglichen, ζ. Β
durch Kühlfahnen od. dgl., wie bei einzelnen Halb' leiterbauelementen, ist nur beschränkt möglich, wej er im Prinzip der angestrebten Mikrominiaturisierunj entgegengerichtet ist. Daneben muß für eine gleich
mäßig hohe Ruheleistung in jeder Zelle auch eil
relativ hoher Strom zur Verfügung gestellt werden. I Die eingangs genannte und bezüglich der Scha]
tungsart mit der Erfindung vergleichbare Speiche^
ίο zelle ist in Fig. 1 dargestellt. Die Funktion und Ai beitsweise einer solchen Speicherzelle mit Leistung^ schaltung sind in der genannten älteren Patentschrii ausführlich beschrieben. Bei einem solchen bistabile· Multivibrator ist stets ein Transistor leitend, währen:
der andere gesperrt ist. Im Ruhezustand fließt dq Strom durch den leitenden Transistor über denjenigej Emitter, der sich auf dem Potential von null Volt be findet. Die Spannung am zweiten Emitter dieses Trari sistors liegt um den Spannungsabfall eines geringe sich einstellenden Stromes am Emitterwiderstan; höher, der hier nicht dargestellt ist. Die Vorspannun der Basis gegen diesen Emitter genügt dann nicr mehr, einen vergleichbaren Stromfluß zu gestattet Erst wenn mit einem Adressierimpuls an dem ai O Volt befindlichen Emitter der bisher leitende Trarj sistorzweig gesperrt wird, fließt ein merklicher Strof über den Emitterwiderstand, dessen Spannungsabfai als Leseimpuls dient und über einen Leseverstärke zur Anzeige gebracht werden kann. Umgekehrt gi schieht das Einschreiben einer Information so, da der leitende Transistor bei Anlegen eines Adressie impulses an den einen Emitter durch einen Schreit impuls an den zweiten Emitter gesperrt wird. Die de Kollektorwiderständen parallel geschalteten Diode bewirken eine Leistungsschaltung bei Adressierun Im Ruhezustand sind die beiden Dioden gesperrt; b Adressierung, d. h. bei Anlegen eines Spannungsin pulses an die beiden verbundenen Emitter und an d Spannungsversorgungsklemme, wird die Diode d< stromführenden Kollektorzweiges leitend und dam ein relativ kleiner Widerstand parallel zu dem strori führenden Kollektorwiderstand geschaltet.
Für den Betrieb bei kleiner Ruheleistung sin' hochohmige Kollektorwiderstände notwendig. Nut!
man, wie vorgeschlagen, den Bahnwiderstand ein Epitaxieschicht auf dem Monolithen aus, so ist irj dem hohen Widerstand eine relativ große Fläche ve| bunden. Neben diesem Nachteil verlangen die Schall dioden parallel zu den Kollektorwiderständen zusätj liehe PN-Übergänge und damit im allgemeinen zt sätzlichen Platz. Die Hauptaufgabe der integrierte Halbleitertechnik besteht aber gerade darin, mit möj liehst geringem Flächenaufwand an Halbleitermateri| auszukommen. Jede Verkleinerung oder Einsparuij
von Halbleiterfläche bedeutet hier einen Fortschrij Die Integration mehrerer Bauelemente, insbesoi
dere von Transistoren, Dioden und Widerstände:
wie sie beispielsweise in für Speicherzellen verwei deten Multivibratorschaltungen vorkommen, ist i sich bekannt, vgl. ETZ-A, Band 83, 1962, Heft 2j S. 900 bi·; 904. Jedoch wird auch dort der Widerstaij durch Ausnutzung des Kollektorbahnwiderstandi realisiert, was bei einem hohen Widerstandswert ni mit einem vergleichsweise hohen Halbleiterfiächej
aufwand zu erreichen ist. Die gleiche Einschränke trifft auch für die aus der US-PS 32 18 613 bekannt Flip-FIop-Speichcrzelle zu. Zwar werden dort al Bauelemente der Speicherzelle auf lediglich zwei voi
iander isolierte Halbleiterbereiche aufgeteilt, als stwiderstände werden jedoch ebenfalls die Kollekbahnwiderstän Je ausgenutzt.
Aufgabe der vorliegenden Erfindung ist es, bei ier umfangreichen Speicheranordnung aus Speicherlen der eingangs genannten Schaltungsart eine beiders raumsparende Integrationsweise und damit ie hohe Packungsdichte zu erzielen. Gelöst wird ■se Aufgabe durch die im kennzeichnenden Teil des tentanspruchs 1 angegebenen Maßnahmen.
Daß Pinch-Widerstände hohe Schichtwiderstände fweisen und gleichzeitig relativ wenig Platz auf iem Monolithen beanspruchen, ist an sich bekannt, I. E. Keonjian, Microelectronics, New York, 63, S. 311 bis 315. An anderer Stelle wird ein soler Pinch-Widerstand auch als Dumbbell-Widermd oder buried-resistor (vergrabener Widerstand) zeichnet. Unter einem Pinch-Widerstand soll dabei r Widerstand im Basis-Halbleitermaterial verstann werden, welches durch Emittermaterial überckt ist. Obwohl derartige Pinch-Widerstände an :h bekannt waren, wurden sie in der Praxis jedoch um verwendet, weil ihre Widerstandswerte herstelmgsbedingt sehr stark streuen. Bei der eingangs gennten Schaltung, von der die Erfindung ausgeht, mnen auf Grund der ebenfalls vorhandenen Dioden doch große Toleranzen für den Widerstandswert :r Lastwiderstände zugelassen werden.
Die mit der Flip-Flop-Speicherzelle nach der Eridung erzielbaren Vorteile sind darin zu sehen, daß lter Verwendung an sich bekannter Pinch-Widerände eine neuartige und besonders raumsparende .tegrationsweise für eine solche Speicherzelle er- üt wird. Die überaus platzsparende Integration ird dadurch erzielt, daß man ganz bestimmte Schalngsteile aus beiden Flip-Flop-Hälften in bestimmter 'eise zusammenfaßt, wobei sich neben der Erzielung ner sehr hohen Integrationsdichte eine gleichzeitig tfringerte Anzahl von erforderlichen Kontakten :w. Verbindungsleiterzügen sowie die Verfügbarkeit )n für den Ruhe- bzw. Adressierzustand maßgebdtien unterschiedlichen Lastwiderständen ergibt.
Die Erfindung wird im folgenden an Hand eines .usführungsbeispiels unter Zuhilfenahme der Zeichungen näher erläutert. Es zeigt
Fi g. 1 eine Flip-Flop-Schaltung als Grundbaustein ir eine Speicherzelle mit Leistungsschaltung nach nem älteren Vorschlag,
Fig. 2 den topologischen Entwurf (Layout) eines ionolithen zur Realisierung der Schaltung nach ig. 1 in konventioneller Weise mit der Maßgabe er Verwendung von Pinch-Widerständen,
Fig. 3 die schematische Darstellung eines Pinch-/iderstandes mit Ersatzschaltbild,
Fig. 4 das Layout nach der Erfindung für die chaltungnach Fig. 1,
F i g. 4 a das Ersatzschaltbild einer Schaltungshälfte er Anordnung nach Fig. 1, wie sie in einer Isolaonsinsel nach F i g. 4 realisiert ist
Zum besseren Verständnis der Erfindung soll zurst ein topologischer Entwurf einer monolithischen chaltung beschrieben werden, der von einem Durchchnittsfachmann in konventioneller Art entwickelt /erden kann. Die Aufgabe an eine solche Entwickung wäre eine Umsetzung der in F i g. 1 vorgeschlaenen Flip-Flop-Speicherzelle in monolithische Bauweise mit der Maßgabe, die Ko]lektorwiderständei?(; lurch Pinch-Widerstände darzustellen.
Ein solcher topologischer Entwurf (Layout) wird in Fig. 2 gezeigt. Jedes einzelne Element der vorgegebenen Schaltung in Fig. 1 wird durch ein einzelnes flächenmäßig getrenntes Element des Monolithen dargestellt. Für die Speicherzelle werden drei N-Isolationsinseln Z1, I2, Z3 benötigt, gegenseitig isoliert durch P+-Isolationen. Zwei Inseln I1 und I2 nehmen dabei jeweils einen Transistor auf, die dritte Insel Z3 dient für die zwei Pinch-Widerstände Z? Cl
ίο und RC2 sowie die beiden Schaltdioden D1 und D2. Im einzelnen ist die durch eine P+-Diffusion isolierte Insel I1 nach Art der Planar-Technik aus epitaktischem N-Material (Kollektor C1) hergestellt, in welchem die P-leitende Basisdiffusion B1 liegt. In diesem Basisgebiet wiederum liegen die beiden Emitter E11 und E12. Wie in der Insel I1 ist in der Insel I2 der
zweite Multiemitter-Transistor dargestellt mit C2, B2 und den Emittern E21 und E22.
In der dritten Insel Z3, die ebenfalls aus epitaktischem N-Material besteht, befindet sich einerseits eine P-Diffusion, die zwei N+-Diffusionen aus Emittermaterial trägt. Die PN-Übergänge zwischen dem P-leitenden und N+-leitenden Material dienen als Dioden D1 und D2. Andererseits ist eine zweite P-Diffusion vorgesehen, die an zwei Stellen teilweise durch nachfolgende N+-Diffusion in ihrer Tiefe oder Dickendimension so begrenzt wird, daß zwei Pinch-Widerstände entstehen. Diese verschiedenen Halbleiterbauelemente, die sich in diesen drei Inseln befinden, sind nun durch die angedeuteten Metallisierungen und Leitungsbahnen miteinander entsprechend der vorgelegten Schaltung nach Fig. 1 verbunden.
Die Aufgabe der Erfindung in bezug auf dieses »konventionelle« Layout ist nun, die Integration zur Miniaturisierung weiter fortzuführen, so daß ein flächenhaftes Element des Monolithen nicht nur einem Bauelement der Ausgangsschaltung (Fig. 1) entspricht, sondern daß ein Element des Monolithen eine Kombination von vorgelegten Bauelementen verwirklicht. Dazu wurde erfindungsgemäß nicht nur die flächenmäßige Struktur des Monolithen für die elektrische Wirkungsweise ausgenutzt, wobei ein Element neben das andere gesetzt und durch Leitungszüge verbunden wird, sondern auch der vertikale Aufbau, der i. a. nur als parasitärer Effekt in Erscheinung tritt.
In den F i g. 3 und 3 a ist ein Pinch-Widerstand in einer perspektivischen Schnittdarstellung sowie mit seinem elektrischen Ersatzschaltbild gezeigt. Im Kollektormaterial 1 ist eine Basisdiffusion 2 ausgeführt, die ihrerseits teilweise von einer Emitterdiffusion 3 überdeckt wird. Zwischen den Kontaktierungspunkten A und B liegt ein relativ hoher Widerstand (einige 10 k£2), bewirkt durch die geringe Stärke dieser Basisschicht. Zum Kollektormaterial 1 und zur bedeckenden Emitterdiffusion 3 existieren PN-Übergänge, die je nach Vorspannung entweder bei etwa 0,7 Volt leitend werden oder im Sperrzustand bei etwa 7 Volt durchbrechen (Zenerdurchbruch). Bisher waren diese Dioden als Parasitäreffekte sehr unerwünscht, und es mußte von der Schaltung her Vorsorge getroffen werden, um eine genügende Vorspannung für die Sperrung der Dioden zu gewährleisten.
Bei der Flip-Flop-Speicherzelle nach der Erfindung werden diese parasitären Dioden ausgenutzt, um eine vorteilhafte Wirkung zu erlangen. Zwischen den Punkten A und B liegt in der Stromspannungs-
kennlinie zuerst ein ohmscher Bereich für einen Spannungsabfall unter 0,7 Volt vor; bei Überschreiten dieses Wertes wird aber der PN-Übergang leitend, der die höchste Potentialdifferenz aufweist, bei Stromfluß von Λ nach B also die Diode zwischen A und C (falls B und C gleiches Potential besitzen), und es ergibt sich ein Stromfluß entsprechend einer Diodenkennlinie. Mit Hilfe eines Pinch-Widerstandes läßt sich also in vorteilhafter Weise die Serienschaltung einer Diode und eines relativ hohen Widerstandes realisieren.
Bei Verwendung eines Pinch-Widerstandes in einer Speicherzelle mit dem in F i g. 1 angegebenen Schaltbild kann man jetzt erfindungsgemäß auf ein Layout kommen, wie es in F i g. 4 dargestellt ist. In jeder der beiden Isolierwannen ist eine Hälfte der Schaltung nach Fig. 1 realisiert. Eine solche Hälfte ist in F i g. 4 a dargestellt. Die parallel zu den hochohmigen Kollektorwiderständen Rc liegenden Dioden ergeben sich aus der vertikalen Struktur des Halbleiters zwischen N-Kollektor und P-Basis-Schicht und erfordern daher keine äußeren Verbindungen mit den übrigen Elementen der Schaltung.
Der wesentliche Vorteil gegenüber dem »konventionellen« Layout in F i g. 2 ist die Platzeinsparung durch Fortfall der dritten Isolationswanne mit den beiden Dioden und der beträchtlichen Isolationsrandschicht, deren Platzbedarf ein wichtiger Faktor ist, weil bei dem Prozeß der P+-Isolations-Diffusion, die
ίο durch die Epitaxieschicht bis in das Substrat hinunterreicht, auch ein Auswandern unter die von der schützenden Oxydschicht bedeckten Fläche eintritt. Ein weiterer Vorteil ist der Fortfall von zusätzlichen Metallisierungen zur galvanischen Verbindung von Basis bzw. Kollektor und Kollektorwiderstand. Dies bedeutet eine Verbesserung der Zuverlässigkeit, wenn man davon ausgeht, daß meist die Diffusionen fehlerfrei sind und daß sämtliche Ausfälle infolge Veränderungen an den Kontaktstellen Halbleiter-Metall auftreten.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Monolithisch integrierte Flip-Flop-Speicherzelle mit zwei bezüglich Basis und Kollektor über Kreuz gekoppelten Transistoren, je einem relativ hochohmigen Kollektorwiderstand und einer zu diesem parallel geschalteten Diode pro Transistor, dadurch gekennzeichnet, daß die Schaltungselemente in zwei gegeneinander isolierten Kollektorzonen eines Halbleiterkörpers derart integriert sind, daß der schaltungsmäßig jeweils dem anderen Transistor (T2, T1) zugehörigen Kollektorwiderstand (RCo, Rc ι) ·η der Verlängerung der Basiszone (B1, B0) des einen Transistors (T1, T2) als unter Emittermaterial vergrabener Pinch-Widerstand ausgebildet ist, wobei sich die zu dem Kollektorwiderstand (Rc1, Rc2) jeweils des einen Transistors (T1, T2) parallel geschaltete Diode (D1, D2) aus dem Basis-Kollektor-Übergang des anderen Kollektorwiderstandes (Rc 2, Rc t) ergibt.
2. Monolithisch integrierte Flip-Flop-Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Transistoren Doppelemitter-Transistoren sind, bei denen die gespeicherte Information jeweils über einen Emitter ausgelesen wird, wenn an die beiden anderen, miteinander verbundenen Emitter ein Adressierimpuls gelegt ist.
3. Monolithisch integrierte Flip-Flop-Speicherzelle nach Anspruch 2, dadurch gekennzeichnet, daß in jeder isolierten Kollektorzone des Halbleiterkörpers eine zusammenhängende Basiszone vorgesehen ist, in der für die je zwei Emitter eines Doppelemitter-Transistors sowie für den zugehörigen Pinch-Widerstand drei voneinander getrennte Emitter-Diffusionszonen angeordnet sind.
4. Monolithisch integrierte Flip-Flop-Speicherzelle nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur galvanischen Verbindung der Kollektoren die die Pinch-Widerstände überdeckenden Emitter-Diffusionszonen kontaktiert sind.
DE1574651*CA 1968-03-01 1968-03-01 Monolithisch integrierte Flip-Flop-Speicherzelle Expired DE1574651C3 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19681774929 DE1774929C3 (de) 1968-03-01 1968-03-01 Monolithische Speicherzelle mit zwei kreuzgekoppelten Transistoren
DE1574651*CA DE1574651C3 (de) 1968-03-01 1968-03-01 Monolithisch integrierte Flip-Flop-Speicherzelle
FR1602846D FR1602846A (de) 1968-03-01 1968-12-30
GB1252464D GB1252464A (de) 1968-03-01 1969-02-19
ES363798A ES363798A1 (es) 1968-03-01 1969-02-19 Una disposicion de circuito electrico monolitico.
NLAANVRAGE6903029,A NL169804C (nl) 1968-03-01 1969-02-26 Geintegreerde halfgeleidertrekkerschakeling.
US127751A US3693057A (en) 1968-03-01 1971-03-24 Monolithic circuits with pinch resistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1574651*CA DE1574651C3 (de) 1968-03-01 1968-03-01 Monolithisch integrierte Flip-Flop-Speicherzelle

Publications (3)

Publication Number Publication Date
DE1574651A1 DE1574651A1 (de) 1971-09-09
DE1574651B2 DE1574651B2 (de) 1975-04-24
DE1574651C3 true DE1574651C3 (de) 1976-01-02

Family

ID=5678723

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1574651*CA Expired DE1574651C3 (de) 1968-03-01 1968-03-01 Monolithisch integrierte Flip-Flop-Speicherzelle

Country Status (6)

Country Link
US (1) US3693057A (de)
DE (1) DE1574651C3 (de)
ES (1) ES363798A1 (de)
FR (1) FR1602846A (de)
GB (1) GB1252464A (de)
NL (1) NL169804C (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2126073B1 (de) * 1971-02-23 1975-03-21 Dyakov Jury
US3936813A (en) * 1973-04-25 1976-02-03 Intel Corporation Bipolar memory cell employing inverted transistors and pinched base resistors
US4136355A (en) * 1976-02-10 1979-01-23 Matsushita Electronics Corporation Darlington transistor
JPS5325375A (en) * 1976-07-31 1978-03-09 Nippon Gakki Seizo Kk Semiconductor integrated circuit devi ce
DE2733615A1 (de) * 1977-07-26 1979-02-01 Ibm Deutschland Hochintegrierte halbleiteranordnung enthaltend eine dioden-/widerstandskonfiguration
DE2739283A1 (de) * 1977-08-31 1979-03-15 Siemens Ag Integrierbare halbleiterspeicherzelle
JPS546364Y1 (de) * 1977-09-01 1979-03-24
JPS6057707B2 (ja) * 1978-01-25 1985-12-16 株式会社日立製作所 記憶回路
NL188721C (nl) * 1978-12-22 1992-09-01 Philips Nv Halfgeleidergeheugenschakeling voor een statisch geheugen.
JPS5841662B1 (de) * 1981-02-20 1983-09-13 Nippon Electric Co

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510735A (en) * 1967-04-13 1970-05-05 Scient Data Systems Inc Transistor with integral pinch resistor
US3573754A (en) * 1967-07-03 1971-04-06 Texas Instruments Inc Information transfer system

Also Published As

Publication number Publication date
NL169804C (nl) 1982-08-16
GB1252464A (de) 1971-11-03
DE1574651A1 (de) 1971-09-09
US3693057A (en) 1972-09-19
FR1602846A (de) 1971-02-01
NL6903029A (de) 1969-09-03
NL169804B (nl) 1982-03-16
ES363798A1 (es) 1970-12-16
DE1574651B2 (de) 1975-04-24

Similar Documents

Publication Publication Date Title
DE2235801C3 (de) Monolithischer Festwertspeicher und Verfahren zur Herstellung
DE2262297C2 (de) Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I&amp;uarr;2&amp;uarr;L-Aufbau
DE2745290A1 (de) Integriertes speicherfeld
DE2156805C3 (de) Monolithischer Halbleiterspeicher
DE2217456B2 (de) Transistorschaltung mit Antisättigungsschal tung
DE2047166B2 (de) Integrierte Halbleiteranordnung
DE1574651C3 (de) Monolithisch integrierte Flip-Flop-Speicherzelle
DE1942559B2 (de) Speichereinrichtung fur Binann formation
DE1959744A1 (de) Monolithische Halbleiteranordnung
DE2054863C3 (de) Spannungsverstärker
DE1937853C3 (de) Integrierte Schaltung
DE1539630B1 (de) Steuerbare Halbleiteranordnung
DE1764241B2 (de) Monolithisch integrierte Halbleiterschaltung
DE2263075C3 (de) Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung
DE3033731C2 (de) Statische bipolare Speicherzelle und aus solchen Zellen aufgebauter Speicher
DE2046053B2 (de) Integrierte Schaltung
DE1934956A1 (de) Monolithische Speicherzelle
DE2654316C2 (de)
DE1287218C2 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2128014B2 (de)
DE1965051C2 (de) Halbleiterbauelement
DE2011630C3 (de) Integrierte Halbleiterschaltung
DE2108419C3 (de) Flip-Flop-Speicherzelle
DE2051892C3 (de) Halbleiteranordnung
DE1539630C (de) Steuerbare Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee