DE2047166B2 - Integrierte Halbleiteranordnung - Google Patents
Integrierte HalbleiteranordnungInfo
- Publication number
- DE2047166B2 DE2047166B2 DE2047166A DE2047166A DE2047166B2 DE 2047166 B2 DE2047166 B2 DE 2047166B2 DE 2047166 A DE2047166 A DE 2047166A DE 2047166 A DE2047166 A DE 2047166A DE 2047166 B2 DE2047166 B2 DE 2047166B2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- field effect
- region
- transistor
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
- H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/049—Equivalence and options
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
Description
Die Erfindung betrifft eine integrierte Halbleiteranordnung mit in einem Halbleitersubstrat eines bestimmten
Leitungstyps ausgebildeten komplementären Isolierschicht-Feldeffekttransistoren und einem Bipolartransistor,
bei der die Source- und Drainzonen des einen Feldeffekttransistors mit zum Substrat entgegengesetztem
Leitungstyp direkt im Substrat, die Source- und Drainzonen des anderen Feldeffekttransistors mit zum
Substrat gleichen Leitungstyp in einem inselförmigen Bereich des entgegengesetzten Leitungstyps und der
den Emitterbereich einschließende Basisbereich des Bipolartransistors mit entgegengesetztem Leitungstyp
in dem als Kollektor dienenden Substrat ausgebildet sind.
Eine derartige Halbleiteranordnung ist aus »Electronics«, Bd. 41, Heft 22, Seiten 49 und 50 bekannt. Aus der
DE-OS 18 08 661 ist weiterhin ein Halbleiterbauelement mit einem Halbleitersubstrat eines bestimmten Leitungstyps
bekannt, in dem wenigstens ein Isolierschicht-Feldeffekttransistor
und ein Bipolartransistor ausgebildet sind, wobei die Source- und Drainzonen des
Feldeffektransistors mit zum Substrat gleichen Leitungstyp in einem inselförmigen Bereich des entgegengesetzten
Leitungstyps und der den Emitterbereich einschließende Basisbereich des Bipolartransistors mit
entgegengesetztem Leitungstyp in dem als Kollektor dienenden Substrat ausgebildet sind. Bei diesem
bekannten Halbleiterbauelement ist der Emitterbereich des Bipolartransistors mit der Gate-Elektrode des
Feldeffekttransistors elektrisch verbunden.
Aus der US-PS 34 70 390 ist weiterhin eine integrierte
Halbleiteranordnung mit einem Halbleitersubstrat eines bestimmten Leitungstyps bekannt, in dem ein Feldeffekttransistor
und ein aus zwei Zenerdsoden bestehendes Halbleiterschutzelement ausgebildet sind. Auch bei
dieser bekannten Halbleiteranordnung sind die Source- und Drainzonen des Feldeffekttransistors mit zum
Substrat gleichen Leitungstyp in einem inselförmigen Bereich des entgegengesetzten Leitungstyps ausgebildet
Weiterhin ist der die Bereiche der Zenerdioden vom gleichen Leitungstyp wie dem des Substrats einschließende
Bereich mit entgegengesetztem Leitungstyp im Substrat ausgebildet und steht der Source- oder der
Drainbereich einer Zenerdiode mit der Gate-Elektrode des Feldeffekttransistors in Verbindung.
Die bei den bekannten Halbleiteranordnungen vorgesehenen Bipolartransistoren oder das Halbleiterschutzelement
aus zwei Zenerdioden dienen dazu, den
ίο Feldeffekttransistor vor einer zu hohen an der
Gate-Elektrode liegenden Spannung zu schützen. Bei Isolierschicht-Feldeffekttransistoren soll nämlich beispielsweise
zur Erhöhung der Steilheit die Isolierschicht so dünn wie möglich ausgebildet werden. Bei einer
•5 Verringerung der Stärke der Isolierschicht wird jedoch
auch die dielektrische Durchbruchsspannung verringert, so daß beim Anlegen einer hohen Spannung an die
Gate-Elektrode die Isolierschicht ausfällt Hat die Isolierschicht eine Stärke von 1000 A, bei der eine große
Steilheit erreicht werden kann, so wird bereits bei einer Gate-Spannung von weniger als 100 V die Isolierschicht
durchbrochen. Die bei den bekannten Anordnungen vorgesehenen Bipolartransistoren oder das aus zwei
Zenerdioden bestehende Element schützen den Isolierschicht-Feldeffekttransistor vor zu hohen an seiner
Gate-Elektrode liegenden Spannungen dadurch, daß bei derartigen Spannungen ein Lawinendurchbruch dieser
Halbleiterschutzelemente auftritt.
Die Schutzwirkung des Bipolartransistors bei einer integrierten Halbleiteranordnung der eingangs genannten
Art beginnt somit bei einem Spannungspegel, der durch die Lawinendurchbruchspannung des Basis-Kollektor-Überganges
des Bipolartransistors bestimmt ist, die im allgemeinen bei etwa 100 V liegt. Die der
Erfindung zugrundeliegende Aufgabe besteht demgegenüber darin, diesen Spannungspegel, bei dem die
Schutzwirkung eintritt, herabzusetzen.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß der Emitterbereich des Bipolartransistors
«ο mit den Gate-Elektroden der Feldeffekttransistoren
elektrisch verbunden ist und daß im Substrat ein Hilfsbereich mit zum Substrat entgegengesetztem
Leitungstyp ausgebildet ist, der eine höhere Dotierungskonzentration als der Basisbereich aufweist und sich in
diesen hinein erstreckt
Bei der in der erfindungsgemäßen Weise ausgebildeten Halbleiteranordnung ist der Beginn der Schutzwirkung
durch die Durchbruchspannung des Überganges zwischen dem Hilfsbereich und dem Substrat bestimmt,
so die wesentlich geringer als die des Basis-Kollektor-Überganges
ist, da der Hilfsbereich eine höhere Dotierungskonzentration als der Basisbereich aufweist.
Die Durchbruchspannung zwischen dem Hilfsbereich und dem Substrat liegt im allgemeinen bei etwa 40 V, so
daß der Spannungspegel, bei dem die Schutzwirkung
einsetzt, bei der erfindungsgemäßen Halbleiteranordnung wesentlich herabgesetzt ist.
Im folgenden wird anhand der Zeichnung ein bevorzugtes Ausführungsbeispiel der Erfindung näher
erläutert:
F i g. 1 zeigt eine Querschnittsansicht einer bekannten integrierten Halbleiteranordnung;
Fig.2 zeigt eine Querschnittsansicht des Ausführungsbeispiels
der erfindungsgemäßen Halbleiteranordnung;
F i g. 3 zeigt das Ersatzschaltbild der in F i g. 1 und 2 dargestellten Halbleiteranordnungen;
Fig.4 zeigt in einem Diagramm die Eingangs- und
Fig.4 zeigt in einem Diagramm die Eingangs- und
Ausgangsspannung bei der in F i g. 3 dargestellten
Schaltung.
Die in F i g. 1 dargestellte bekannte Halbleitervorrichtung, die als Schaltelement verwandt werden kann,
ist mit !Isolierschicht-Feldeffekttransistoren 81 und 82
mit η-leitendem bzw. p-leitendem K,*nal und einem
Bipolartransistor 83 in einem η-leitenden Siliciumsubstrat 80 ausgebildet Der Isolierschicht-Feldeffekttransistor 81 mit η-leitendem Kanal liegt in einem ρ leitenden
inselfönnigen Bereich 84, der durch Eindiffundieren von
Verunreinigungen in das Substrat 80 ausgebildet ist und
weist n+ -leitende Source- und Drainbereiche 86 bzw. 85, die in einem vorgeschriebenen Abstand voneinander
angeordnet sind, eine Isolierschicht 87 aus Siliciumdioxid, die auf einem p-leitenden Bereich 84 zwischen den
Source- und Drainbereichen 86 und 85 angeordnet ist, und eine Gate-Elektrode 88 auf, die auf die Isolierschicht
87 aufgebracht ist Der Isolierschicht-Feldeffekttransistor 82 mit p-leitendem Kanal weist ρ+-leitende Source-
und Drainbereiche 89 und 90, die in einem vorgeschriebenen Abstand im Substrat 80 ausgebildet sind, eine
Isolierschicht 91, die auf dem Substrat 80 in gleicher Weise wie beim Isolierschicht-Feldeffekttransistor mit
η-leitendem Kanal ausgebildet ist, und eine Gate-Elektrode 92 auf. Der Bipolartransistor 83, bei dem das
Substrat 80 als Kollektorbereich dient, weist einen p-leitenden Inselbereich 93, der durch Eindiffundieren
von Verunreinigungen in den Kollektorbereich ausgebildet ist, und einen n+-leitenden Emitterbereich 94 auf,
der gleichfalls durch Eindiffundieren von Verunreinigungen in den Inselbereich 93 ausgebildet ist. Der
Bipolartransistor ist ein planarer npn-Transistor. Der Emitterbereich 94 ist mit einer Emitterelektrode 95
versehen. Die Gate-Elektroden 88 und 92 der Isolierschicht-Feldeffekttransistoren 81 und 82 und die
Emitterelektrode 95 des Bipolartransistors 183 sind elektrisch mit Anschlüssen 96,97 bzw. 98 versehen. Mit
99 ist eine Schutzschicht bezeichnet, die beispielsweise aus Siliciumdioxid besteht Die Schaltung der drei
Transistoren 81,82 und 83 ist aus F i g. 3 ersichtlich. Die beiden p-leitenden Inselbereiche 84 und 93 sind nach
dem gleichen Diffusionsverfahren hergestellt und die η+-leitenden Bereiche 85 und 86 des Transistor:» 81 und
der n+-leitende Bereich 94 des Bipolartransistors 83 können nach dem gleichen Diffusionsverfahren hergestellt sein.
Die bei der oben beschriebenen Halbleiteranordnung
vorgesehenen Isolierschicht-Feldeffekttransisioren wirken als Inverter oder Umkehrstufe. Im normalen
Betrieb ist der Sourcebereich 86 elektrisch mit dem p-leitenden Inselbereich 84 verbunden, und an den
p-leitenden Inselbereich 84 wird gegenüber dem η-leitenden Substrat 80 eine negative Spannung gelegt,
so daß der Übergang zwischen dem Inselbereich 84 und dem η-leitenden Substrat 80 in Sperrichtung vorgespannt ist, wenn an die Eingangsanschlüsse 96, 97 eine
Spannung von 0 V angelegt wird. Der Transistor mit p-leitendem Kanal wird in den nicht leitenden Zustand
gebracht, weil die Gate-Spannung nicht negativ ist Da der p-leitende Bereich 84 auf negativem Potential liegt,
kann die Eingangsspannung des Transistors 81 mit η-leitendem Kanal als gegenüber dem p-leitenden
Bereich 84 positiv angesehen werden. Demzufolge wird der Transistor 81 mit η-leitendem Kanal leitend, so daß
der Ausgang des Inverters auf eine hohe negative Spannung kommt Wird eine negative Eingangsspannung mit gleicher Größe wie die Source-Spannung des
Transistors 81 mit η-leitendem Kanal angelegt, so wird
der Transistor 81 mit p-leitendem Kanal leitend und
wird der Transistor 81 mit n-ieitendem Kanal nicht leitend, da die Eingangsspannung gegenüber dem
Inselbereich 84 als eine Spannung gleich NuIJ angesehen
werden kann, so daß eine Ausga.igsspannung erzeugt
wird. Somit werden, wie es in F i g. 4 dargestellt ist, die
Ausgangs- und Eingangsspannung in ihrer Polarität umgekehrt
ίο 83 im Gegensatz zum vorher beschriebenen normalen
Betrieb eine hohe positive Spannung, so wird der pn-Ubergang zwischen dem p-leitenden Inselbereich 93
und dem n-Ieitenden Substrat 80 in Durchlaßrichtung vorgespannt In diesem Fall ist jedoch der pn-Übergang
zwischen dem p-leitenden Inselbereich 93 und dem n+-leitenden Emitterbereich 94 in Sperrichtung vorgespannt so daß durch den Transistor 83 kein hoher Strom
fließen kann. Der Transistor 83 kann somit nicht ausfallen und wirkt als ein zuverlässiger Schutz. Infolge
des Lawinendurchbruchs des Emitter-Basis-Überganges
des Bipolartransistors 83 werden die Isolierschichten 87
und 91 der beiden Isolierschicht-Feldeffekttransistoren
81 und 82 sicher vor einem Durchbruch geschützt
Spannung, so ist der Emitter-Basis-Übergang, d. h. der n+p-Übergang zwischen dem Emitterbereich 94 und
dem Basisbereich 93, des Bipolartransistors 83 in Durchlaßrichtung vorgespannt während sein Basis-Kollektor-Übergang, d.h. der pn-übergang zwischen
dem Basisbereich 93 und dem Substrat 80, in Sperrichtung vorgespannt ist Dadurch wird verhindert,
daß durch den Bipolartransistor 83 ein zu hoher Strom fließen kann. Es ergibt sich somit die gleiche Wirkung
wie in dem Fall, in dem eine hohe positive Spannung
anliegt
Bei einer Halbleiteranordnung der oben beschriebenen Art werden die Isolierschicht-Feldeffekttransistoren sicher vor einem Ausfall geschützt gleichgültig ob
eine positive oder negative Eingangsspannung am
Bipolartransistor liegt Weiterhin ist auch der Bipolartransistor selbst vor einem Ausfall geschützt Da der
Emitter-Basis-Übergang und der Basis-Kollektor-Übergang in Reihe miteinander liegen, kann der Bipolartransistor miniaturisiert werden, so daß seine Kapazität
abnimmt und die sich ergebende Halbleiteranordnung insgesamt kompakter ausgeführt werden kann.
In F i g. 2 ist ein Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung dargestellt Diese erfindungsgemäße Halbleiteranordnung unterscheidet sich
von der in F i g. 1 dargestellten bekannten Halbleiteranordnung dadurch, daß im Substrat 80 am Basis-Kollektor-Übergang des Bipolartransistors ein ρ+-leitender
Hilfsbereich 100 ausgebildet ist der eine höhere Dotierungskonzentration als der p-leitende Inselbereich
93 aufweist Bei der bekannten Anordnung wird der Spannungspegel, bei dem die Schutzwirkung beginnt
durch die Lawinendurchbruchspannung des Basis-Kollektor-Überganges des Bipolartransistors bestimmt, die
allgemein bei etwa 100 V liegt Dadurch daß der
Hilfsbereich 100 vorgesehen ist, beginnt die Schutzwirkung bei einem Spannungspegel, der durch die
Durchbruchspannung im p+n-Übergang zwischen dem Hilfsbereich 100 und dem Substrat 80 bestimmt ist Da
die Lawinendurchbruchspannung des p+n-Überganges
geringer als die des Basis-Kollektor-Überganges ist ergibt sich eine wesentlich geringere Durchbruchspannung bei dem Ausfuhrungsbeispiel der erfindungsgemäßen Vorrichtung, die im allgemeinen bei etwa 40 V liegt
Claims (1)
- Patentanspruch:Integrierte Halbleiteranordnung mit in einem Halbleitersubstrat eines bestimmten Leitungstyps ausgebildeten komplementären Isolierschicht-Feldeffekttransistoren und einem Bipolartransistor, bei der die Source- und Drainzonen des einen Feldeffekttransistors mit zum Substrat entgegengesetztem Leitungstyp direkt im Substrat, die Source- und Drainzonen des anderen Feldeffekttransistors mit zum Substrat gleichen Leitungstyp in einem inselförmigen Bereich des entgegengesetzten Leitungstyps und der den Emitterbereich einschließende Basisbereich des Bipolartransistors mit entgegengesetztem Leitungstyp in dem als Kollektor dienenden Substrat ausgebildet sind, dadurch gekennzeichnet, daß der Emitterbereich (94) des Bipolartransistors (83) mit den Gate-Elektroden (96,97) der Feldeffekttransistoren (81,82) elektrisch verbunden ist und daß im Substrat (80) ein Hilfsbereich (100) mit zum Substrat entgegengesetztem Leitungstyp ausgebildet ist, der eine höhere Dotierungskonzentration als der Basisbereich (93) aufweist und sich in diesen hinein erstreckt
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7523269 | 1969-09-24 | ||
JP7523169 | 1969-09-24 | ||
JP352270 | 1970-01-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2047166A1 DE2047166A1 (de) | 1971-04-29 |
DE2047166B2 true DE2047166B2 (de) | 1978-08-24 |
Family
ID=27452632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2047166A Ceased DE2047166B2 (de) | 1969-09-24 | 1970-09-24 | Integrierte Halbleiteranordnung |
Country Status (3)
Country | Link |
---|---|
US (1) | US3739238A (de) |
DE (1) | DE2047166B2 (de) |
GB (1) | GB1304728A (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3787717A (en) * | 1971-12-09 | 1974-01-22 | Ibm | Over voltage protection circuit lateral bipolar transistor with gated collector junction |
US3985591A (en) * | 1972-03-10 | 1976-10-12 | Matsushita Electronics Corporation | Method of manufacturing parallel gate matrix circuits |
GB1357515A (en) * | 1972-03-10 | 1974-06-26 | Matsushita Electronics Corp | Method for manufacturing an mos integrated circuit |
JPS5321838B2 (de) * | 1973-02-28 | 1978-07-05 | ||
US4015147A (en) * | 1974-06-26 | 1977-03-29 | International Business Machines Corporation | Low power transmission line terminator |
CA1040321A (en) * | 1974-07-23 | 1978-10-10 | Alfred C. Ipri | Polycrystalline silicon resistive device for integrated circuits and method for making same |
US4016016A (en) * | 1975-05-22 | 1977-04-05 | Rca Corporation | Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices |
US4050965A (en) * | 1975-10-21 | 1977-09-27 | The United States Of America As Represented By The Secretary Of The Air Force | Simultaneous fabrication of CMOS transistors and bipolar devices |
US4075649A (en) * | 1975-11-25 | 1978-02-21 | Siemens Corporation | Single chip temperature compensated reference diode and method for making same |
NL176322C (nl) * | 1976-02-24 | 1985-03-18 | Philips Nv | Halfgeleiderinrichting met beveiligingsschakeling. |
US4100561A (en) * | 1976-05-24 | 1978-07-11 | Rca Corp. | Protective circuit for MOS devices |
JPS5910587B2 (ja) * | 1977-08-10 | 1984-03-09 | 株式会社日立製作所 | 半導体装置の保護装置 |
US4276555A (en) * | 1978-07-13 | 1981-06-30 | International Business Machines Corporation | Controlled avalanche voltage transistor and magnetic sensor |
US4264941A (en) * | 1979-02-14 | 1981-04-28 | National Semiconductor Corporation | Protective circuit for insulated gate field effect transistor integrated circuits |
JPS577151A (en) * | 1980-06-17 | 1982-01-14 | Nec Corp | Monolithic ic circuit |
US4545113A (en) * | 1980-10-23 | 1985-10-08 | Fairchild Camera & Instrument Corporation | Process for fabricating a lateral transistor having self-aligned base and base contact |
IT1150062B (it) * | 1980-11-19 | 1986-12-10 | Ates Componenti Elettron | Protezione di ingresso per circuito integrato di tipo mos, a bassa tensione di alimentazione e ad alta densita' di integrazione |
US4602267A (en) * | 1981-02-17 | 1986-07-22 | Fujitsu Limited | Protection element for semiconductor device |
US4609931A (en) * | 1981-07-17 | 1986-09-02 | Tokyo Shibaura Denki Kabushiki Kaisha | Input protection MOS semiconductor device with zener breakdown mechanism |
US4507847A (en) * | 1982-06-22 | 1985-04-02 | Ncr Corporation | Method of making CMOS by twin-tub process integrated with a vertical bipolar transistor |
JPS60207383A (ja) * | 1984-03-31 | 1985-10-18 | Toshiba Corp | 半導体装置 |
US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
US4763184A (en) * | 1985-04-30 | 1988-08-09 | Waferscale Integration, Inc. | Input circuit for protecting against damage caused by electrostatic discharge |
US4786961A (en) * | 1986-02-28 | 1988-11-22 | General Electric Company | Bipolar transistor with transient suppressor |
US4857766A (en) * | 1987-10-30 | 1989-08-15 | International Business Machine Corporation | BiMos input circuit |
BE1007672A3 (nl) * | 1993-10-27 | 1995-09-12 | Philips Electronics Nv | Hoogfrequent halfgeleiderinrichting met beveiligingsinrichting. |
EP1742272A1 (de) * | 2005-07-08 | 2007-01-10 | STMicroelectronics S.r.l. | Leistungsbauelement mit monolithischer Cascode-Struktur und integrierter Zener-Diode |
-
1970
- 1970-09-22 US US00074459A patent/US3739238A/en not_active Expired - Lifetime
- 1970-09-23 GB GB4523270A patent/GB1304728A/en not_active Expired
- 1970-09-24 DE DE2047166A patent/DE2047166B2/de not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US3739238A (en) | 1973-06-12 |
DE2047166A1 (de) | 1971-04-29 |
GB1304728A (de) | 1973-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2047166B2 (de) | Integrierte Halbleiteranordnung | |
DE2707744C2 (de) | ||
DE19964481B4 (de) | MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden | |
DE3834841C2 (de) | Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte | |
DE2554296C2 (de) | Integrierte C MOS-Schaltungsanordnung | |
DE2257846B2 (de) | Integrierte Halbleiteranordnung zum Schutz gegen Überspannung | |
DE102013101705A1 (de) | ESD-Vorrichtungen mit Halbleiterfinnen | |
DE2505573C3 (de) | Halbleiterschaltungsanordnung mit zwei Isolierschicht-Feldeffekttransistoren | |
DE19654163B4 (de) | Schutzvorrichtung für eine Halbleiterschaltung | |
DE4110369A1 (de) | Halbleitergeraet des mos-typs | |
DE2832154C2 (de) | ||
DE3230741A1 (de) | Halbleiterschalter mit einem abschaltbaren thyristor | |
DE19528998A1 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
DE2604088A1 (de) | Integrierte halbleiterschaltung | |
DE2610122A1 (de) | Dreipolige halbleiteranordnung | |
EP0029163B1 (de) | Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb | |
DE2131167B2 (de) | Isolierschicht-Feldeffekttransistor mit als Schutzdiode wirkendem PN-Übergang | |
DE4310606C2 (de) | GTO-Thyristoren | |
DE2030423A1 (de) | Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc | |
DE2531249A1 (de) | Vielschicht-thyristor | |
EP0355501B1 (de) | Bipolartransistor als Schutzelement für integrierte Schaltungen | |
DE3838964A1 (de) | Kaskoden bimos-treiberschaltung | |
EP0656659B1 (de) | ESD-Schutzstruktur für integrierte Schaltungen | |
DE19518339C2 (de) | Halbleitereinrichtung und ein Verfahren zur Benutzung derselben | |
EP0017980A1 (de) | Thyristor mit Steuerung durch Feldeffekttransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8235 | Patent refused |