DE2131167B2 - Isolierschicht-Feldeffekttransistor mit als Schutzdiode wirkendem PN-Übergang - Google Patents
Isolierschicht-Feldeffekttransistor mit als Schutzdiode wirkendem PN-ÜbergangInfo
- Publication number
- DE2131167B2 DE2131167B2 DE2131167A DE2131167A DE2131167B2 DE 2131167 B2 DE2131167 B2 DE 2131167B2 DE 2131167 A DE2131167 A DE 2131167A DE 2131167 A DE2131167 A DE 2131167A DE 2131167 B2 DE2131167 B2 DE 2131167B2
- Authority
- DE
- Germany
- Prior art keywords
- region
- field effect
- substrate
- effect transistor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000005669 field effect Effects 0.000 title claims description 20
- 230000001681 protective effect Effects 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 22
- 230000015556 catabolic process Effects 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft einen Isolierschicht-Feldeffekttransistor
nach dem Oberbegriff des Anspruchs 1.
Ein derartiger IG-FET ist aus der GB-PS 11 70 705 bekannt. Dabei bildet der eine Endbereich einen als
PN-Schutzdiode wirkenden PN-Übergang mit dem Substrat und wirkt als Widerstand zwischen Eingangsund
Ausgangsklemme. Beim Auftreten einer hohen Überspannung an der Eingangsklemme tritt jedoch bei
dem bekannten IG-FET der Effekt auf, daß im ersten Moment die hohe Spannung zur Gate-Elektrode ohne
ausreichende Abschwächung übertragen wird, obwohl der PN-Übergang zwischen dem Bereich mit hoher
Fremdstoffkonzentration und dem Substrat durchschlägt Das führt dazu, da8 bei einer hohen
Überspannung der Gate-Isolierfilm durchschlägt, bevor
die Schutzdiode zum Tragen kommt
Weiterhin ist aus der US-PS 34 70 390 eine aus zwei gegensinnig angeordneten Dioden bestehende Schutz-
einrichtung für einen Isolierschicht-Feldeffekt-Transistor bekannt Bei dieser Anordnung werden jedoch zwei
zusätzliche isolierende Bereiche benötigt, die die Zahl der Herstellungsschritte sowie die für Schutzeinrichtung
und Transistor benötigte Chipfläche erhöhen.
Aus der FR-PS 15 65521 ist eine Schutzeinrichtung für einen Isolierschicht-Feldeffekt-Transistor bekannt
die aus einer Diode und einem Widerstandsbereich besteht. Ein? derartige Schutzeinrichtung ist jedoch aus
demselben Grunde wie bei der GB-PS 11 70 705 nicht in der Lage, die Gate-Elektrode des Transistors gegen
übermäßig hohe Gate-Spannungen im ausreichenden Maße zu schützen.
Demgegenüber hat die Erfindung die Aufgabe, einen Isolierschicht-Feldeffekttransistor mit einer Schutzeinrichtung
gegen übermäßig hohe Gate-Spannungen zu schaffen, die bei hohen Überspannungen an der
Eingangsklemme frühzeitig zum Tragen kommt und damit die Gate-Isolierschicht des IG-FET wirkungsvoll
schützt.
Diese Aufgabe wird erfindungsgemäß bei einem IG-FET nach dem Oberbegriff des Anspruches 1 durch
die kennzeichnenden Merkmale des Anspruchs 1 gelöst Durch die Ausbildung des zweiten Bereichs mit hoher
Fremdstoffkonzentration wird der Vorteil erzielt, daß beim Auftreten einer hohen Überspannung an der
Eingangsklemme nicht nur die Durchbruchspannung der Schutzdiode, sondern auch die an der Gate-Elektrode
anliegende Spannung vermindert wird.
Dieser Effekt wird dadurch erzielt, daß der PN-Übergang zwischen dem ersten Bereich und dem zweiten Bereich vor dem PN-Übergang zwischen dem ersten Bereich und dem Substrat durchschlägt. Zu diesem Zeitpunkt wird die an die Eingangsklemme angelegte hohe Überspannung am Durchschlagpunkt aufgeteilt
Dieser Effekt wird dadurch erzielt, daß der PN-Übergang zwischen dem ersten Bereich und dem zweiten Bereich vor dem PN-Übergang zwischen dem ersten Bereich und dem Substrat durchschlägt. Zu diesem Zeitpunkt wird die an die Eingangsklemme angelegte hohe Überspannung am Durchschlagpunkt aufgeteilt
so durch die Widerstandskomponente des ersten Bereichs
und die dynamische Widerstandskomponente des ersten PN-Übergangs. Die dann noch der Gate-Elektrode
zugeführte Spannung weist nur noch einen kleinen Wert auf.
Dabei kann durch Einstellung der Fremdstoffkonzentration des zweiten Bereichs eine ausreichend niedrige
Durchbruchspannung erzielt werden.
Weitere vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen 2 bis 7 beschrieben.
Ausführungsformen der Erfindung werden an Hand der Zeichnungen näher beschrieben. Es zeigt
F i g. 1 das Schaltschema eines Isolierschicht-Feldeffekttransistors
mit Schutzeinrichtung gegen übermäßig hohe Gate-Spannungen;
F i g. 2 (a) und 2 (b) Draufsicht bzw. Schnitt durch den erfindungsgemäßen Isolierschicht-Feldeffekttransistor;
F i g. 3 schematisch die Strom-Spannungs-Kennlinien der beiden in der Gate-Schutzeinrichtung der Ausfüh-
rungsform gemäß Fig.2 gebildeten PN-Obergänge in
Sperrich tang;
F i g. 4 Die Beziehung zwischen der Eingangs- und der
Ausgangsspannung der Ausführungsform nach Fig.2
und
F i g. 5 (a) und 5 (b) Draufsicht bzw. Sciinittdarstellung
einer anderen Ausführungsform der Erfindung.
F i g. 1 zeigt ein Schaltschema einer Schuteeinrichtung für die Gate-Elektrode eines Isolierschicht-Feldeffekttransistors
(IG-FET) gegen übermäßig hohe Gate-Spannungen. Die Gate-Schutzeinrichtung 200 ist unmittelbar
vor der Gate-Elektrode des Isolierschicht-Feldeffekttransistors 100 angeordnet und soll den Durchschlag
durch die Isolierung verhindern, der dann auftreten kann, wenn eine übermäßig große Spannung an die
Gate-Isolierschicht angelegt wird.
Die Halbleitervorrichtung nach Fig.2 weist ein
N-leitendes Siliziumsubstrat 1 mit einer Fremdstoffkonzentration von ca. 1015cm-3, einen Isolierschicht-Feldeffekttransistor
100 mit einer Source-Zone 11, einer Drain-Zone 12 und einer Gate-Elektrode 13, die von
dem Substrat 1 durch einen Isolierfilm 10 getrennt ist,
eine Gate-Schutzeinrichtung 200 mit einem P+-leitenden ersten Bereich 3 und einem N+-leitenden, zweiten
Bereich 2, einen Einganganschluß 5 und einen Ausgangsanschluß 6 sowie eine Verdrahtungsschicht 14
auf, die den Ausgangsanschluß 6 mit der Gate-Elektrode 13 verbindet Der N+-leitende, zweite Bereich 2 wird in
dem Substrat 1 nach der bekannten Technik der selektiven Diffusion gebildet, und anschließend wird der
erste Bereich 3, die Source-Zone 11 und die Drain-Zo:;e
12, die vom P+-Leitungstyp sind, ebenfalls nach dem Diffusionsverfahren gebildet Die Fremdstoffkonzentration
des N+-leitenden, zweiten Bereiches 2 beträgt ca. 10l6cm-3, und die der P+-leitfähigen Bereiche bzw.
Zonen 3,11 und 12 beträgt ca. 1019 cm -3.
Schließlich wird auf die beiden Flächen des Substrats 1 Aluminium aufgedampft und es werden der
Eingangsanschluß 5, der Ausgangsanschluß 6, die Verdrahtungsschicht 14, die Source-Elektrode 15, die
Drain-Elektrode 16, die Gate-Elektrode 13 und die Erdungselektrode 8 im üblichen Photoätzverfahren
gebildet
In der beschriebenen Konstruktion beträgt der Widerstand zwischen den beiden Anschlüssen 1J und 6
ca. 3 kn und der Anschluß 6 ist in der Nähe des zwischen
dem N+-leitfähigen Bereich 2 und dem P+-leitfähigen Bereich 3 gebildeten PN-Übergangs 22 angeordnet.
Der Anschluß 5 wird als Eingangsanschluß verwendet, der Anschluß 6 dient als Ausgangsanschluß, der an
die Gate-Elektrode des IG-FET 100 angeschlossen ist, und die Elektrode 8 wird als mit dem Erdungskreis
verbundene Elektrode verwendet
Bei der beschriebenen Ausführungsform beträgt die Durchschlagspannung an dem PN-Übergang 22, der
zwischen dem P+-leitenden ersten Bereich 3 und dem N+-leitenden zweiten Bereich 2 gebildet ist, ca. 40 V,
und der an dem PN-Übergang 21 zwischen dem P+-leitenden, ersten Bereich 3 und dem N-leitenden
Siliziumsubstrat 1 beträgt«.. 90 V.
Fig.3 zeigt die Sperrspannungs-Strom-Kennlinien der PN-Übergänge 21 und 22, und I(a) bezieht sich auf
den PN-Übergang 22 und /<·β; auf den PN-Übergang 21.
F i g. 4 zeigt eine an den Eingangsanschluß S und an
die Erdungsklemme 8 in F i g. 2 (a) angelegten Spannung V(,) in Abhängigkeit von der Zeit (t). Wenn die
Spannung V(a) an dem Eingangsanschluß 5 erhöht wird,
steigt die Spannung V(b> an dem Ausgangsanschluß 6
(gegenüber der Erdungsklemme S) entsprechend an. Wenn die Spannung V(bj an dem Ausgangsanschluß 6 die
Sperrdurchbruchspannung BVj6 des PN-Übergangs 22
überschreitet fließt ein Strom entsprechend der in F i g. Z gezeigten Kennlinie, und die Spannung Vp,) an
dem Ausgangsanschluß 6 steigt entsprechend der folgenden Beziehung an:
R+r
wobei
R den Widerstandswert zwischen dem Eingangsanschluß 5 und dem Ausgangsanschluß 6 liegenden
P+-leitenden Schicht 3 und
r den Widerstand des PN-Übergangs 22 in Sperrichtung
bezeichnet.
Bei der oben besprochenen Ausführungsform ist R
auf 31d2, r auf 50 Ω und BVj6 auf 40 V eingestellt
Folglich ist die Spannung Vj^ an dem Ausgangsanschluß
6 nicht höher als BVj5. Wenn beispielsweise V'w 1000 V
beträgt ist V^ auf 56 V begrenzt.
Wenn die Spannung V(a) am Eingangsanschluß 5 die
Sperrdurchbruchspannung BVJS des PN-Übergangs 21
überschreitet, fließt darin ein Strom entsprechend der Kennlinie I(bj in F i g. 3. Die Stromstärke dieses Stromes
ist nicht nennenswert
F i g. 5 (a) und 5 (b) zeigen eine weitere Ausführungsform der Erfindung. In dem N+-leitenden zweiten
Bereich 2 und dem Substrat 1 in der Nähe des P+-leitenden, ersten Bereiches 3 gemäß Fig. 1 ist ein
P+-leitender dritter Bereich 4 gebildet, dessen Fremdstoffkonzentration
ca. 10'9 cm-3 beträgt. Dieser P+-leitende
dritte Bereich 4 wird dazu verwendet eine Erdungselektrode 7 herauszuführen. Es ist erwünscht
daß der Abstand zwischen den P+ -leitenden Bereichen 3 und 4 so bestimmt wird, daß kein Durchschlag auftritt
Praktisch beträgt dieser Abstand ca. 10 μηι.
In der oben beschriebenen Anordnung kann die Schaltung mit äußerst geringem Widerstand durch eine
Metalleitung 17 von hoher Leitfähigkeit geerdet werden. Auf diese Weise kann der Widerstand der am
Durchschlagspunkt beobachtet wird, besonders vermindert werden. Bei der in Fig. 1 dargestellten Ausführungsform
fließt der DuThschlagstrom bei einer hohen Spannung zur Erde durch das Substrat dessen
Fremdstoffkonzentration verhältnismäßig niedrig ist Bei der zweiten Ausführngsform hingegen kann der
so Durchschlagstrom durch eine Metalleitung geerdet werden.
Der P+-leitende dritte Bereich 4 befindet sich im
ohmschen Kontakt mit der Elektrode 7. Statt dessen kann der Leitungstyp des P+-leitenden dritten Bereiches
4 N+ -leitend mit hoher Fremdstoffkonzentration sein, und die Elektrode 7 kann direkt im ohmschen
Kontakt mit dem N+-leitenden Bereich 2 gebracht werden, wenn die Fremdstoffkonzentration hoch genug
ist.
Bei den beschriebenen beiden Ausführungsformen ist der N+-leitende zweite Bereich 2 in der Nähe des
Anschlusses 6 des ρ+-leitenden Bereichs 3 angeordnet und dieser Anschluß wird zur Verbindung der
Gate-Elektrode eines Isolierschicht-Feldeffekttransistors verwendet. Statt dessen kann der N+-leitende
zweite Bereich 2 über der ganzen Fläche des Substrates 1, mit Ausnahme des Kanal-Zone 18 des IG-FET 100
und der erforderlichen Teile und benachbarten Teile der
P-leitenden Bereiche 11 und 12, mit Ausnahme des P+-leitenden, ersten Bereiches 3, gebildet sein. Bei
dieser Ausführungsform können der Kanteneffekt und der parasitäte MOS-Effekt vermieden werden, die zu
beobachten sind, wenn in einem anderen Teil als der Kanal-Zone 18 (in F i g. 5 (b)) des Isolierschicht-Feldeffekttransistors
Strompfade ausgebildet werden. Dies ist darauf zurückzuführen, daß der Teil zwischen den
P-leitenden Bereichen 11 und 12 mit Ausnahme der Kanal-Zone 18 (in Fig.5(b)) des IG-FET 100 als
Bereich mit hoher Fremstoffkonzentration ausgebildet wird und die für das Umkehren des Leitungstyps
zwischen den genannten Bereichen erforderliche Spannung hoch ist.
Hierzu 3 Blatt Zeichnungen
Claims (7)
1. Isolierschicht-Feldeffekttransistor (IG-FET, 100) mit einer Schutzeinrichtung (200) gegen
übermäßig hohe Gate-Spannungen, der aufweist: ein Halbleitersubstrat (1) vom ersten Leitungstyp, einen
IG-FET (100) mit Source- (11), Drain- (12) und Gate-Elektrode (13), wobei die Gate-Elektrode (13)
auf einem Isolierfilm (10) auf dem Substrat (1) im Bereich zwischen der Source- (11) und Drain- (12)
Elektrode ausgebildet ist, und einen auf dem Substrat (1) ausgebildeten, vom IG-FET (100)
getrennten ersten Bereich (3) des zweiten Leitungstyps, der an einem ersten Ende eine Eingangsklemme
(5), an einem zweiten Ende eine mit der Gate-Elektrode verbundene Ausgangsklemms (6)
aufweist, einen als PN-Schutzdiode wirkenden PN-Übergang (21) mit dem Substrat (1) bildet und
als ein zwischen Ein- und Ausgangsklemme (5, 6) eingefügter Widerstand wirkt, dadurch gekennzeichnet,
daß auf dem Substrat (1) ein zweiter Bereich (2) vom ersten Leitungstyp mit einer
gegenüber dem Substrat (1) höheren Fremdstoffkonzentration ausgebildet ist, der mit dem zweiten
Ende des ersten Bereichs (3) in Berührung kommt und einen weiteren PN-Übergang (22) damit bildet,
dessen Durchbruchspannung kleiner ist als die des PN-Übergangs (21) zwischen dem ersten Bereich (3)
und dem Substrat (1).
2. Isolierschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Fremdstoffkonzentrationen
des Substrats (1) ca. 1015 cm-3, die des zweiten Bereichs (2) ca. 1016cm-3 und des
ersten Bereichs (3), der Drain- (11) und Source-Zone
(12) jeweils ca. 10'9cm-3betragen.
3. Isolierschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Fremdstoffkonzentrationen
des zweiten Bereichs (2) zwischen 5 χ 1015 cm-3 und 5 χ 1016 cm-3 und die des
Halbleitersubstrats ca. 1015 cm-3 betragen.
4. Isolierschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß ein dritter
Bereich (4) eines vorherbestimmten Leitungstyps mit hoher Fremdstoffkonzentration neben dem
einen Ende des ersten Bereiches (2) angeordnet ist und mittels einer auf dem Substrat (1) gebildeten
Leiterschicht (7) geerdet ist.
5. Isolierschicht-Feldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet, daß der dritte
Bereich (4) vom zweiten Leitungstyp ist.
6. Isolierschicht-Feldeffekttransistor nach Anspruch 3, dadurch gekennzeichnet, daß der dritte
Bereich (4) vom ersten Leitungstyp ist.
7. Isolierschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß der zweite
Bereich (2) auf der ganzen Oberfläche des Substrates (1) gebildet ist, mit Ausnahme derjenigen Bereiche,
die den Elektroden des Isolierschicht-Feldeffekttransistors (100) zugeordnet sind.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP45055436A JPS5122794B1 (de) | 1970-06-24 | 1970-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2131167A1 DE2131167A1 (de) | 1972-02-03 |
| DE2131167B2 true DE2131167B2 (de) | 1979-11-29 |
Family
ID=12998529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2131167A Ceased DE2131167B2 (de) | 1970-06-24 | 1971-06-23 | Isolierschicht-Feldeffekttransistor mit als Schutzdiode wirkendem PN-Übergang |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3748547A (de) |
| JP (1) | JPS5122794B1 (de) |
| DE (1) | DE2131167B2 (de) |
| GB (1) | GB1357553A (de) |
| HK (1) | HK29076A (de) |
| MY (1) | MY7600039A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3408285A1 (de) * | 1984-03-07 | 1985-09-19 | Telefunken electronic GmbH, 7100 Heilbronn | Schutzanordnung fuer einen feldeffekttransistor |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3879640A (en) * | 1974-02-11 | 1975-04-22 | Rca Corp | Protective diode network for MOS devices |
| US3967295A (en) * | 1975-04-03 | 1976-06-29 | Rca Corporation | Input transient protection for integrated circuit element |
| JPS5714216A (en) * | 1980-06-30 | 1982-01-25 | Mitsubishi Electric Corp | Input protecting circuit |
| JPS5825264A (ja) * | 1981-08-07 | 1983-02-15 | Hitachi Ltd | 絶縁ゲート型半導体装置 |
| JPS5928370A (ja) * | 1982-08-09 | 1984-02-15 | Toshiba Corp | 半導体装置 |
| US4626882A (en) * | 1984-07-18 | 1986-12-02 | International Business Machines Corporation | Twin diode overvoltage protection structure |
| US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
| US4890143A (en) * | 1988-07-28 | 1989-12-26 | General Electric Company | Protective clamp for MOS gated devices |
| JP3982842B2 (ja) * | 1993-08-18 | 2007-09-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| JPH11345885A (ja) * | 1998-06-02 | 1999-12-14 | Nec Corp | 半導体装置 |
| US7197662B2 (en) * | 2002-10-31 | 2007-03-27 | Ring Technology Enterprises, Llc | Methods and systems for a storage system |
| US8537519B2 (en) * | 2008-06-20 | 2013-09-17 | Freescale Semiconductor, Inc. | Semiconductor device and method of electrostatic discharge protection therefor |
| CN113643982B (zh) * | 2021-08-12 | 2022-05-31 | 深圳市芯电元科技有限公司 | 一种改善栅极特性的mosfet芯片制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3244949A (en) * | 1962-03-16 | 1966-04-05 | Fairchild Camera Instr Co | Voltage regulator |
| US3403270A (en) * | 1965-05-10 | 1968-09-24 | Gen Micro Electronics Inc | Overvoltage protective circuit for insulated gate field effect transistor |
| US3469155A (en) * | 1966-09-23 | 1969-09-23 | Westinghouse Electric Corp | Punch-through means integrated with mos type devices for protection against insulation layer breakdown |
| GB1209271A (en) * | 1967-02-27 | 1970-10-21 | Hitachi Ltd | Improvements in semiconductor devices |
| GB1170705A (en) * | 1967-02-27 | 1969-11-12 | Hitachi Ltd | An Insulated Gate Type Field Effect Semiconductor Device having a Breakdown Preventing Circuit Device and a method of manufacturing the same |
| US3555374A (en) * | 1967-03-03 | 1971-01-12 | Hitachi Ltd | Field effect semiconductor device having a protective diode |
| US3577043A (en) * | 1967-12-07 | 1971-05-04 | United Aircraft Corp | Mosfet with improved voltage breakdown characteristics |
| US3470390A (en) * | 1968-02-02 | 1969-09-30 | Westinghouse Electric Corp | Integrated back-to-back diodes to prevent breakdown of mis gate dielectric |
| US3512058A (en) * | 1968-04-10 | 1970-05-12 | Rca Corp | High voltage transient protection for an insulated gate field effect transistor |
| US3673427A (en) * | 1970-02-02 | 1972-06-27 | Electronic Arrays | Input circuit structure for mos integrated circuits |
| BE788681A (fr) * | 1971-09-13 | 1973-03-12 | Westinghouse Electric Corp | Mecanisme de fermeture de couvercle pour cuves a pression de reacteurs nucleaires |
-
1970
- 1970-06-24 JP JP45055436A patent/JPS5122794B1/ja active Pending
-
1971
- 1971-06-21 US US00155047A patent/US3748547A/en not_active Expired - Lifetime
- 1971-06-23 DE DE2131167A patent/DE2131167B2/de not_active Ceased
- 1971-06-24 GB GB2977571A patent/GB1357553A/en not_active Expired
-
1976
- 1976-05-20 HK HK290/76*UA patent/HK29076A/xx unknown
- 1976-12-30 MY MY39/76A patent/MY7600039A/xx unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3408285A1 (de) * | 1984-03-07 | 1985-09-19 | Telefunken electronic GmbH, 7100 Heilbronn | Schutzanordnung fuer einen feldeffekttransistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US3748547A (en) | 1973-07-24 |
| HK29076A (en) | 1976-05-28 |
| JPS5122794B1 (de) | 1976-07-12 |
| DE2131167A1 (de) | 1972-02-03 |
| GB1357553A (en) | 1974-06-26 |
| MY7600039A (en) | 1976-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10322593B4 (de) | Halbleiterbauteil und dieses verwendender integrierter Schaltkreis | |
| DE2505573C3 (de) | Halbleiterschaltungsanordnung mit zwei Isolierschicht-Feldeffekttransistoren | |
| DE1918222C3 (de) | Isolierschicht-Feldeffekttransistor | |
| DE4110369C2 (de) | MOS-Halbleiterbauelement | |
| DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
| DE10302628A1 (de) | Leistungshalbleitervorrichtung | |
| DE2257846B2 (de) | Integrierte Halbleiteranordnung zum Schutz gegen Überspannung | |
| DE2313312A1 (de) | Integrierte schaltung mit isolierte gate-elektroden aufweisenden feldeffekttransistoren | |
| DE2047166B2 (de) | Integrierte Halbleiteranordnung | |
| DE2131167B2 (de) | Isolierschicht-Feldeffekttransistor mit als Schutzdiode wirkendem PN-Übergang | |
| DE2536277A1 (de) | Halbleiteranordnung | |
| DE2832154C2 (de) | ||
| DE2234973A1 (de) | Mis-halbleitervorrichtung | |
| DE2610122A1 (de) | Dreipolige halbleiteranordnung | |
| DE69722150T2 (de) | Halbleiteranordnung mit einem Schutzmittel | |
| DE10247038A1 (de) | Halbleitervorrichtung | |
| DE1789119A1 (de) | Halbleiteranordnung | |
| DE2044027A1 (de) | Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen | |
| DE2915885C2 (de) | Thyristor mit Steuerung durch Feldeffekttransistor | |
| DE2505574A1 (de) | Schutzschaltung fuer integrierte schaltungen | |
| DE3206060A1 (de) | Halbleiteranordnung | |
| EP0656659B1 (de) | ESD-Schutzstruktur für integrierte Schaltungen | |
| DE2015815B2 (de) | Schutzschaltung fuer einen integrierten schaltkreis | |
| DE69834451T2 (de) | Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten | |
| DE2559361C2 (de) | Halbleiterbauelement mit mehreren, Feldeffekttransistoren definierenden Zonen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8235 | Patent refused |