DE10302628A1 - Leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung

Info

Publication number
DE10302628A1
DE10302628A1 DE10302628A DE10302628A DE10302628A1 DE 10302628 A1 DE10302628 A1 DE 10302628A1 DE 10302628 A DE10302628 A DE 10302628A DE 10302628 A DE10302628 A DE 10302628A DE 10302628 A1 DE10302628 A1 DE 10302628A1
Authority
DE
Germany
Prior art keywords
substrate surface
doping
semiconductor device
region
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10302628A
Other languages
English (en)
Other versions
DE10302628B4 (de
Inventor
Tetsuo Takahashi
Hideki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10302628A1 publication Critical patent/DE10302628A1/de
Application granted granted Critical
Publication of DE10302628B4 publication Critical patent/DE10302628B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine n-Substratoberfläche (23o) und ein p·+·-Bereich (24) sind benachbart zueinander vorgesehen, wobei auf oberen Oberflächen davon ein Isolationsfilm (11), eine Abschirmung (25) und ein Leiter (26) in dieser Reihenfolge gebildet sind. Die Abschirmung (25) ist mit dem Leiter (26) verbunden. Die Abschirmung (25) und der Leiter (26) sind von der n-Substratoberfläche (23o) durch den Isolationsfilm (11) isoliert. Selbst wenn eine Polarisation in einem Gehäuse (21), das über einer Halbleitervorrichtung vorgesehen ist, aufgrund einer Potentialverteilung entlang der Substratoberfläche der Halbleitervorrichtung auftritt, kann die leitende Abschirmung (25) das Substrat daran hindern, daß es durch die Polarisation in dem Gehäuse (21) beeinflußt wird, wodurch ein nachteilhafter Einfluß der Verschlechterung der Durchbruchspannung vermieden werden kann.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Leistungshalbleitervorrichtung. Sie bezieht sich auch auf eine Leistungshalbleitervorrichtung mit einer Potentialdifferenz entlang einer Substratoberfläche, und insbesondere bezieht sie sich auf eine Leistungshalbleitervorrichtung, die Variationen oder Verschlechterungen in der Durchbruchsspannung vermeiden kann, und sie bezieht sich auf dazugehörige Techniken.
  • Von Leistungshalbleitervorrichtungen wird allgemein verlangt, daß sie die Funktion des Aufrechterhaltens des Widerstandes gegen eine hohe Spannung aufweisen. Unter den Leistungshalbleitervorrichtungen mit solch einer Funktion sind jene bekannt, die den Aufbau von Schutzringen aufweisen, die praktisch ringförmig um eine bestimmte Vorrichtung angeordnet sind, oder die eine Feldplatte aufweisen, wie in der JP 11-145466 A und JP 9-186315 A zum Beispiel offenbart sind.
  • Fig. 59 zeigt ein Beispiel, bei dem die Schutzringstruktur auf einen IGBT (bipolarer Transistor mit isoliertem Gate) angewendet ist, und Fig. 60 zeigt ein Beispiel (siehe JP 7-326744 A), bei dem die Feldplattenstruktur auf einen IGBT angewendet ist. Elemente mit der gleichen Funktion sind durch die gleichen Bezugszeichen in Fig. 59 und 60 bezeichnet.
  • Fig. 59 stellt dar: einen p+-Kollektor 1; eine n+- Pufferschicht 2; eine n--Driftschicht (Substrat) 3; eine Kanaldotierung 4; einen n+-Emitter 5; einen Gateoxidfilm 6; eine Polysiliziumgateelektrode 7, einen Zwischenschichtisolierfilm 8, eine Emitterelektrode 9; eine p+-Isolationswanne 10; einen Feldoxidfilm (Isolierfilm) 11; eine Polysiliziumgateelektrode 12; eine Gateelektrode 13; Schutzringe 14a bis 14d zum Aufrechterhalten der Durchbruchsspannung, die praktisch ringförmig um einen Transistor gebildet sind, der die Kanaldotierung 4, den n+-Emitter 5, den Gateoxidfilm 6, die Polysiliziumgateelektrode 7, den Zwischenschichtisolierfilm 8, die Emitterelektrode 9 und die p+-Isolationswanne 10 enthält; Al-Elektroden 15a bis 15d zum Legen der Schutzringe 14a bis 14d auf Masse; einen Kanalstopper 16; eine Polysiliziumplatte 17; eine Kanalstoppermasseelektrode 18; und einen Passivierungsfilm 19.
  • Die Schutzringstruktur gemäß Fig. 59 ist mit den Schutzringen 14a bis 14d zum Ausdehnen einer Verarmungsschicht versehen, so daß die Verstärkung eines elektrischen Feldes an einer Kante des Überganges der p+-Isolationswanne 10 und der n- -Driftschicht 3 keine Verschlechterung der Durchbruchsspannung verursacht, wodurch die Durchbruchsspannung beibehalten wird.
  • Bei der Feldplattenstruktur nach Fig. 60 ist eine Feldplatte 20 geeignet auf ein Potential niedriger als das der Hauptoberfläche der n--Driftschicht 3 zum Ausdehnen einer Verarmungsschicht gesetzt, so daß ein elektrisches Feld an dem Übergang der Kanaldotierung 4 und der n--Schicht 3 abgeschwächt wird, wodurch die Durchbruchsspannung beibehalten wird.
  • Der Gegenstand nach Fig. 59 hat den Nachteil, daß sich die Durchbruchsspannung verschlechtert unter dem Einfluß einer Chipschnittstelle. Wenn eine Spannung über den p+-Kollektor 1 in dem Zustand angelegt wird, daß die obere Oberfläche des Chips mit einem Übertragungsgehäuse 21 versiegelt ist, wie zum Beispiel in Fig. 61 gezeigt ist, verursachen bewegliche Ladungen innerhalb des Gehäuses 21 eine Polarisation in dem Gehäuse, wodurch negative Polarisationsladungen 22a auf der Seite des Kanalstoppers 16 erzeugt werden, der praktisch auf dem Potential des p+-Kollektors 1 ist, und positive Polarisationsladungen 22b werden auf der Seite des Emitters erzeugt. Dieses beeinflußt Bereiche 23a bis 23c niedriger Konzentration der Substratoberfläche (d. h. ein Teil der n--Driftschicht 3, die zwischen die jeweiligen Schutzringe 14a bis 14d eingefügt ist), was in Variationen der Durchbruchsspannung als Ganzes resultiert, und in dem schlimmsten Fall in einer Oberflächeninversion resultiert, die deutliche Verschlechterungen Durchbruchsspannung verursachen kann.
  • Der Gegenstand nach Fig. 60 weist auch einen Nachteil auf, daß die Gehäusepolarisation einen Bereich zwischen der Polysiliziumgateelektrode 12 und der Polysiliziumplatte 17 beeinflussen kann, was in Variationen oder Verschlechterungen der Durchbruchsspannung resultiert.
  • In Hinblick der Nachteile von den Gegenständen von Fig. 59 und Fig. 60 ist vorgeschlagen worden, einen Semi-Isolationsfilm als den Passivierungsfilm 19 auf der Chipoberfläche zu Kosten der Isolationseigenschaften in einem gewissen Maße vorzuschlagen, wodurch die springende Leitung von Ladungen innerhalb des Semi-Isolationsfilmes mit Wärmeenergie oder ähnlichem ermöglicht wird, wodurch die Polarisationsladungen 22a und 22b in dem Gehäuse 21 sich auslöschen durch die Ladungen innerhalb des Passivierungsfilmes 19, das kann den Einfluß verringern, der auf die Oberfläche der n--Driftschicht 3 ausgeübt wird.
  • Hierbei wird jedoch der Passivierungsfilm 19 grundsätzlich als Isolationsfilm benötigt, was Begrenzungen der Leitungen des Semi-Isolationsfilmes auferlegt. Dieses verursacht einen Nachteil, daß der oben beschriebene Auslöscheffekt der Ladungen in dem Passivierungsfilm 19 Begrenzungen aufweist, wodurch ein kleiner Effekt auf die starke Polarisation in dem Gehäuse 21 über den Passivierungsfilm 19 ausgeübt wird. Natürlich verbessert die Erhöhung der Leitfähigkeit des Passivierungsfilmes 19 den Auslöscheffekt der Ladungen, was jedoch nachteilhafterweise den Leckstrom vergrößert.
  • Weiterhin sind CVD-Nitridfilme allgemein als Semi- Isolationsfilme bekannt, die nachteilhafterweise die elektrischen Eigenschaften von Polysiliziumelementen einschließlich Polysilizium niedriger Konzentration beeinflussen. Allgemein wird ein Semi-Isolationsfilm auf Nitridfilmbasis durch CVD oder ähnlichem gebildet, wobei Wasserstoff als Produkt einer chemischen Reaktion bei der Filmabscheidung erzeugt wird. Der zu dieser Zeit erzeugte Wasserstoff passiviert die losen Bindungen der Oberfläche des Siliziums mit einer Vorspannung oder ähnlichem, was in Änderungen der elektrischen Eigenschaften der Polysiliziumoberfläche resultiert. Der Grund, warum solche Änderungen in den elektrischen Eigenschaften der Polysiliziumoberfläche noch kein schwerwiegendes Problem auf dem Gebiet der Leistungsvorrichtungen geworden ist, ist der, daß die Polysiliziumvorrichtungen allgemein nur für Polysiliziumvorrichtungen hoher Konzentration wie Gateverdrahtung benutzt worden sind und niedrige Empfindlichkeit bezüglich der Variation der elektrischen Eigenschaften an der Schnittstelle aufwiesen. Kürzlich sind jedoch die Leistungsvorrichtungen in der Integration von Schaltungselementen zur verbesserten Leistung verbessert worden, wodurch die Notwendigkeit der Integration der Polysiliziumelemente auftrat. Daher ist das Problem der Änderung in den elektrischen Eigenschaften der Polysiliziumoberfläche wichtig geworden.
  • Weiterhin wird der Einfluß der Polarisation bei dem Aufbau mit einem hohen Potential nur in einem Teil des äußeren Umfangsabschnittes wichtig, wie in Fig. 62 bis 65 gezeigt ist. Fig. 62 ist eine Draufsicht auf eine Leistungshalbleitervorrichtung, und Fig. 63 ist eine teilweise vergrößerte Draufsicht davon. Fig. 64 und 65 sind Querschnittsansichten, die entlang der Linie A-A bzw. B-B von Fig. 62 genommen sind.
  • Wie in Fig. 62 bis 65 gezeigt ist, ist eine Polysilizium- Zener-Diode 27 für Überspannungsschutz zwischen dem Kanalstopper 16, der als ein Kollektor dient, und der Gateelektrode 12 vorgesehen und mit der Gateelektrode 12 an ihrem inneren Umfang und mit dem Kanalstopper 16 an seinem äußeren Umfang verbunden. Wenn der Einfluß der Polarisation in einem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 vernachlässigbar ist, sind die Schutzringe 14a bis 14d und die Diode 27 so ausgelegt, daß sie im Potential zueinander passen, wodurch keine Verschlechterung in der Durchbruchsspannung an den Schutzringen 14a bis 14d und der Diode 27 verursacht wird.
  • Wenn jedoch die Polarisation in dem Gehäuse 21 über den Passivierungsfilm 19 auftritt, wie oben beschrieben wurde, und die Oberfläche der n--Driftschicht 3 invertiert wird, variiert die Potentialverteilung innerhalb der n--Driftschicht 3, was verursacht, daß die Polysiliziumgateelektrode 12 und die Polysiliziumplatte nicht mehr passendes Potential aufweisen, was nachteilhafterweise eine Verschlechterung der Durchbruchsspannung verursacht.
  • Da weiterhin die Polysilizium-Zener-Diode 27 selbst einen Polysiliziumbereich niedriger Konzentration aufweist, verursacht die Benutzung eines Semi-Isolationsfilmes für den Passivierungsfilm 19 Variationen in der Durchbruchsspannung der Diode 27 selbst.
  • Es ist Aufgabe der vorliegenden Erfindung, eine Leistungshalbleitervorrichtung vorzusehen, die wirksam die Verschlechterung der Durchbruchsspannung verhindern kann.
  • Diese Aufgabe wird gelöst durch eine Leistungshalbleitervorrichtung nach Anspruch 1.
  • Die Leistungshalbleitervorrichtung enthält eine Dotierungssubstratoberfläche niedriger Konzentration mit einem ersten Leitungstyp, einem Dotierungsbereich hoher Konzentration mit einem zweiten Leitungstyp, eine Leiter und eine leitende Abschirmung. Die Dotierungssubstratoberfläche ist in einem vorbestimmten Bereich einer Substratoberfläche gebildet. Der Dotierungsbereich ist in der Substratoberfläche benachbart zu der Dotierungssubstratoberfläche gebildet. Der Leiter ist über der Substratoberfläche so gebildet, daß er von der Dotierungssubstratoberfläche isoliert ist. Die leitende Abschirmung ist mit mindestens einem Teil eines Bereiches über der Dotierungssubstratoberfläche, die nicht ein Bereich ist, an der der Leiter gebildet ist, und einen Bereich beinhaltend, der einen Grenzbereich zwischen der Dotierungssubstratoberfläche und dem Dotierungsbereich überlappt, gebildet. Die leitende Abschirmung ist über der Dotierungssubstratoberfläche und dem Dotierungsbereich mit einem dazwischen eingefügten vorbestimmten Isolationsfilm gebildet. Mindestens ein Teil der leitenden Abschirmung ist mit dem Leiter verbunden.
  • Selbst wenn Polarisation in einem Gehäuse, einer Gußform zum Einschluß der Halbleitervorrichtung auftritt, das über der Halbleitervorrichtung vorgesehen ist, aufgrund einer Potentialverteilung entlang der Substratoberfläche der Halbleitervorrichtung, kann die leitende Abschirmung verhindern, daß das Substrat durch die Polarisation in dem Gehäuse beeinflußt wird, wodurch ein nachteilhafter Einfluß oder eine Verschlechterung in der Durchbruchsspannung und ähnliches verhindert werden können.
  • Die Aufgabe wird auch gelöst durch eine Leistungshalbleitervorrichtung nach Anspruch 3.
  • Die Leistungshalbleitervorrichtung enthält einen Halbleiterelementbereich mit einem ersten Dotierungsbereich hoher Konzentration mit einem zweiten Leitungstyp, einen zweiten Dotierungsbereich hoher Konzentration mit dem ersten Leitungstyp, eine schwebende Elektrode, die mit dem zweiten Dotierungsbereich verbunden ist, einen oder mehrere dritte Dotierungsbereiche hoher Konzentration mit dem zweiten Leitungstyp zum Aufrechterhalten der Durchbruchsspannung, eine Abschirmelektrode und mindestens eine leitende Abschirmung. Der Halbleiterelementbereich ist in einer Substratoberfläche eines ersten Leitungstypes gebildet. Der zweite Dotierungsbereich ist in einem Abstand von dem Halbleiterelementbereich entlang der Substratoberfläche vorgesehen. Der eine oder mehrere dritte Dotierungsbereiche sind in der Substratoberfläche zwischen dem ersten und dem zweiten Dotierungsbereich gebildet. Die Abschirmelektrode ist mit mindestens einem der dritten Dotierungsbereiche verbunden. Die mindestens eine leitende Abschirmung ist gebildet über und in Kontakt mit mindestens einem von: einem Bereich, der zwischen einem des einen oder mehreren dritten Dotierungsbereiche am nächsten zu dem Halbleiterelementbereich und den ersten Dotierungsbereich eingefügt ist; ein Bereich, der zwischen den einen oder mehreren dritten Dotierungsbereiche eingefügt ist; und ein Bereich, der zwischen dem zweiten Dotierungsbereich und einem der einen oder mehreren dritten Dotierungsbereiche am nächsten zu dem zweiten Dotierungsbereich eingefügt ist. Die mindestens eine leitende Abschirmung enthält Bereiche, die Grenzbereiche zwischen dem ersten Dotierungsbereich, dem zweiten Dotierungsbereich und dem einen oder mehreren dritten Dotierungsbereichen überlappen, wobei ein vorbestimmter Isolationsfilm zwischen der mindestens einen leitenden Abschirmung und mindestens einem der Substratoberfläche, des ersten Dotierungsbereiches des einen oder mehreren dritten Dotierungsbereiche und des zweiten Dotierungsbereiches eingefügt ist. Die mindestens eine Abschirmung ist mit der Abschirmelektrode verbunden.
  • Selbst wenn Polarisation in einem Gehäuse auftritt, das über der Halbleitervorrichtung vorgesehen ist, aufgrund einer Potentialverteilung entlang der Substratoberfläche der Halbleitervorrichtung, kann die leitende Abschirmung das Substrat daran hindern, durch die Polarisation in dem Gehäuse beeinflußt zu werden, wodurch ein nachteilhafter Einfluß oder Verschlechterung der Durchbruchsspannung und ähnliches vermieden werden können.
  • Die Aufgabe wird auch gelöst durch eine Leistungshalbleitervorrichtung nach Anspruch 15.
  • Die Leistungshalbleitervorrichtung enthält eine Dotierungssubstratoberfläche niedriger Konzentration mit einem ersten Leitungstyp, einem Dotierungsbereich hoher Konzentration mit einem zweiten Leitungstyp, einen Isolationsfilm, eine Abschirmung, einen Hochpotentialbereich und mindestens einen Schlitzbereich hoher Konzentration mit dem zweiten Leitungstyp. Die Dotierungssubstratoberfläche ist in einem vorbestimmten Bereich einer Substratoberfläche gebildet. Der Dotierungsbereich ist in der Substratoberfläche benachbart zu der Dotierungssubstratoberfläche gebildet. Der Isolationsfilm ist auf oberen Oberflächen der Dotierungssubstratoberfläche und des Dotierungsbereiches gebildet. Die Abschirmung ist auf einer oberen Oberfläche des Isolationsfilmes gebildet und erstreckt sich von einem Bereich über mindestens einem Teil der Dotierungssubstratoberfläche zu einem Bereich über einem Übergang zwischen der Dotierungssubstratoberfläche und dem Dotierungsbereich. Der Hochpotentialbereich ist auf einem Teil einer oberen Oberfläche der Abschirmung gebildet. Der mindestens eine Schlitzbereich ist in der Substratoberfläche unter dem Hochpotentialbereich so gebildet, daß er von einem Übergang der Dotierungssubstratoberfläche und des Dotierungsbereiches beabstandet und elektrisch davon getrennt entlang der Substratoberfläche ist.
  • Ein elektrisches Feld wird an dem Schlitzbereich entspannt, was verhindern kann, daß der Übergang der Substratoberfläche und des Dotierungsbereiches leicht unter dem Einfluß des Hochpotentialbereich über dem Isolationsfilm zusammenbricht.
  • Die Aufgabe wird auch gelöst durch eine Leistungshalbleitervorrichtung nach Anspruch 18.
  • Die Leistungshalbleitervorrichtung enthält eine Dotierungssubstratoberfläche niedriger Konzentration mit einem ersten Leitungstyp, ein vorbestimmtes Halbleiterelement, eine Mehrzahl von Schutzringen von fast ringförmiger Form, die als Dotierungsbereiche hoher Konzentration mit einem zweiten Leitungstyp dienen, einen Isolationsfilm, ein vorbestimmtes Halbleiterteil und einen Hochpotentialbereich. Die Dotierungssubstratoberfläche ist in einem vorbestimmten Bereich einer Substratoberfläche gebildet. Das vorbestimmte Halbleiterelement ist in einem Teil der Substratoberfläche gebildet. Die Mehrzahl von Schutzringen ist unterbrochen entlang der Substratoberfläche derart gebildet, daß ein Potentialgradient entlang der Substratoberfläche und auf dem vorbestimmten Halbleiterelement zentriert erzeugt werden kann. Der Isolationsfilm ist auf oberen Oberflächen der Dotierungssubstratoberfläche und der Mehrzahl von Schutzringen gebildet. Das vorbestimmte Halbleiterteil ist auf einer oberen Oberfläche des Isolationsfilmes gebildet, erstreckt sich von einem Bereich über mindestens einem Teil der Dotierungssubstratoberfläche zu einem Bereich über einem Übergang von der Dotierungssubstratoberfläche zu dem Dotierungsbereich. Der Hochpotentialbereich ist auf einem Teil einer oberen Oberfläche des vorbestimmten Halbleiterteiles auf einer äußeren Umfangsseite in Bezug auf einen äußersten der Mehrzahl von Schutzringen gebildet. In der Leistungshalbleitervorrichtung ist, wenn der Isolationsfilm eine Dicke T aufweist, eine äußerste Umfangsposition des äußersten der Mehrzahl von Schutzringen derart bestimmt, daß eine Differenz zwischen einem Potential in der äußersten Umfangsposition und dem des Hochpotentialbereiches, der darüber vorgesehen ist, nicht größer als ein Wert Vx ist, der aus der folgenden Gleichung bestimmt ist: Vx(V) = 72,3 × T(µm) + 77,6.
  • Selbst wenn Polarisation in einem Gehäuse auftritt, das über der Halbleitervorrichtung vorgesehen ist, kann die vorbestimmte Durchbruchsspannung leicht aufrechterhalten werden.
  • Bevorzugt ist in der Leistungshalbleitervorrichtung die äußerste Umfangsposition des äußersten der Schutzringe derart bestimmt, daß das Potential des Hochpotentialbereiches, der über dem äußersten der Mehrzahl von Schutzringen vorgesehen ist, nicht größer als der Wert Vx ist.
  • Selbst wenn Polarisation in einem Gehäuse auftritt, das über der Halbleitervorrichtung vorgesehen ist, kann die Halbleitervorrichtung leicht gehindert werden, aufgrund eines thermischen Weglaufens in einen normalen Betrieb zusammenzubrechen.
  • Die Aufgabe wird auch gelöst durch eine Leistungshalbleitervorrichtung nach Anspruch 20.
  • Die Leistungshalbleitervorrichtung enthält einen Halbleiterelementbereich mit einem ersten Dotierungsbereich hoher Konzentration mit einem zweiten Leitungstyp, einen zweiten Dotierungsbereich hoher Konzentration mit dem ersten Leitungstyp, eine schwebende Elektrode, die mit dem zweiten Dotierungsbereich verbunden ist, und mindestens eine leitende Abschirmung. Der Halbleiterelementbereich ist in einer Substratoberfläche eines ersten Leitungstypes gebildet. Der zweite Dotierungsbereich ist in einem Abstand von dem Halbleiterelementbereich entlang der Substratoberfläche angeordnet. Die mindestens eine leitende Abschirmung ist über einem Bereich gebildet, der zwischen dem ersten und dem zweiten Halbleiterbereich eingefügt ist, und so gebildet, daß sie einen Bereich enthält, der einen Grenzbereich zwischen dem ersten und dem zweiten Dotierungsbereich in der Substratoberfläche überlappt. Die mindestens eine leitende Abschirmung ist über der Substratoberfläche und dem ersten und dem zweiten Dotierungsbereich mit einem vorbestimmten Isolationsfilm dazwischen eingefügt gebildet und mit der schwebenden Elektrode oder dem Anschluß verbunden.
  • Selbst wenn Polarisation in einem Gehäuse, das über der Halbleitervorrichtung vorgesehen ist, aufgrund einer Potentialverteilung entlang der Substratoberfläche der Halbleitervorrichtung auftritt, kann die leitende Abschirmung das Substrat daran hindern, durch die Polarisation in dem Gehäuse beeinflußt zu werden, wodurch ein nachteilhafter Einfluß oder Verschlechterung in der Durchbruchsspannung und ähnliches am Auftreten gehindert werden können.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
  • Fig. 1 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 2 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der ersten Ausführungsform zeigt;
  • Fig. 3 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 4 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der zweiten Ausführungsform zeigt;
  • Fig. 5 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 6 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der dritten Ausführungsform zeigt;
  • Fig. 7 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 8 eine teilweise vergrößerte Draufsicht, die die Leistungshalbleitervorrichtung gemäß der vierten Ausführungsform zeigt;
  • Fig. 9 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der vierten Ausführungsform zeigt;
  • Fig. 10 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 11 eine teilweise vergrößerte Draufsicht, die die Leistungshalbleitervorrichtung gemäß der fünften Ausführungsform zeigt;
  • Fig. 12 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der fünften Ausführungsform zeigt;
  • Fig. 13 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 14 eine teilweise vergrößerte Draufsicht, die die Leistungshalbleitervorrichtung gemäß der sechsten Ausführungsform zeigt;
  • Fig. 15 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der sechsten Ausführungsform zeigt;
  • Fig. 16 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 17 ein teilweise vergrößerte Draufsicht, die die Leistungshalbleitervorrichtung gemäß der siebten Ausführungsform zeigt;
  • Fig. 18 eine Querschnittsansicht, die entlang der Linie C-C in Fig. 16 genommen ist;
  • Fig. 19 eine Querschnittsansicht, die entlang der Linie D-D von Fig. 16 genommen ist;
  • Fig. 20 eine Querschnittsansicht, die entlang der Linie E-E von Fig. 17 genommen ist;
  • Fig. 21 eine Querschnittsansicht, die entlang der Linie F-F von Fig. 17 genommen ist;
  • Fig. 22 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 23 eine teilweise vergrößerte Draufsicht, die die Leistungshalbleitervorrichtung gemäß der achten Ausführungsform zeigt;
  • Fig. 24 eine Querschnittsansicht, die entlang der Linie G-G von Fig. 23 genommen ist;
  • Fig. 25 eine Querschnittsansicht, die entlang der Linie H-H von Fig. 23 genommen ist;
  • Fig. 26 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 27 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der neunten Ausführungsform zeigt;
  • Fig. 28 eine Draufsicht, die eine Halbleiterspeichervorrichtung gemäß einer zehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 29 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der zehnten Ausführungsform zeigt;
  • Fig. 30 eine teilweise vergrößerte Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der zehnten Ausführungsform zeigt;
  • Fig. 31 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer elften Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 32 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der elften Ausführungsform zeigt;
  • Fig. 33 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer zwölften Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 34 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der zwölften Ausführungsform zeigt;
  • Fig. 35 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 36 eine teilweise vergrößerte Draufsicht, die die Leistungshalbleitervorrichtung gemäß der dreizehnten Ausführungsform zeigt;
  • Fig. 37 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der dreizehnten Ausführungsform zeigt;
  • Fig. 38 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer vierzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 39 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der vierzehnten Ausführungsform zeigt;
  • Fig. 40 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer fünfzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 41 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der fünfzehnten Ausführungsform zeigt;
  • Fig. 42 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer sechzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 43 eine Querschnittsansicht, die entlang der Linie I-I von Fig. 42 genommen ist;
  • Fig. 44 eine Querschnittsansicht, die entlang der Linie J-J von Fig. 42 genommen ist;
  • Fig. 45 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer siebzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 46 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der siebzehnten Ausführungsform zeigt;
  • Fig. 47 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer achtzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 48 eine Querschnittsansicht, die die Leistungshalbleitervorrichtung gemäß der achtzehnten Ausführungsform zeigt;
  • Fig. 49 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer neunzehnten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 50 eine teilweise vergrößerte Draufsicht, die die Leistungshalbleitervorrichtung gemäß der neunzehnten Ausführungsform zeigt;
  • Fig. 51 eine Querschnittsansicht, die entlang der Linie K-K von Fig. 49 genommen ist;
  • Fig. 52 eine Querschnittsansicht, die entlang der Linie L-L von Fig. 49 genommen ist;
  • Fig. 53 eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer zwanzigsten Ausführungsform der vorliegenden Erfindung zeigt;
  • Fig. 54 ein Beispiel einer Querschnittsansicht, die entlang der Linie M-M von Fig. 53 genommen ist;
  • Fig. 55 ein anderes Beispiel der Querschnittsansicht, die entlang der Linie M-M von Fig. 53 genommen ist;
  • Fig. 56 eine Querschnittsansicht, die entlang der Linie N-N von Fig. 53 genommen ist;
  • Fig. 57 ein Diagramm, das die Durchbruchsspannung zeigt, die in einer Leistungshalbleitervorrichtung beibehalten bleibt, und das Potential einer Polysilizium-Zener-Diode an einem Punkt über dem äußeren Umfang des äußersten Schutzringes, wenn starke Polarisation in einem Gehäuse über einem Passivierungsfilm auftritt;
  • Fig. 58 ein Diagramm, das die Vorrichtungsdurchbruchsspannung zeigt, wenn ein Feldoxidfilm in der Dicke variiert;
  • Fig. 59 eine Querschnittsansicht, die eine Leistungshalbleitervorrichtung zeigt;
  • Fig. 60 eine Querschnittsansicht, die eine Leistungshalbleitervorrichtung zeigt;
  • Fig. 61 eine Querschnittsansicht, die den Zustand zeigt, daß die obere Oberfläche eines Chips mit einem Übertragungsgehäuse versiegelt ist;
  • Fig. 62 eine Draufsicht, die eine Leistungshalbleitervorrichtung zeigt;
  • Fig. 63 eine teilweise vergrößerte Draufsicht, die die Leistungshalbleitervorrichtung nach Fig. 62 zeigt;
  • Fig. 64 eine Querschnittsansicht, die entlang der Linie A-A von Fig. 62 genommen ist; und
  • Fig. 65 eine Querschnittsansicht, die entlang der Linie B-B von Fig. 62 genommen ist.
  • Erste Ausführungsform
  • Fig. 1 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 2 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie in den Fig. 59 bis 65 sind mit den gleichen Bezugszeichen in der vorliegenden Ausführungsform bezeichnet.
  • Wie in Fig. 1 und 2 gezeigt ist, weist die Leistungshalbleitervorrichtung einen Dotierungsbereich 24 hoher Konzentration mit einem zweiten Leitungstyp (p-Typ) auf, der auf einem Umfangsabschnitt einer Dotierungssubstratoberfläche 23o niedriger Konzentration mit einem ersten Leitungstyp (n-Typ) gebildet ist, die eine Oberfläche der n--Driftschicht 3 als ein Substrat des ersten Leitungstypes ist. Der Feldoxidfilm (Isolationsfilm) 11, eine Polysiliziumabschirmung 25 und eine Al- Abschirmelektrode 26 sind in dieser Reihenfolge auf den oberen Oberflächen der Substratoberfläche 23o und des Dotierungsbereich 24 gebildet. Die Bezugszeichen 8 und 19 in Fig. 2 bezeichnen einen Zwischenschichtisolierfilm und einen Passivierungsfilm für einen Oberflächenschutz.
  • Die Polysiliziumabschirmung 25 ist über der Substratoberfläche 23o gebildet, wobei der Feldoxidfilm 11 dazwischen derart eingefügt ist, daß sein Umfangsabschnitt den Grenzbereich zwischen der Dotierungssubstratoberfläche 23o und dem Dotierungsbereich 24 überlappt.
  • Die Polysiliziumabschirmung 25 ist mit dem Boden der Al- Elektrode 26 verbunden, die auf ein vorbestimmtes Potential zu setzen ist. Das Potential der Al-Elektrode 26 ist auf oder unterhalb einer Schwellenspannung eines MOS-Kondensators gesetzt, der aus den drei Schichten aufgebaut ist: die Polysiliziumabschirmung 25, der Feldoxidfilm 11, und die Substratoberfläche 23o. Weiter ist die Polysiliziumabschirmung 25 stark dotiert, so daß sie einen niedrigen Widerstand aufweist.
  • Die Polysiliziumabschirmung 25 bedeckt die Substratoberfläche 23o an der Stelle, an der ein Inversionsschutz nötig ist. Somit werden die Inversion und die Ladungsspeicherung an der Substratoberfläche 23o und des Dotierungsbereiches 24 durch das vorbestimmte Potential der Abschirmung 25 bestimmt, wie es eingestellt ist, und sie werden nicht durch die Polarisation in dem Gehäuse oder ähnlichem beeinflußt.
  • Das Potential der Polysiliziumabschirmung 25 ist auf solch ein Niveau gesetzt, daß die Substratoberfläche 23o und der Dotierungsbereich 24 nicht in der Spannung invertiert werden, wodurch ohne Versagen eine Inversion an der Substratoberfläche 23o und dem Dotierungsbereich 24 verhindert wird.
  • Weiter ist die Polysiliziumabschirmung 25 stark so dotiert, daß sie keinen Potentialgradienten im Inneren davon aufweist, wodurch verhindert wird, daß die Potentiale der Substratoberfläche 23o und des Dotierungsbereiches 24 von Variationen im externen Potential beeinflußt werden.
  • Als nächstes wird ein Herstellungsverfahren der Leistungshalbleitervorrichtung beschrieben, in dem auf die in Fig. 1 und 2 gezeigten Komponenten Bezug genommen wird.
  • Zum Beispiel enthält das Herstellungsverfahren einer Leistungshalbleitervorrichtung die Schritte: Bilden der Dotierungssubstratoberfläche 23o niedriger Konzentration mit einem ersten Leitungstyp; Bilden des Dotierungsbereiches 24 hoher Konzentration mit einem zweiten Leitungstyp in der Dotierungssubstratoberfläche 23o; Bilden des Isolationsfilmes 11 auf der oberen Oberfläche der Dotierungssubstratoberfläche und des Dotierungsbereiches; Bilden der leitenden Abschirmung 25 auf einer oberen Oberfläche des Isolationsfilmes über der Dotierungssubstratoberfläche, so daß ein Bereich eingeschlossen wird, der ein Grenzbereich zwischen der Dotierungssubstratoberfläche und dem Dotierungsbereich überlappt; und Bilden des Leiters 26, mit dem mindestens ein Teil der leitenden Abschirmung 25 verbunden ist.
  • Zuerst werden Dotierstoffe hoher Konzentration mit dem zweiten Leitungstyp selektiv in den Umfang des Substrates 3 implantiert und zum Bilden des Dotierungsbereiches 24 diffundiert.
  • Als nächstes wird der Feldoxidfilm 11 durch LOCOS (lokale Oxidation von Silizium) gebildet.
  • Darauf folgend wird Polysilizium durch CVD oder ähnlichem abgeschieden, und selektives Ätzen wird durch Photolithographie oder ähnlichem durchgeführt, wodurch die Polysiliziumabschirmung 25 gebildet wird.
  • Der Zwischenschichtisolierfilm wird danach gebildet, in dem eine Öffnung für einen Kontaktbereich durch Photolithographie oder ähnliches gebildet wird. Aluminium wird gesputtert oder verdampft an der Öffnung und selektiv durch Photolithographie oder ähnlichem geätzt, wodurch die Al-Abschirmelektrode 26 gebildet wird. Nach Abscheiden eines Isolationsfilmes durch CVD oder ähnlichem wird der Isolationsfilm durch Photolithographie geätzt, so daß teilweise der Passivierungsfilm 19 gebildet wird, dadurch wird die Leistungshalbleitervorrichtung erhalten, die in Fig. 1 und 2 gezeigt ist. Da die Herstellungsschritte der Leistungshalbleitervorrichtungen wie typische ICs, Leistungsvorrichtungen und ähnlichen gewöhnlich den oben beschriebenen Prozeßfluß enthalten, kann die zuvor erwähnte Leistungshalbleitervorrichtung in den meisten Fällen nur durch Ändern der Bemusterungsverfahren ohne Kostenzunahme aufgrund der Kompliziertheit der Vorgänge gebildet werden.
  • Wie beschrieben wurde, kann das Bilden der Polysiliziumabschirmung 25 über einem Bereich, an dem Oberflächeninversionsschutz benötigt wird (z. B. die Substratoberfläche 23o), Potentialvariationen aufgrund eines externen Faktors wie Polarisation in dem Gehäuse verhindern.
  • Obwohl die vorliegende Ausführungsform das Beispiel erwähnt, in dem der Dotierungsbereich 24 und das Substrat (n-- Driftschicht 3) verschiedene Leitungstypen aufweisen, können sie auch den gleichen Leitungstyp aufweisen. Die gewünschten Effekte können auch in diesem Fall erhalten werden, wenn nur die Polysiliziumabschirmung 25 die Substratoberfläche 23o des Substrates (n--Driftschicht 3) abdeckt und auf solche ein Potential gesetzt ist, daß es nicht den Dotierungsbereich 24 beeinflußt.
  • Zweite Ausführungsform
  • Fig. 3 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 4 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie in den Fig. 59 bis 64 und der ersten Ausführungsform sind durch die gleichen Bezugszeichen bei der vorliegenden Ausführungsform bezeichnet.
  • Wie in Fig. 3 und 4 gezeigt ist, weist die Leistungshalbleitervorrichtung den Dotierungsbereich 24 auf, der auf Umfangsabschnitten von Dotierungssubstratoberflächen 23p und 23q niedriger Konzentration mit dem ersten Leitungstyp (n-Typ) gebildet ist, die die Oberfläche der n--Driftschicht 3 als ein Substrat des ersten Leitungstypes bilden. Der Feldoxidfilm 11, die Polysiliziumabschirmung 25 und die Al-Abschirmelektrode 26 sind in dieser Reihenfolge über den Substratoberflächen 23p, 23q und dem Dotierungsbereich 24 gebildet.
  • Die Polysiliziumabschirmung 25 ist über einem Bereich der Substratoberfläche 23p zentriert und überlappt den Grenzbereich zwischen der Substratoberfläche 23p und dem Dotierungsbereich 24 in dem erwähnten Bereich der Substratoberfläche 23p.
  • Die Al-Abschirmelektrode 26 ist über vorbestimmten Bereichen der Substratoberfläche 23p und der Substratoberfläche 23q zentriert, die nicht der oben erwähnte Bereich der Substratoberfläche 23p ist, und sie überlappt den Grenzbereich zwischen der Substratoberfläche 23p und dem Dotierungsbereich 24 und überlappt weiter die Polysiliziumabschirmung 25. In dem überlappten Bereich der Polysiliziumabschirmung 25 sind der Boden der Al-Elektrode 26 und der obere Abschnitt der Polysiliziumabschirmung 25 miteinander verbunden. Die Abschirmung 25 ist stark dotiert, so daß sie einen niedrigen Widerstand aufweist, ähnlich wie bei der ersten Ausführungsform.
  • Bei der vorliegenden Ausführungsform ist ein Teil eines Polysiliziumelementes (leitendes Element) 34, das sich von der Polysiliziumabschirmung 25 im Potential unterscheidet, über einen Bereich des Dotierungsbereiches 24 gebildet, wobei der Feldoxidfilm 11 dazwischen eingefügt ist. Es ist nicht bevorzugt, daß das Polysiliziumelement 34 und die Polysiliziumabschirmung 25 eng gebildet sind, daß sie verschiedene Potentiale aufweisen. Wenn die Polysiliziumabschirmung 25 und das Polysiliziumelement 34 beabstandet sein sollen, wie es beschrieben wurde, ist es nicht möglich, insgesamt die Substratoberflächen 23p und 23q mit der Polysiliziumabschirmung 25 zu bedecken. Die Al-Elektrode 26 (d. h. eine andere Abschirmung) bedeckt jedoch einen Bereich über dem Teil der Substratoberflächen 23p und 23q, der nicht von der Polysiliziumabschirmung 25 abgedeckt werden kann, was das Vermeiden des Einflusses externer Ladungen wie Polarisation in dem Gehäuse (Vergleiche 21 in Fig. 61) in dem Passivierungsfilm 19 ermöglicht, selbst wenn ein Hindernis vorhanden ist.
  • Weiter ist die Polysiliziumabschirmung 25 auf solch ein Potential gesetzt, daß die Spannung an den Substratoberflächen 23p und 23q nicht umgekehrt wird, wodurch Oberflächeninversion verhindert wird.
  • Weiterhin bietet die vorliegende Ausführungsform den gleichen Vorteil wie bei der ersten Ausführungsform, daß nämlich die Polysiliziumabschirmung 25, die stark dotiert ist, keinen Potentialgradienten gegen Variationen in dem externen Potential aufweist.
  • Dritte Ausführungsform
  • Fig. 5 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 6 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie in Fig. 59 bis 64 und der ersten bis zweiten Ausführungsform sind durch die gleichen Bezugszeichen in Fig. 5 und 6 bezeichnet.
  • In der Leistungshalbleitervorrichtung der gegenwärtigen Ausführungsform ist die Polysiliziumabschirmung 25 elektrisch mit dem Dotierungsbereich 24 durch die Al-Abschirmelektrode 26 verbunden, die auf dem oberen Endabschnitt der Abschirmung 25 vorgesehen ist. Die Polysiliziumabschirmung 25 ist über dem mittleren Teil einer Dotierungssubstratoberfläche 23r niedriger Konzentration mit dem ersten Leitungstyp zentriert und derart gebildet, daß ihr Umfangsabschnitt den Grenzbereich zwischen der Substratoberfläche 23r und dem Dotierungsbereich 24 überlappt.
  • Diese Anordnung ermöglicht es der Polysiliziumabschirmung 25, in dem Potential mit dem Dotierungsbereich 24 gleich zu werden. Somit wird das innere Potential der Substratoberfläche 23r nur durch das Substrat 3, den Dotierungsbereich 24 und die Polysiliziumabschirmung 25 bestimmt und wird nicht durch die Gehäusepolarisation beeinflußt.
  • Weiter schließt die vorliegende Ausführungsform die Notwendigkeit aus, elektrische Verbindungen mit Aluminiumdrähten oder ähnlichem zur Potentialbestimmung auszuführen, wodurch eine Verkleinerung der Vorrichtungsfläche ermöglicht wird und eine Kostenreduktion erzielt wird.
  • Vierte Ausführungsform
  • Fig. 7 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt. Fig. 8 ist eine teilweise vergrößerte Draufsicht davon, und Fig. 9 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis dritten Ausführungsform sind durch die gleichen Bezugszeichen in Fig. 7 bis 9 bezeichnet. Bezugszeichen 23s bis 23w bezeichnen Dotierungssubstratoberfläche niedriger Konzentration mit dem ersten Leitungstyp.
  • Die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform ist auf die äußere Umfangsstruktur einer vertikalen Leistungsvorrichtung anwendbar. Fig. 9 zeigt ihren Grundaufbau, bei dem eine Schutzringstruktur auf einen IGBT vom N-Typ mit einem Halbleiterelementbereich angewendet ist, der aus dem n+-Emitter 5, dem Gateoxidfilm 6, der Polysiliziumgateelektrode 7, dem Zwischenschichtisolierfilm 8, der Emitterelektrode 9 und der p+-Isolationswanne 10 aufgebaut ist.
  • Genauer, zum Unterdrücken eines elektrischen Feldes an einer Kante des Überganges von der p+-Isolationswanne (erster Dotierungsbereich mit großer Konzentration mit dem zweiten Leitungstyp) 10 und der Substratoberfläche 23s der n-- Driftschicht 3 ist die Leistungshalbleitervorrichtung mit den Schutzringen (dritte Dotierungsbereiche hoher Konzentration mit dem zweiten Leitungstyp) 14a bis 14d versehen, die als p+- Bereiche hoher Konzentration dienen, wodurch die Durchbruchsspannung erhalten bleibt.
  • Die Al-Abschirmelektroden 15a bis 15d sind mit den, oberen Oberflächen der jeweiligen Schutzringe 14a bis 14d verbunden. Die Polysiliziumabschirmungen 25b bis 25d sind über den Substratoberflächen 23t bis 23v gebildet, die zwischen benachbarten der Schutzringe 14a bzw. 14d eingefügt sind, wobei der Feldoxidfilm (Isolationsfilm) 11 dazwischen vorgesehen ist.
  • Eine Polysiliziumabschirmung 25e ist über einem Teil der Substratoberfläche 23w gebildet, die auf der äußeren Umfangsseite in Bezug auf den äußersten Schutzring 14d angeordnet ist, wobei der Feldoxidfilm 11 dazwischen eingefügt ist. Die Polysiliziumabschirmung 25e ist zum Überlappen des Grenzbereiches zwischen dem äußersten Schutzring 14d und der Substratoberfläche 23w gebildet.
  • Eine Polysiliziumabschirmung 25a ist über der Substratoberfläche 23s gebildet, eingefügt zwischen die p+-Isolationswanne 10, die an der Kante des zentralen Halbleiterelementbereiches angeordnet ist, und den innersten Schutzring 14a in einem Bereich, der die Substratoberfläche 23s und die p+- Isolationswanne 10 überlappt, wobei der Feldoxidfilm (Isolationsfilm) 11 zwischen die Abschirmung 25a und die Substratoberfläche 23s eingefügt ist.
  • Die Polysiliziumabschirmungen 25a bis 25d sind mit den Schutzringen 14a bis 14d an der äußeren Umfangsseite durch die Al- Elektroden 15a bis 15d auf der hohen Potentialseite verbunden. Dieser Aufbau ist über die gesamten Umfänge der Schutzringe 14a bis 14d vorgesehen. Mit andern Worten, die freiliegenden Teile der Substratoberfläche 23s und 23t bis 23v, die zwischen benachbarten der Schutzringe 14a bis 14d eingefügt sind, sind alle mit den Polysiliziumabschirmungen 25a bis 25d bedeckt.
  • Der Oberflächenzustand der Substratoberflächen 23s bis 23v, der am empfindlichsten gegen den Einfluß externer Potentiale wie Polarisation in dem Gehäuse (Vergleiche 21 in Fig. 61) über den Passivierungsfilm 19 ist, wird durch den Effekt der Polysiliziumabschirmungen 25a bis 25d bestimmt, die auf den Substratoberflächen 23s bis 23v vorgesehen sind. Weiter ist der Teil der Substratoberfläche 23w auf der äußeren Umfangsseite ebenfalls durch die Polysiliziumabschirmung 25e abgeschirmt, was es ermöglicht, den Einfluß externer Potentiale zu entspannen. Die Potentiale der Polysiliziumabschirmungen 25a bis 25e sind durch jene der Schutzringe 14a bis 14d bestimmt. Daher weist die Leistungshalbleitervorrichtung als Ganzes eine Potentialverteilung auf, die nur durch ihren inneren Aufbau bestimmt ist, welche somit weniger wahrscheinlich durch externe Potentiale beeinflußt werden.
  • Die Substratoberfläche 23w auf dem äußersten Umfang der Leistungshalbleitervorrichtung ist teilweise nicht mit einer Polysiliziumabschirmung (entsprechend 25a bis 25d) versehen.
  • Ähnlich ist die Polysiliziumplatte (Feldplatte) 17 so gebildet, daß die Verarmungsschicht daran gehindert wird, sich auszudehnen, mittels des Kanalstoppers 16.
  • Als nächstes wird ein Herstellungsverfahren der Leistungshalbleitervorrichtung gemäß der vorliegenden Erfindung beschrieben.
  • Zuerst werden Dotierstoffe mit hoher Konzentration des zweiten Leitungstypes selektiv in das Substrat 3 des ersten Leitungstypes implantiert und zum Bilden der Schutzringe 14a bis 14d, der Isolationswanne 10 und des Dotierungsbereiches 24 diffundiert.
  • Als nächstes wird der Feldoxidfilm 11 durch LOCOS gebildet.
  • Darauf folgend wird nach Entfernen eines Zellabschnittes des Feldoxidfilmes 11 der Gateoxidfilm 6 gebildet, was von Polysilizium gefolgt wird, das durch CVD oder ähnliches abgeschieden wird.
  • Weiterhin wird selektives Ätzen durch Photolithographie oder ähnliches zum Bilden der Polysiliziumgateelektrode 7 des IGBTs, der Polysiliziumabschirmungen 25a bis 2% und der Polysiliziumplatte (Feldplatte) 17 durchgeführt.
  • Der Zwischenschichtisolierfilm 8 wird danach gebildet, in dem ein Kontaktbereich durch Photolithographie oder ähnliches gebildet wird, darauf folgend wird Aluminium gesputtert oder verdampft und wird selektiv durch Photolithographie oder ähnliches geätzt, wodurch die Emitterelektrode 9, die Kanalstoppermasseelektrode 18 und die Al-Abschirmelektroden 15a bis 15d zum auf Masse legen der Schutzringe 14a bis 14d gebildet werden.
  • Schließlich wird ein Isolationsfilm abgeschieden, und er wird danach durch Photolithographie geätzt zum teilweise Bilden des Passivierungsfilmes 19, wodurch die Leistungshalbleitervorrichtung erhalten wird.
  • Wie beschrieben worden ist, können die Polysiliziumabschirmungen 25a bis 25e in der Leistungshalbleitervorrichtung der vorliegenden Ausführungsform mit ziemlich den gleichen Vorgängen wie die Standardvorgänge zum Bilden eines IGBTs durchgeführt werden, ohne daß eine Kostenzunahme aufgrund komplizierter Vorgänge verursacht wird.
  • Weiter weist ein Bereich, der für einen äußeren Umfangsbereich einer Leistungsvorrichtung dargestellt wird, auf die ein IGBT angewendet wird, eine Breite viel größer als die Designregel der oben erwähnten Leistungshalbleitervorrichtung auf, wodurch die Effekte ohne besondere Zunahme der Chipfläche erzielt werden.
  • Fünfte Ausführungsform
  • Fig. 10 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt, Fig. 11 ist eine teilweise vergrößere Draufsicht davon, und Fig. 12 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis vierten Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 10 bis 12 bezeichnet.
  • Die Leistungshalbleitervorrichtung zeigt die Schutzringstruktur, die auf einen IGBT ähnlich zu der vierten Ausführungsform angewendet ist, worin die Schutzringe 14a bis 14d auf solche Weise vorgesehen sind, daß das elektrische Feld an der Kante des Überganges der p+-Isolationswanne 10 und der n-- Driftschicht 3 unterdrückt wird, wodurch die Durchbruchsspannung aufrechterhalten bleibt.
  • Die Al-Abschirmelektroden 15a bis 15d sind über den Schutzringen 14a bis 14d gebildet. Polysiliziumabschirmungen 25f bis 25i sind über Dotierungssubstratoberflächen 23y bis 23aa niedriger Konzentration mit dem ersten Leitungstyp gebildet, die zwischen benachbarte Schutzringe 14a bis 14d eingefügt sind, und über einem Teil einer Dotierungssubstratoberfläche 23ab niedriger Konzentration, die auf der äußeren Umfangsseite vorgesehen ist, wobei der Feldoxidfilm 11 dazwischen eingefügt ist.
  • Diese Leistungshalbleitervorrichtung weist den gleichen Aufbau wie der der vierten Ausführungsform auf, daß die Polysiliziumabschirmungen 25f bis 25i über den Substratoberflächen 23y bis 23ab gebildet sind, die zwischen benachbarten Schutzringen 14a bis 14d eingefügt sind, so daß die entsprechenden Grenzbereiche zwischen den Substratoberflächen 23y bis 23ab und den Schutzringen 14a bis 14d überlappt werden. Die Polysiliziumabschirmungen 25f bis 25i sind elektrisch mit einem Ende eines entsprechenden der Schutzringe 14a bis 14d durch die jeweiligen Al-Abschirmelektroden 15a bis 15d verbunden. Die Polysiliziumabschirmungen 25f bis 25e sind jedoch mit den Schutzringen 14a bis 14d auf der inneren Umfangsseite durch die Al- Elektroden 15a bis 15d auf der niedrigen Potentialseite verbunden, so daß die Polysiliziumabschirmungen 25f bis 251 gleich im Potential zu den Schutzringen 14a bis 14d werden, die auf der inneren Umfangsseite davon vorgesehen sind.
  • Ein Teil der Substratoberfläche 23ab auf dem äußersten Umfang ist nicht mit einer Polysiliziumabschirmung (entsprechend 25a bis 25d) darauf versehen.
  • Ähnlich wie eingangs erörtert ist die Polysiliziumplatte (Feldplatte) 17 so gebildet, daß die Verarmungsschicht daran gehindert wird, daß sie sich ausdehnt, mittels des Kanalstoppers 16.
  • Wie beschrieben wurde werden die Polysiliziumabschirmungen 25f bis 25i und die Schutzringe 14a bis 14d, die hier drunter vorgesehen sind, gleich im Potential bei der vorliegenden Ausführungsform gesetzt, was zum Ausdehnen der Verarmungsschicht dient. Dieses ermöglicht eine stabile Ausdehnung der Verarmungsschicht ohne Einfluß externer Ladungen.
  • Bei dieser Leistungshalbleitervorrichtung erstreckt sich die Polysiliziumgateelektrode 12 über die Substratoberfläche 23x, die zwischen dem innersten Schutzring 14a und der p+- Isolationswanne 10 eingefügt ist und wird als Abschirmung zum Abschirmen der Substratoberfläche 23x ähnlich zu den Polysiliziumabschirmungen 25f bis 25i benutzt. Das Potential der Gateelektrode 12 kann leicht fixiert werden, da die Elektrode 12 mit der Gateelektrode 13 verbunden ist.
  • Sechste Ausführungsform
  • Fig. 13 ist eine Draufsicht, die eine Leistungshalbeitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt, Fig. 14 ist eine teilweise vergrößerte Draufsicht davon, und Fig. 15 ist eine Querschnittsansicht davon. Elemente mit der gleichen Funktion wie jene in Fig. 59 bis 64 und der ersten bis fünften Ausführungsform sind durch die gleichen Bezugszeichen in Fig. 13 bis 15 bezeichnet.
  • Die Leistungshalbleitervorrichtung zeigt die Schutzringstruktur auf einen IGBT angewendet ähnlich zu der vierten und fünften Ausführungsform, bei der die Schutzringe 14a bis 14d auf solche Weise vorgesehen sind, daß das elektrische Feld an der Kante des Überganges der p+-Isolationswanne 10 und der n-- Driftschicht 3 unterdrückt wird, wodurch die Durchbruchsspannung aufrechterhalten bleibt.
  • Diese Leistungshalbleitervorrichtung weist den gleichen Aufbau wie den der vierten und fünften Ausführungsform auf, daß die Polysiliziumabschirmungen 25f bis 25i über den Substratoberflächen 23y bis 23ab gebildet sind, die zwischen benachbarte Schutzringe 14a bis 14d eingefügt sind, so daß die Grenzbereiche zwischen den Substratoberflächen 23x bis 23ab und den Schutzringen 14a bis 14d überlappt werden, und die Abschirmungen 25f bis 25i sind jeweils elektrisch mit einem der Schutzringe 14a bis 14d durch die Al-Abschirmelektroden 15a bis 15d verbunden.
  • Weiter weist die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform den gleichen Aufbau auf wie der der fünften Ausführungsform, daß die Polysiliziumgateelektrode 12 sich über die Substratoberfläche 23x erstreckt, die zwischen den innersten Schutzring 14a und die p+-Isolationswanne 10 eingefügt ist, und sie wird als Abschirmung zum Abschirmen der Substratoberfläche 23x ähnlich wie die Polysiliziumabschirmungen 25f bis 25i benutzt.
  • Weiter sind bei dieser Ausführungsform die Polysiliziumabschirmung 25i und die Polysiliziumplatte 17, die beide als Abschirmfilme dienen, über der Substratoberfläche 23ab gebildet, die zwischen den äußersten Schutzring 14d und dem Kanalstopper 16 eingefügt ist, und eine zusätzliche Al-Abschirmelektrode 15e ist über einem Raum zwischen der Polysiliziumabschirmung 25i und der Polysiliziumplatte 17 angeordnet. Das Herstellungsverfahren der Leistungshalbleitervorrichtung der vorliegenden Ausführungsform ist das gleiche wie das der vierten Ausführungsform, deren Erläuterung somit hier weggelassen wird.
  • Allgemein enthält die äußerste Umfangsstruktur einer Leistungsvorrichtung wie ein IGBT in vielen Fällen getrennt einen Bereich, in dem sich eine Verarmungsschicht erstreckt zum Abschwächen eines elektrischen Feldes, und einen Bereich, in dem die Erstreckung einer Verarmungsschicht unterdrückt ist zum Unterdrücken eines Durchgreifeffektes (Durchbruchseffekt), wodurch eine gewünschte Durchbruchsspannung aufrechterhalten bleibt. Bei der vorliegenden Ausführungsform kann solch eine Bereichstrennung zum Erreichen einer gewünschten Durchbruchsspannung erzielt werden, in dem ein Bereich auf Masse gelegt wird, in dem die Ausdehnung einer Verarmungsschicht zu dem innersten Schutzring 14a auf der inneren Umfangsseite (niedrige Potentialseite) gewünscht wird, und eines Bereiches, in dem die Ausdehnung einer Potentialschicht zu dem äußersten Schutzring 14d oder dem Kanalstopper 16 auf der äußeren Umfangsseite (Ruhepotential) unterdrückt gewünscht wird.
  • Weiter ist der Raum zwischen der Polysiliziumabschirmung 25i und der Polysiliziumabschirmplatte 17 mit der zusätzlichen Al- Abschirmelektrode 15e abgeschirmt, wodurch eine Abschirmeffektivität auf dem gesamten Gebiet des äußeren Umfangsabschnittes erzielt wird, was den Einfluß externer Ladungen verhindern kann.
  • Siebte Ausführungsform
  • Fig. 16 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 17 ist eine teilweise vergrößerte Draufsicht davon. Fig. 18 und 19 sind Querschnittsansichten, die entlang der Linie C-C bzw. D-D von Fig. 16 genommen sind. Fig. 20 und 21 sind Querschnittsansichten, die entlang der Linien E-E bzw. F-F von Fig. 17 genommen sind. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis siebten Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 16 bis 21 bezeichnet.
  • Die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform ist auf die äußere Umfangsstruktur einer vertikalen Leistungsvorrichtung ähnlich zu der vierten bis sechsten Ausführungsform anwendbar und wird auf einen IGBT mit der Polysilizium-Zener-Diode 27 (Abschirmung) zum Überspannungsschutz angewendet, die zwischen dem Kanalstopper 16 und der Polysiliziumgateelektrode 12 gebildet ist.
  • Diese Leistungshalbleitervorrichtung weist den gleichen Aufbau wie jener der fünften Ausführungsform auf, daß die Polysiliziumabschirmungen 25a bis 25d über der Dotierungssubstratoberfläche 23s auf der inneren Umfangsseite in Bezug auf die Schutzringe 14a bis 14d, Substratoberflächen 23t bis 23v, die zwischen benachbarte der Schutzringe 14a bis 14d eingefügt sind, und der Substratoberfläche 23w auf der äußeren Umfangsseite in Bezug auf die Schutzringe 14a bis 14d so gebildet sind, daß die entsprechenden Grenzbereiche zwischen den Substratoberflächen 23s bis 23w und den Schutzringen 14a bis 14d überlappen, die als Dotierungsbereiche hoher Konzentration mit dem zweiten Leitungstyp dienen, und die Abschirmungen 25a bis 25d sind jeweils elektrisch mit einem entsprechenden der Schutzringe 14a bis 14d auf der äußeren Umfangsseite durch die Al-Abschirmelektroden 15 bis 15d verbunden. Bei der Leistungshalbleitervorrichtung der vorliegenden Ausführungsform haben die Grenzbereiche zwischen der Polysilizium-Zener-Diode 27 und den Polysiliziumabschirmungen 25a bis 25d eine Breite so schmal wie möglich bis zu einem Grad, der die elektrische Isolation dazwischen noch sicherstellen kann.
  • Diese Leistungshalbleitervorrichtung ist ausgelegt zum Betrieben werden in einem normalen Betrieb derart, daß die Schutzringe 14a bis 14d in dem Substrat 3 und die Polysilizium- Zener-Diode 27, die unmittelbar darüber vorgesehen ist, im Potential nicht fehlangepaßt sind und daß die Diode 27 bei einer vorbestimmten Spannung niedriger als die Durchbruchsspannung der Schutzringe 14a bis 14d durchbricht.
  • Selbst wenn Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über dem Passivierungsfilm 19 auftritt, ist es unwahrscheinlicher, daß die Leistungshalbleitervorrichtung durch die Gehäusepolarisation beeinflußt wird, da der größte Teil der Bereiche der Schutzringe 14a bis 14d durch die Polysiliziumabschirmungen 25a bis 25d bedeckt ist. Somit kann der Nachteil wie Verschlechterung der Durchbruchsspannung aufgrund der Polarisation des Gehäuses 21 vermieden werden.
  • Achte Ausführungsform
  • Fig. 22 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß der vorliegenden Erfindung zeigt, und Fig. 23 ist eine teilweise vergrößerte Draufsicht davon. Fig. 24 und 25 sind Querschnittsansichten, die entlang der Linien G-G bzw. H-H von Fig. 23 genommen sind. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis siebten Ausführungsform sind durch die gleichen Bezugszeichen in Fig. 22 bis 25 bezeichnet.
  • Die Leistungshalbleitervorrichtung gemäß der vorliegenden Ausführungsform ist auf die äußere Umfangsstruktur einer vertikalen Leistungsvorrichtung ähnlich zu der vierten bis siebten Ausführungsform mit der Polysilizium-Zener-Diode (Halbleiterteil) 27 zum Überspannungsschutz anwendbar, die teilweise zwischen dem Kollektor (Kanalstoppermasseelektrode) 18 und der Polysiliziumgateelektrode 12 gebildet ist, ähnlich zu der in Fig. 18ff gezeigten siebten Ausführungsform. Die Polysiliziumabschirmungen 25a bis 25d sind nicht mit der Polysilizium- Zener-Diode 27 verbunden, da der Zwischenschichtisolierfilm 8 dazwischen vorgesehen ist. Unterschiedlich zu der sechsten Ausführungsform sind die entsprechenden Grenzbereiche zwischen der Polysilizium-Zener-Diode 27 und den Polysiliziumabschirmungen 25a bis 25d mit den Al-Abschirmelektroden (leitenden Teilen) 15a bis 15d mit dem gleichen Potential wie die Abschirmungen 25a bis 25d bedeckt, wie in Fig. 23 gezeigt ist.
  • Mit dieser Anordnung sind notwendige Abschnitte einschließlich einer Substratoberfläche 23am alle mit den Polysiliziumabschirmungen 25a bis 25d, Al-Abschirmelektroden 15a bis 15d und der Polysilizium-Zener-Diode 27 bedeckt, wie in Fig. 24 und 25 gezeigt ist. Somit wird die Verteilung einer Verarmungsschicht in dem äußeren Umfangsabschnitt zum Aufrechterhalten der Durchbruchsspannung nur durch den inneren Aufbau ohne Einfluß der Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über dem Passivierungsfilm 19 und ähnlichem bestimmt, so daß die Leistungsvorrichtung eine stabile Durchbruchsspannung aufrechterhalten kann.
  • Die innerste Polysiliziumabschirmung 25a ist mit der Polysiliziumgateelektrode 12 verbunden, während der Rest der Abschirmungen 25b bis 25d entsprechend mit den Schutzringen 14a bis 14d auf der äußeren Umfangsseite (hohe Potentialseite) verbunden sind, wie zum Beispiel in Fig. 9 und 18 gezeigt ist, aber die Halbleitervorrichtung ist nicht auf solch einen Aufbau begrenzt. Das Verbinden der Polysiliziumabschirmungen 25a bis 25d mit beiden Seiten der äußeren Umfangsseite (höhere Potentialseite) und der inneren Umfangsseite (niedrigere Potentialseite) kann den Effekt des Ausschließens des Einflusses der Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 erzielen. Es wird selektiv bestimmt, mit welcher Seite die Polysiliziumabschirmungen 25a bis 25d verbunden werden, der höheren Potentialseite oder der niedrigeren Potentialseite, so daß die Potentialverteilung der Diode 27 so genau wie möglich dem Einfluß entspricht, der auf die Potentialverteilung der Substratoberfläche 23am und ähnlichem ausgeübt wird. Dieses ermöglicht der Leistungshalbleitervorrichtung, eine stabile Durchbruchsspannung aufrechtzuerhalten.
  • Neunte Ausführungsform
  • Fig. 26 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 27 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie in Fig. 59 bis 64 und der ersten bis achten Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 26 und 27 bezeichnet.
  • Diese Leistungshalbleitervorrichtung weist den gleichen Aufbau wie den der dritten Ausführungsform auf, die in Fig. 5 und 6 gezeigt ist, daß die Polysiliziumabschirmungen 25a bis 25d über der Substratoberfläche 23s auf der inneren Umfangsseite in Bezug auf die Schutzringe 14a bis 14d und den Substratoberflächen 23t bis 23v, die zwischen benachbarte der Schutzringe 14a bis 14d eingefügt sind, gebildet sind, so daß sie die entsprechenden Grenzbereiche zwischen den Substratoberflächen 23s bis 23v und den Schutzringen 14a bis 14d überlappen, die als die Dotierungsbereiche hoher Konzentration mit den zweiten Leitungstyp dienen, und die Abschirmungen 25a bis 25d sind jeweils mit einem entsprechenden der Schutzringe 14a bis 14d auf der äußeren Umfangsseite durch die Al-Abschirmelektroden 15a bis 15d verbunden.
  • Die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform ist mit einem hochisolierenden Passivierungsfilm 28 als ein Passivierungsfilm versehen (entsprechend dem Film 19, der in Fig. 5 und 6 der dritten Ausführungsform gezeigt ist).
  • Ein kommerziell praktikabler Passivierungsfilm ist allgemein aus einem LTO-Film, einem Plasmaoxidfilm oder ähnlichem gebildet. Wenn der aus einem LTO-Film oder einem Plasmaoxidfilm gebildet ist, erzeugt der Passivierungsfilm 28 selbst einen kleinen Effekt des Verringerns des Einflusses der Gehäusepolarisation.
  • Selbst mit der Benutzung solch eines Passivierungsfilmes 28 wird jedoch der Einfluß der Polarisation in dem Film 28 durch die Al-Abschirmelektroden 15a bis 15d ausgelöscht, wodurch ermöglicht wird, daß eine stabile Durchbruchsspannung aufrechterhalten bleibt, ohne daß ein Einfluß auf die Schutzringe 14a bis 14d und die Substratoberflächen 23s bis 23w, die als unterliegendes Substrat dienen, ausgeübt wird.
  • Es ist unnötig zu sagen, daß der Passivierungsfilm 28 aus einem hochisolierenden Nitridfilm oder ähnlichem zum Verbessern des Effektes der Unterdrückung der Variationen in der Durchbruchsspannung zum Verringern der Isolationseigenschaften im Vergleich mit einem LTO-Film oder Plasmaoxidfilm gebildet sein kann
  • Zehnte Ausführungsform
  • Fig. 28 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer zehnten Ausführungsform der vorliegenden Erfindung zeigt, Fig. 29 ist eine Querschnittsansicht davon, und Fig. 30 ist eine teilweise vergrößerte Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis neunten Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 28 bis 30 bezeichnet.
  • Die Halbleiterspeichervorrichtung gemäß der vorliegenden Ausführungsform enthält den Passivierungsfilm 28 ähnlich zu der neunten Ausführungsform als auch ein Polysiliziumelement 29 niedriger Konzentration in einem Bereich auf dem gleichen Chip. Der Rest der Komponenten wie die Polysiliziumabschirmungen 25a bis 25d und die Al-Abschirmelektroden 15a bis 15d weisen den gleichen Aufbau auf wie jene in Fig. 27 der neunten Ausführungsform.
  • Auf das Polysiliziumelement 29 ist zum Beispiel ein Hochwiderstandselement angewendet, das aus Polysilizium gebildet ist, oder der Dotierungsbereich niedriger Konzentration der Polysilizium-Zener-Diode 27, die in der siebten Ausführungsform beschrieben wurde.
  • Allgemein wird das Polysiliziumelement 29 stark durch Wasserstoff beeinflußt, der in dem Passivierungsfilm 28 enthalten ist, was in Variationen seiner Eigenschaften resultiert. Somit ist es schwierig, einen Film zu verwenden, der eine Reaktion verursacht, die einen großen Betrag von Wasserstoff erzeugt, wie in CVD-Nitridfilm, wie durch die folgende Gleichung (1) angegeben ist, wodurch Begrenzungen über die benutzbaren Filme auferlegt werden:

    SiH4 + NH3 → SiNH + 3H2 (1)
  • Der LTO-Film, der Plasmaoxidfilm und ähnliche sind, obwohl sie relativ wenig Effekt des Wasserstoffs auf andere ausüben, nicht geeignet, den Einfluß der Polarisation in dem Passivierungsfilm (Gehäusefilm) 28 auszulöschen, wodurch die Substratoberfläche beeinflußt wird. Ein Film, der die Isolationseigenschaften und den Betrag der Erzeugung von Wasserstoff steuern kann, könnte eine Kompatibilität zwischen des Ausübens des relativ kleinen Effektes von Wasserstoff und die Fähigkeit den Einfluß der Polarisation auszulöschen, erzielen, solch ein Film ist jedoch bis jetzt nicht in die praktische Benutzung genommen.
  • Selbst mit der Benutzung von einem der oben beschriebenen Oxidfilmen wird bei der vorliegenden Ausführungsform der Einfluß der Polarisation in dem Passivierungsfilm (Gehäusefilm) 28 durch die Polysiliziumabschirmungen 25a bis 25d und die Al- Abschirmelektroden 15a bis 15d wird ausgelöscht, so daß kein Einfluß auf die Schutzringe 14a bis 14d und die Substratoberflächen 23s bis 23w ausgeübt wird, die als ein unterliegendes Substrat dienen. Selbst wenn ein hoch isolierender Film, der wenig Wasserstoffbetrag erzeugt, für den Passivierungsfilm 28 benutzt wird, werden die Schutzringe 14a bis 14d und die Substratoberflächen 23s bis 23w nicht beeinflußt, was die Unterdrückung von Variationen in den Eigenschaften des Polysiliziumelementes niedriger Konzentration ermöglicht.
  • Elfte Ausführungsform
  • Fig. 31 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer elften Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 32 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis zehnten Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 31 und 32 bezeichnet.
  • Fig. 31 und 32 stellen ein Paar Al-Abschirmelektroden 30a und 30b, eine Dotierungssubstratoberfläche 23an niedriger Konzentration mit dem ersten Leitungstyp (n-Typ), ein Paar von Dotierungsbereichen 24a und 24b hoher Konzentration mit dem zweiten Leitungstyp (p-Typ) und den Passivierungsfilm 28 dar.
  • Die Polysiliziumabschirmung 25 ist ein Widerstand, der Dotierstoffe niedriger Konzentration enthält und einen vorbestimmten hohen Widerstandswert aufweist, sie ist über den mittleren Teil der Substratoberfläche 23an zentriert und derart geformt, daß ihr Umfangsabschnitt die entsprechenden Grenzbereiche zwischen der Substratoberfläche 23an und den Dotierungsbereichen 24a, 24b überlappt. Die Abschirmelektroden 30a und 30b sind an beiden Enden der Polysiliziumabschirmung 25 vorgesehen.
  • Die Dotierungsbereiche 24a und 24b sind beide mit der Polysiliziumabschirmung 25 verbunden und weisen Potentiale unterschiedlich zueinander auf. Dieses bewirkt, daß die Polysiliziumabschirmung 25 im Inneren einen Potentialgradienten aufweist.
  • In dem eine Spannung zwischen den Dotierungsbereichen 24a und 24b aufrechterhalten bleibt, wird die Bestimmung der Durchbruchsspannung det Übergänge des Substrates 3 und der Dotierungsbereiche 24a, 24b ermöglicht.
  • Wenn die Polysiliziumabschirmung 25 nicht über der Substratoberfläche 23an vorgesehen ist, kann die Polarisation in dem Passivierungsfilm (Gießfilm) 28 eine Oberflächeninversion und die Ladungsspeicherung an dem Substrat 3 verursachen, was in Variationen des Grades resultiert, um den sich die Verarmungsschichten der Dotierungsbereiche 24a und 24b erstrecken, was Variationen in der Durchbruchsspannung verursacht.
  • Weiter ist der Passivierungsfilm 28 ein hoch isolierender Film, so daß die Substratoberfläche externen Ladungen unterliegen kann.
  • Bei der Leistungshalbleitervorrichtung der vorliegenden Ausführungsform ist jedoch die Polysiliziumabschirmung 25 zum Bedecken der Substratoberfläche 23an vorgesehen, so daß externe Ladungen nicht die Substratoberfläche 23an beeinflussen. Der Potentialgradient der Polysiliziumabschirmung 25 wird so eingestellt, daß er von den zwei Potentialen der Dotierungsbereiche 24a und 24b bestimmt ist, und der Einfluß auf die Substratoberfläche 23an wird durch den Potentialgradienten der Abschirmung 25 bestimmt, wodurch der Einfluß externer Ladungen ausgeschlossen wird.
  • Der Widerstand der Polysiliziumabschirmung 25 und das Potential des Paares von Al-Abschirmelektroden 30a und 30b kann derart bestimmt werden, daß ein Ladungsbetrag in eine Zeiteinheit fließen kann, der größer als der in der Polarisation in dem Passivierungsfilm (Gießfilm) 28 ist, der in der gleichen Zeiteinheit unter Betriebsbedingungen gespeichert ist. Die in dem Passivierungsfilm 28 gespeicherten Ladungen werden dann in der Polysiliziumabschirmung 25 ausgelöscht, so daß sie durch die Elektroden fließen, wodurch die unterliegende Substratoberfläche 23an daran gehindert wird, beeinflußt zu werden. Es ist bevorzugt, daß die Polysiliziumschicht 27 einen so hohen Widerstand wie möglich aufweist innerhalb eines Bereiches, so daß die Anforderungen erfüllt werden können. Es ist ebenfalls bevorzugt, daß die Al-Abschirmelektroden 30a und 30b an die Dotierungsbereiche 24a und 24b im Potential angepaßt sind.
  • Wie beschrieben wurde, bestimmt die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform das Potential der Polysiliziumabschirmung 25 zum Ausschließen des Einflusses externer Ladungen. Somit verursacht die Benutzung eines hoch isolierenden Filmes als den Passivierungsfilm (Gießfilm) 28, der den Einfluß der Polarisation in dem Film 28 und ähnlichem auf andere ausübt, keine Variationen in der Durchbruchsspannung der Vorrichtung aufgrund von Variationen in externen Potentialen wie Polarisation aus.
  • Weiter kann die Leistungshalbleitervorrichtung mit genau dem gleichen Vorgang wie bei der ersten Ausführungsform hergestellt werden, und somit kann sie einfach durch Ändern der photolithographischen Muster in den meisten Fällen ohne Kostenerhöhung aufgrund der Komplexität des Vorganges gebildet werden.
  • Obwohl die zwei Al-Abschirmelektroden 30a und 30b in der vorliegenden Ausführungsform als Beispiel beschrieben worden sind, können drei oder mehr Elektroden mit unterschiedlichen Potentialen voneinander vorgesehen werden.
  • Zwölfte Ausführungsform
  • Fig. 33 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß der zwölften Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 24 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis elften Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 33 und 34 bezeichnet. Fig. 34 stellt eine Dotierungssubstratoberfläche 23ao niedriger Konzentration mit dem ersten Leitungstyp (n-Typ) dar.
  • Die Polysiliziumabschirmung 25 enthält Dotierungen niedriger Konzentration, weist einen vorbestimmten hohen Widerstandswert auf und ist auf der Substratoberfläche 23ao derart zentriert, daß ihre Umfangsabschnitt die Grenzbereiche zwischen der Substratoberfläche 23ao und den Dotierungsbereichen 24a, 24b überlappt.
  • Zwei verschiedene Al-Abschirmelektroden 26a und 26b sind auf den oberen Enden der. Polysiliziumabschirmung 25 gebildet und damit verbunden.
  • Die Dotierungsbereiche 24a und 24b weisen Potentiale unterschiedlich zueinander auf.
  • Die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform ist mit dem Hochwiderstandspolysiliziumelement 29 niedriger Konzentration ähnlich zu der zehnten Ausführungsform als auch mit dem Passlvierungsfilm 19 mit einem geringen Betrag von Wasserstoff versehen.
  • Wenn der Passivierungsfilm 19 mit dem kleinen Betrag von Wasserstoff angewendet wird, tritt ein Nachteil nicht auf wie Variationen in der Leitfähigkeit des Polysiliziumelementes 29, es gibt jedoch einen starken Einfluß der Polarisation, da ein Film niedriger Isolation (Halb-Isolationsfilm, Semi- Isolationsfilm) nicht gebildet werden kann. Dagegen erlaubt die Benutzung des Halb-Isolationsfilmes für den Passivierungsfilm 19, daß der Einfluß der Polarisation, der auf die Substratoberfläche ausgeübt wird, entspannt wird, es ist jedoch schwierig, die Erzeugung von Wasserstoff mit den gegenwärtigen Techniken zu unterdrücken, wodurch bewirkt, daß die Schnittstelle des Substrates 3, insbesondere die Schnittstelle zwischen dem Substrat 3 und den Polysiliziumkomponenten 25, 29 von dem Wasserstoff beeinträchtigt wird, was nachteilig in Variationen der Leitfähigkeit des Polysiliziumelementes 29 und anderen resultiert.
  • Bei der vorliegenden Ausführungsform wird der Passivierungsfilm 19 mit einem kleinen Betrag von Wasserstoff jedoch angewendet, wodurch Variationen in den Eigenschaften des Polysiliziumelementes 29 unterdrückt werden.
  • Weiter ist die Polysiliziumabschirmung 25 vorgesehen, und ihr Potential wird zum Ausschließen des Einflusses der externen Ladungen bestimmt, was keine Variationen in der Durchbruchsspannung der Vorrichtung aufgrund der Variation in externen Potentialen wie Polarisation verursacht.
  • Es ist unnötig zu sagen, daß es möglich ist, die Inversion an der Substratoberfläche 23ao unmittelbar unter der Polysiliziumabschirmung 25 zu verhindern, selbst wenn der Aufbau nicht mit dem Polysiliziumelement 29 versehen ist.
  • Dreizehnte Ausführungsform
  • Fig. 35 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung zeigt, Fig. 36 ist eine teilweise vergrößerte Draufsicht davon und Fig. 37 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis zwölften Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 35 bis 37 bezeichnet.
  • Die Leistungshalbleitervorrichtung der vorliegenden Erfindung wird auf die äußere Umfangsstruktur einer vertikalen Leistungsvorrichtung angewendet. Fig. 35 bis 37 stellen Polysiliziumabschirmungen 25j bis 25m, die Al-Abschirmelektroden 15a bis 15d, die elektrisch mit den Schutzringen 14a bis 14d verbunden sind, und Dotierungssubstratoberflächen 23ap bis 23at niedriger Konzentration mit dem ersten Leitungstyp (n- Typ) dar.
  • Wie in Fig. 37 gezeigt ist, sind die Polysiliziumabschirmungen 25k bis 25m elektrisch mit den Schutzringen 14a bis 14d benachbart zueinander unter den entsprechenden Enden der Abschirmungen 25k bis 25m durch die Al-Abschirmelektroden 15a bis 15d verbunden.
  • Die Polysiliziumabschirmungen 25j bis 25m bedecken entsprechend Substratoberflächen 23ap bis 23as, die benachbart zu den Schutzringen 14a bis 14d vorgesehen sind, durch die Umfänge der Schutzringe 14a bis 14d.
  • Wie beschrieben wurde, bedecken die Polysiliziumabschirmungen 25j bis 25m die Substratoberflächen 23ap bis 23as in der Leistungshalbleitervorrichtung der vorliegenden Erfindung. Mit andern Worten, der Oberflächenzustand der Substratoberflächen 23ap bis 23as wird nur durch die Potentiale der entsprechenden Polysiliziumabschirmungen 25j bis 25m bestimmt, die einen Potentialgradienten der Schutzringe 14a bis 14d aufweisen, die benachbart zu den Substratoberflächen 23ap bis 23as vorgesehen sind, wodurch der Einfluß von externen Ladungen wie Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 ausgeschlossen wird. Somit ermöglicht eine geeignete Potentialauslegung in den Chip, daß die Leistungshalbleitervorrichtung unempfindlich gegen Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 ist.
  • Für die Polysiliziumabschirmungen 25j bis 25m in dieser Leistungshalbleitervorrichtung kann ein Polysiliziumwiderstand (Hochwiderstandspolysilizium) niedriger Konzentration oder eine Mehrstufenpolysiliziumdiode (umgekehrt vorgespannte Diode) vom Rücken-an-Rücken-Typ zum Beispiel verwendet werden.
  • Wenn ein Polysiliziumwiderstand niedriger Konzentration für die Polysiliziumabschirmungen 25j bis 25m verwendet wird, wird die Spannungskonstruktion der innersten und der äußersten Substratoberfläche 23ap und 23at durchgeführt, woraufhin folgend ein Widerstandswert auf solch einen maximalwert gesetzt werden kann, daß ein Ladungsbetrag in einer Zeiteinheit fließen kann, der größer als in der Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über dem Passivierungsfilm 19 ist, die in der gleichen Zeiteinheit unter gewünschten Betriebsbedingungen gespeichert wird.
  • Alternativ kann eine Mehrstufenpolysiliziumdiode vom Rücken- an-Rücken-Typ verwendet werden für die Polysiliziumabschirmungen 25j bis 25m. In diesem Fall wird die Spannungskonstruktion für die innerste und äußerste Substratoberfläche 23ap und 23at durchgeführt, woraufhin folgend die Zahl der Stufen bestimmt werden kann und die Durchbruchsspannung der Polysiliziumdiode pro Stufe eingestellt werden kann (die tatsächlich eine Vorwärtsspannungsabfall von ungefähr 0,6 V pro Stufe enthalten), wobei diese Alternative leicht verwirklicht werden kann.
  • Das Herstellungsverfahren der Leistungshalbleitervorrichtung der vorliegenden Ausführungsform ist das gleiche wie bei der vierten Ausführungsform, die Erläuterung davon wird hier weggelassen.
  • Vierzehnte Ausführungsform
  • Fig. 38 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer vierzehnten Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 39 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und in der ersten bis dreizehnten Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 38 und 39 bezeichnet.
  • Die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform wird auf die äußere Umfangsstruktur einer vertikalen Leistungsvorrichtung angewandt. Fig. 38 und 39 zeigen eine Polysilizium-Zener-Diode (Polysiliziumabschirmung) 27a als eine mehrfach verbundene umgekehrt vorgespannte Diode des Rücken-an-Rücken-Types, die fast über der gesamten Oberfläche des äußeren Umfangsabschnittes so gebildet ist, daß die Schutzringe 14a bis 14d und Dotierungssubstratoberflächen 23au und 23av bis 23ay niedriger Konzentration mit dem ersten Leitungstyp, die zwischen die entsprechenden Schutzringe 14a bis 14d eingefügt sind, bedeckt werden. Die Diode 27a ist mit der Emitterelektrode 9 an ihrem inneren Umfang verbunden, und mit dem Kanalstopper 16 als eine Polysiliziumelektrode an ihrem äußeren Umfang.
  • Die Schutzringe 14a bis 14d sind nicht elektrisch mit der Polysilizium-Zener-Diode 27a verbunden.
  • Da der Kanalstopper 16 praktisch gleiches Potential wie das Kollektorpotential aufweist, wird die Polysilizium-Zener-Diode 27a auf das Emitterpotential und das Kollektorpotential an ihrem inneren Umfang bzw. ihrem äußeren Umfang gesetzt. Somit weist die Diode 27a einen Potentialgradienten von ihrem Zentrum zu ihrem äußeren Umfang auf.
  • Das Einstellen der Diode 27a mit solch einem Widerstand, das externe Ladungen ausgeglichen werden, die durch die Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 und ähnlichem verursacht wird, verhindert, daß die Substratoberflächen 23au bis 23ay durch solche Polarisation beeinflußt werden, was eine Leistungshalbleitervorrichtung vorsehen kann, die unempfindlich gegen externe Betriebsbedingungen und ähnliches ist.
  • Die Polysilizium-Zener-Diode 27a dieser Leistungshalbleitervorrichtung kann durch Polysilizium niedriger Konzentration (Hochwiderstandspolysilizium) zum Beispiel ähnlich wie bei der dreizehnten Ausführungsform ersetzt werden.
  • Fünfzehnte Ausführungsform
  • Fig. 40 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer fünfzehnten Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 41 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis vierzehnten Ausführungsform sind mit dem gleichen Bezugszeichen wie in Fig. 40 und 41 bezeichnet.
  • Die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform ist auf die äußere Umfangsstruktur einer vertikalen Leistungsvorrichtung angewendet und weist den gleichen Aufbau wie den der vierzehnten Ausführungsform auf, daß, wie in Fig. 4.0 und 41 gezeigt ist, eine Polysilizium-Zener-Diode (Polysiliziumabschirmung) 27b über praktisch der gesamten Oberfläche des äußeren Umfangsabschnittes so gebildet ist, daß die Schutzringe 14a bis 14d und Substratoberflächen 23az bis 23bd bedeckt sind, und sie ist mit dem Kanalstopper 16 als eine Polysiliziumelektrode an ihrem äußeren Umfang verbunden. Die Diode 27b ist jedoch mit der Gateelektrode 13 an ihrem inneren Umfang unterschiedlich zu der vierzehnten Ausführungsform verbunden.
  • Wie beschrieben wurde, ist die Polysilizium-Zener-Diode 27b auf das Emitterpotential und das Kollektorpotential an ihrem inneren Umfang bzw. ihrem äußeren Umfang mittels des Kanalstoppers 16 gesetzt. Somit weist die Diode 27b einen Potentialgradienten von ihrem Zentrum zu dem äußeren Umfang auf.
  • Wenn eine Spannung zwischen dem Kollektor (Kanalstopper 16) und dem Emitter (Emitter 5) ausreichend größer als die zwischen dem Gate (Gateelektrode 13) und dem Emitter (Emitter 5) ist, können die gleichen Effekte wie jene in der vierzehnten Ausführungsform erhalten werden.
  • Die Polysilizium-Zener-Diode 27b ist derart eingestellt, daß die Spannung zwischen dem Kollektor (Kanalstopper 16) und dem Emitter (Emitter 5) auf einem vorbestimmten Niveau ähnlich wie bei der vierzehnten Ausführungsform gehalten wird.
  • Weiter kann die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform, bei der das Potential so gesetzt ist, daß es allmählich zwischen der Gateelektrode 13 mit dem Gattpotential und dem Kanalstopper 16 mit im wesentlichen dem Kollektorpotential variiert, mit der Überspannungsschutzfunktion zu der Zeit des Sendens eines Signals von außen an die Gateelektrode 13 in dem Fall versehen werden, daß das Kollektorpotential des Kanalstoppers 16 eine Überspannung wird. Als das einfachste Beispiel, bei dem ein Widerstand zwischen dem Gate (Gateelektrode, 13) und dem Emitter (5) vorgesehen ist, wird Strom, der durch die Polysilizium-Zener-Diode 27b fließt, auf solch einen Wert gesetzt, daß das Produkt des durch die Diode 27b fließenden Stromes und eines Widerstandes zwischen dem Gate (Gateelektrode 13) und dem Emitter (5), wenn die Gatt- Emitterspannung eine vorbestimmte Kollektorschutzspannung wird, eine Gateschwellenspannung einer Leistungsvorrichtung als die Leistungshalbleitervorrichtung überschreitet, so daß der Kollektorüberspannungsschutz leicht durchgeführt werden kann.
  • Sechzehnte Ausführungsform
  • Fig. 42 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer sechzehnten Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 43 und 44 sind Querschnitte, die entlang der Linien I-I bzw. J-J von Fig. 42 genommen sind. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis fünfzehnten Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 41 bis 43 bezeichnet.
  • Wie in Fig. 42 und 43 gezeigt ist, ist die Leistungshalbleitervorrichtung teilweise mit einer Polysilizium-Zener-Diode (Polysiliziumabschirmung) 27c mit einer bestimmten Breite versehen. Ein Ende der Diode 27c ist mit der Gateelektrode 13 verbunden, und das andere Ende ist mit dem Kanalstopper 16 (Kollektor) verbunden.
  • Die Leistungshalbleitervorrichtung ist weiter mit einer Polysilizium-Zener-Diode 27d, wie in Fig. 42 und 44 gezeigt ist, an ihrem äußeren Umfang versehen, der nicht ein Abschnitt ist, der mit der Polysilizium-Zener-Diode 27c verbunden ist. Ein Ende der Diode 27d ist mit der Emitterelektrode 9 verbunden, und das andere Ende ist mit dem Kanalstopper 16 (Kollektor) verbunden.
  • Diese Polysilizium-Zener-Dioden 27c und 27d sind jeweils aus einer Mehrstufenpolysiliziumdiode (rückwärts vorgespannte Diode) vom Rücken-an-Rücken-Typ hergestellt. Die Zahl der Stufen der Diode 27c ist derart eingestellt, daß ein Schutzsignal bei einer gewünschten Kollektorspannung erzeugt wird, und die Diode 27d ist so eingestellt, daß sie eine etwas höhere Durchbruchsspannung hat, so daß sie nicht durchbricht, bevor das Gateschutzsignal erzeugt ist.
  • Gemäß der Leistungshalbleitervorrichtung eines solchen Aufbaues können die Polysilizium-Zehner-Dioden 27c und 27d den Einfluß der Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 ausgleichen, während die Diode 27c ermöglicht, daß eine Rückkopplungsschaltungsvorrichtung für einen Überspannungsschutz auf dem Chip hergestellt werden kann.
  • Weiterhin ermöglicht das Einstellen der Breiten der Dioden 27c und 27d für die Gaterückkopplung das leichte Einstellen eines Stromwertes für die Rückkopplung. Dieses resultiert in einer leichten Konstruktion, was ermöglicht, einen Minimalstromverbrauch zum Beispiel einzustellen.
  • Siebzehnte Ausführungsform
  • Fig. 45 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer siebzehnten Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 46 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und in der ersten bis sechzehnten Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 45 und 46 bezeichnet.
  • Bei dieser Leistungshalbleitervorrichtung ist in dem Fall, daß eine Dotierungssubstratoberfläche 23bo niedriger Konzentration mit dem ersten Leitungstyp (n-Typ) und der Dotierungsbereich 24 benachbart zueinander in der Oberfläche des n--Substrates 3 vorgesehen sind, auf dem ein Hochpotentialbereich (eine Hochpotentialpolysiliziumelektrode 33a, die später zu beschrieben ist) gebildet ist, wobei der Feldoxidfilm 11 dazwischen eingefügt ist, eine Polysiliziumabschirmung 25n zwischen dem Feldoxidfilm 11 und dem Hochpotentialbereich 33a vorgesehen, und ein p+-Schlitzbereich 31 hoher Konzentration ist in dem n-- Substrat 3 unter dem Hochpotentialbereich 33a getrennt von dem Übergang der Substratoberfläche 23bo und dem Dotierungsbereich 24 gebildet.
  • Genauer, Fig. 45 und 46 stellen die Hochpotentialpolysiliziumabschirmung 25n, die Hochpotentialpolysiliziumelektroden 33a und 33b, die Substratoberfläche 23bo des n--Substrates 3, den Dotierungsbereich 24 und den Schlitzbereich 31 dar.
  • Bei dieser Leistungshalbleitervorrichtung ist der Schlitzbereich 31 nur unmittelbar unter der Polysiliziumelektrode 33a gebildet, und der Schlitzbereich 31 und der Dotierungsbereich 24 sind mit einem gewissen Abstand beabstandet derart, daß der Schlitzbereich 31 elektrisch von dem Dotierungsbereich 24 getrennt ist.
  • Die Polysiliziumabschirmung 25n, die mit beiden Polysiliziumelektroden 33a und 33b verbunden ist, soll ein höheres Potential als das Substrat 3 aufweisen, und die Polysiliziumelektrode 33b soll ein höheres Potential als die andere Elektrode 33a aufweisen.
  • Wie in Fig. 45 und 46 gezeigt ist, ist ein Ende der Polysiliziumabschirmung 25n über dem Übergang des Substrates 3 und des Dotierungsstoffes 24 angeordnet, so daß die Substratoberfläche eine Potentialverteilung aufweist, bei der das Potential in der horizontalen Richtung von dem Substrat 3 zu dem Dotierungsbereich 24 unter dem Einfluß der Polysiliziumabschirmung 25n hohen Potentiales variiert. Somit wird ein elektrisches Feld an dem Übergang des Substrates 3 und des Dotierungsbereiches 24 im Vergleich mit dem Fall verstärkt, daß das Ende der Abschirmung 25n sich nicht über den Übergang des Substrates 3 und des Dotierungsbereiches 24 erstreckt. Dieses verursacht einen Nachteil, daß die Durchbruchsspannung an dem Übergang des Substrates 3 und des Dotierungsbereiches 24 verringert ist.
  • Bei der Leistungshalbleitervorrichtung der vorliegenden Ausführungsform ermöglicht jedoch der Schlitzbereich 31, der unmittelbar unter der Polysiliziumabschirmung 25n vorgesehen ist, d. h. in der Nähe des Überganges des Substrates 3 und des Dotierungsbereiches 24, die Verringerung des elektrischen Feldes an dem Übergang des Substrates 3 und des Dotierungsbereiches 24 in der horizontalen Richtung auszugleichen, so daß eine Verringerung der Durchbruchsspannung an dem Übergang unterdrückt werden kann.
  • Bei dem Herstellungsverfahren dieser Leistungshalbleitervorrichtung kann der Schlitzbereich 31 zur gleichen Zeit gebildet werden, wenn der Dotierungsbereich 24 gebildet wird.
  • Achtzehnte Ausführungsform
  • Fig. 47 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer achtzehnten Ausführungsform der vorliegenden Erfindung zeigt, und Fig. 48 ist eine Querschnittsansicht davon. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis siebzehnten Ausführungsform sind mit den gleichen Bezugszeichen in Fig. 47 und 48 bezeichnet.
  • Unterschiedlich von der siebzehnten Ausführungsform ist die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform mit einer Mehrzahl von p+-Schlitzbereichen 31a bis 31c hoher Konzentration in der horizontalen Richtung versehen, die elektrisch von dem Dotierungsbereich 24 getrennt sind und elektrisch voneinander getrennt sind.
  • Solch eine Anordnung ermöglicht einer Verarmungsschicht, daß sie sich effektiv zum Abschwächen eines elektrischen Feldes erstreckt, wodurch eine hohe Durchbruchsspannung aufrechterhalten bleibt.
  • Die Schlitzbereiche 31a bis 31c werden zur gleichen Zeit gebildet, wenn der Dotierungsbereich 24 gebildet wird, ähnlich zu der siebzehnten Ausführungsform.
  • Neunzehnte Ausführungsform
  • Fig. 49 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer neunzehnten Ausführungsform der vorliegenden Erfindung zeigt, Fig. 50 ist eine teilweise vergrößerte Draufsicht davon, und Fig. 51 und 52 sind Querschnittsansichten, die entlang der Linien K-K bzw. L-L von Fig. 49 genommen sind. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis achtzehnten Ausführungsform sind durch die gleichen Bezugszeichen in Fig. 49 bis 52 bezeichnet. Diese Zeichnungen stellen Dotierungssubstratoberflächen 23br bis 23bu niedriger Konzentration mit dem ersten Leitungstyp dar.
  • Die Leistungshalbleitervorrichtung der vorliegenden Ausführungsform ist auf eine äußere Umfangsstruktur einer vertikalen Leistungsvorrichtung angewandt, bei der eine Mehrzahl von p+- Stützbereichen 31a bis 31c nur in der Nähe der Kanalstoppermasseelektrode 18 unmittelbar unter der Polysilizium-Zener- Diode (umgekehrt vorgespannte Diode) 27 als eine Mehrstufengekoppelte Zener-Diode vorgesehen sind. Diese Schlitzbereiche 31a bis 31c sind elektrisch von dem äußersten Schutzring 14d als ein p+-Bereich hoher Konzentration getrennt und sind elektrisch voneinander getrennt.
  • Solche Anordnung ermöglicht es einer Verarmungsschicht, daß sie effektiv ausgedehnt wird, selbst wenn ein elektrisches Feld sich an dem äußersten Schutzring 14d unmittelbar unter der Diode 27 aufgrund der Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 konzentriert, wodurch die Verschlechterung in der Durchbruchsspannung verhindert wird.
  • Die Schlitzbereiche 31a bis 31c können, obwohl sie nur in der äußersten Umfangsseite in Bezug auf den äußersten Schutzring 14d unmittelbar unter der Diode 27 bei der vorliegenden Ausführungsform vorgesehen sind, in den Substratoberflächen 21bs bis 21bu gebildet sein, die zwischen die Schutzringe 14a bis 14d eingefügt sind, die in dem mittleren Teil unmittelbar unter der Diode 27 oder der Substratoberfläche 23br auf der inneren Umfangsseite in Bezug auf den innersten Schutzring 14a vorgesehen sein. Dieses ermöglicht es, daß das elektrische Feld an jeder der Substratoberflächen 23br bis 23bu effektiv abgeschwächt wird, wenn Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 auftritt.
  • Zwanzigste Ausführungsform
  • Fig. 53 ist eine Draufsicht, die eine Leistungshalbleitervorrichtung gemäß einer zwanzigsten Ausführungsform der vorliegenden Erfindung zeigt, Fig. 54 ist ein Beispiel einer Querschnittsansicht, die entlang der Linie M-M von Fig. 53 genommen ist, Fig. 55 ist ein anderes Beispiel einer Querschnittsansicht, die entlang der Linie M-M von Fig. 53 genommen ist, und Fig. 56 ist eine Querschnittsansicht, die entlang der Linie N-N von Fig. 53 genommen ist. Elemente mit den gleichen Funktionen wie jene in Fig. 59 bis 64 und der ersten bis neunzehnten Ausführungsform werden durch die gleichen Bezugszeichen in Fig. 53 bis 56 bezeichnet.
  • Die Leistungshalbleitervorrichtung ist ein IGBT mit einer Klemmdiode zum Schutz, die zwischen dem Gate und dem Kollektor gebildet ist. Die Polysilizium-Zener-Diode 27 ist teilweise auf den Schutzringen 14a bis 14d der äußeren Umfangsstruktur gebildet. Die Diode, deren eines Ende mit der Gateelektrode 13 und das andere Ende mit der Kanalstoppermasseelektrode 18 als Kollektor verbunden ist, wird als eine Klemmdiode zum Entladen von Strom zu der Zeit eines Überstromes benutzt zum Schützen der Leistungshalbleitervorrichtung.
  • In einem Bereich, in dem die Zener-Diode 27 nicht gebildet ist, liegen die Schutzringe 14a bis 14d, Substratoberflächen 23bw bis 23ca (Fig. 54), 23cb bis 23cf (Fig. 55) und 23cg bis 23ck (Fig. 56) offen, wobei der Passivierungsfilm 19 und der Feldoxidfilm 11 darauf vorgesehen ist.
  • Beim Auslegen der Leistungshalbleitervorrichtung wird die Gesamtgröße davon nicht geändert, aber die Schutzringe 14a bis 14d werden in der Breite geändert, wodurch die Position des äußersten Schutzringes 14d geändert wird, wie in Fig. 54 und 56 gezeigt ist. In Fig. 54 und 56 ist angenommen, daß die p+-Isolationswanne 10 und der Kanalstopper 16 mit einem gewissen Abstand beabstandet sind, und daß somit die Polysilizium-Zener-Diode 27 eine gewisse Länge aufweist.
  • Wenn der Einfluß der Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 vernachlässigbar ist, sind die Schutzringe 14a bis 14d und die Diode 27, die darüber vorgesehen ist, in der Potentialverteilung aneinander angepaßt. Somit kann eine gewünschte Durchbruchsspannung in der Leistungshalbleitervorrichtung aufrechterhalten werden. Wenn jedoch Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über dem Passivierungsfilm 19 auftritt, was bewirkt, daß das Potential der Substratoberfläche nicht beibehalten werden kann aufgrund von zum Beispiel Inversion an den Substratoberflächen 23bw bis 23ca (Fig. 54), 23cb bis 23cf (Fig. 55) und 23cg bis 23ck (Fig. 56), tritt eine Fehlanpassung der Schutzringe 14a bis 14d und der Diode 27, die darauf vorgesehen ist, in Bezug auf die Potentialverteilung auf. In diesem Zustand weist die Diode 27 ein hohes Potential an ihrem oberen Abschnitt auf, was bewirkt, daß ein elektrisches Feld an einem Bereich unmittelbar unter dem äußersten Schutzring 14d im Vergleich mit anderen Bereichen vergrößert wird, was in einer deutlichen Verschlechterung der Durchbruchsspannung der Leistungshalbleitervorrichtung resultiert.
  • Fig. 57 ist ein Diagramm, das die Durchbruchsspannung zeigt, die in der Leistungshalbleitervorrichtung aufrechterhalten bleibt (in durchgezogener Linie), wenn große Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über dem Passivierungsfilm 19 auftritt, und das Potential der Polysilizium-Zener-Diode 27 (in gestrichelter Linie) an einem Punkt X über dem äußeren Umfang des äußersten Schutzringes 14d. Das Diagramm von Fig. 57 nimmt einen Abstand d (Fig. 54) von dem Punkt X zu dem Kanalstopper 16 als Parameter an, der die Position des Punktes X darstellt.
  • Wenn Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 nicht auftritt, sind die Schutzringe 14a bis 14d und die Polysilizium-Zener-Diode 27 in der Potentialverteilung angepaßt, so daß die Durchbruchsspannung der Leistungshalbleitervorrichtung den Sollwert aufweist (z. B. 300 V), der von der Diode 27 bestimmt ist, der ein konstanter Wert ist und nicht von der Position des Punktes X über dem äußeren Umfang des äußersten Schutzringes 14d abhängt.
  • Wenn jedoch Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 auftritt, verringert das Abnehmen des Abstandes d (d. h. Bringen des Punktes X näher zu dem Kanalstopper 16) die Durchbruchsspannung der Leistungshalbleitervorrichtung, während das Erhöhen des Abstandes d (d. h. Bringen des Punktes X näher zu der p+-Isolationswanne 10) die Durchbruchsspannung der Leistungshalbleitervorrichtung erhöht.
  • Zum Beispiel beträgt die Durchbruchsspannung ungefähr 200 V, wenn der Abstand d ungefähr 200 µm ist, während die Durchbruchsspannung auf ungefähr 150 V in Simulation verringert wird, wenn der Abstand d ungefähr 100 µm beträgt.
  • Das Potential an dem Punkt X ist jedoch ungefähr 120 V in diesem Fall und variiert kaum. Mit andern Worten, das Einstellen des Potentiales an dem Punkt X, das nicht diesen Wert 120 V überschreitet, erlaubt es, daß eine gewünschte Durchbruchsspannung in der Leistungshalbleitervorrichtung aufrechterhalten bleibt, selbst wenn Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm auftritt.
  • Fig. 58 ein Diagramm, das die Durchbruchsspannung der Vorrichtung zeigt, wenn sich der Feldoxidfilm 11 in der Dicke ändert, wobei angenommen ist, daß der Abstand d konstant ist. Wie in Fig. 58 gezeigt ist, nimmt, wenn der Feldoxidfilm 11 in der Dicke zunimmt, die Durchbruchsspannung, die in der Leistungshalbleitervorrichtung aufrechterhalten bleiben kann, zu. Wenn der Feldoxidfilm 11 ungefähr 1,0 µm dick ist, kann eine Durchbruchsspannung von ungefähr 150 V in dem Aufbau erreicht werden, was durch Simulation vereinfacht ist, wenn eine starke Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm auftritt.
  • Die folgende Gleichung (2) drückt die Näherung der Polarisierung der in Fig. 58 gezeigten durchgezogenen Linie dar:

    Vx = 54,2 × T + 58,2(V) (2)
  • Es sei angenommen, daß der Feldoxidfilm 11 eine Dicke T aufweist, dann verursacht das Einstellen des äußersten Umfanges des äußersten Schutzringes 14d an solcher Position, daß das Potential des Schutzringes 14d an seinem äußersten Umfang nicht größer als der Wert Vx ist, der in der Gleichung (2) ausgedrückt ist, keine Verschlechterung der Durchbruchsspannung in der Leistungshalbleitervorrichtung, selbst wenn Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über dem Passivierungsfilm auftritt.
  • Als Resultat der tatsächlich von den Erfindern der vorliegenden Erfindung durchgeführten Messungen bei einer Durchbruchsspannung von 150 V unter den gleichen Bedingungen wie bei der Simulation, wurde gezeigt, daß das Potential Vx der Polysilizium-Zener-Diode 27 ungefähr 200 V betrug. Somit fanden die Erfinder heraus, daß die Durchbruchsspannung der Leistungshalbleitervorrichtung an der Verschlechterung in Bezug auf eine sichere Spannung unter der Bedingung verhindert werden kann, die durch die folgende Gleichung (3) ausgedrückt ist:

    Vx = 72,3 × T + 77,6(V) (3)
  • In dem die Gleichung (3) benutzt wird, kann das Potential Vx der Diode 27 nicht größer als ungefähr 150 V gesetzt werden, wenn die Dicke T des Feldoxidfilmes 11 ungefähr 1,00 µm zum Beispiel sein soll. Somit erlaubt bei einer Leistungshalbleitervorrichtung mit einer Durchbruchsspannung von 300 V das Setzen des Punktes X über den äußeren Umfang des äußersten Schutzringes 14d praktisch an der Mitte der Diode 27, daß eine gewünschte Durchbruchsspannung aufrechterhalten bleibt, selbst wenn Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19 auftritt.
  • Tatsächlich beeinflußt die Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm 19, durch die Ladungen gespeichert werden aufgrund des Fortsetzens eines Hochtemperatur-Hochfeld-Zustandes (Hochtemperatur-AUS- Zustandes), allmählich die Substratoberfläche. Der Einfluß der Polarisation variiert jedoch in Abhängigkeit von dem Material des Gehäuses (siehe 21 in Fig. 61) über den Passivierungsfilm 19, und die Durchbruchsspannung, selbst wenn sie verschlechtert wird, verschlechtert nicht notwendigerweise die Grenze. Somit verursacht das Anwenden der oben beschriebenen Struktur, die auf Perfektion zielt, Vergeudung in der Effektivität der Chipfläche.
  • Als zweite Maßnahme tritt das thermische Weglaufen nicht in einem AUS-Zustand auf, in dem das Potential Vx der Diode 27 derart gesetzt wird, daß die Durchbruchsspannung nicht auf eine Versorgungsspannung oder niedriger verschlechtert wird, so daß der Vorrichtungsdurchbruch aufgrund des thermischen Weglaufens ausreichend vermieden werden kann.
  • Mit andern Worten, die Auslegung kann so durchgeführt werden, daß die Gleichungen (2) und (3) zur Zeit des Anlegens der Versorgungsspannung erfüllt sind.
  • Wenn die Vorrichtung bei einer Versorgungsspannung von 200 V zum Beispiel tätig ist, erlaubt das Auslegen des Punktes X, daß er auf der, inneren Umfangsseite in Bezug auf die Position von ungefähr drei Vierteln der Länge der Polysilizium-Zener- Diode 27 von der äußeren Umfangsseite positioniert ist, daß der Vorrichtungsdurchbruch aufgrund thermischen Weglaufens auf ein Minimum unterdrückt wird.
  • Die Beschreibung ist in Hinblick auf verschiedene Ausführungsformen gegeben, die vorliegende Erfindung ist jedoch nicht auf diese Ausführungsformen begrenzt, sondern sie kann auf einen anderen Aufbau angewendet werden, oder die Aufbauten der verschiedenen Ausführungsformen können miteinander kombiniert werden.
  • Zum Beispiel sind einige der Ausführungsformen beschrieben worden als mit dem gleichen Aufbau wie die Schutzringstruktur gemäß Fig. 59, die Feldplattenstruktur gemäß Fig. 60 kann jedoch auch darauf angewendet werden. In diesem Fall kann der Aufbau zwischen der Kanaldotierung 4 und dem Kanalstopper 16 durch den zwischen dem äußersten Schutzring 14d und dem Kanalstopper 16 ersetzt werden, wie bei der sechsten Ausführungsform beschrieben worden ist.
  • Weiterhin können der Aufbau der vierten Ausführungsform, bei der die Polysiliziumabschirmungen 25a bis 25b mit den Schutzringen 14a bis 14d auf der äußersten Umfangsseite (höhere Potentialseite) verbunden sind, und der fünften Ausführungsform, bei der die Polysiliziumabschirmungen 25f bis 25i mit den Schutzringen 14a bis 14d auf der inneren Umfangsseite (niedrigere Potentialseite) verbunden sind, kombiniert werden. Verbinden der Polysiliziumabschirmungen 25a bis 25d mit entweder der Seite der höheren Potentialseite oder der niedrigeren Potentialseite kann den Effekt des Ausschließens des Einflusses der Polarisation in dem Gehäuse (siehe 21 in Fig. 61) über den Passivierungsfilm ausschließen. Mit welcher Seite die Polysiliziumabschirmungen 25a bis 25d verbunden werden, mit der höheren Potentialseite oder der niedrigeren Potentialseite, kann auf der Grundlage der Polarität des Substrates 3 und der Durchbruchsspannungseigenschaften, die durch das Substrat 3, die Polysiliziumabschirmungen 25a bis 25i und die Polysiliziumplatte (Feldplatte 17) bestimmt sind, bestimmt werden.
  • Weiter ist es unnötig zu sagen, daß ein besserer Effekt erzielt werden kann, in dem der Effekt der Polysiliziumabschirmungen 25a bis 25d in der siebten Ausführungsform und die Potentialeinstellbedingungen für den äußersten Schutzring 14d in der zwanzigsten Ausführungsform kombiniert werden.
  • Weiterhin sind die obigen Ausführungsformen jeweils beschrieben als hauptsächlich auf einen IGBT angewendet, sie können jedoch auf einen typischen MOSFET, einen Biopolartransistor, einen anderen IC mit einer ähnlichen äußeren Umfangsstruktur oder ähnliches angewendet werden.
  • Weiter wurden der erste und der zweite Leitungstyp als der n- bzw. der p- bei den Ausführungsformen beschrieben, sie können auch umgekehrt der p- bzw. n-Typ sein.

Claims (20)

1. Leistungshalbleitervorrichtung mit:
einer Dotierungssubstratoberfläche (23o) niedriger Konzentration eines ersten Leitungstypes, die in einem vorbestimmten Bereich einer Substratoberfläche (3) gebildet ist;
einem Dotierungsbereich (24) hoher Konzentration eines zweiten Leitungstypes, der in der Substratoberfläche (3) benachbart zu der Dotierungssubstratoberfläche (23o) gebildet ist;
einem Leiter (26), der über der Substratoberfläche (3) so gebildet ist, daß er von der Dotierungsoberfläche (23o) isoliert ist;
einer leitenden Abschirmung (25), die so gebildet ist, daß sie mindestens einen Teil des Bereiches über der Dotierungssubstratoberfläche (23o) enthält, der nicht der Bereich ist, an dem der Leiter (26) gebildet ist, und einen Bereich enthält, der einen Grenzbereich zwischen der Dotierungssubstratoberfläche (23o) und den Dotierungsbereichen (24) überlappt,
wobei die leitende Abschirmung (25) über der Dotierungssubstratoberfläche (23o) und dem Dotierungsbereich (24) gebildet ist, wobei ein vorbestimmter Isolationsfilm (11) dazwischen vorgesehen ist, und mindestens ein Teil der leitenden Abschirmung (25) mit dem Leiter (26) verbunden ist.
2. Leistungshalbleitervorrichtung nach Anspruch 1, mit:
einem leitenden Element (34), das in der Nähe der leitenden Abschirmung (25) angeordnet ist, wobei ein Raum dazwischen belassen ist, und elektrisch von der leitenden Abschirmung (25) isoliert ist; und
einer anderen Abschirmung (26) die in der Nähe des leitenden Elementes (34) gebildet ist, wobei sie mit der leitenden Abschirmung (25) verbunden ist und elektrisch von dem leitenden Element (34) isoliert ist und sich von dem Grenzbereich zwischen der Dotierungssubstratoberfläche (23p, 23q) und dem Dotierungsbereich (24) zu der leitenden Abschirmung (25) erstreckt.
3. Leistungshalbleitervorrichtung mit:
einem Halbleiterelementbereich mit einem ersten Dotierungsbereich (10) hoher Konzentration mit einem zweiten Leitungstyp, der in einer Substratoberfläche eines ersten Leitungstypes gebildet ist;
einem zweiten Dotierungsbereich (16) hoher Konzentration mit dem ersten Leitungstyp, der von dem Halbleiterelementbereich entlang der Substratoberfläche beabstandet ist;
einer schwebenden Elektrode (17), die mit dem zweiten Dotierungsbereich (16) verbunden ist;
einem oder mehreren dritten Dotierungsbereichen (14a bis 14d) hoher Konzentration mit dem zweiten Leitungstyp zum Aufrechterhalten einer Durchbruchsspannung, die in der Halbleiteroberfläche zwischen dem ersten und dem zweiten Dotierungsbereich (10, 16) gebildet sind;
einer Abschirmelektrode (15a bis 15d), die mit mindestens einem der dritten Dotierungsbereiche (14a bis 14d) verbunden ist; und
mindestens einer leitenden Abschirmung (25a bis 25d), die über und in Kontakt gebildet ist mit mindestens einem von:
einem Bereich, der zwischen dem dritten Dotierungsbereich (14a bis 14d) am nächsten zu dem Halbleiterelementbereich und dem ersten Dotierungsbereich (10) eingefügt ist;
einem Bereich, der zwischen die dritten Dotierungsbereiche (14a bis 24d) eingefügt ist; und
einem Bereich, der zwischen dem zweiten Dotierungsbereich (16) und dem dritten Dotierungsbereich (14a bis 14d) am nächsten zu dem zweiten Dotierungsbereich (16) eingefügt ist,
wobei die mindestens eine leitende Abschirmung (25a bis 25d) Bereiche enthält, die Grenzbereiche zwischen dem ersten Dotierungsbereich (10), dem zweiten Dotierungsbereich (16) und dem dritten Dotierungsbereich (14a bis 14b) überlappt, wobei ein vorbestimmter Isolierfilm (11) zwischen der mindestens einen leitenden Abschirmung (25a bis 25d) und mindestens einem von: der Substratoberfläche, des ersten Dotierungsbereiches (10) des dritten Dotierungsbereiches (14a bis 14d) und des zweiten Dotierungsbereiches (16) vorgesehen ist,
wobei mindestens eine leitende Abschirmung (25a bis 25d) mit der Abschirmelektrode (15a bis 15d) verbunden ist.
4. Leistungshalbleitervorrichtung nach Anspruch 3, bei der ein Ende der mindestens einen leitenden Abschirmung (25a bis 25d) mit der Abschirmelektrode (15a bis 15d) benachbart zu dem Ende verbunden ist.
5. Leistungshalbleitervorrichtung nach Anspruch 3,
bei der die Abschirmelektrode (15a bis 15d) eine Mehrzahl von Abschirmelektroden (15a bis 15d) enthält, und
die mindestens eine leitende Abschirmung (25a bis 25d) mit der Abschirmelektrode (15a bis 15d) verbunden ist, die benachbart zu den beiden Seiten der mindestens einen leitenden Abschirmung verbunden ist, die ein höheres Potential aufweist.
6. Leistungshalbleitervorrichtung nach Anspruch 3,
bei der Abschirmelektrode (15a-15d) eine Mehrzahl von Abschirmelektroden (15a-15d) enthält und
die mindestens eine leitende Abschirmung (25f bis 25i) mit einer der Abschirmelektroden (15a-15d) benachbart zu beiden Seiten der mindestens einen Abschirmung verbunden ist, die ein niedrigeres Potential aufweist.
7. Leistungshalbleitervorrichtung nach Anspruch 3, mit:
einem vorbestimmten Halbleiterteil (27), das elektrisch von der mindestens einen leitenden Abschirmung (25a-25d) isoliert ist; und
eine Mehrzahl von leitenden Teilen (15a-15d), die mit der mindestens einen leitenden Abschirmung verbunden sind und zum Abdecken eines Bereiches zwischen dem Halbleiterteil (27) und der mindestens einen leitenden Abschirmung (25a-25d) gebildet ist.
8. Leistungshalbleitervorrichtung nach einem der Ansprüche 3 bis 7, bei der die mindestens eine leitende Abschirmung (25-25d) mit einem Anschluß des Halbleiterelementbereiches verbunden ist.
9. Leistungshalbleitervorrichtung nach Anspruch 1 oder 2, mit:
einem hoch isolierenden Passivierungsfilm (28) zum Oberflächenschutz, der an mindestens einer oberen Oberfläche der mindestens einen leitenden Abschirmung (25a-25d) gebildet ist.
10. Leistungshalbleitervorrichtung nach Anspruch 9, mit:
einem Polysiliziumelement (29), das als ein Hochwiderstandsdotierbereich niedriger Konzentration dient, der in der Nähe des Passivierungsfilmes (28) gebildet ist.
11. Leistungshalbleitervorrichtung nach Anspruch 9 oder 10, bei der die mindestens eine leitende Abschirmung (25) eine Potentialverteilung darin aufweist und mit den Elektroden (26a, 26b), die verschiedene Potentiale voneinander aufweisen, an einer Mehrzahl von beanstandeten Positionen damit verbunden ist.
12. Leistungshalbleitervorrichtung nach einem der Ansprüche 3 bis 11, mit:
einem hoch isolierenden Passivationsfilm (19) zum Oberflächenschutz, der mindestens auf einer oberen Oberfläche der mindestens einen leitenden Abschirmung (25j-25m) gebildet ist; und einem Polysiliziumelement, das als ein Hochwiderstandsdotierbereich niedriger Konzentration dient, der in der Nähe des Passivierungsfilmes (19) gebildet ist,
wobei die mindestens eine leitende Abschirmung (25j-25m) eine Potentialverteilung darin aufweist und mit zwei der Mehrzahl von Abschirmelektroden (15a-15d) benachbart zu beiden Seiten verbunden ist, die verschiedene Potentiale voneinander aufweisen.
13. Leistungshalbleitervorrichtung nach Anspruch 11 oder 12, bei der die mindestens eine leitende Abschirmung (25j-25m) aus der Gruppe gewählt ist, die aus einer Abschirmung besteht, die durch eine rückwärts vorgespannte Diode gebildet ist.
14. Leistungshalbleitervorrichtung nach Anspruch 11 oder 12, bei der die mindestens eine leitende Abschirmung (25j-25m) aus der Gruppe gewählt ist, die aus einer Abschirmung besteht, die aus einem Hochwiderstandswidertand gebildet ist.
15. Leistungshalbleitervorrichtung mit:
einer Dotierungssubstratoberfläche (23bo) niedriger Konzentration mit einem ersten Leitungstyp, die in einem vorbestimmten Bereich einer Substratoberfläche gebildet ist;
einem Dotierungsbereich (24) hoher Konzentration mit einem zweiten Leitungstyp, der in der Substratoberfläche benachbart zu der Dotierungssubstratoberfläche (23bo) gebildet ist;
einem Isolationsfilm (11), der auf der oberen Oberfläche der Dotierungssubstratoberfläche (23bo) und dem Dotierungsbereich (24) gebildet ist;
einer Abschirmung (25n), die auf einer oberen Oberfläche des Isolationsfilmes (11) gebildet ist und sich von einem Bereich über mindestens einen Teil der Dotierungssubstratoberfläche (23bo) zu einem Bereich über einem Übergang von der Dotierungssubstratoberfläche (23bo) zu dem Dotierungsbereich (24) erstreckt;
einem Hochpotentialbereich (33a), der auf einem Teil einer oberen Oberfläche der Abschirmung (25n) gebildet ist; und mindestens einem Schlitzbereich (31) hoher Konzentration mit dem zweiten Leitungstyp, der in der Substratoberfläche unter dem Hochpotentialbereich (33a) so gebildet ist, daß er in einem Abstand von einem Übergang von der Dotierungssubstratoberfläche (23bo) zu dem Dotierungsbereich (24) und elektrisch getrennt davon entlang der Substratoberfläche gebildet ist.
16. Leistungshalbleitervorrichtung nach Anspruch 15, mit:
einer Mehrzahl von Dotierungsbereichen (14a-14d) hoher Konzentration mit dem zweiten Leitungstyp, die in der Substratoberfläche unterbrochen entlang der Substratoberfläche derart gebildet sind, daß ein Potentialgradient entlang der Substratoberfläche gebildet werden kann; und
einer mehrstufigen gekoppelten Zener-Diode (27), die entlang des Potentialgradienten vorgesehen ist,
worin mindestens ein Schlitzbereich (31a-31c) elektrisch von den Dotierungsbereichen (14a-14d) getrennt ist und parallel zu dem Teil der Dotierungsbereiche (14a-14d) und nur unter der Zener-Diode (27) vorgesehen ist.
17. Leistungshalbleitervorrichtung nach Anspruch 16, bei der die Dotierungsbereiche Schutzringe (14a-14d) sind, die im wesentlichen ringförmig um ein vorbestimmtes Halbleiterelement entlang der Substratoberfläche vorgesehen sind, und der mindestens eine Schlitzbereich (31a-31c) unter einer äußeren Umfangsseite in Bezug auf die Schutzringe (14a-14d) vorgesehen ist.
18. Leistungshalbleitervorrichtung mit:
einer Dotierungssubstratoberfläche (23bw-23bz) niedriger Konzentration mit einem ersten Leitungstyp, die in einem vorbestimmten Bereich einer Substratoberfläche gebildet ist;
einem vorbestimmten Halbleiterelement, das in einem Teil der Substratoberfläche gebildet ist;
einer Mehrzahl von Schutzringen (14a-14d) von im wesentlichen ringförmiger Form, die als Dotierungsbereiche hoher Konzentration mit einem zweiten Leitungstyp dienen, die unterbrochen entlang der Substratoberfläche derart gebildet sind, daß ein Potentialgradient entlang der Substratoberfläche erzeugt werden kann, und die auf das vorbestimmte Halbleiterelement zentriert sind;
einem Isolationsfilm 11, der auf oberen Oberflächen der Dotierungssubstratoberfläche (23bw-23bz) und der Mehrzahl von Schutzringen (14a-14d) gebildet ist;
einem vorbestimmten Halbleiterteil, das auf einer oberen Oberfläche des Isolationsfilmes (11) gebildet ist, sich von einem Bereich über mindestens einem Teil der Dotierungssubstratoberfläche (23bw-23bz) zu einem Bereich über einem Übergang von der Dotierungssubstratoberfläche (23bw-23bz) zu dem Dotierungsbereich (10) erstreckt; und
einem Hochpotentialbereich, der auf einem Teil einer oberen Oberfläche des vorbestimmten Halbleiterteiles auf einer äußeren Umfangsseite in Bezug auf einen äußersten der Mehrzahl von Schutzringen (14d) gebildet ist,
wobei der Isolationsfilm (11) eine Dicke (T) aufweist und eine äußerste Umfangsposition (X) des äußersten (14d) der Mehrzahl von Schutzringen derart bestimmt ist, daß eine Differenz zwischen einem Potential in der äußersten Umfangsposition (X) und des Hochpotentialbereiches, der darüber vorgesehen ist, nicht größer als ein Wert Vx ist, der durch die folgende Gleichung erhalten wird:
Vx = 72,3 × T + 77,6.
19. Leistungshalbleitervorrichtung nach Anspruch 18, bei der die äußerste Umfangsposition (X) des äußersten (14d) der Mehrzahl von Schutzringen derart bestimmt ist, daß das Potential auf dem Hochpotentialbereich, der über dem äußersten (14d) der Mehrzahl von Schutzringen vorgesehen ist, nicht größer als der Wert Vx ist.
20. Leistungshalbleitervorrichtung mit:
einem Halbleiterelementbereich (10), der einen ersten Dotierungsbereich hoher Konzentration mit einem zweiten Leitungstyp enthält, der in einer Substratoberfläche eines ersten Leitungstyps gebildet ist;
einem zweiten Dotierungsbereich (16) hoher Konzentration mit dem ersten Leitungstyp, der von dem Halbleiterelementbereich (10) entlang der Substratoberfläche getrennt ist;
einer schwebenden Elektrode (17), die mit dem zweiten Dotierungsbereich (16) verbunden ist; und
mindestens einer leitenden Abschirmung (25a-25d), die über einem Bereich gebildet ist, der zwischen den ersten und den zweiten Dotierungsbereichen (10, 16) eingefügt ist, und gebildet ist mit einem Bereich, der einen Grenzbereich zwischen dem ersten und dem zweiten Dotierungsbereich (10, 16) in der Substratoberfläche überlappt, wobei die mindestens eine leitende Abschirmung (25a-25d) über der Substratoberfläche und dem ersten und dem zweiten Dotierungsbereich (10, 16) gebildet ist, wobei ein vorbestimmter Isolationsfilm (11) dazwischen eingefügt ist, und mit der schwebenden Elektrode (17) oder dem Anschluß verbunden ist.
DE10302628A 2002-05-27 2003-01-23 Leistungshalbleitervorrichtung Expired - Fee Related DE10302628B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP02-152090 2002-05-27
JP2002152090A JP2003347547A (ja) 2002-05-27 2002-05-27 電力用半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE10302628A1 true DE10302628A1 (de) 2003-12-18
DE10302628B4 DE10302628B4 (de) 2012-03-08

Family

ID=29545392

Family Applications (2)

Application Number Title Priority Date Filing Date
DE10362232A Expired - Fee Related DE10362232B8 (de) 2002-05-27 2003-01-23 Leistungshalbleitervorrichtung
DE10302628A Expired - Fee Related DE10302628B4 (de) 2002-05-27 2003-01-23 Leistungshalbleitervorrichtung

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE10362232A Expired - Fee Related DE10362232B8 (de) 2002-05-27 2003-01-23 Leistungshalbleitervorrichtung

Country Status (3)

Country Link
US (1) US6888206B2 (de)
JP (1) JP2003347547A (de)
DE (2) DE10362232B8 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7777249B2 (en) 2007-01-23 2010-08-17 Mitsubishi Electric Corporation Semiconductor device with enhanced switching speed and method for manufacturing the same
DE102010024257A1 (de) * 2010-06-18 2011-12-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
US8742474B2 (en) 2007-07-10 2014-06-03 Mitsubishi Electric Corporation Power semiconductor device having an active region and an electric field reduction region
US8809969B2 (en) 2009-05-12 2014-08-19 Mitsubishi Electric Corporation Semiconductor device
DE102010011259B4 (de) * 2009-04-16 2015-05-28 Mitsubishi Electric Corp. Halbleitervorrichtung
DE112012006068B4 (de) 2012-03-22 2020-01-16 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
US10879348B2 (en) 2017-03-09 2020-12-29 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2373634B (en) * 2000-10-31 2004-12-08 Fuji Electric Co Ltd Semiconductor device
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
JP5285874B2 (ja) * 2007-07-03 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN101345254A (zh) * 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
JP5298488B2 (ja) 2007-09-28 2013-09-25 富士電機株式会社 半導体装置
JP5195186B2 (ja) * 2008-09-05 2013-05-08 三菱電機株式会社 半導体装置の製造方法
CN102177587B (zh) * 2008-12-10 2013-08-14 丰田自动车株式会社 半导体装置
JP2012204811A (ja) * 2011-03-28 2012-10-22 Sony Corp 半導体装置
KR101279216B1 (ko) 2011-08-17 2013-06-26 주식회사 케이이씨 반도체 장치의 제조 방법
US9202940B2 (en) * 2011-09-28 2015-12-01 Mitsubishi Electric Corporation Semiconductor device
JP2013149761A (ja) * 2012-01-18 2013-08-01 Fuji Electric Co Ltd 半導体装置
JP2013172087A (ja) * 2012-02-22 2013-09-02 Toyota Motor Corp 半導体装置
JP5637154B2 (ja) * 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体装置
JP5784242B2 (ja) * 2012-10-11 2015-09-24 三菱電機株式会社 半導体装置およびその製造方法
JP6089733B2 (ja) * 2013-01-30 2017-03-08 富士電機株式会社 半導体装置
US8836090B1 (en) * 2013-03-01 2014-09-16 Ixys Corporation Fast recovery switching diode with carrier storage area
DE112013006871T5 (de) * 2013-03-27 2015-12-10 Toyota Jidosha Kabushiki Kaisha Vertikale Halbleitervorrichtung
JP5876008B2 (ja) * 2013-06-03 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
CN104332494B (zh) * 2013-07-22 2018-09-21 无锡华润上华科技有限公司 一种绝缘栅双极晶体管及其制造方法
JP6237064B2 (ja) * 2013-09-30 2017-11-29 サンケン電気株式会社 半導体装置
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US10424635B2 (en) * 2016-04-06 2019-09-24 Littelfuse, Inc. High voltage semiconductor device with guard rings and method associated therewith
DE102016207117A1 (de) * 2016-04-27 2017-11-02 Robert Bosch Gmbh Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements
JP6649198B2 (ja) * 2016-07-14 2020-02-19 トヨタ自動車株式会社 半導体装置とその製造方法
DE102016120301A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Leistungshalbleitervorrichtungs-Abschlussstruktur
CN108511516A (zh) * 2018-06-04 2018-09-07 中山汉臣电子科技有限公司 一种具有新型终端结构的功率半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211272A (ja) 1985-07-09 1987-01-20 Toshiba Corp 高耐圧プレ−ナ型半導体装置
DE4024728B4 (de) * 1989-08-03 2004-09-30 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitereinrichtung und Verfahren zu ihrer Herstellung
JP3275536B2 (ja) 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
US5629552A (en) * 1995-01-17 1997-05-13 Ixys Corporation Stable high voltage semiconductor device structure
JPH08306911A (ja) 1995-04-28 1996-11-22 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP3331846B2 (ja) 1995-12-28 2002-10-07 株式会社日立製作所 半導体装置
KR0175277B1 (ko) * 1996-02-29 1999-02-01 김광호 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법
JP3191747B2 (ja) 1997-11-13 2001-07-23 富士電機株式会社 Mos型半導体素子
JP3850146B2 (ja) 1998-07-07 2006-11-29 三菱電機株式会社 分離構造とその分離構造を備える半導体装置
JP2000269520A (ja) 1999-03-15 2000-09-29 Toshiba Corp 高耐圧型半導体装置
JP4797225B2 (ja) 1999-05-27 2011-10-19 富士電機株式会社 半導体装置
JP3776666B2 (ja) 2000-02-25 2006-05-17 沖電気工業株式会社 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007040587B4 (de) * 2007-01-23 2012-11-22 Mitsubishi Electric Corp. Halbleitervorrichtung und Herstellungsverfahren derselben
US7777249B2 (en) 2007-01-23 2010-08-17 Mitsubishi Electric Corporation Semiconductor device with enhanced switching speed and method for manufacturing the same
US8742474B2 (en) 2007-07-10 2014-06-03 Mitsubishi Electric Corporation Power semiconductor device having an active region and an electric field reduction region
DE102008008152B4 (de) * 2007-07-10 2014-11-20 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
DE102010011259B4 (de) * 2009-04-16 2015-05-28 Mitsubishi Electric Corp. Halbleitervorrichtung
US9236436B2 (en) 2009-04-16 2016-01-12 Mitsubishi Electric Corporation Semiconductor device
US8809969B2 (en) 2009-05-12 2014-08-19 Mitsubishi Electric Corporation Semiconductor device
US8350366B2 (en) 2010-06-18 2013-01-08 Semikron Elektronik Gmbh & Co., Kg Power semiconductor element with two-stage impurity concentration profile
DE102010024257A1 (de) * 2010-06-18 2011-12-22 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
DE102010024257B4 (de) * 2010-06-18 2020-04-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
DE112012006068B4 (de) 2012-03-22 2020-01-16 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
DE112012006068B8 (de) * 2012-03-22 2020-03-19 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
US10879348B2 (en) 2017-03-09 2020-12-29 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus

Also Published As

Publication number Publication date
DE10362232B8 (de) 2011-11-10
US6888206B2 (en) 2005-05-03
DE10302628B4 (de) 2012-03-08
DE10362232B4 (de) 2011-06-30
JP2003347547A (ja) 2003-12-05
US20030218220A1 (en) 2003-11-27

Similar Documents

Publication Publication Date Title
DE10302628A1 (de) Leistungshalbleitervorrichtung
DE2257846C3 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE19651247C2 (de) Eingabe/Ausgabeschutzschaltung
DE2505573C3 (de) Halbleiterschaltungsanordnung mit zwei Isolierschicht-Feldeffekttransistoren
DE3942640C2 (de) MOS-Halbleitervorrichtung
DE10322593A1 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE102008014071A1 (de) Siliciumcarbid-Halbleitervorrichtung
EP0591476B1 (de) Monolithisch integrierte schaltungsanordnung
DE112013007439B4 (de) Halbleiteranordnung
DE2536277A1 (de) Halbleiteranordnung
DE2226613A1 (de) Halbleiterbauelement
DE3227536A1 (de) Darlington-transistorschaltung
EP0691683B1 (de) Integrierte Schaltung mit Schutzstruktur
DE69722150T2 (de) Halbleiteranordnung mit einem Schutzmittel
DE2131167B2 (de) Isolierschicht-Feldeffekttransistor mit als Schutzdiode wirkendem PN-Übergang
EP1284019B1 (de) Halbleiter-leistungsbauelement
DE10247038A1 (de) Halbleitervorrichtung
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung
DE69834451T2 (de) Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
EP1399968B1 (de) Thyristorstruktur und überspannungsschutzanordnung mit einer solchen thyristorstruktur
DE1919406C3 (de) Feldeffekttransistor und seine Verwendung in einer Schaltungsanordnung für einen Miller-Integrator
DE4024728A1 (de) Mos-halbleitereinrichtung und verfahren zu ihrer herstellung
EP0179099A1 (de) Monolithisch integrierte planare halbleiteranordnung und verfahren zu deren herstellung.
DE102016103574A1 (de) Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref document number: 10362232

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 10362232

Country of ref document: DE

Kind code of ref document: P

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120609

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee