DE112012006068B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112012006068B4
DE112012006068B4 DE112012006068.7T DE112012006068T DE112012006068B4 DE 112012006068 B4 DE112012006068 B4 DE 112012006068B4 DE 112012006068 T DE112012006068 T DE 112012006068T DE 112012006068 B4 DE112012006068 B4 DE 112012006068B4
Authority
DE
Germany
Prior art keywords
layer
front surface
conductive layer
layers
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012006068.7T
Other languages
English (en)
Other versions
DE112012006068T5 (de
DE112012006068B8 (de
Inventor
c/o TOYOTA JIDOSHA KABUSHIKI KAI Senoo Masaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112012006068T5 publication Critical patent/DE112012006068T5/de
Publication of DE112012006068B4 publication Critical patent/DE112012006068B4/de
Application granted granted Critical
Publication of DE112012006068B8 publication Critical patent/DE112012006068B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung (10), aufweisend:ein Halbleitersubstrat (100) mit einer Zellenregion (101), in der ein Halbleiterelement ausgebildet ist, und einer zellenfreien Region (102), die um die Zellenregion herum angeordnet ist; undeinen Feldplattenabschnitt (11) an einer vorderen Oberfläche der zellenfreien Region, wobei die Halbleitervorrichtung dadurch gekennzeichnet ist, dassdie zellenfreie Region aufweist:eine Substratschicht mit einer Leitfähigkeit eines ersten Typs; undeine Mehrzahl von Feldbegrenzungsring-Schichten (135a, 135b 135c 135d), die an einer vorderen Oberfläche der Substratschicht ausgebildet sind und sich in einer ersten Richtung entlang eines Umfangs der Zellenregion erstrecken, so dass sie die Zellenregion umgeben, in Abständen in einer zweiten Richtung, die senkrecht ist zur ersten Richtung, angeordnet sind und jeweils eine Leitfähigkeit eines zweiten Typs aufweisen,wobei der Feldplattenabschnitt aufweist:eine Isolierbeschichtung (142), die an einer vorderen Oberfläche des Halbleitersubstrats ausgebildet ist;eine Mehrzahl erster leitender Schichten (140a, 140b, 140c, 140d), die jeweils in der Isolierbeschichtung für eine entsprechende Feldbegrenzungsring-Schicht so ausgebildet sind, dass sie entlang der entsprechenden Feldbegrenzungsring-Schicht angeordnet sind, wenn das Halbleitersubstrat in Draufsicht betrachtet wird; undeine Mehrzahl zweiter leitender Schichten (120a, 120b), die so ausgebildet sind, dass sie jeweils mindestens zwei Feldbegrenzungsring-Schichten entsprechen, die aneinander angrenzen, wobei die zweiten leitenden Schichten auf einem Teil der entsprechenden Feldbegrenzungsring-Schichten auf intermittierende Weise entlang der entsprechenden Feldbegrenzungsring-Schichten angeordnet sind, wenn das Halbleitersubstrat in Draufsicht betrachtet wird, und jeweils einen vorderen Oberflächenabschnitt (121a, 121b), einen ersten Kontaktabschnitt (123 a, 123b) und einen zweiten Kontaktabschnitt (122a, 122b) aufweisen, wobei der vordere Oberflächenabschnitt an einer vorderen Oberfläche der Isolierbeschichtung ausgebildet ist, der erste Kontaktabschnitt sich vom vorderen Oberflächenabschnitt aus und durch die Isolierbeschichtung hindurch erstreckt, so dass er elektrisch mit der ersten leitenden Schicht verbunden ist, und der zweite Kontaktabschnitt sich vom vorderen Oberflächenabschnitt aus und durch die Isolierbeschichtung hindurch erstreckt, so dass er elektrisch mit der Feldbegrenzungsring-Schicht verbunden ist,an einer Stelle, die in der zweiten Richtung an den ersten Kontaktabschnitt einer der Mehrzahl der zweiten leitenden Schichten (120a, 120b) angrenzt, keiner von den ersten Kontaktabschnitten einer anderen der Mehrzahl der zweiten leitenden Schichten (120a, 120b) angeordnet ist, undan einer Stelle, die in der zweiten Richtung an den zweiten Kontaktabschnitt einer der Mehrzahl der zweiten leitenden Schichten (120a, 120b) angrenzt, keiner von den zweiten Kontaktabschnitten einer anderen der Mehrzahl der zweiten leitenden Schichten (120a, 120b) angeordnet ist.

Description

  • GEBIET DER TECHNIK
  • Eine Technik, die in der vorliegenden Beschreibung beschrieben wird, betrifft eine Halbleitervorrichtung.
  • TECHNISCHER HINTERGRUND
  • Um eine Durchbruchspannung einer Halbleitervorrichtung sicherzustellen, ist eine Durchbruchspannung-Haltestruktur, beispielsweise eine Feldbegrenzungsring (FLR)-Schicht in einer zellenfreien Region auf einer Umfangsseite des Halbleitersubstrats ausgebildet. Um die Zuverlässigkeit der Halbleitervorrichtung sicherzustellen, ist ferner eine Feldplatte auf einer Vorderseite der FLR-Schicht ausgebildet. In einer Halbleitervorrichtung, die in der japanischen Patentanmeldungsveröffentlichung Nr. 2009-38356 ( JP 2009-038 356 A ) (Patent Dokument 1) beschrieben ist, ist eine Feldplatte, die eine Mehrzahl von Metallschichten und eine Mehrzahl von Polysiliciumschichten aufweist, auf einer Vorderseite einer Mehrzahl von FLR-Schichten ausgebildet. Die in Mehrzahl vorhandenen FLR-Schichten sind so vorgesehen, dass sie eine Zellenregion umgeben und in einer Richtung, die senkrecht ist zu ihrer Längsrichtung, in Abständen angeordnet sind. Die Metallschichten und die Polysiliciumschichten sind so ausgebildet, dass sie den in Mehrzahl vorhandenen FLR-Schichten entsprechen, und sind entlang der entsprechenden FLR-Schichten angeordnet. Die Polysiliciumschicht ist in einer Isolierbeschichtung ausgebildet, die auf einer vorderen Oberfläche eines Halbleitersubstrats ausgebildet ist. Die Metallschicht ist an einer vorderen Oberfläche der Isolierbeschichtung ausgebildet und durchdringt die Isolierbeschichtung zum Teil, so dass sie die FLR-Schicht erreicht. Ferner stehen die Polysiliciumschicht und die Metallschicht miteinander in Kontakt, so dass sie elektrisch miteinander verbunden sind.
  • Die JP 2009-117 715 A offenbart eine Halbleitervorrichtung, wobei ein Abstand zwischen einer Mehrzahl benachbarter Schutzring-Diffusionsschichten verschmälert ist und eine Durchbruchspannung an einem Schlussteil erhöht ist, sowie ein Herstellungsverfahren hierfür. Eine Schutzringschicht ist auf einer Halbleiterschicht ausgebildet, die auf einem Halbleitersubstrat ausgebildet ist. Auf der Schutzringschicht ist durch einen Oxidfilm eine Feldplattenelektrode ausgebildet. Die Feldplattenelektrode am Schlussteil ist aus Polysilizium ausgebildet, und die Feldplattenelektrode ist durch eine Aluminiumelektrode mit der Schutzringschicht verbunden. Da das Polysilizium durch Trockenätzen fein bearbeitet werden kann, kann der Abstand zwischen benachbarten Feldplatten verschmälert werden.
  • Die US 2011/0 204 469 A1 offenbart eine Halbleitervorrichtung mit einer Randregion, die eine schmale Breite aufweist und gute elektrische Feldrelaxation und hohe Robustheit gegen induzierte Ladung besitzt. Die Vorrichtung weist auf einer Hauptoberfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps eine aktive Region für einen Hauptstromfluss auf und eine Randregion, welche die aktive Region umgibt. Die Randregion weist einen Schutzring eines zweiten Leitfähigkeitstyps auf, der aus geraden Abschnitten und gekrümmten Abschnitten zusammengesetzt ist, welche die geraden Abschnitte, die in einer Region auf der Hauptoberfläche, welche die aktive Region umgibt, ausgebildet sind, miteinander verbindet, und weist ein Paar an Polysilizium-Feldplatten in einer Ringform auf, die getrennt auf inneren und äußeren Umfangsseiten des Schutzrings ausgebildet sind. Die Oberfläche des Schutzrings und das Paar Polysilizium-Feldplatten der inneren Umfangsseite und der äußeren Umfangsseite sind im gekrümmten Abschnitt mit einem Metallfilm elektrisch verbunden.
  • Die DE 103 02 628 A1 offenbart eine Leistungshalbleitervorrichtung und ein Herstellungsverfahren hierzu. Eine n-Substratoberfläche und eine p+-Region sind benachbart zueinander auf oberen Oberflächen vorgesehen, aus denen ein Isolierfilm, eine Abschirmung und ein Leiter in dieser Reihenfolge ausgebildet werden. Die Abschirmung ist mit dem Leiter verbunden. Die Abschirmung und der Leiter sind von der n-Substratoberfläche durch den Isolierfilm isoliert. Selbst wenn eine Polarisierung in einer Form, die über einer Halbeitervorrichtung vorgesehen ist, aufgrund einer Potentialverteilung entlang der Substratoberfläche der Halbleitervorrichtung stattfindet, kann die leitende Abschirmung verhindern, dass das Substrat durch die Polarisierung in der Form beeinträchtigt wird und erlaubt damit eine Vermeidung von nachteiligen Einflüssen einer Verschlechterung der Durchbruchspannung und ähnlichem.
  • Liste der Entgegenhaltungen
  • Patentdokument
  • Patentdokument 1: Japanische Patentanmeldungsveröffentlichung Nr. 2009-38356 ( JP 2009-038 356 A )
  • KURZFASSUNG DER ERFINDUNG
  • Problem, das der Erfindung zugrunde liegt
  • Damit eine Halbleitervorrichtung eine hohe Durchbruchspannung hat, ist es erforderlich, einen Abstand zwischen FLR-Schichten, die aneinander angrenzen bzw. die nebeneinander liegen, zu verschmälern. Jedoch ist im Allgemeinen eine Feldplatte so vorgesehen, dass sie den FLR-Schichten entspricht, und daher ist es notwendig, den Abstand zwischen den FLR-Schichten auf einen Abstand einzustellen, der eine Platzierung der Feldplatte erlaubt. Zum Beispiel ist es in einem Fall, wo eine dicke Metallschicht verwendet wird, wie in JP 2009-038 356 A beschrieben, notwendig, den Abstand zwischen den FLR-Schichten auf einer Innenumfangsseite (näher an der Zellenregion) zu verbreitern, da es schwierig ist, eine feine Metallschicht auszubilden.
  • Mittel zur Lösung des Problems
  • Eine Halbleitervorrichtung, die in der vorliegenden Schrift beschrieben wird, weist auf: ein Halbleitersubstrat mit einer Zellenregion, wo ein Halbleiterelement ausgebildet ist, und einer zellenfreien Region, die um die Zellenregion herum ausgebildet ist; und eine Feldplattenregion, die an einer vorderen Oberfläche der zellenfreien Region ausgebildet ist. Die zellenfreie Region weist eine Unterlagen- bzw. Substratschicht eines ersten Leitfähigkeitstyps und eine Mehrzahl von FLR-Schichten eines zweiten Leitfähigkeitstyps auf, die an einer vorderen Oberfläche der Substratschicht ausgebildet sind und sich in einer ersten Richtung entlang eines Umfangs der Zellenregion erstrecken, so dass sie die Zellenregion umgeben, und in einer zweiten Richtung, die senkrecht ist zur ersten Richtung, in Abständen angeordnet sind. Der Feldplattenabschnitt weist auf: eine Isolierbeschichtung, die auf einer vorderen Oberfläche des Halbleitersubstrats ausgebildet ist; eine Mehrzahl erster leitender Schichten, die jeweils in der Isolierbeschichtung für ihre entsprechende FLR-Schicht so ausgebildet sind, dass sie entlang der entsprechenden FLR-Schicht angeordnet sind, wenn das Halbleitersubstrat in Draufsicht betrachtet wird; und eine Mehrzahl zweiter leitender Schichten, die so ausgebildet sind, dass sie jeweils mindestens zwei FLR-Schichten entsprechen, die aneinander angrenzen, und an einem Teil ihrer entsprechenden FLR-Schichten auf intermittierende Weise entlang der entsprechenden FLR-Schichten angeordnet sind, wenn das Halbleitersubstrat in Draufsicht betrachtet wird, wobei jede von den zweiten leitenden Schichten einen vorderen Oberflächenabschnitt, der an einer vorderen Oberfläche der Isolierbeschichtung ausgebildet ist, einen ersten Kontaktabschnitt, der sich vom vorderen Oberflächenabschnitt aus erstreckt und die Isolierbeschichtung durchdringt, so dass er elektrisch mit der ersten leitenden Schicht verbunden ist, und einen zweiten Kontaktabschnitt aufweist, der sich vom vorderen Oberflächenabschnitt aus erstreckt und die Isolierbeschichtung durchdringt, so dass er elektrisch mit der FR-Schicht verbunden ist. An einer Stelle, die in der zweiten Richtung an einen ersten Kontaktabschnitt einer zweiten leitenden Schicht angrenzt, sind keine ersten Kontaktabschnitte anderer zweiter leitender Schichten vorgesehen. An einer Stelle, die in der zweiten Richtung an einen zweiten Kontaktabschnitt einer zweiten leitenden Schicht angrenzt, sind keine zweiten Kontaktabschnitte anderer zweiter leitender Schichten vorgesehen.
  • In der oben beschriebenen Halbleitervorrichtung ist die zweite leitende Schicht intermittierend entlang der FLR-Schicht angeordnet, und an Stellen, die in der zweiten Richtung an einen ersten Kontaktabschnitt einer zweiten leitenden Schicht und in der zweiten Richtung an einen zweiten Kontaktabschnitt davon angrenzen, sind jeweils keine ersten Kontaktabschnitte und zweiten Kontaktabschnitte anderer zweier leitender Schichten vorgesehen. Da die ersten Kontaktabschnitte und die zweiten Kontaktabschnitte einander in der zweiten Richtung nicht überlappen, ist es trotz einer Verschmälerung eines Abstands zwischen den FLR-Schichten möglich, Breiten der zweiten leitenden Schichten in der zweiten Richtung zu gewährleisten. In einem Fall, wo eine dicke Metallbeschichtung oder dergleichen, die nicht leicht fein ausgebildet werden kann, als die zweiten leitenden Schichten verwendet wird, ist es möglich, den Abstand zwischen den FLR-Schichten auf einer Innenumfangsseite zu verschmälern, wodurch es möglich ist, eine hohe Durchbruchspannung einer Halbleitervorrichtung zu erreichen.
  • Der Feldplattenabschnitt kann ferner eine dritte leitende Schicht aufweisen, die entlang der entsprechenden FLR-Schicht angeordnet ist, wo keine zweite leitende Schicht ausgebildet ist, wenn man das Halbleitersubstrat in Draufsicht betrachtet, wobei die dritte leitende Schicht einen vorderen Oberflächenabschnitt, der an der vorderen Oberfläche der Isolierbeschichtung ausgebildet ist, und einen dritten Kontaktabschnitt aufweist, der sich vom vorderen Oberflächenabschnitt aus erstreckt und die Isolierbeschichtung durchdringt, so dass er elektrisch mit der entsprechenden FLR-Schicht verbunden ist, und die dritte leitende Schicht kann näher an einer Umfangsseite des Halbleitersubstrats vorgesehen sein als die in Mehrzahl vorhanden zweiten leitenden Schichten.
  • Vorzugsweise ist ein Endteil der zweiten leitenden Schicht in der ersten Richtung in einem Bereich abgesehen von Ecken des Halbleitersubstrats vorgesehen, wenn man dieses in Draufsicht betrachtet.
  • Figurenliste
    • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß Ausführungsform 1 skizzenhaft darstellt.
    • 2 ist eine Schnittdarstellung entlang einer Linie II-II in 1
    • 3 ist eine Draufsicht, die einen Bereich um eine zweite leitende Schicht der Ausführungsform 1 in Vergrößerung skizzenhaft darstellt.
    • 4 ist eine Schnittdarstellung entlang einer Linie IV-IV in 3.
    • 5 ist eine Schnittdarstellung entlang einer Linie V-V in 3.
    • 6 ist eine Schnittdarstellung entlang einer Linie VI-VI in 3.
    • 7 ist eine Schnittansicht eines Bereichs um eine zweite leitende Schicht einer Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 8 ist eine Draufsicht auf einen Bereich um eine zweite leitende Schicht einer Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 9 ist eine Schnittdarstellung entlang einer Linie IX-IX in 8.
    • 10 ist eine Draufsicht auf einen Bereich um eine zweite leitende Schicht einer Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 11 ist eine Draufsicht auf einen Bereich um eine zweite leitende Schicht einer Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 12 ist eine Draufsicht auf einen Bereich um eine zweite leitende Schicht einer Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 13 ist eine Draufsicht auf einen Bereich um eine zweite leitende Schicht einer Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 14 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 15 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 16 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 17 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 18 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
    • 19 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer modifizierten Ausführungsform.
  • MÖGLICHKEITEN DER AUSFÜHRUNG DER ERFINDUNG
  • Eine Halbleitervorrichtung, die in der vorliegenden Schrift beschrieben wird, weist auf: ein Halbleitersubstrat mit einer Zellenregion, wo ein Halbleiterelement ausgebildet ist, und einer zellenfreien Region, die um die Zellenregion herum ausgebildet ist; und eine Feldplattenregion, die an einer vorderen Oberfläche der zellenfreien Region ausgebildet ist. Die Halbleitervorrichtung kann ferner eine Vorderseitenelektrode, die an einer vorderen Oberfläche der Zellenregion ausgebildet ist, und eine Rückseitenelektrode aufweisen, die an einer hinteren Oberfläche der Zellenregion ausgebildet ist. Ein Material für die Vorderseitenelektrode ist nicht beschränkt, aber beispielsweise kann eine Metallbeschichtung, die hauptsächlich aus Aluminium (Al) oder einer Legierung (AISi) aus Aluminium und Silicium besteht, bevorzugt verwendet werden. Ein Material für die Rückseitenelektrode ist nicht beschränkt, aber beispielsweise kann eine Lagenelektrode, in der Lagen aus Al oder AlSi, Titan (Ti) und Nickel (Ni) und eine Nickelschutzbeschichtung, wie Gold (Au) nacheinander von einer Halbleitersubstratseite her übereinander gelegt sind, bevorzugt verwendet werden.
  • Die zellenfreie Region weist eine Substratschicht eines ersten Leitfähigkeitstyps und eine Mehrzahl von FLR-Schichten eines zweiten Leitfähigkeitstyps auf, die an einer vorderen Oberfläche der Substratschicht ausgebildet sind. Die in Mehrzahl vorhandenen FLR-Schichten erstrecken sich in einer ersten Richtung entlang eines Umfangs der Zellenregion, so dass sie die Zellenregion umgeben, und sind in einer zweiten Richtung, die senkrecht ist zur ersten Richtung, mit einem Abstand angeordnet. In der zellenfreien Region ist eine Region, wo die FLR-Schichten ausgebildet sind, eine so genannte Durchbruchspannung-Halteregion. Eine Konzentration einer FLR-Schicht-Verunreinigung eines zweiten Leitfähigkeitstyps beträgt vorzugsweise 1 × 1012 cm-2 oder mehr und insbesondere 1 × 1014 cm-2 oder mehr.
  • Der Feldplattenabschnitt weist eine Isolierbeschichtung, eine Mehrzahl erster leitender Schichten und eine Mehrzahl zweiter leitender Schichten auf. Vorzugsweise ist der Feldplattenabschnitt an einer vorderen Oberfläche der Durchbruchspannung-Halteregion ausgebildet, die in der zellenfreien Region vorgesehen ist. Die Isolierbeschichtung ist an einer vorderen Oberfläche des Halbleitersubstrats ausgebildet.
  • Die ersten leitenden Schichten sind jeweils in der Isolierbeschichtung für ihre entsprechende FLR-Schicht so ausgebildet, dass sie entlang der entsprechenden FLR-Schicht angeordnet sind, wenn das Halbleitersubstrat in Draufsicht betrachtet wird. Ein Material für die erste leitende Schicht ist nicht beschränkt, aber es ist möglich, bevorzugt eine Metallbeschichtung zu verwenden, beispielsweise Aluminium, Silber (Ag), oder dergleichen, ebenso wie eine Beschichtung auf Siliciumbasis, wie Polysilicium, amorphes Silicium, Siliciumnitrid oder dergleichen. Vorzugsweise wird die Beschichtung auf Siliciumbasis als erste leitende Schicht verwendet, da es im Allgemeinen möglich ist, eine Miniaturisierung zu erreichen gegenüber einem Fall, wo eine dicke Metallbeschichtung verwendet wird. Ferner wird in einem Fall, wo ein Halbleiterelement mit einem isolierten Gate, beispielsweise ein IGBT, in der Zellenregion ausgebildet ist, vorzugsweise ein Material einer Gate-Elektrode (z.B. Polysilicium) als Material für die erste leitende Schicht verwendet, da es möglich ist, die erste leitende Schicht gleichzeitig in einem Schritt auszubilden, in dem das Gate ausgebildet wird. Vorzugsweise liegt eine Beschichtungsdicke der ersten leitenden Schicht bei 1 µm oder weniger. Da die Beschichtungsdicke der ersten leitenden Schicht dünner ist, kann ein Abstand zwischen den ersten leitenden Schichten, die aneinander angrenzen, verkleinert werden, wodurch es möglich ist, Abschirmungskennwerte in Bezug auf mobile Ionen zu verbessein.
  • Die zweiten leitenden Schichten sind so ausgebildet, dass sie jeweils mindestens zwei FLR-Schichten entsprechen, die aneinander angrenzen, und auf einem Teil ihrer entsprechenden FLR-Schichten auf intermittierende Weise entlang der entsprechenden FLR-Schichten angeordnet, wenn das Halbleitersubstrat in Draufsicht betrachtet wird. Jede von den zweiten leitenden Schichten weist auf: einen vorderen Oberflächenabschnitt, der an einer vorderen Oberfläche der Isolierbeschichtung ausgebildet ist, einen ersten Kontaktabschnitt, der sich vom vorderen Oberflächenabschnitt aus erstreckt und die Isolierbeschichtung durchdringt, so dass er elektrisch mit der ersten leitenden Schicht verbunden ist, und einen zweiten Kontaktabschnitt, der sich vom vorderen Oberflächenabschnitt aus erstreckt und die Isolierbeschichtung durchdringt, so dass er elektrisch mit der FLR-Schicht verbunden ist. Die FLR-Schicht ist über die zweite leitende Schicht elektrisch mit der ersten leitenden Schicht verbunden. Ein Material für die zweite leitende Schicht ist nicht beschränkt, aber es ist möglich, vorzugsweise eine Metallbeschichtung wie Aluminium, Silber (Ag) oder dergleichen, ebenso wie eine Beschichtung auf Siliciumbasis, wie Polysilicium, amorphes Silicium, Siliciumnitrid oder dergleichen zu verwenden. Vorzugsweise wird als zweite leitende Schicht ein Beschichtung verwendet, die aus dem gleichen Material besteht (z.B. Al oder AISi) wie ein Material, das in der Vorderseitenelektrode enthalten ist, da es möglich ist, die zweite leitende Schicht gleichzeitig in einem Schritt auszubilden, in dem die Vorderseitenelektrode ausgebildet wird.
  • Ferner sind an einer Stelle, die in der zweiten Richtung an einen ersten Kontaktabschnitt einer zweiten leitenden Schicht angrenzt, keine ersten Kontaktabschnitte anderer zweiter leitender Schichten vorgesehen. An einer Stelle, die in der zweiten Richtung an einen zweiten Kontaktabschnitt einer zweiten leitenden Schicht angrenzt, sind keine zweiten Kontaktabschnitte anderer zweiter leitender Schichten vorgesehen In einem Fall, wo eine zweite leitende Schicht entlang einer FLR-Schicht auf einer Vorderseite davon vorgesehen ist, bezeichnet die Stelle, die an eine zweite leitende Schicht angrenzt, eine Stelle an einer Vorderseite einer FLR-Schicht, die in der zweiten Richtung auf einer Seite der oben genannten einen FLR-Schicht platziert ist, oder Stellen von Vorderseiten von zwei FLR-Schichten, die in der zweiten Richtung auf beiden Seiten der oben genannten einen FLR-Schicht platziert sind. Die zweiten leitenden Schichten, die an den Vorderseiten der FLR-Schichten ausgebildet sind, die in der zweiten Richtung aneinander angrenzen, sind so angeordnet, dass ihre ersten Kontaktabschnitte und ihre zweiten Kontaktabschnitte einander in der zweiten Richtung nicht überlappen. Auch wenn der ersten Kontaktabschnitt und der zweite Kontaktabschnitt einer zweiten leitenden Schicht in der zweiten Richtung verbreitert sind, kommen sie nicht in Konflikt mit den ersten Kontaktabschnitten und den zweiten Kontaktabschnitten der anderen zweiten leitenden Schichten. Es ist möglich, Breiten des ersten Kontaktabschnitts und des zweiten Kontaktabschnitts in der zweiten Richtung zu vergrößern, und schließlich ist es auch möglich, eine Breite der zweiten leitenden Schicht in der zweiten Richtung zu vergrößern. Insbesondere ist es auch in einem Fall, wo eine dicke Metallbeschichtung oder dergleichen, die nicht leicht fein ausgebildet werden kann, als die zweite leitende Schicht verwendet wird, möglich, einen Abstand zwischen den FLR-Schichten zu verschmälern, ohne die Breiten der zweiten leitenden Schichten in der zweiten Richtung zu verschmälern, wodurch es möglich ist, eine Halbleitervorrichtung mit einer hohen Durchbruchspannung zu erreichen. Wenn eine Metallbeschichtung als die zweite leitende Schicht verwendet wird, und ein Material auf Siliciumbasis (z.B. Polysilicium), an dem eine Mikrobearbeitung relativ einfach durchführbar ist, als die erste leitende Schicht verwendet wird, ist es möglich, sowohl eine Vereinfachung eines Herstellungsverfahrens der Halbleitervorrichtung als auch eine Verbesserung von Abschirmkennwerten in Bezug auf mobile Ionen zu erreichen.
  • An einer Stelle, die in der zweiten Richtung an einen zweiten Kontaktabschnitt angrenzt, können die anderen zweiten leitenden Schichten nicht vorgesehen sein. Ferner können Endteile der zweiten leitenden Schichten in der ersten Richtung einander in der zweiten Richtung teilweise überlappen. In diesem Fall wird die Breite der zweiten leitenden Schicht in der zweiten Richtung vorzugsweise zu ihrem Endteil in der ersten Richtung hin schmäler.
  • Die zweiten leitenden Schichten können nicht an vorderen Oberflächen von jeder aus der Mehrzahl von FLR-Schichten ausgebildet sein. Der Feldplattenabschnitt kann eine dritte leitende Schicht aufweisen, die entlang der entsprechenden FLR-Schicht angeordnet ist, wo keine zweite leitende Schicht ausgebildet ist, und die an einer vorderen Oberfläche der entsprechenden FLR-Schicht ausgebildet ist, wenn das Halbleitersubstrat in Draufsicht betrachtet wird. Die dritte leitende Schicht weist auf: einen vorderen Oberflächenabschnitt, der an der vorderen Oberfläche der Isolierbeschichtung ausgebildet ist; und einen dritten Kontaktabschnitt, der sich vom vorderen Oberflächenabschnitt aus erstreckt und die Isolierbeschichtung durchdringt, so dass er elektrisch mit der FLR-Schicht verbunden ist. Die dritte leitende Schicht kann ferner einen vierten Kontaktabschnitt aufweisen, der sich vom vorderen Oberflächenabschnitt aus erstreckt und die Isolierbeschichtung durchdringt, so dass er elektrisch mit der ersten leitenden Schicht verbunden ist. Man beachte, dass der dritte Kontaktabschnitt so gestaltet sein kann, dass er als der vierte Kontaktabschnitt dient, so dass er elektrisch mit der ersten leitenden Schicht verbunden ist. Vorzugsweise ist die dritte leitende Schicht näher an einer Umfangsseite des Halbleitersubstrats angeordnet als die in Mehrzahl vorhandenen zweiten leitenden Schichten. Um eine hohe Durchbruchspannung der Halbleitervorrichtung zu erreichen, ist es nötig, die FLR-Schichten, die näher an einer Mitte des Halbleitersubstrats liegen, so auszubilden, dass sie in einem schmäleren Abstand angeordnet sind, und die FLR-Schichten, die näher an der Umfangsseite des Halbleitersubstrats liegen, können in einem relativ breiten Abstand angeordnet sein. Die dritte leitende Schicht ist in dem Bereich näher an der Umfangsseite des Halbleitersubstrats angeordnet, der sich nicht stark auf eine Durchbruchspannung der Halbleitervorrichtung auswirkt, auch wenn der Abstand zwischen den FLR-Schichten verbreitert wird, wodurch es möglich wird, eine hohe Durchbruchspannung der Halbleitervorrichtung zuverlässiger zu erreichen. Als Material der dritten leitenden Schicht können vorzugsweise die oben beschriebenen Materialien als Material für die zweite leitende Schicht verwendet werden.
  • Vorzugsweise ist ein Endteil der zweiten leitenden Schicht in der ersten Richtung in einem Bereich abgesehen von Ecken des Halbleitersubstrats vorgesehen, wenn das Halbleitersubstrat in Draufsicht betrachtet wird. Anders ausgedrückt ist die zweite leitende Schicht vorzugsweise entlang der FLR-Schicht an den Ecken des Halbleitersubstrats ausgebildet, und der Endteil der zweiten leitenden Schicht ist in einem linearen Teil des Halbleitersubstrats so angeordnet, dass er abwechselnd mit der an ihn angrenzenden zweiten leitenden Schicht ausgebildet ist. Da sich ein elektrisches Feld leicht an den Ecken der Halbleitervorrichtung konzentriert, wird die zweite leitende Schicht vorzugsweise an den Ecken vorgesehen. Man beachte, dass an der Ecke des Halbleitersubstrats, wenn man dieses in Draufsicht betrachtet, die FLR-Schicht in einer allgemeinen Bogenform gekrümmt ist, und die FLR-Schicht im linearen Teil eine lineare Form aufweist. Ebenso sind auch die erste leitende Schicht, die zweite leitende Schicht und die dritte leitende Schicht, die entlang der FLR-Schicht ausgebildet sind, ebenso in einer allgemeinen Bogenform an der Ecke des Halbleitersubstrats gekrümmt, wenn man sie in Draufsicht betrachtet, und weisen eine lineare Form in einem linearen Teil davon auf.
  • Ein Halbleiterelement, das in der Zellenregion der Halbleitervorrichtung gemäß der vorliegenden Anmeldung ausgebildet ist, ist nicht besonders beschränkt und kann beispielsweise ein IGBT, ein MOSFET, eine Diode und dergleichen sein. Diese Halbleiterelemente können von einem vertikalen Typ oder einem horizontalen Typ sein. Ferner kann eine Schutzbeschichtung (z.B. eine Polyimidbeschichtung, eine Siliciumnitridbeschichtung oder dergleichen) an den vorderen Oberflächen des Halbleitersubstrats und der Feldplatte vorgesehen sein.
  • Ausführungsform 1
  • Wie in 1, 2 dargestellt ist, weist eine Halbleitervorrichtung 10 ein Halbleitersubstrat 100, einen Feldplattenabschnitt 11, eine Vorderseitenelektrode 110 und eine Rückseitenelektrode 112 auf. Das Halbleitersubstrat 100 weist eine Zellenregion 101 und eine zellenfreie Region 102 auf. Die Zellenregion 101 ist in einer Mitte des Halbleitersubstrats 100 angeordnet und ist in zwei Regionen aufgeteilt. Die Vorderseitenelektrode 110 ist an einer vorderen Oberfläche der Zellenregion 101 des Halbleitersubstrats 100 ausgebildet. Die Rückseitenelektrode 112 ist an hinteren Oberflächen der Zellenregion 101 und der zellenfreien Region 102 des Halbleitersubstrats 100 ausgebildet. Die Vorderseitenelektrode 110 ist eine AlSi-Elektrode, und die Rückseitenelektrode 112 ist eine Lagenelektrode, in der AlSi, Ti, Ni und Au nacheinander von einer Seite des Halbleitersubstrats 100 aus übereinander gelegt sind.
  • Obwohl dies hierin nicht eigens dargestellt ist, ist ein IGBT in der Zellenregion 101 ausgebildet. Die Zellenregion 101 weist eine p-Typ-Kollektorschicht 131, eine Substratschicht 132 als n-Typ-Driftschicht, eine p-Typ-Bodyschicht 133 und eine (nicht dargestellte) Emitterschicht auf. Die Substratschicht 132 ist ein n-Typ-Halbleitersubstrat, das Phosphor (P) als Verunreinigung aufweist. Die Kollektorschicht 131 und die Substratschicht 132 erstrecken sich in die zellenfreie Region 102. Eine elektrische Gate-Verdrahtung 103 ist an einer Vorderseite der zellenfreien Region 102 des Halbleitersubstrats 100 so ausgebildet, dass sie die Zellenregion 101 umgibt. Der Feldplattenabschnitt 11 ist näher an der Umfangsseite des Halbleitersubstrats 100 als die elektrische Gate-Verdrahtung ausgebildet.
  • Die zellenfreie Region 102 weist die Substratschicht 132, eine p-Typ-p-Schicht 134, die an der vorderen Oberfläche der Substratschicht 132 ausgebildet ist, eine Mehrzahl von p-Typ-FLR-Schichten 135a bis 135d, eine n-Typ-n-Schicht 136 und die Kollektorschicht 131 auf, die an der hinteren Oberfläche der Substratschicht 132 ausgebildet ist. Die mehreren FLR-Schichten sind p-Typ-Halbleiterschichten, die durch Durchführen einer Ionenimplantation von Bor (B) an der vorderen Oberfläche der Substratschicht 132 ausgebildet werden, und eine Konzentration des Bor, bei dem es sich um eine Verunreinigungen handelt beträgt 1 × 1014 cm-2 oder mehr. Die p-Schicht 134, die FLR-Schichten 135a bis 135d und die n-Schicht 136 sind in dieser Reihenfolge von einer Seite aus, die näher an der Zellenregion 101 liegt, angeordnet und jeweils als kontinuierliche, im Allgemeinen viereckige Schicht ausgebildet, die sich in einer Richtung entlang des Umfangs der Zellenregion 101 erstreckt, so dass sie die Zellenregion umgeben. Die p-Schicht 134 steht in Kontakt mit der Body-Schicht 133 der Zellenregion 101. Wie in 1 dargestellt ist, umgeben die FLR-Schichten 135a bis 135d die Zellenregion 101, wenn man sie in Draufsicht betrachtet, und jede von ihnen weist eine kontinuierliche, im Allgemeinen viereckige Form auf, die in linearen Teilen des Halbleitersubstrats 100 linear ist und die an seinen Ecken bogenförmig ist. Obwohl dies in 1 nicht dargestellt ist, umgeben die FLR-Schichten 135a bis 135d, die p-Schicht 134 und die n-Schicht 136 die Zellenregion 101 ebenfalls, und jede weist eine im Allgemeinen viereckige Form auf, die in linearen Teilen des Halbleitersubstrats 100 linear ist und die an seinen Ecken bogenförmig ist. Wenn eine Längsrichtung der FLR-Schichten 135a bis 135d (eine Umfangsrichtung der im Allgemeinen viereckigen FLR-Schichten 135a bis 135d, die in 1 dargestellt sind, und eine x-Achsenrichtung, die in 2 dargestellt ist) eine erste Richtung ist und eine Richtung, die senkrecht ist zur ersten Richtung (eine Richtung eines normalen Vektors der kontinuierlichen, im Allgemeinen viereckigen FLR-Schichten 135a bis 135d, die in 1 dargestellt sind, und eine positive Richtung oder eine negative Richtung einer y-Achse, die in 2 dargestellt ist), eine zweite Richtung ist, sind die p-Schicht 134, die FLR-Schichten 135a bis 135d und die n-Schicht 136 in der zweiten Richtung in Abständen angeordnet.
  • Der Feldplattenabschnitt 11 weist auf: eine Isolierbeschichtung 142, die aus einem Siliciumoxid besteht; eine Mehrzahl erster leitender Schichten 140a bis 140d, die aus Polysilicium bestehen; und zweiter leitender Schichten 120a, 120b und dritter leitender Schichten 120c, 120d, die aus Aluminium bestehen. Die Isolierbeschichtung 142 ist an einer vorderen Oberfläche der zellenfreien Region 102 ausgebildet.
  • Die ersten leitenden Schichten 140a bis 140d sind innerhalb der Isolierbeschichtung 142 ausgebildet. Die ersten isolierenden Schichten 140a bis 140d sind in der zweiten Richtung in Abständen angeordnet und über die Isolierbeschichtung 142, die zwischen ihnen vorgesehen ist, gegeneinander isoliert. Die ersten leitenden Schichten 140a bis 140d sind entlang ihrer entsprechenden FLR-Schichten 135a bis 135d angeordnet, und jede von ihnen weist eine kontinuierliche, im Allgemeinen viereckige Form auf, ähnlich wie die FLR-Schichten 135a bis 135d. Die ersten leitenden Schichten 140a bis 140d weisen eine Dicke von 1 µm oder weniger auf. Man beachte, dass die Isolierbeschichtung 142 auch an einer vorderen Oberfläche der p-Schicht 134 ausgebildet ist und leitende Schichten 141a, 141b aus Polysilicium darin ausgebildet sind. Die leitenden Schichten 141a, 141b sind an einer Vorderseite der p-Schicht 134 entlang der p-Schicht 134 angeordnet und sind jeweils in einer kontinuierlichen, im Allgemeinen viereckigen Form ausgebildet. Die leitende Schicht 141a, die leitende Schicht 141b und die erste leitende Schicht 140a sind in der zweiten Richtung in Abständen angeordnet und über die erste Isolierbeschichtung 142, die zwischen ihnen angeordnet ist, voneinander isoliert. Die elektrische Gate-Verdrahtung 103 ist an einer Vorderseite der p-Schicht 134 angeordnet und erstreckt sich ausgehend von der vorderen Oberfläche der Isolierbeschichtung 142, so dass sie durch die Isolierbeschichtung 142 hindurch verläuft und die leitende Schicht 141a erreicht. Eine leitende Schicht 104 ist an der Vorderseite der p-Schicht 134 platziert und entlang einer Umfangsrichtung der p-Schicht 134 intermittierend angeordnet. An einer Rückseite der leitenden Schicht 104 ist ein Lochabschnitt (nicht dargestellt) in der leitenden Schicht 141b vorgesehen. Die leitende Schicht 104 weist einen Kontaktabschnitt (nicht dargestellt) auf, der von der vorderen Oberfläche der Isolierbeschichtung 142 aus durch die Isolierbeschichtung 142 verläuft und sich über den Lochabschnitt der leitenden Schicht 141b bis zur p-Schicht 134 erstreckt, wodurch die leitende Schicht 104 elektrisch mit der p-Schicht verbunden ist. Die leitende Schicht 104 weist ferner einen Kontaktabschnitt (nicht dargestellt) auf, der von der vorderen Oberfläche der Isolierbeschichtung 142 aus durch die Isolierbeschichtung 142 verläuft und sich über den Lochabschnitt der leitenden Schicht 141b bis zur p-Schicht 134 erstreckt, wodurch die leitende Schicht 104 elektrisch mit der leitenden Schicht 141b verbunden ist. Man beachte, dass die leitende Schicht 104 intermittierend ausgebildet sein kann, wie in 1 dargestellt ist, oder in einer kontinuierlichen, im Allgemeinen viereckigen Form ausgebildet sein kann. Ferner ist an der Umfangseite des Halbleitersubstrats 100 außerhalb des Feldplattenabschnitts 11 (in der positiven Richtung der y-Achse in 2) eine Elektrode 114 ausgebildet, die direkt mit der n-Schicht 136 verbunden ist. Man beachte, dass die Isolierbeschichtung 142, die ersten leitenden Schichten 140a bis 140d, die n-Schicht 136 und die Elektrode 114 in 1 nicht dargestellt sind.
  • Wie in 3 bis 6 dargestellt ist, ist ein Lochabschnitt 143 in der ersten leitenden Schicht 140a ausgebildet, die entlang der FLR-Schicht 135a ausgebildet ist, und eine zweite leitende Schicht 120a ist auf einer Vorderseite des Lochabschnitts 143a ausgebildet. In der Draufsicht ist eine Fläche der zweiten leitenden Schicht 120a größer als die des Lochabschnitts 143a. Eine Breite der zweiten leitenden Schicht 120a in der zweiten Richtung (einer y-Achsenrichtung, die in 3 dargestellt ist) ist vorzugsweise kleiner als eine Breite der ersten leitenden Schicht 104a in der zweiten Richtung, kann aber auch größer sein als diese.
  • Die zweite leitende Schicht 120a weist einen vorderen Oberflächenabschnitt 121a, einen ersten Kontaktabschnitt 123a und einen zweiten Kontaktabschnitt 122a auf. Der vordere Oberflächenabschnitt 121a ist an der vorderen Oberfläche der Isolierbeschichtung 142 ausgebildet. Der erste Kontaktabschnitt 123a erstreckt sich vom vorderen Oberflächenabschnitt 121a aus durch die Isolierbeschichtung 142 und erreicht die leitende Schicht 140a, und dadurch ist der erste Kontaktabschnitt 123a elektrisch mit der leitenden Schicht 140a verbunden. Der zweite Kontaktabschnitt 122a erstreckt sich vom vorderen Oberflächenabschnitt 121a aus durch die Isolierschicht 142 und ist elektrisch mit der FLR-Schicht 135a verbunden. Wie in 4 dargestellt ist, ist der zweite Kontaktabschnitt 122a von der ersten leitenden Schicht 140a über die Isolierbeschichtung 142 isoliert, und der erste Kontaktabschnitt 123a ist über die Isolierbeschichtung 142 vom zweiten Kontaktabschnitt 122a isoliert. Der vordere Oberflächenabschnitt 121a, der erste Kontaktabschnitt 123a und der zweite Kontaktabschnitt 122a sind einstückig aus dem gleichen Material gebildet, und der erste Kontaktabschnitt 123a ist über den vorderen Oberflächenabschnitt 121a elektrisch mit dem zweiten Kontaktabschnitt 122a verbunden. Obwohl dies hierin nicht dargestellt ist, sind die erste leitende Schicht 140b, die zweite leitende Schicht 120b und die FLR-Schicht 135b ebenfalls untereinander verbunden, ähnlich wie die erste leitende Schicht 140a, die zweite leitende Schicht 120a und die FLR-Schicht 135a.
  • Die zweite leitende Schicht 120b ist nicht an einem Abschnitt ausgebildet, der in der zweiten Richtung (in diesem Fall in der positiven Richtung der y-Achse, die in 2 dargestellt ist usw.) an die zweite leitende Schicht 120a angrenzt. Anders ausgedrückt ist die zweite leitende Schicht 120a nicht an einer Stelle ausgebildet, die in der zweiten Richtung (in diesem Fall in der negativen Richtung der y-Achse, die in 2 dargestellt ist usw.) an die zweite leitende Schicht 120b angrenzt. Somit sind der erste Kontaktabschnitt 123b und der zweite Kontaktabschnitt 122b der zweiten leitenden Schicht 120b nicht an entsprechenden Stellen vorgesehen, die in der zweiten Richtung an den ersten Kontaktabschnitt 123a und den zweiten Kontaktabschnitt 122a der zweiten leitenden Schicht 120a angrenzen. Ferner sind der erste Kontaktabschnitt 123a und der zweite Kontaktabschnitt 122a der zweiten leitenden Schicht 120a nicht an entsprechenden Stellen vorgesehen, die in der zweiten Richtung an den ersten Kontaktabschnitt 123b und den zweiten Kontaktabschnitt 122b der zweiten leitenden Schicht 120b angrenzen. Man beachte, dass die leitende Schicht 104 und ihre Kontaktabschnitte und die leitende Schicht 120a und ihre Kontaktabschnitte (der ersten Kontaktabschnitt 123a und der zweite Kontaktabschnitt 122a) eine ähnliche Lagebeziehung aufweisen wie die zweiten leitenden Schichten 120a, 120b und deren Kontaktabschnitte. Das heißt, die zweite leitende Schicht 120a ist nicht an einer Stelle ausgebildet, die in der zweiten Richtung an die leitende Schicht 104 angrenzt. Ferner sind der erste Kontaktabschnitt 123a und der zweite Kontaktabschnitt 122a jeweils nicht an Abschnitten vorgesehen, die in der zweiten Richtung an die Kontaktabschnitte der leitenden Schicht 104 angrenzen.
  • Wie in 1, 2 dargestellt ist, sind die dritten leitenden Schichten 120c, 120d, wenn man das Halbleitersubstrat 100 in Draufsicht betrachtet, entlang der FLR-Schichten 135c bzw. 135d angeordnet und sind jeweils in einer kontinuierlichen, im Allgemeinen viereckigen Form ausgebildet, ähnlich wie die FLR-Schichten 135a bis 135d. Die zweiten leitenden Schichten 120a, 120b und die dritten leitenden Schichten 120c, 120d sind in einer y-Richtung in Abständen angeordnet. Die ersten leitenden Schichten 140c, 140d sind mit Lochabschnitten verstehen, ähnlich wie die erste leitende Schicht 140a, 140b. Die dritten leitenden Schichten 120c, 120d weisen jeweils auf: vordere Oberflächenabschnitte 121c, 121d; und dritte Kontaktabschnitte 122c, 122d, die sich durch die Isolierbeschichtung 142 hindurch erstrecken, so dass sie die FLR-Schichten 135c, 135d jeweils erreichen, und durch den Lochabschnitt der ersten leitenden Schicht 140c und durch den Lochabschnitt der ersten leitenden Schicht 140d hindurch erstrecken. Die dritten leitenden Schichten 120c, 120d sind über die dritten Kontaktabschnitte 122c, 122d elektrisch mit den FLR-Schichten 135c, 135d verbunden. Ferner weisen die dritten leitenden Schichten 120c, 120d vierte Kontaktabschnitte (nicht dargestellt) auf, die sich von den vorderen Oberflächenabschnitten 121c, 121d aus durch die Isolierbeschichtungen 142 hindurch erstrecken, so dass sie die ersten leitenden Schichten 140c, 140d erreichen. Hierdurch sind die dritten leitenden Schichten 120c, 120d über die vierten Kontaktabschnitte elektrisch mit den ersten leitenden Schichten 140c, 140d verbunden.
  • Die ersten leitenden Schichten 140a bis 140d und die leitenden Schichten 141a, 141b bestehen aus Polysilicium, was dasselbe ist wie bei einer Gate-Elektrode (nicht dargestellt) eines isolierten Gate des IGBT, der in der Zellenregion 101 ausgebildet ist, und enthalten 1 × 1013 cm-2 oder mehr an Fremdionen. Die ersten isolierenden Schichten 140a bis 140d werden gleichzeitig in einem Schritt ausgebildet, in dem die Gate-Elektrode des IGBT im Herstellungsverfahren der Halbleitervorrichtung 10 ausgebildet wird. Die zweiten leitenden Schichten 120a, 120b, die dritten leitenden Schichten 120c, 120d und die Elektrode 114 bestehen aus Aluminium, was dasselbe ist wie der Vorderseitenelektrode 110, und werden gleichzeitig in einem Schritt des Ausbildens der Vorderseitenelektrode 110 im Herstellungsverfahren der Halbleitervorrichtung 10 ausgebildet.
  • Wie oben beschrieben, sind in der Halbleitervorrichtung 10 die zweiten leitenden Schichten 120a, 120b entlang ihrer entsprechenden FLR-Schichten 135a, 135b so angeordnet, dass sie teilweise an ihren vorderen Oberflächen auf intermittierende Weise vorgesehen sind. Ferner sind der erste Kontaktabschnitt 123b und der zweite Kontaktabschnitt 122 der zweiten leitenden Schicht 120b jeweils nicht an Stellen vorgesehen, die in der zweiten Richtung an den ersten Kontaktabschnitt 123a und den zweiten Kontaktabschnitt 122a der zweiten leitenden Schicht 120a angrenzen. Ferner sind der erste Kontaktabschnitt 123a und der zweite Kontaktabschnitt 122a der zweiten leitenden Schicht 120a jeweils nicht an Stellen vorgesehen, die in der zweiten Richtung an den ersten Kontaktabschnitt 123b und den zweiten Kontaktabschnitt 122b der zweiten leitenden Schicht 120b angrenzen. Somit überlappen sich die ersten Kontaktabschnitte 123a, 123b und die zweiten Kontaktabschnitte 122a, 122b der zweiten leitenden Schichten 120a, 120b, die in der zweiten Richtung aneinander angrenzen, nicht. Somit können selbst dann, wenn die FLR-Schichten 135a, 135 in einem schmalen Abstand vorgesehen sind, die Breiten der zweiten leitenden Schichten 120a, 120b in der zweiten Richtung sichergestellt werden. In einem Fall, wo eine dicke Metallbeschichtung oder dergleichen, die relativ schwierig fein auszubilden ist, als die zweiten leitenden Schichten 120a, 120b verwendet wird, ist es möglich, den Abstand zwischen den FLR-Schichten 135a, 135b zu verschmälern, wodurch es möglich ist, eine hohe Durchbruchspannung der Halbleitervorrichtung 10 zu erreichen. Das heißt, es ist möglich, unter Verwendung von Material, das in der Vorderseitenelektrode enthalten ist, die zweiten leitenden Schichten 120a, 120b auszubilden, und es ist auch möglich, den Abstand zwischen den FLR-Schichten 135a, 135b zu verschmälern. Dadurch ist es möglich, eine Halbleitervorrichtung mit einer hohen Durchbruchspannung anhand eines einfachen Herstellungsverfahrens herzustellen. Man beachte, dass in der Ausführungsform 1 auch die leitende Schicht 104 und ihre Kontaktabschnitte und die zweite leitende Schicht 120a und ihre Kontaktabschnitte ähnliche Lagebeziehungen aufweisen wie sie zwischen den zweiten leitenden Schichten 120a, 120b gegeben sind. Ebenso können selbst dann, wenn ein Abstand zwischen der p-Schicht 134 und der FLR-Schicht 135a verschmälert ist, die Breiten der leitenden Schicht 104 und der zweiten leitenden Schicht 120a in der zweiten Richtung sichergestellt werden, wodurch es möglich ist, die gleiche Wirkung zu erzielen wie oben.
  • (Modifizierte Ausführungsform)
  • Gestaltungen der ersten leitenden Schicht, der zweiten leitenden Schicht und dergleichen sind nicht auf die in Ausführungsform 1 beschriebenen Gestaltungen beschrieben. Wie in 7 dargestellt, kann beispielsweise eine zweite leitende Schicht 220a verwendet werden, die einen ersten vorderen Oberflächenabschnitt 221a, einen ersten Kontaktabschnitt 223a und einen zweiten Kontaktabschnitt 22a aufweist. In der zweiten leitenden Schicht 220a ist keine Isolierbeschichtung 242 zwischen dem ersten Kontaktabschnitt 223a und dem zweiten Kontaktabschnitt 222a vorgesehen, und der erste Kontaktabschnitt 223a und der zweite Kontaktabschnitt 222a stehen miteinander in Kontakt. Wie in 8, 9 dargestellt ist, kann eine erste leitende Schicht 340a ferner eine rechteckige Kerbe 343a unterhalb einer zweiten leitenden Schicht 120a aufweisen, und ein zweiter Kontaktabschnitt 122a der zweiten leitenden Schicht 120a kann in der Kerbe 343a platziert sein.
  • Wie in 10 dargestellt ist, kann ferner beispielsweise eine zweite leitende Schicht 420 verwendet werden, die einen vorderen Oberflächenabschnitt 421, einen ersten Kontaktabschnitt 423 und einen zweiten Kontaktabschnitt 422 aufweist. In der zweiten leitenden Schicht 420 sind der erste Kontaktabschnitt 423 und der zweite Kontaktabschnitt 422 in der zweiten Richtung angeordnet, und der erste Kontaktabschnitt 423 ist über eine Isolierbeschichtung 142 vom zweiten Kontaktabschnitt 422 isoliert. Wie in 11 dargestellt ist, kann eine zweite leitende Schicht 520 mit einem vorderen Oberflächenabschnitt 521, einem ersten Kontaktabschnitt 523 und einem zweiten Kontaktabschnitt 522 verwendet werden. In der zweiten leitenden Schicht 520 sind der erste Kontaktabschnitt 523 und der zweite Kontaktabschnitt 522 in der zweiten Richtung angeordnet und stehen miteinander in der zweiten Richtung in Kontakt. Ferner können in einer Mehrzahl zweiter leitender Schichten entsprechende vordere Oberflächenabschnitte, entsprechende erste Kontaktabschnitte und entsprechende zweite Kontaktabschnitte jeweils unterschiedlich gestaltet sein.
  • Wenn entsprechende erste Kontaktabschnitte und entsprechende zweite Kontaktabschnitte einer Mehrzahl zweiter leitender Schichten, die in der zweiten Richtung aneinander angrenzen, einander in der zweiten Richtung nicht überlappen, kann ferner an einer Stelle, die in der zweiten Richtung an einen zweiten Kontaktabschnitt angrenzt, eine andere zweite leitende Schicht ausgebildet sein, wie in 12, 13 dargestellt. Zum Beispiel können zweite leitende Schichten 420a, 420b verwendet werden wie in 12 dargestellt. Ein Endteil eines vorderen Oberflächenabschnitts 421 der zweiten leitenden Schicht 420a in einer x-Richtung und ein Endteil eines vorderen Oberflächenabschnitts 421b der zweiten leitenden Schicht 420b in der x-Richtung überlappen einander in der zweiten Richtung. Das heißt, ein Teil der zweiten leitenden Schicht 420a ist an einer Stelle platziert, die in der zweiten Richtung an die zweite leitende Schicht 420a angrenzt. Die Endteile der vorderen Oberflächenabschnitte 421a, 421b in der ersten Richtung weisen eine Halbkreisform auf, und ihre Breiten in der zweiten Richtung werden zu ihren Endseiten hin schmäler. Ähnlich wie in 10 sind ein erster Kontaktabschnitt 423a und ein zweiter Kontaktabschnitt 422a und ein erster Kontaktabschnitt 423b und ein zweiter Kontaktabschnitt 422b in der zweiten Richtung angeordnet, und sie sind in Regionen ausgebildet, wo die zweite leitende Schicht 420a und die zweite leitende Schicht 420b einander nicht überlappen. Somit ist der erste Kontaktabschnitt 423b nicht an einer Stelle ausgebildet, die in der zweiten Richtung an den ersten Kontaktabschnitt 423a angrenzt, und der zweite Kontaktabschnitt 422b ist nicht an einer Position 422a ausgebildet, die in der zweiten Richtung an den zweiten Kontaktabschnitt 422a angrenzt.
  • Ebenso können zweite leitende Schichten 420f, 420g wie in 13 dargestellt verwendet werden. Ein Endteil eines vorderen Oberflächenabschnitts 421f der zweiten leitenden Schicht 420f in der x-Richtung und ein Endteil eines vorderen Oberflächenabschnitts 421g der zweiten leitenden Schicht 420g in der x-Richtung überlappen einander in der zweiten Richtung, und ein Teil der zweiten leitenden Schicht 420g ist an einer Stelle platziert, die in der zweiten Richtung an die zweite leitende Schicht 420f angrenzt. Endteile der vorderen Oberflächenabschnitte 421f, 421g in ihrer ersten Richtung sind so gestaltet, dass ihre Breiten in der zweiten Richtung schmäler sind als diejenigen ihrer mittleren Teile. Ähnlich wie in 10 sind ein erster Kontaktabschnitt 423f und ein zweiter Kontaktabschnitt 422f und ein erster Kontaktabschnitt 423g und ein zweiter Kontaktabschnitt 422g in der zweiten Richtung angeordnet, und sie sind in Regionen ausgebildet, wo die zweite leitende Schicht 420f und die zweite leitende Schicht 420g einander nicht überlappen. Somit ist der erste Kontaktabschnitt 423g nicht an einer Stelle ausgebildet, die in der zweiten Richtung an den ersten Kontaktabschnitt 423f angrenzt, und der zweite Kontaktabschnitt 422g ist nicht an einer Stelle ausgebildet, die in der zweiten Richtung an den zweiten Abschnitt 422f angrenzt.
  • Ferner ist eine Anordnung der zweiten leitenden Schichten nicht auf die in 1 dargestellte und so weiter beschränkt. Wie in 14, 15 dargestellt ist, kann eine Halbleitervorrichtung 10a verwendet werden, die einen schwebenden Abschnitt 11a, der keine dritte leitende Schicht aufweist, aber zweite leitende Schichten 620a bis 620d aufweist, oder es kann eine Halbleitervorrichtung 10b verwendet werden, die einen schwebenden Abschnitt 11b, der keine dritte leitende Schicht aufweist, aber zweite leitende Schichten 621b bis 621d aufweist. Ferner kann, wie bei den zweiten leitenden Schichten 620b, 620d, 621b, 621d, in der Draufsicht zumindest ein Teil davon an Ecken des Halbleitersubstrats 100 angeordnet sein. Ebenso können anstelle der leitenden Schicht 104, die in 1 dargestellt ist, leitende Schichten 104a, 104b verwendet werden, die jeweils so gestaltet sind, dass in der Draufsicht zumindest ein Teil davon an den Ecken des Halbleitersubstrats 100 angeordnet ist. Ferner ist eine Länge der zweiten leitenden Schicht in der zweiten Richtung nicht besonders beschränkt. Wie in 15 dargestellt ist, können beispielsweise die zweiten leitenden Schichten 621a bis 621d verwendet werden, die jeweils eine Länge von mindestens einem Viertel des Umfangs einer FLR-Schicht aufweisen. Man beachte, dass anstelle der leitenden Schicht 104, die in 1 dargestellt ist, eine leitende Schicht 104b mit einer Länge von etwa einem Viertel Umfang einer p-Schicht 134 verwendet werden kann. Gemäß einer solchen Gestaltung ist die Anzahl von Endteilen der zweiten leitenden Schichten in der ersten Richtung verkleinert, wodurch es möglich ist, eine Wahrscheinlichkeit dafür zu verringern, dass mobile Ionen die zweiten leitenden Schichten vermeiden und sich linear in der zweiten Richtung bewegen. Man beachte, dass eine Länge der zweiten leitenden Schicht in der ersten Richtung vorzugsweise nicht kleiner ist als ein Abstand D1 zwischen einem Endteil (einem in 2 dargestellten Endteil 110a) der Vorderseitenelektrode an ihrer Umfangsseite und einer Elektrode (einem Endteil 114a, der in 2 dargestellt ist) auf der vorderen Oberfläche der n-Schicht 10, die an einer Umfangsseite des Halbleitersubstrats außerhalb der schwebenden Schicht angeordnet ist, und stärker bevorzugt nicht kleiner ist als ein Abstand D2 zwischen dem Endteil der Vorderseitenelektrode an der Umfangsseite und dem nächstgelegenen Endteil dieses Halbleitersubstrats, das auf einer Seite platziert ist, wo die schwebende Schicht ausgebildet ist. Je größer die Länge der zweiten leitenden Schicht in der ersten Richtung ist, desto weiter müssen sich mobile Ionen bewegen, um eine angrenzende zweite leitende Schicht zu erreichen. Wenn die Länge der zweiten leitenden Schicht in der ersten Richtung der Abstand D1 oder größer ist, kann die Wahrscheinlichkeit dafür, dass sich mobile Ionen von einer zweiten leitenden Schicht zu der daran angrenzenden zweiten leitenden Schicht bewegen, auf 50 % oder weniger gesenkt werden. Wie in den Halbleitervorrichtungen 10a, 10b dargestellt ist, ist es bevorzugt, die zweite leitende Schicht 20 so anzuordnen, dass der Endteil der zweiten leitenden Schicht in der ersten Richtung nicht an einer Ecke des Halbleitersubstrats 100 platziert ist.
  • Wie in 16 dargestellt ist, kann eine Halbleitervorrichtung 10c verwendet werden, die einen schwebenden Abschnitt 11c aufweist, der zweite leitende Schichten 622a, 622b, die jeweils eine Länge von mindestens einem Viertel eines Umfangs einer FLR-Schicht aufweisen, und dritte leitende Schichten 622c, 622d aufweist. Die dritten leitenden Schichten 622c, 622d ähneln jeweils den dritten leitende Schichten 120c, 120d, die in 1 dargestellt sind, und die zweiten leitenden Schichten 622a, 622b und eine leitende Schicht 104c ähneln jeweils den zweiten leitenden Schichten 621a, 621b und der leitenden Schicht 104b, die in 15 dargestellt sind, so dass auf ihre Beschreibung verzichtet wird. Wie in 17 dargestellt ist, kann eine Halbleitervorrichtung 10d verwendet werden, die einen schwebenden Abschnitt 11d aufweist, der so gestaltet ist, dass eine dritte leitende Schicht 623d nur an einem oberen Teil einer FLR-Schicht ausgebildet ist, die am nächsten an einer Umfangsseite eines Halbleitersubstrats 100 vorgesehen ist, und zweite leitende Schichten 623a bis 623c an einer mittleren Seite davon ausgebildet sind. Ferner müssen wie bei den zweiten leitenden Schichten 623a bis 623c Abstände zwischen den zweiten leitenden Schichten nicht gleichmäßig sein, und Regionen, wo keine zweiten leitenden Schichten 623a bis 623c vorgesehen sind, können auf Vorderseiten einer Mehrzahl von FLR-Schichten 135a bis 135d in der zweiten Richtung angrenzend aneinander vorgesehen sein. Ebenso können anstelle der leitenden Schicht 104, die in 1 dargestellt ist, leitende Schichten 104d, die in unregelmäßigen Abständen angeordnet sind, verwendet werden. Ferner ist es in einem Fall, wo die dritte leitende Schicht vorgesehen ist wie bei den Halbleitervorrichtungen 10, 10c, 10d, bevorzugt, dass die dritte leitende Schicht näher an der Umfangsseite des Halbleitersubstrats 100 vorgesehen ist als die zweiten leitenden Schichten.
  • Ferner sind Gestaltungen der Vorderseitenelektrode und der elektrischen Gate-Verdrahtung nicht auf die in Ausführungsform 1 beschriebenen Gestaltungen beschränkt. Wie in 18 dargestellt ist, kann eine Halbleitervorrichtung 10c verwendet werden, die eine Vorderseitenelektrode 610, die in einer teilweise verbunden Weise an einer vorderen Oberfläche eines Halbleitersubstrats 100 ausgebildet ist, und eine elektrische Gate-Verdrahtung 603 aufweist, welche die Vorderseitenelektrode 610 umgibt. Ferner kann wie bei der Halbleitervorrichtung 10f, die in 19 dargestellt ist, eine leitende Schicht 104f anstelle der leitenden Schicht 104, die in 1 dargestellt ist, vorgesehen sein, und eine Vorderseitenelektrode 710 kann sich so erstrecken, dass sie mit der leitenden Schicht 104f in Kontakt steht, so dass die Vorderseitenelektrode 710 elektrisch mit der leitenden Schicht 104f verbunden ist. Man beachte, dass die leitende Schicht 104f durch eine Änderung von Teilen einer Anordnung der leitenden Schicht 104 in der Nähe eines Verbindungsabschnitts in Bezug auf die Vorderseitenelektrode 710 erhalten wird, so dass die leitende Schicht 104f über eine elektrische Verdrahtung leicht mit der Vorderseitenelektrode 710 verbunden werden kann. Ferner werden zweite leitende Schichten 720a, 720b durch eine Änderung von Teilen einer Anordnung der zweiten leitenden Schichten 120a, 120b in der Nähe des Verbindungsabschnitts zwischen der Vorderseitenelektrode 710 und der leitenden Schicht 104f gemäß einer Anordnung der leitenden Schicht 104f erhalten. Eine elektrische Gate-Verdrahtung 703 ist so ausgebildet, dass sie die Vorderseitenelektrode 710 umgibt. Man beachte, dass in den Beschreibungen von 7 bis 19 eine Beschreibung einer Gestaltung, die der in der Ausführungsform 1 dargestellten Halbleitervorrichtung 10 ähnlich ist, weggelassen ist. Auch wenn dies hier nicht dargestellt ist, werden gemäß Änderungen von Positionen der leitenden Schicht 104a usw. und der zweiten leitenden Schichten 620a usw. eine Position eines dazwischen liegenden Kontaktabschnitts und eine Position eines Lochabschnitts der ersten leitenden Schicht usw. an ihrer Rückseite ebenfalls geändert.
  • Technische Elemente, die in der vorliegenden Schrift beschrieben werden, oder die Zeichnungen haben eine technische Anwendbarkeit allein oder in verschiedenen Kombinationen und sind nicht auf Kombinationen zum Zeitpunkt der vorliegenden Anmeldung beschränkt, die in den Ansprüchen beschrieben sind. Ferner kann die Technik, die in der vorliegenden Schrift oder in den Zeichnungen erläutert wird, eine Reihe von Zielen gleichzeitig erreichen und hat einen technischen Nutzen schon durch Erreichen eines dieser Ziele.

Claims (3)

  1. Halbleitervorrichtung (10), aufweisend: ein Halbleitersubstrat (100) mit einer Zellenregion (101), in der ein Halbleiterelement ausgebildet ist, und einer zellenfreien Region (102), die um die Zellenregion herum angeordnet ist; und einen Feldplattenabschnitt (11) an einer vorderen Oberfläche der zellenfreien Region, wobei die Halbleitervorrichtung dadurch gekennzeichnet ist, dass die zellenfreie Region aufweist: eine Substratschicht mit einer Leitfähigkeit eines ersten Typs; und eine Mehrzahl von Feldbegrenzungsring-Schichten (135a, 135b 135c 135d), die an einer vorderen Oberfläche der Substratschicht ausgebildet sind und sich in einer ersten Richtung entlang eines Umfangs der Zellenregion erstrecken, so dass sie die Zellenregion umgeben, in Abständen in einer zweiten Richtung, die senkrecht ist zur ersten Richtung, angeordnet sind und jeweils eine Leitfähigkeit eines zweiten Typs aufweisen, wobei der Feldplattenabschnitt aufweist: eine Isolierbeschichtung (142), die an einer vorderen Oberfläche des Halbleitersubstrats ausgebildet ist; eine Mehrzahl erster leitender Schichten (140a, 140b, 140c, 140d), die jeweils in der Isolierbeschichtung für eine entsprechende Feldbegrenzungsring-Schicht so ausgebildet sind, dass sie entlang der entsprechenden Feldbegrenzungsring-Schicht angeordnet sind, wenn das Halbleitersubstrat in Draufsicht betrachtet wird; und eine Mehrzahl zweiter leitender Schichten (120a, 120b), die so ausgebildet sind, dass sie jeweils mindestens zwei Feldbegrenzungsring-Schichten entsprechen, die aneinander angrenzen, wobei die zweiten leitenden Schichten auf einem Teil der entsprechenden Feldbegrenzungsring-Schichten auf intermittierende Weise entlang der entsprechenden Feldbegrenzungsring-Schichten angeordnet sind, wenn das Halbleitersubstrat in Draufsicht betrachtet wird, und jeweils einen vorderen Oberflächenabschnitt (121a, 121b), einen ersten Kontaktabschnitt (123 a, 123b) und einen zweiten Kontaktabschnitt (122a, 122b) aufweisen, wobei der vordere Oberflächenabschnitt an einer vorderen Oberfläche der Isolierbeschichtung ausgebildet ist, der erste Kontaktabschnitt sich vom vorderen Oberflächenabschnitt aus und durch die Isolierbeschichtung hindurch erstreckt, so dass er elektrisch mit der ersten leitenden Schicht verbunden ist, und der zweite Kontaktabschnitt sich vom vorderen Oberflächenabschnitt aus und durch die Isolierbeschichtung hindurch erstreckt, so dass er elektrisch mit der Feldbegrenzungsring-Schicht verbunden ist, an einer Stelle, die in der zweiten Richtung an den ersten Kontaktabschnitt einer der Mehrzahl der zweiten leitenden Schichten (120a, 120b) angrenzt, keiner von den ersten Kontaktabschnitten einer anderen der Mehrzahl der zweiten leitenden Schichten (120a, 120b) angeordnet ist, und an einer Stelle, die in der zweiten Richtung an den zweiten Kontaktabschnitt einer der Mehrzahl der zweiten leitenden Schichten (120a, 120b) angrenzt, keiner von den zweiten Kontaktabschnitten einer anderen der Mehrzahl der zweiten leitenden Schichten (120a, 120b) angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Feldplattenabschnitt ferner eine dritte leitende Schicht (120c, 120d) aufweist, die entlang einer entsprechenden Feldbegrenzungsring-Schicht angeordnet ist, wo keine zweite leitende Schicht ausgebildet ist, wenn das Halbleitersubstrat in Draufsicht betrachtet wird, wobei die dritte leitende Schicht einen vorderen Oberflächenabschnitt (121c, 121d) und einen dritten Kontaktabschnitt (122c, 122) aufweist, der vordere Oberflächenabschnitt an der vorderen Oberfläche der Isolierbeschichtung ausgebildet ist, und der dritte Kontaktabschnitt sich vom vorderen Oberflächenabschnitt aus und durch die Isolierbeschichtung hindurch erstreckt, so dass er elektrisch mit der entsprechenden Feldbegrenzungsring-Schicht verbunden ist, und die dritte leitende Schicht näher an einer Umfangsseite des Halbleitersubstrats angeordnet als die Mehrzahl zweiter leitender Schichten, wenn das Halbleitersubstrat in Draufsicht betrachtet wird.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Endteil der zweiten leitenden Schicht in der ersten Richtung in einem Bereich abgesehen von Ecken des Halbleitersubstrats angeordnet ist, wenn man dieses in Draufsicht betrachtet.
DE112012006068.7T 2012-03-22 2012-03-22 Halbleitervorrichtung Active DE112012006068B8 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/057328 WO2013140572A1 (ja) 2012-03-22 2012-03-22 半導体装置

Publications (3)

Publication Number Publication Date
DE112012006068T5 DE112012006068T5 (de) 2014-12-04
DE112012006068B4 true DE112012006068B4 (de) 2020-01-16
DE112012006068B8 DE112012006068B8 (de) 2020-03-19

Family

ID=49222066

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012006068.7T Active DE112012006068B8 (de) 2012-03-22 2012-03-22 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US9178014B2 (de)
JP (1) JP5686203B2 (de)
KR (1) KR101561797B1 (de)
CN (1) CN104170090B (de)
DE (1) DE112012006068B8 (de)
WO (1) WO2013140572A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5888465B2 (ja) * 2013-02-15 2016-03-22 トヨタ自動車株式会社 半導体装置とその製造方法
CN104377234A (zh) * 2014-11-05 2015-02-25 中国东方电气集团有限公司 采用金属截止场板的半导体器件终端单元结构及制造方法
WO2016121968A1 (ja) * 2015-01-29 2016-08-04 富士電機株式会社 半導体装置
JP6287958B2 (ja) 2015-05-27 2018-03-07 トヨタ自動車株式会社 半導体装置
JP6217708B2 (ja) 2015-07-30 2017-10-25 トヨタ自動車株式会社 半導体装置とその製造方法
JP6565815B2 (ja) * 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP6904279B2 (ja) * 2018-02-27 2021-07-14 三菱電機株式会社 半導体装置およびその製造方法並びに電力変換装置
CN108511516A (zh) * 2018-06-04 2018-09-07 中山汉臣电子科技有限公司 一种具有新型终端结构的功率半导体器件
CN113257888A (zh) * 2021-03-31 2021-08-13 华为技术有限公司 一种功率半导体器件、封装结构及电子设备
JP2023087192A (ja) * 2021-12-13 2023-06-23 株式会社 日立パワーデバイス 半導体装置および電力変換装置
WO2023154046A1 (en) * 2022-02-10 2023-08-17 Vishay Siliconix Llc Adaptive edge termination by design for efficient and rugged high voltage silicon carbide power device
WO2023166827A1 (ja) * 2022-03-04 2023-09-07 ローム株式会社 半導体装置および半導体モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302628A1 (de) 2002-05-27 2003-12-18 Mitsubishi Electric Corp Leistungshalbleitervorrichtung
JP2009038356A (ja) 2007-07-12 2009-02-19 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009117715A (ja) 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法
US20110204469A1 (en) 2010-02-19 2011-08-25 c/o FUJI ELECTRIC SYSTEMS CO., LTD. Semiconductor device and a method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162804B2 (ja) 2001-09-12 2013-03-13 富士電機株式会社 半導体装置
JP5205856B2 (ja) * 2007-01-11 2013-06-05 富士電機株式会社 電力用半導体素子
JP4945594B2 (ja) * 2009-03-16 2012-06-06 株式会社東芝 電力用半導体装置
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
JP2011082315A (ja) 2009-10-07 2011-04-21 Shindengen Electric Mfg Co Ltd 半導体装置
JP5182766B2 (ja) * 2009-12-16 2013-04-17 三菱電機株式会社 高耐圧半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10302628A1 (de) 2002-05-27 2003-12-18 Mitsubishi Electric Corp Leistungshalbleitervorrichtung
JP2009038356A (ja) 2007-07-12 2009-02-19 Fuji Electric Device Technology Co Ltd 半導体装置
JP2009117715A (ja) 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法
US20110204469A1 (en) 2010-02-19 2011-08-25 c/o FUJI ELECTRIC SYSTEMS CO., LTD. Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
KR101561797B1 (ko) 2015-10-19
DE112012006068T5 (de) 2014-12-04
CN104170090B (zh) 2017-02-22
CN104170090A (zh) 2014-11-26
WO2013140572A1 (ja) 2013-09-26
US20150054118A1 (en) 2015-02-26
JP5686203B2 (ja) 2015-03-18
JPWO2013140572A1 (ja) 2015-08-03
KR20140124853A (ko) 2014-10-27
US9178014B2 (en) 2015-11-03
DE112012006068B8 (de) 2020-03-19

Similar Documents

Publication Publication Date Title
DE112012006068B4 (de) Halbleitervorrichtung
DE112011101442B4 (de) Halbleitervorrichtung
DE2954481C2 (de) Leistungs-mosfet-anordnung.
DE3131727C2 (de)
DE112012005591B4 (de) Halbleitervorrichtung
DE10112463B4 (de) SJ-Halbleiterbauelement
DE112004001163B4 (de) Halbleiteranordnung eines vertikalen Typs
DE112009004595B4 (de) Halbleitervorrichtung
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE112013007363B4 (de) Halbleitervorrichtung
DE102006047489B9 (de) Halbleiterbauelement
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE112011104631B4 (de) Halbleitervorrichtung
DE102007059486A1 (de) Rückkontaktsolarzelle mit länglichen, ineinander verschachtelten Emitter- und Basisbereichen an der Rückseite und Herstellungsverfahren hierfür
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102016104796B4 (de) Halbleitervorrichtung
DE112011105785B4 (de) Halbleitervorrichtung
DE102019005973A1 (de) Graben- mosfet-kontakte
DE102010042691A1 (de) Halbleitervorrichtung
DE102017126853A1 (de) Halbleitervorrichtung mit Puffergebiet
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE112005002852T5 (de) Passivierungsstruktur mit Spannungsausgleichschleifen
DE102004054286B4 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE102006060384A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur
DE112012005039B4 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R083 Amendment of/additions to inventor(s)
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE

R020 Patent grant now final
R084 Declaration of willingness to licence