JP5686203B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5686203B2
JP5686203B2 JP2013548644A JP2013548644A JP5686203B2 JP 5686203 B2 JP5686203 B2 JP 5686203B2 JP 2013548644 A JP2013548644 A JP 2013548644A JP 2013548644 A JP2013548644 A JP 2013548644A JP 5686203 B2 JP5686203 B2 JP 5686203B2
Authority
JP
Japan
Prior art keywords
conductive film
layer
flr
conductive
contact portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013548644A
Other languages
English (en)
Other versions
JPWO2013140572A1 (ja
Inventor
賢 妹尾
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Application granted granted Critical
Publication of JP5686203B2 publication Critical patent/JP5686203B2/ja
Publication of JPWO2013140572A1 publication Critical patent/JPWO2013140572A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書に記載の技術は、半導体装置に関する。
半導体装置の耐圧を確保するために、半導体基板の周辺側の非セル領域にフィールドリミッティングリング（ＦＬＲ）層等の耐圧保持構造が形成される。さらに、半導体装置の信頼性を確保するために、ＦＬＲ層の表面側にフィールドプレートが形成される。日本国特許公開公報２００９−３８３５６号（特許文献１）に記載の半導体装置では、複数のＦＬＲ層の表面側に、複数の金属層と、複数のポリシリコン層とを有するフィールドプレートが形成されている。複数のＦＬＲ層は、セル領域の周囲を周回し、その長手方向と直交する方向に間隔を空けて配置されている。金属層とポリシリコン層は、複数のＦＬＲ層のそれぞれに対応して形成され、それぞれ対応するＦＬＲ層に沿うように配置されている。ポリシリコン層は、半導体基板の表面に形成された絶縁膜内に形成されている。金属層は、絶縁膜の表面に形成されるとともに、その一部が絶縁膜を貫通して半導体基板のＦＬＲ層に達している。また、金属層とポリシリコン層は、互いに接しており、電気的に接続されている。
特開２００９−３８３５６号公報
半導体装置を高耐圧化するために、隣接するＦＬＲ層の間隔を小さくすることが求められている。しかしながら、一般に、フィールドプレートはＦＬＲ層に対応して設けられるため、ＦＬＲ層の間隔は、フィールドプレートを設置可能な間隔に設定する必要がある。例えば、日本国特許公開公報２００９−３８３５６号に記載されているような厚い金属層を用いる場合には、金属層の微細化が困難であるために、内周側（セル領域に近い側）のＦＬＲ層の間隔を十分に広くする必要がある。
本明細書が開示する半導体装置は、半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、非セル領域の表面に形成されたフィールドプレート部とを備えている。非セル領域は、第１導電型の基板層と、基板層の表面に形成されており、セル領域の周囲に沿った第１方向に伸びてセル領域を囲むとともに、第１方向に直交する第２方向に間隔を空けて配置されている複数の第２導電型のＦＬＲ層とを備えている。フィールドプレート部は、半導体基板の表面に形成された絶縁膜と、絶縁膜の内部にＦＬＲ層毎に形成されており、半導体基板を平面視したときに、対応するＦＬＲ層に沿って配置されている複数の第１導電膜と、隣接する少なくとも２つのＦＬＲ層のそれぞれに対応して形成されており、半導体基板を平面視したときに、対応するＦＬＲ層に沿ってその一部に断続的に配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第１導電膜に電気的に接続する第１コンタクト部と、表面部から伸びるとともに絶縁膜を貫通してＦＬＲ層に電気的に接続している第２コンタクト部とを含む複数の第２導電膜とを備えている。１つの第２導電膜の第１コンタクト部の第２方向に隣接し、ＦＬＲ層に対応する位置には、他の第２導電膜の第１コンタクト部が設けられていない。１つの第２導電膜の第２コンタクト部の第２方向に隣接し、ＦＬＲ層に対応する位置には、他の第２導電膜の第２コンタクト部が設けられていない。
上記の半導体装置では、第２導電膜がＦＬＲ層に沿って断続的に配置されており、１つの第２導電膜の第１コンタクト部の第２方向に隣接する位置と第２コンタクト部の第２方向に隣接する位置には、他の第２導電膜の第１コンタクト部と第２コンタクト部のいずれもが設けられていない。第１コンタクト部と第２コンタクト部が第２方向に重ならないため、ＦＬＲ層の間隔を狭くしても、第２導電膜の第２方向の幅を確保することができる。第２導電膜として微細化が困難な厚い金属膜等を用いた場合にも、内周側のＦＬＲ層の間隔を狭くして半導体装置を高耐圧化することができる。
フィールドプレート部は、半導体基板を平面視したときに、対応する第２導電膜が形成されていないＦＬＲ層に沿って配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通してＦＬＲ層に電気的に接続している第３コンタクト部とを含む第３導電膜をさらに備えており、第３導電膜は、複数の第２導電膜よりも半導体基板の周辺側に設けられていてもよい。
第２導電膜の第１方向の端部は、半導体基板を平面視したときの角部を除く部分に設けられていることが好ましい。
実施例１に係る半導体装置を概念的に示す平面図である。 図１のＩＩ−ＩＩ線断面図である。 実施例１の第２導電膜の周辺を拡大して概念的に示す平面図である。 図３のＩＶ−ＩＶ線断面図である。 図３のＶ−Ｖ線断面図である。 図３のＶＩ−ＶＩ線断面図である。 変形例に係る半導体装置の第２導電膜の周辺の断面図である。 変形例に係る半導体装置の第２導電膜の周辺の平面図である。 図８のＩＸ−ＩＸ線断面図である。 変形例に係る半導体装置の第２導電膜の周辺の断面図である。 変形例に係る半導体装置の第２導電膜の周辺の断面図である。 変形例に係る半導体装置の第２導電膜の周辺の平面図である。 変形例に係る半導体装置の第２導電膜の周辺の平面図である。 変形例に係る半導体装置の平面図である。 変形例に係る半導体装置の平面図である。 変形例に係る半導体装置の平面図である。 変形例に係る半導体装置の平面図である。 変形例に係る半導体装置の平面図である。 変形例に係る半導体装置の平面図である。
本明細書が開示する半導体装置は、半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、非セル領域の表面に形成されたフィールドプレート部とを備えている。半導体装置は、さらに、セル領域の表面に形成された表面電極およびセル領域の裏面に形成された裏面電極を備えていてもよい。表面電極の材料としては、限定されないが、例えば、アルミニウム（Ａｌ）またはアルミニウムとシリコンの合金（ＡｌＳｉ）等を主成分とする金属膜を好適に用いることができる。裏面電極の材料としては、限定されないが、例えば、半導体基板側から順に、ＡｌまたはＡｌＳｉと、チタン（Ｔｉ）と、ニッケル（Ｎｉ）と、金（Ａｕ）等のニッケル保護膜が積層された積層電極を好適に用いることができる。
非セル領域は、第１導電型の基板層と、基板層の表面に形成されている複数の第２導電型のＦＬＲ層とを備えている。複数のＦＬＲ層は、セル領域の周囲に沿った第１方向に伸びてセル領域を囲むとともに、第１方向に直交する第２方向に間隔を空けて配置されている。非セル領域のうち、ＦＬＲ層が形成されている領域は、いわゆる耐圧保持領域である。ＦＬＲ層の第２導電型の不純物濃度は、１×１０１２ｃｍ−２以上であることが好ましく、１×１０１４ｃｍ−２以上であることが特に好ましい。
フィールドプレート部は、絶縁膜と、複数の第１導電膜と、複数の第２導電膜とを備えている。フィールドプレート部は、非セル領域内に設けられた耐圧保持領域の表面に形成されていることが好ましい。絶縁膜は、半導体基板の表面に形成されている。
第１導電膜は、絶縁膜の内部にＦＬＲ層毎に形成されており、半導体基板を平面視したときに、対応するＦＬＲ層に沿って配置されている。第１導電膜の材料は、限定されないが、ポリシリコン、アモルファスシリコン、シリコン窒化物等のシリコン系の膜の他、アルミニウム、銀（Ａｇ）等の金属膜を好適に用いることができる。第１導電膜としてシリコン系の膜を用いる場合、一般に、厚い金属膜を用いるよりも微細化が可能である点において、好ましい。また、セル領域にＩＧＢＴ等の絶縁ゲートを有する半導体素子が形成されている場合には、ゲート電極の材料（例えば、ポリシリコン）を第１導電膜の材料として用いれば、ゲートを形成する工程において第１導電膜を同時に形成できる点において、好ましい。第１導電膜の膜厚は、１μｍ以下であることが好ましい。第１導電膜の膜厚が薄いほど、隣接する第１導電膜の間隔を狭くすることができ、可動イオンに対するシールド性が向上する。
第２導電膜は、隣接する少なくとも２つのＦＬＲ層のそれぞれに対応して形成されており、半導体基板を平面視したときに、対応するＦＬＲ層に沿ってその一部に断続的に配置されている。それぞれの第２導電膜は、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第１導電膜に電気的に接続する第１コンタクト部と、表面部から伸びるとともに絶縁膜を貫通してＦＬＲ層に電気的に接続している第２コンタクト部とを含んでいる。第２導電膜によって、ＦＬＲ層と第１導電膜は電気的に接続されている。第２導電膜の材料は、限定されないが、ポリシリコン、アモルファスシリコン、シリコン窒化物等のシリコン系の膜の他、アルミニウム、銀（Ａｇ）等の金属膜を好適に用いることができる。第２導電膜として表面電極に含まれる材料と同じ膜（例えばＡｌまたはＡｌＳｉ）を用いる場合、表面電極を形成する工程において第２導電膜を同時に形成できる点において、好ましい。
さらに、１つの第２導電膜の第１コンタクト部の第２方向に隣接する位置には、他の第２導電膜の第１コンタクト部が設けられていない。１つの第２導電膜の第２コンタクト部の第２方向に隣接する位置には、他の第２導電膜の第２コンタクト部が設けられていない。なお、ここで、「１つの第２導電膜」の「隣接する位置」とは、１つのＦＬＲ層に沿って、その表面側に１つの第２導電膜が設けられている場合に、そのＦＬＲ層の第２方向の片側に位置する１つのＦＬＲ層または両側に位置する２つのＦＬＲ層の表面側の位置を意味する。第２方向に隣接するＦＬＲ層の表面側に形成されている第２導電膜は、それぞれの第１コンタクト部および第２コンタクト部が互いに第２方向に重なり合わないように配置されている。このため、１つの第２導電膜の第１コンタクト部および第２コンタクト部を第２方向に広くしても、他の第２導電膜の第１コンタクト部および第２コンタクト部と干渉しあうことがない。第１コンタクト部および第２コンタクト部の第２方向の幅を広くでき、ひいては第２導電膜の第２方向の幅を広くすることができる。特に、第２導電膜として微細化が比較的困難な厚い金属膜等を用いた場合にも、第２導電膜の第２方向の幅を狭くすることなくＦＬＲ層の間隔を狭くして半導体装置を高耐圧化することができる。第２導電膜として金属膜を用い、第１導電膜として微細加工が比較的容易なシリコン系の材料（例えばポリシリコン）を用いれば、半導体装置の製造工程を簡略化することと、可動イオンに対するシールド性を向上させることを両立できる。
１つの第２導電膜の第２方向に隣接する位置には、他の第２導電膜が設けられていないようにしてもよい。また、第２導電膜の第１方向の端部が、第２方向に一部重複するようにしてもよい。この場合、第２導電膜は、第１方向の端部に向かうほど、第２方向の幅が狭くなっていることが好ましい。
複数のＦＬＲ層の全ての表面に第２導電膜が形成されていなくてもよい。フィールドプレート部は、ＦＬＲ層の表面に、半導体基板を平面視したときに、対応する第２導電膜が形成されていないＦＬＲ層に沿って配置されている第３導電膜を含んでいてもよい。第３導電膜は、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通してＦＬＲ層に電気的に接続している第３コンタクト部とを含んでいる。第３導電膜は、さらに、表面部から伸びるとともに絶縁膜を貫通して第１導電膜に電気的に接続している第４コンタクト部を含んでいてもよい。なお、第３コンタクト部が第４コンタクト部の機能を兼ねて、第１導電膜にも電気的に接続していてもよい。第３導電膜は、複数の第２導電膜よりも半導体基板の周辺側に設けられていることが好ましい。半導体装置の高耐圧化を図るには、半導体基板の中央に近いＦＬＲ層ほど、間隔を狭くする必要があり、半導体基板の周辺側のＦＬＲ層の間隔は、比較的広くすることができる。ＦＬＲ層の間隔を広くしても半導体装置の耐圧に影響が小さい、半導体基板の周辺側の領域に、第３導電膜を配置することによって、より確実に半導体装置を高耐圧化することができる。第３導電膜の材料としては、第２導電膜の材料として上記に説明した材料を好適に用いることができる。
第２導電膜の第１方向の端部は、半導体基板を平面視したときの角部を除く部分に設けられていることが好ましい。言い換えると、半導体基板の角部ではＦＬＲ層に沿って第２導電膜が形成されており、半導体基板の直線部に第２導電膜の端部が位置して、隣接する第２導電膜と互い違いに配置されていることが好ましい。半導体装置は、その角部に電界がより集中し易いため、第２導電膜が存在していることが好ましい。なお、半導体基板を平面視した場合の角部においては、ＦＬＲ層は略円弧状に湾曲しており、直線部においては、ＦＬＲ層は直線状になっている。同様に、ＦＬＲ層に沿って形成される第１導電膜、第２導電膜および第３導電膜も、半導体基板を平面視した場合の角部においては略円弧状に湾曲しており、直線部においては、直線状になっている。
本願に係る半導体装置のセル領域に形成される半導体素子は、特に限定されないが、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ダイオード等を挙げることができる。これらの半導体素子は、縦型であってもよく、横型であってもよい。さらに、半導体基板およびフィールドプレートの表面に、保護膜（例えば、ポリイミド膜、シリコン窒化物膜等）を備えていてもよい。
図１，２に示すように、半導体装置１０は、半導体基板１００と、フィールドプレート部１１と、表面電極１１０と、裏面電極１１２とを備えている。半導体基板１００は、セル領域１０１と、非セル領域１０２とを備えている。セル領域１０１は、半導体基板１００の中央に位置し、２つの領域に分割されている。表面電極１１０は、半導体基板１００のセル領域１０１の表面に形成されている。裏面電極１１２は、半導体基板１００のセル領域１０１および非セル領域１０２の裏面に形成されている。表面電極１１０はＡｌＳｉ電極であり、裏面電極１１２は、半導体基板１００側から順にＡｌＳｉ、Ｔｉ、Ｎｉ、Ａｕが積層された積層電極である。
セル領域１０１には、詳細は図示していないが、ＩＧＢＴが形成されている。セル領域１０１は、ｐ型のコレクタ層１３１と、ｎ型のドリフト層である基板層１３２と、ｐ型のボディ層１３３と、エミッタ層（図示しない）とを備えている。基板層１３２は、不純物としてリン（Ｐ）を含むｎ型の半導体基板である。コレクタ層１３１および基板層１３２は、非セル領域１０２まで伸びている。半導体基板１００の非セル領域１０２の表面側には、セル領域１０１を取り囲むように、ゲート配線１０３が形成されている。フィールドプレート部１１は、ゲート配線１０３よりさらに半導体基板１００の周辺側に形成されている。
非セル領域１０２は、基板層１３２と、基板層１３２の表面に形成されているｐ型のｐ層１３４と、ｐ型のＦＬＲ層１３５ａ〜１３５ｄと、ｎ型のｎ層１３６と、基板層１３２の裏面に形成されているコレクタ層１３１とを備えている。ＦＬＲ層１３５ａ〜１３５ｄは、基板層１３２の表面にボロン（Ｂ）をイオン注入することによって形成されたｐ型の半導体層であり、不純物であるボロンの濃度は、１×１０１４ｃｍ−２以上である。ｐ層１３４、ＦＬＲ層１３５ａ〜１３５ｄおよびｎ層１３６は、セル領域１０１に近い側からこの順に配置されており、それぞれセル領域１０１の周囲に沿った方向に伸びてセル領域を囲む一連の略四角形の層として形成されている。ｐ層１３４は、セル領域１０１のボディ層１３３と接している。図１に示すように、ＦＬＲ層１３５ａ〜１３５ｄは、半導体基板１００を平面視したときに、セル領域１０１の周囲を取り囲んでおり、半導体基板１００の直線部において直線状であり、角部において円弧状である、一連の略四角形状を有している。図１では図示を省略しているが、ｐ層１３４とｎ層１３６もＦＬＲ層１３５ａ〜１３５ｄと同様に、セル領域１０１の周囲を取り囲んでおり、半導体基板１００の直線部において直線状であり、角部において円弧状である、略四角形状を有している。ＦＬＲ層１３５ａ〜１３５ｄの長手方向（図１に示す略四角形状のＦＬＲ層１３５ａ〜１３５ｄの周方向であり、図２に示すｘ軸方向）を第１方向とし、第１方向に直交する方向（図１に示す一連の略四角形状のＦＬＲ層１３５ａ〜１３５ｄの法線ベクトルの方向であり、図２に示すｙ軸の正方向または負方向）を第２方向とするとき、ｐ層１３４、ＦＬＲ層１３５ａ〜１３５ｄおよびｎ層１３６は、第２方向に間隔を空けて配置されている。
フィールドプレート部１１は、シリコン酸化物を材料とする絶縁膜１４２と、ポリシリコンを材料とする複数の第１導電膜１４０ａ〜１４０ｄと、アルミニウムを材料とする、第２導電膜１２０ａ，１２０ｂおよび第３導電膜１２０ｃ，１２０ｄとを備えている。絶縁膜１４２は、非セル領域１０２の表面に形成されている。
第１導電膜１４０ａ〜１４０ｄは、絶縁膜１４２の内部に形成されている。第１導電膜１４０ａ〜１４０ｄは、第２方向に間隔を空けて配置されており、その間に存在する絶縁膜１４２によって互いに絶縁されている。第１導電膜１４０ａ〜１４０ｄは、それぞれ対応するＦＬＲ層１３５ａ〜１３５ｄに沿って配置されており、ＦＬＲ層１３５ａ〜１３５ｄと同様に、一連の略四角形状に形成されている。第１導電膜１４０ａ〜１４０ｄの厚さは、１μｍ以下である。なお、絶縁膜１４２は、ｐ層１３４の表面にも形成されており、その内部には、ポリシリコンを材料とする導電膜１４１ａおよび１４１ｂが形成されている。導電膜１４１ａおよび１４１ｂは、ｐ層１３４に沿って、その表面側に配置されており、一連の略四角形状に形成されている。導電膜１４１ａと、導電膜１４１ｂと、第１導電膜１４０ａは、第２方向に間隔を空けて配置されており、その間に存在する第１絶縁膜１４２によって互いに絶縁されている。ゲート配線１０３は、ｐ層１３４の表面側に位置しており、絶縁膜１４２の表面から導電膜１４１ａに達する位置まで絶縁膜１４２を貫通して伸びている。導電膜１０４は、ｐ層１３４の表面側に位置しており、ｐ層１３４の周方向に沿って断続的に配置されている。導電膜１０４の裏面側において、導電膜１４１ｂには孔部（図示していない）が設けられている。導電膜１０４は、絶縁膜１４２の表面から絶縁膜１４２を貫通するとともに導電膜１４１ｂの孔部を通過してｐ層１３４に達する位置まで伸びているコンタクト部（図示していない）を有しており、これによってｐ層１３４と電気的に接続している。さらに、導電膜１０４は、絶縁膜１４２の表面から絶縁膜１４２を貫通して導電膜１４１ｂに達するコンタクト部（図示していない）を有しており、これによって、導電膜１４１ｂと電気的に接続している。なお、導電膜１０４は、図１に示すように断続的に形成してもよいし、一連の略四角形状に形成してもよい。また、フィールドプレート部１１よりも半導体基板１００の周辺側（図２に示すｙ軸の正方向）には、ｎ層１３６に電気的に接続する電極１１４が形成されている。なお、絶縁膜１４２、第１導電膜１４０ａ〜１４０ｄ、ｎ層１３６および電極１１４は、図１においては、図示を省略している。
図３〜６に示すように、ＦＬＲ層１３５ａに沿って形成された第１導電膜１４０ａには、孔部１４３ａが形成されており、孔部１４３ａの表面側に第２導電膜１２０ａが形成されている。平面視すると、第２導電膜１２０ａの面積は孔部１４３ａよりも大きい。第２導電膜１２０ａの第２方向（図３に示すｙ軸方向）の幅は、第１導電膜１４０ａの第２方向の幅よりも小さい方が好ましいが、大きくてもよい。
第２導電膜１２０ａは、表面部１２１ａと、第１コンタクト部１２３ａと、第２コンタクト部１２２ａとを含んでいる。表面部１２１ａは、絶縁膜１４２の表面に形成されている。第１コンタクト部１２３ａは、表面部１２１ａから伸びるとともに導電膜１４０ａに達する位置まで絶縁膜１４２を貫通して、導電膜１４０ａに電気的に接続している。第２コンタクト部１２２ａは、表面部１２１ａから伸びるとともに絶縁膜１４２を貫通してＦＬＲ層１３５ａに電気的に接続している。図４，５に示すように、第２コンタクト部１２２ａと第１導電膜１４０ａは、絶縁膜１４２によって隔離されており、第１コンタクト部１２３ａと第２コンタクト部１２２ａは、絶縁膜１４２によって隔離されている。表面部１２１ａと、第１コンタクト部１２３ａと、第２コンタクト部１２２ａは、同一材料によって一体に形成されており、第１コンタクト部１２３ａと第２コンタクト部１２２ａは、表面部１２１ａを介して電気的に接続されている。なお、図示していないが、第１導電膜１４０ｂと、第２導電膜１２０ｂと、ＦＬＲ層１３５ｂも、第１導電膜１４０ａと、第２導電膜１２０ａと、ＦＬＲ層１３５ａと同様に互いに接続している。
第２導電膜１２０ａの第２方向（この場合、図２等に示すｙ軸の正方向）に隣接する位置には、第２導電膜１２０ｂが形成されていない。言い換えると、第２導電膜１２０ｂの第２方向（この場合、図２等に示すｙ軸の負方向）に隣接する位置には、第２導電膜１２０ａが形成されていない。従って、第２導電膜１２０ａの第１コンタクト部１２３ａ、第２コンタクト部１２２ａの第２方向に隣接する位置には、第２導電膜１２０ｂの第１コンタクト部１２３ｂ、第２コンタクト部１２２ｂが設けられていない。また、第２導電膜１２０ｂの第１コンタクト部１２３ｂ、第２コンタクト部１２２ｂの第２方向に隣接する位置には、第２導電膜１２０ａの第１コンタクト部１２３ａ、第２コンタクト部１２２ａが設けられていない。なお、導電膜１０４およびそのコンタクト部と、第２導電膜１２０ａおよびそのコンタクト部（第１コンタクト部１２３ａおよび第２コンタクト部１２２ａ）も、第２導電膜１２０ａ，１２０ｂおよびそのコンタクト部と同様の位置関係を有している。すなわち、導電膜１０４の第２方向に隣接する位置には、第２導電膜１２０ａが形成されていない。また、導電膜１０４のコンタクト部の第２方向に隣接する位置には、第１コンタクト部１２３ａ、第２コンタクト部１２２ａが設けられていない。
図１，２に示すように、第３導電膜１２０ｃ，１２０ｄは、半導体基板１００を平面視したときに、それぞれＦＬＲ層１３５ｃ，１３５ｄに沿って配置されており、ＦＬＲ層１３５ａ〜１３５ｄと同様に、一連の略四角形状に形成されている。第２導電膜１２０ａ，１２０ｂおよび第３導電膜１２０ｃ，１２０ｄは、それぞれｙ方向に間隔を空けて配置されている。第１導電膜１４０ｃ，１４０ｄには、第１導電膜１４０ａ，１４０ｂと同様の孔部が設けられている。第３導電膜１２０ｃ，１２０ｄは、表面部１２１ｃ，１２１ｄと、それぞれＦＬＲ層１３５ｃ，１３５ｄに達する位置まで絶縁膜１４２を貫通するとともに第１導電膜１４０ｃの孔部、第１導電膜１４０ｄの孔部を通過して伸びる第３コンタクト部１２２ｃ，１２２ｄとを有している。第３導電膜１２０ｃ，１２０ｄは、第３コンタクト部１２２ｃ，１２２ｄを介して、それぞれＦＬＲ層１３５ｃ，１３５ｄと電気的に接続している。また、第３導電膜１２０ｃ，１２０ｄは、それぞれ表面部１２１ｃ，１２１ｄから伸びるとともに第１導電膜１４０ｃ，１４０ｄに達する位置まで絶縁膜１４２を貫通する第４コンタクト部（図示していない）を有しており、第４コンタクト部において、それぞれ第１導電膜１４０ｃ，１４０ｄと電気的に接続している。
第１導電膜１４０ａ〜１４０ｄおよび導電膜１４１ａ，１４１ｂは、セル領域１０１に形成されているＩＧＢＴの絶縁ゲートのゲート電極（図示しない）と同じポリシリコンを材料としており、１×１０１３ｃｍ−２以上の不純物イオンを含んでいる。第１導電膜１４０ａ〜１４０ｄは、半導体装置１０の製造工程において、ＩＧＢＴのゲート電極を形成する工程で同時に形成される。第２導電膜１２０ａ，１２０ｂ、第３導電膜１２０ｃ，１２０ｄおよび電極１１４は、表面電極１１０と同じアルミニウムを材料としており、半導体装置１０の製造工程において、表面電極１１０を形成する工程で同時に形成される。
上記のとおり、半導体装置１０では、第２導電膜１２０ａ，１２０ｂは、それぞれ対応するＦＬＲ層１３５ａ，１３５ｂに沿ってその表面の一部に断続的に配置されている。さらに、第２導電膜１２０ａの第１コンタクト部１２３ａ、第２コンタクト部１２２ａの第２方向に隣接する位置には、第２導電膜１２０ｂの第１コンタクト部１２３ｂ、第２コンタクト部１２２ｂが設けられていない。また、第２導電膜１２０ｂの第１コンタクト部１２３ｂ、第２コンタクト部１２２ｂの第２方向に隣接する位置には、第２導電膜１２０ａの第１コンタクト部１２３ａ、第２コンタクト部１２２ａが設けられていない。第２方向に隣接する第２導電膜１２０ａ，１２０ｂの第１コンタクト部１２３ａ，１２３ｂと第２コンタクト部１２２ａ，１２２ｂが第２方向に重ならないため、ＦＬＲ層１３５ａ，１３５ｂの間隔を狭くしても、第２導電膜１２０ａ，１２０ｂの第２方向の幅を確保することができる。第２導電膜１２０ａ，１２０ｂとして、微細化が比較的困難な厚い金属膜等を用いた場合にも、ＦＬＲ層１３５ａ，１３５ｂの間隔を狭くして半導体装置１０を高耐圧化することができる。すなわち、表面電極１１０に含まれる材料を用いて第２導電膜１２０ａ，１２０ｂを形成することと、ＦＬＲ層１３５ａ，１３５ｂの間隔を狭くすることを両立できるため、簡便な製造工程で、高耐圧の半導体装置を製造することができる。なお、実施例１では、導電膜１０４およびそのコンタクト部と、第２導電膜１２０ａおよびそのコンタクト部も、第２導電膜１２０ａ，１２０ｂと同様の位置関係を有している。このため、同様に、ｐ層１３４とＦＬＲ層１３５ａとの間隔を狭くしても、導電膜１０４、第２導電膜１２０ａの第２方向の幅を確保することができ、上記と同様の作用効果を得ることができる。
（変形例）
第１導電膜、第２導電膜等の形態は、実施例１で説明した形態に限定されない。例えば、図７に示すような、表面部２２１ａ、第１コンタクト部２２３ａおよび第２コンタクト部２２２ａを有する第２導電膜２２０ａであってもよい。第２導電膜２２０ａでは、第１コンタクト部２２３ａと第２コンタクト部２２２ａとの間には、絶縁膜２４２が存在しておらず、第１コンタクト部２２３ａと第２コンタクト部２２２ａが互いに接している。また、図８，９に示すように、第１導電膜３４０ａは、第２導電膜１２０ａの下方において、矩形状の切欠き部分３４３ａを有しており、切欠き部分３４３ａに第２導電膜１２０ａの第２コンタクト部１２２ａが位置していてもよい。
また、図１０に示すような、表面部４２１、第１コンタクト部４２３および第２コンタクト部４２２を有する第２導電膜４２０であってもよい。第２導電膜４２０では、第１コンタクト部４２３と第２コンタクト部４２２が第２方向に配置されており、第１コンタクト部４２３と第２コンタクト部４２２は、絶縁膜１４２によって隔離されている。さらに、図１１に示すような、表面部５２１、第１コンタクト部５２３および第２コンタクト部５２２を有する第２導電膜５２０であってもよい。第２導電膜５２０では、第１コンタクト部５２３と第２コンタクト部５２２が第２方向に配置されるとともに、第２方向に互いに接している。また、複数の第２導電膜において、表面部、第１コンタクト部および第２コンタクト部の形態がそれぞれ相違していてもよい。
また、第２方向に隣接する複数の第２導電膜の第１コンタクト部と第２コンタクト部が第２方向に重ならないようにすれば、図１２，１３に示すように、１つの第２導電膜の第２方向に隣接する位置に、他の第２導電膜が形成されていてもよい。例えば、図１２に示すような第２導電膜４２０ａ，４２０ｂであってもよい。第２導電膜４２０ａの表面部４２１ａのｘ方向の端部と、第２導電膜４２０ｂの表面部４２１ｂのｘ方向の端部は、第２方向に重なっている。すなわち、第２導電膜４２０ａの第２方向に隣接する位置に第２導電膜４２０ｂの一部が位置している。表面部４２１ａ，４２１ｂの第１方向の端部は、半円形状になっており、端部側ほど第２方向の幅が狭くなっている。第１コンタクト部４２３ａと第２コンタクト部４２２ａ、第１コンタクト部４２３ｂと第２コンタクト部４２２ｂは、図１０と同様に、それぞれ互いに第２方向に配置されており、第２導電膜４２０ａと第２導電膜４２０ｂの重なっていない領域にそれぞれ形成されている。従って、第１コンタクト部４２３ａの第２方向に隣接する位置には第１コンタクト部４２３ｂは形成されておらず、第２コンタクト部４２２ａの第２方向に隣接する位置には第２コンタクト部４２２ｂは形成されていない。
同様に、図１３に示すような第２導電膜４２０ｆ，４２０ｇであってもよい。第２導電膜４２０ｆの表面部４２１ｆのｘ方向の端部と第２導電膜４２０ｇの表面部４２１ｇのｘ方向の端部が第２方向に重なっており、第２導電膜４２０ｆの第２方向に隣接する位置に第２導電膜４２０ｇの一部が位置している。表面部４２１ｆ，４２１ｇの第１方向の端部は、中央部よりも第２方向の幅が狭くなっている。第１コンタクト部４２３ｆと第２コンタクト部４２２ｆ、第１コンタクト部４２３ｇと第２コンタクト部４２２ｇは、図１０と同様に、それぞれ互いに第２方向に配置されており、第２導電膜４２０ｆと第２導電膜４２０ｇの重なっていない領域にそれぞれ形成されている。従って、第１コンタクト部４２３ｆの第２方向に隣接する位置には第１コンタクト部４２３ｇは形成されておらず、第２コンタクト部４２２ｆの第２方向に隣接する位置には第２コンタクト部４２２ｇは形成されていない。
また、第２導電膜の配置は、図１等に示すものに限定されない。例えば、図１４，１５に示すように、第３導電膜を有しておらず、第２導電膜６２０ａ〜６２０ｄを有するフローティング部１１ａ備えている半導体装置１０ａであってもよく、または、第２導電膜６２１ａ〜６２１ｄを有するフローティング部１１ｂを備えている半導体装置１０ｂであってもよい。また、第２導電膜６２０ｂ，６２０ｄ，６２１ｂ，６２１ｄのように、少なくともその一部が半導体基板１００を平面視したときの角部に配置されていてもよい。同様に、図１に示す導電膜１０４についても、これに替えて、少なくともその一部が半導体基板１００を平面視したときの角部に配置されている導電膜１０４ａ，１０４ｂを用いてもよい。また、第２導電膜の第２方向の長さは特に限定されず、例えば、図１５に示すように、ＦＬＲ層の周の１／４程度以上の長さの第２導電膜６２１ａ〜６２１ｄであってもよい。なお、図１に示す導電膜１０４についても、これに替えて、ｐ層１３４の周の１／４程度以上の長さの導電膜１０４ｂを用いてもよい。このような構成にすると、第２導電膜の第１方向の端部の数が減るため、可動イオンが第２導電膜を避けて直線的に第２方向に移動する確率を減らすことができる。なお、第２導電膜の第１方向の長さは、表面電極の周辺側の端部（図２に示す端部１１０ａ）とフローティング層よりも半導体基板の周辺側に設けられたｎ層の表面の電極（図２に示す端部１１４ａ）との距離Ｄ１以上であることが好ましく、表面電極の周辺側の端部からフローティング層が形成されている側に位置する最も近い半導体基板の端部までの距離Ｄ２以上であることがより好ましい。第２導電膜の第１方向の長さが長いほど、可動イオンが隣接する第２導電膜に到達するために多くの距離を移動することとなる。第２導電膜の第１方向の長さが距離Ｄ１以上であれば、可動イオンが１つの第２導電膜から移動して、その隣接する第２導電膜に到達する確率を５０％以下にすることができる。半導体装置１０ａ，１０ｂに示すように、第２導電膜の第１方向の端部が半導体基板１０の角部に位置しないように、第２導電膜を配置することが好ましい。
また、図１６に示すように、ＦＬＲ層の周の１／４程度以上の長さの第２導電膜６２２ａ，６２２ｂと、第３導電膜６２２ｃ，６２２ｄとを有するフローティング部１１ｃを備えた半導体装置１０ｃであってもよい。第３導電膜６２２ｃ，６２２ｄは、それぞれ、図１に示す第３導電膜１２０ｃ，１２０ｄと同様であり、第２導電膜６２２ａ，６２２ｂおよび導電膜１０４ｃは、それぞれ、図１５に示す第２導電膜６２１ａ，６２１ｂおよび導電膜１０４ｂと同様であるため、説明を省略する。また、図１７に示すように、半導体基板１００の最も周辺側のＦＬＲ層の上部にのみ第３導電膜６２３ｄが形成されており、中央側には第２導電膜６２３ａ〜６２３ｃが形成されているフローティング部１１ｄを備えている半導体装置１０ｄであってもよい。また、第２導電膜６２３ａ〜６２３ｃのように、第２導電膜の間隔が一定でなくてもよく、第２方向に隣接する複数のＦＬＲ層１３５ａ〜１３５ｄの表面側に、第２導電膜６２３ａ〜６２３ｃのいずれも形成されていない領域があってもよい。同様に、図１に示す導電膜１０４についても、これに替えて、一定ではない間隔で配置された導電膜１０４ｄを用いてもよい。また、半導体装置１０，１０ｃ，１０ｄのように、第３導電膜を設ける場合には、第２導電膜よりも半導体基板１０の周辺側に設けることが好ましい。
さらに、表面電極およびゲート配線の形態は、実施例１で説明した形態に限定されない。例えば、図１８に示すように、半導体基板１００の表面において一部接続された１つの表面電極６１０と、この周囲を取り囲むゲート配線６０３とを備えた半導体装置１０ｅであってもよい。さらに、図１９に示す半導体装置１０ｆのように、図１に示す導電膜１０４に替えて、導電膜１０４ｆを備えており、表面電極７１０が導電膜１０４ｆに接するまで伸びており、表面電極７１０と導電膜１０４ｆが電気的に接続されていてもよい。なお、導電膜１０４ｆは、配線によって表面電極７１０と接続し易いように、表面電極７１０との接続部の近傍において導電膜１０４の配置を一部変更したものである。また、第２導電膜７２０ａ，７２０ｂは、導電膜１０４ｆの配置に応じて、表面電極７１０と導電膜１０４ｆとの接続部の近傍において、第２導電膜１２０ａ，１２０ｂの配置を一部変更したものである。ゲート配線７０３は、表面電極７１０の周囲を取り囲むように形成されている。なお、図７〜図１９の説明においては、実施例１に示す半導体装置１０と同様の形態については説明を省略している。また、図示していないが、導電膜１０４ａ等および第２導電膜６２０ａ等の位置の変更に合わせて、これらのコンタクト部の位置、および、その裏面側の第１導電膜等の孔部の位置も変更されている。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (3)

  1. 半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、
    非セル領域の表面に形成されたフィールドプレート部とを備えた半導体装置であって、
    非セル領域は、
    第１導電型の基板層と、
    基板層の表面に形成されており、セル領域の周囲に沿った第１方向に伸びてセル領域を囲むとともに、第１方向に直交する第２方向に間隔を空けて配置されている複数の第２導電型のＦＬＲ層とを備えており、
    フィールドプレート部は、
    半導体基板の表面に形成された絶縁膜と、
    絶縁膜の内部にＦＬＲ層毎に形成されており、半導体基板を平面視したときに、対応するＦＬＲ層に沿って配置されている複数の第１導電膜と、
    隣接する少なくとも２つのＦＬＲ層のそれぞれに対応して形成されており、半導体基板を平面視したときに、対応するＦＬＲ層に沿ってその一部に断続的に配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通して第１導電膜に電気的に接続する第１コンタクト部と、表面部から伸びるとともに絶縁膜を貫通してＦＬＲ層に電気的に接続している第２コンタクト部とを含む複数の第２導電膜とを備えており、
    １つの第２導電膜の第１コンタクト部の第２方向に隣接し、ＦＬＲ層に対応する位置には、他の第２導電膜の第１コンタクト部が設けられておらず、
    １つの第２導電膜の第２コンタクト部の第２方向に隣接し、ＦＬＲ層に対応する位置には、他の第２導電膜の第２コンタクト部が設けられていない、半導体装置。
  2. フィールドプレート部は、半導体基板を平面視したときに、対応する第２導電膜が形成されていないＦＬＲ層に沿って配置されており、絶縁膜の表面に形成されている表面部と、表面部から伸びるとともに絶縁膜を貫通してＦＬＲ層に電気的に接続している第３コンタクト部とを含む第３導電膜をさらに備えており、
    第３導電膜は、複数の第２導電膜よりも半導体基板の周辺側に設けられている、請求項１に記載の半導体装置。
  3. 第２導電膜の第１方向の端部は、半導体基板を平面視したときの角部を除く部分に設けられている、請求項１または２に記載の半導体装置。
JP2013548644A 2012-03-22 2012-03-22 半導体装置 Active JP5686203B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/057328 WO2013140572A1 (ja) 2012-03-22 2012-03-22 半導体装置

Publications (2)

Publication Number Publication Date
JP5686203B2 true JP5686203B2 (ja) 2015-03-18
JPWO2013140572A1 JPWO2013140572A1 (ja) 2015-08-03

Family

ID=49222066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013548644A Active JP5686203B2 (ja) 2012-03-22 2012-03-22 半導体装置

Country Status (6)

Country Link
US (1) US9178014B2 (ja)
JP (1) JP5686203B2 (ja)
KR (1) KR101561797B1 (ja)
CN (1) CN104170090B (ja)
DE (1) DE112012006068B8 (ja)
WO (1) WO2013140572A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013006681B4 (de) * 2013-02-15 2022-01-20 Denso Corporation Halbleitervorrichtung
CN104377234A (zh) * 2014-11-05 2015-02-25 中国东方电气集团有限公司 采用金属截止场板的半导体器件终端单元结构及制造方法
WO2016121968A1 (ja) * 2015-01-29 2016-08-04 富士電機株式会社 半導体装置
JP6287958B2 (ja) 2015-05-27 2018-03-07 トヨタ自動車株式会社 半導体装置
JP6217708B2 (ja) 2015-07-30 2017-10-25 トヨタ自動車株式会社 半導体装置とその製造方法
JP6565815B2 (ja) * 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6804379B2 (ja) 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP6904279B2 (ja) * 2018-02-27 2021-07-14 三菱電機株式会社 半導体装置およびその製造方法並びに電力変換装置
CN108511516A (zh) * 2018-06-04 2018-09-07 中山汉臣电子科技有限公司 一种具有新型终端结构的功率半导体器件
JP7492415B2 (ja) * 2020-09-18 2024-05-29 株式会社東芝 半導体装置
CN113257888A (zh) 2021-03-31 2021-08-13 华为技术有限公司 一种功率半导体器件、封装结构及电子设备
JP2023087192A (ja) * 2021-12-13 2023-06-23 株式会社 日立パワーデバイス 半導体装置および電力変換装置
WO2023154046A1 (en) * 2022-02-10 2023-08-17 Vishay Siliconix Llc Adaptive edge termination by design for efficient and rugged high voltage silicon carbide power device
WO2023166827A1 (ja) * 2022-03-04 2023-09-07 ローム株式会社 半導体装置および半導体モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193043A (ja) * 2007-01-11 2008-08-21 Fuji Electric Device Technology Co Ltd 電力用半導体素子
JP2010219224A (ja) * 2009-03-16 2010-09-30 Toshiba Corp 電力用半導体装置
JP2010267655A (ja) * 2009-05-12 2010-11-25 Mitsubishi Electric Corp 半導体装置
JP2011129622A (ja) * 2009-12-16 2011-06-30 Mitsubishi Electric Corp 高耐圧半導体装置
JP2011171552A (ja) * 2010-02-19 2011-09-01 Fuji Electric Co Ltd 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5162804B2 (ja) 2001-09-12 2013-03-13 富士電機株式会社 半導体装置
JP2003347547A (ja) * 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
CN101345254A (zh) 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
JP2009117715A (ja) * 2007-11-08 2009-05-28 Toshiba Corp 半導体装置及びその製造方法
JP2011082315A (ja) 2009-10-07 2011-04-21 Shindengen Electric Mfg Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193043A (ja) * 2007-01-11 2008-08-21 Fuji Electric Device Technology Co Ltd 電力用半導体素子
JP2010219224A (ja) * 2009-03-16 2010-09-30 Toshiba Corp 電力用半導体装置
JP2010267655A (ja) * 2009-05-12 2010-11-25 Mitsubishi Electric Corp 半導体装置
JP2011129622A (ja) * 2009-12-16 2011-06-30 Mitsubishi Electric Corp 高耐圧半導体装置
JP2011171552A (ja) * 2010-02-19 2011-09-01 Fuji Electric Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN104170090B (zh) 2017-02-22
DE112012006068B4 (de) 2020-01-16
JPWO2013140572A1 (ja) 2015-08-03
KR20140124853A (ko) 2014-10-27
WO2013140572A1 (ja) 2013-09-26
US9178014B2 (en) 2015-11-03
DE112012006068T5 (de) 2014-12-04
CN104170090A (zh) 2014-11-26
DE112012006068B8 (de) 2020-03-19
KR101561797B1 (ko) 2015-10-19
US20150054118A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
JP5686203B2 (ja) 半導体装置
JP5720788B2 (ja) 超接合半導体装置
JP5637154B2 (ja) 半導体装置
JP5664142B2 (ja) 半導体装置
EP2219224B1 (en) Igbt semiconductor device
JP5967065B2 (ja) 半導体装置
US8785972B2 (en) Semiconductor electrostatic protection circuit device
JP2013149761A (ja) 半導体装置
JP4253558B2 (ja) 半導体装置
EP2184781A1 (en) Reverse-conducting semiconductor device
JP2013152996A (ja) 半導体装置
JP5896554B2 (ja) 半導体装置
JP2008227238A (ja) 半導体装置
JP6536377B2 (ja) 半導体装置
JP5680299B2 (ja) 半導体装置
JP4686580B2 (ja) 電力用半導体装置
JP6980626B2 (ja) 半導体装置
JP5375270B2 (ja) 半導体装置
JP6179468B2 (ja) 半導体装置
JP7378308B2 (ja) 半導体装置
JP2013172087A (ja) 半導体装置
JP7365786B2 (ja) 半導体装置
WO2023203894A1 (ja) 半導体装置
JP5741475B2 (ja) 半導体装置
JP2024071021A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150106

R151 Written notification of patent or utility model registration

Ref document number: 5686203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250