JP6179468B2 - 半導体装置 - Google Patents

Description

本明細書が開示する技術は、半導体装置に関する。

特許文献１には、アクティブ領域にダイオードが形成された半導体装置が開示されている。この半導体装置では、ダイオードのアノード領域が、アノード電極のコンタクト部よりも外周側まで伸びるＬ部を有している。

特開平０９−２３２５９７号公報

上述したＬ部のように、電極のコンタクト部よりも外周側まで伸びるｐ型領域は、ダイオードの他に、ＩＧＢＴやＭＯＳＦＥＴ等でも用いることができる。このように外周側に伸びるｐ型領域を有する半導体装置では、外周側に伸びるｐ型領域のコーナー部近傍で電界が集中し易く、コーナー部においてスイッチング耐量が低いという問題があった。

本発明の半導体装置は、半導体基板と、前記半導体基板の表面にコンタクトしている第１電極と、前記第１電極のコンタクト部と前記半導体基板の端面の間の外周領域で前記表面にコンタクトしている第２電極と、前記第１電極の前記コンタクト部と重なるセル領域から前記外周領域に跨る範囲で前記半導体基板の裏面にコンタクトしている第３電極を有する。前記半導体基板は、前記セル領域から前記外周領域に跨って延びており、第１電極及び第２電極に接続されているｐ型領域と、前記ｐ型領域の下側の領域から前記ｐ型領域と前記半導体基板の前記端面の間の領域に跨って延びており、前記ｐ型領域に接しているｎ型領域を有する。前記外周領域内の前記ｐ型領域が、前記表面を平面視したときに外周端が直線状に伸びる直線部と、前記表面を平面視したときに外周端が曲線状に伸びるコーナー部を有する。前記ｐ型領域が前記外周領域内の前記表面に露出する面積に対する前記第２電極のコンタクト部の面積の比率が、前記コーナー部で前記直線部よりも大きい。

なお、ｎ型領域は、直接第３電極に接していてもよいし、ｎ型領域と第３電極の間にｐ型領域が介在していてもよい。また、前記第１電極と前記第２電極は、互いに繋がっていてもよいし、互いから分離されていてもよい。また、前記「第１電極のコンタクト部と重なるセル領域」は、前記表面側から前記半導体基板を平面視したときに前記第１電極のコンタクト部と重なる領域である。また、前記「外周端」は、前記端面側の端を意味する。

この構成では、外周領域内のｐ型領域で高電界が発生したときに、高電界により生じる電流がｐ型領域から第２電極に向かって流れる。コーナー部では直線部よりもより高い電界が生じるため、コーナー部で流れる電流は直線部よりも高くなる。しかしながら、この半導体装置では、コーナー部における第２電極のコンタクト部の面積の比率が大きいため、コーナー部における電流密度を低減することができる。これによって、コーナー部のスイッチング耐量が改善される。

実施例１の半導体装置１０の平面図。 図１のＩＩ−ＩＩ線における半導体装置１０の縦断面図。 周辺ｐ型領域８２の拡大図。 実施例２の半導体装置の図２に対応する縦断面図。 変形例の半導体装置の図２に対応する縦断面図。 変形例の半導体装置の図２に対応する縦断面図。

最初に、実施例１の半導体装置の特徴について列記する。なお、以下の特徴は、何れも、独立して有用なものである。
（特徴１）セル領域が、外周領域内のｐ型領域に囲まれている。第２電極のコンタクト部がセル領域を囲むように伸びている。第２電極のコンタクト部の幅が、コーナー部で直線部よりも広い。
（特徴２）セル領域内に、ｐ型領域にチャネルが形成されるＩＧＢＴまたはＭＯＳＦＥＴが形成されている。
（特徴３）セル領域内に、ｐ型領域がアノードとなるダイオードが形成されている。

図１に示すように、実施例１の半導体装置１０は、半導体基板１２を有している。半導体基板１２の上面１２ａには、２つのエミッタ電極１４と、ゲートパッド１６と、外周電極１８が形成されている。なお、半導体基板１２の上面１２ａには、これら以外の電極や絶縁膜も形成されているが、図の見易さのために図示を省略している。２つのエミッタ電極１４は、半導体基板１２の中央部に並んで形成されている。以下では、図１のように半導体基板１２の上面１２ａを平面視したときにエミッタ電極１４のコンタクト部（エミッタ電極１４と半導体基板１２との接触部）と重なる領域をセル領域４０と呼ぶ。すなわち、セル領域４０は、半導体基板１２の略中央部である。また、半導体基板１２の上面１２ａを平面視したときに、エミッタ電極１４のコンタクト部と半導体基板１２の端面１２ｂの間に位置する領域を、外周領域８０と呼ぶ。ゲートパッド１６は、２つのエミッタ電極１４の隣に形成されている。外周電極１８は、外周領域８０内の上面１２ａに形成されている。外周電極１８は、２つのエミッタ電極１４（すなわち、セル領域４０）の周囲を一巡するように伸びている。

図２に示すように、セル領域４０内の半導体基板１２内には、エミッタ領域４４、ボディ領域４６、ドリフト領域４８、コレクタ領域５０、及び、ゲート電極５４が形成されている。

セル領域４０内の半導体基板１２の上面１２ａには、複数のトレンチが形成されている。各トレンチの内面は、ゲート絶縁膜５６に覆われている。各トレンチの内部に、ゲート電極５４が配置されている。各ゲート電極５４は、ゲート絶縁膜５６によって半導体基板１２から絶縁されている。各ゲート電極５４の上面１２ａは絶縁膜５８により覆われている。各ゲート電極５４は、絶縁膜５８によってエミッタ電極１４から絶縁されている。

半導体基板１２の上面１２ａに露出する範囲に、複数のエミッタ領域４４が、島状に形成されている。各エミッタ領域４４は、ゲート絶縁膜５６に接する範囲に形成されている。各エミッタ領域４４は、ｎ型であり、不純物濃度が高い。各エミッタ領域４４は、エミッタ電極１４に対してオーミック接続されている。

ボディ領域４６は、ｐ型である。ボディ領域４６は、２つのエミッタ領域４４の間と、エミッタ領域４４の下側に形成されている。ボディ領域４６は、２つのエミッタ領域４４の間で半導体基板１２の上面１２ａに露出している。ボディ領域４６は、半導体基板１２の上面１２ａの位置において高いｐ型不純物濃度を有している。ボディ領域４６は、エミッタ電極１４にオーミック接続されている。ボディ領域４６は、ゲート電極５４の下端より浅い範囲に形成されている。エミッタ領域４４の下側のボディ領域４６は、低いｐ型不純物濃度を有している。ボディ領域４６は、エミッタ領域４４の下側でゲート絶縁膜５６に接している。

ボディ領域４６の下側には、ドリフト領域４８が形成されている。ドリフト領域４８は、ｎ型である。ドリフト領域４８のｎ型不純物濃度は低い。ドリフト領域４８は、ボディ領域４６によってエミッタ領域４４から分離されている。ドリフト領域４８は、セル領域４０から外周領域８０に跨って形成されている。ドリフト領域４８は、半導体基板１２の端面１２ｂまで伸びている。

ドリフト領域４８の下側には、コレクタ領域５０が形成されている。コレクタ領域５０は、ｐ型である。コレクタ領域５０のｐ型不純物濃度は高い。コレクタ領域５０は、ドリフト領域４８によってボディ領域４６から分離されている。コレクタ領域５０は、セル領域４０から外周領域８０に跨って形成されている。コレクタ領域５０は、半導体基板１２の端面１２ｂまで伸びている。コレクタ領域５０は、半導体基板１２の下面１２ｃに露出している。

半導体基板１２の下面１２ｃの全域に、コレクタ電極２０が形成されている。コレクタ電極２０は、コレクタ領域５０に対してオーミック接続されている。

セル領域４０内には、上述した構成によってＩＧＢＴが形成されている。

外周領域８０内の半導体基板１２内には、周辺ｐ型領域８２、３つのガードリング８４、外周端ｎ型領域８８が形成されている。

周辺ｐ型領域８２は、ｐ型であり、ボディ領域４６に接している。すなわち、周辺ｐ型領域８２は、ボディ領域４６から連続するｐ型領域である。ボディ領域４６と周辺ｐ型領域８２を１つのｐ型領域と見なすこともできる。周辺ｐ型領域８２は、ボディ領域４６よりも低いｐ型不純物濃度を有している。周辺ｐ型領域８２は、外周領域８０内の半導体基板１２の上面１２ａに露出している。周辺ｐ型領域８２の下側及び側方には、ドリフト領域４８が形成されている。外周領域８０内の上面１２ａは絶縁膜８１に覆われている。但し、周辺ｐ型領域８２の上部の絶縁膜８１には部分的に開口１８ａが形成されており、その開口１８ａ内に外周電極１８が形成されている。外周電極１８は、開口１８ａ内で周辺ｐ型領域８２と接続されている。すなわち、開口１８ａは、外周電極１８と周辺ｐ型領域８２とが接触するコンタクト部である。外周電極１８のコンタクト部１８ａは、図１に示す外周電極１８と同様に、セル領域４０の周囲を一巡するように伸びている。

図３は、半導体基板１２の上面１２ａ側から見たときの周辺ｐ型領域８２とコンタクト部１８ａの配置を示している。なお、図３は、図１に示すエミッタ電極１４の角部１４ａ近傍を拡大して示している。図３に示すように、エミッタ電極１４の角部１４ａから離れた位置では、エミッタ電極１４の外周端１４ｂは直線状に伸びている。直線状のエミッタ電極１４の外周端１４ｂに隣接する位置では、周辺ｐ型領域８２の外周端８２ａは、エミッタ電極１４の外周端１４ｂと平行に直線状に伸びている。以下では、周辺ｐ型領域８２のうちの直線状の外周端８２ａを有する部分を直線部８３ａと呼ぶ。他方、エミッタ電極１４の角部１４ａでは、エミッタ電極１４の外周端１４ｂが曲線状（例えば、円弧状）に伸びている。曲線状のエミッタ電極１４の外周端１４ｂに隣接する位置では、周辺ｐ型領域８２の外周端８２ａは、エミッタ電極１４の外周端１４ｂと平行に曲線状（例えば、円弧状）に伸びている。以下では、周辺ｐ型領域８２のうちの曲線状の外周端８２ａを有する部分をコーナー部８３ｂと呼ぶ。直線部８３ａでは、コンタクト部１８ａは直線部８３ａに沿って直線状に伸びている。直線部８３ａでは、コンタクト部１８ａは一定の幅Ｗ１を有している。コーナー部８３ｂでは、コンタクト部１８ａはコーナー部８３ｂに沿って曲線状（例えば、円弧状）に伸びている。コーナー部８３ｂでは、直線部８３ａから遠い位置ほどコンタクト部１８ａの幅が広くなっている。コーナー部８３ｂでは、コンタクト部１８ａは最も幅が広い部分で幅Ｗ２を有している。幅Ｗ２は、幅Ｗ１の約ルート２倍である。また、コンタクト部１８ａの外周端１８ｂから周辺ｐ型領域８２の外周端８２ａまでの距離は、コーナー部８３ｂ内及び直線部８３ａ内の何れでも、一定距離Ｗ３となっている。図３に示す構成は、４つのコーナー部の全てに形成されている。

図２に示すように、周辺ｐ型領域８２の上部の絶縁膜８１上には、ゲート配線８７が形成されている。ゲート配線８７は、エミッタ電極１４と外周電極１８の間に形成されている。ゲート配線８７は、各ゲート電極５４とゲートパッド１６とを接続している。

ガードリング８４は、ｐ型領域である。３つのガードリング８４が、周辺ｐ型領域８２の外周側において、間隔を開けて形成されている。各ガードリング８４は、半導体基板１２の上面１２ａに露出している。図示していないが、各ガードリング８４は、セル領域４０の周囲を一巡するように伸びている。最も周辺ｐ型領域８２側のガードリング８４は、ドリフト領域４８によって周辺ｐ型領域８２から分離されている。また、３つのガードリング８４は、ドリフト領域４８によって互いに分離されている。各ガードリング８４の上部の絶縁膜８１には、開口が形成されている。各ガードリング８４は、開口を介して、電極８６に接続されている。

外周端ｎ型領域８８は、ｎ型であり、ドリフト領域４８よりも高いｎ型不純物濃度を有している。外周端ｎ型領域８８は、半導体基板１２の上面１２ａ及び端面１２ｂに露出している。外周端ｎ型領域８８は、ドリフト領域４８によってガードリング８４から分離されている。外周端ｎ型領域８８の上部の絶縁膜８１には、開口が形成されている。外周端ｎ型領域８８は、開口を介して、電極９０に接続されている。

次に、半導体装置１０の動作について説明する。半導体装置１０の使用時においては、外周電極１８には、エミッタ電極１４と同じ電位が印加される。コレクタ電極２０には、エミッタ電極１４よりも高い電位が印加される。この状態で、ゲート電極５４に閾値以上の電位が印加されると、ゲート絶縁膜５６に接する範囲のボディ領域４６にチャネルが形成され、ＩＧＢＴがオンする。すなわち、エミッタ電極１４から、エミッタ領域４４、チャネル、ドリフト領域４８及びコレクタ領域５０を介して、コレクタ電極２０に電子が流れる。また、コレクタ電極２０からから、コレクタ領域５０、ドリフト領域４８及びボディ領域４６を介して、エミッタ電極１４にホールが流れる。したがって、コレクタ電極２０からエミッタ電極１４に電流が流れる。その後、ゲート電極５４の電位を閾値未満に低下させると、チャネルが消失し、電流がストップする。すなわち、ＩＧＢＴがオフする。すると、周辺ｐ型領域８２から外周領域８０内のドリフト領域４８内に空乏層が広がる。ガードリング８４は、空乏層が半導体基板１２の端面１２ｂ側に伸びることを促進する。このため、空乏層は、外周端ｎ型領域８８まで伸びる。

ＩＧＢＴをオフする際には、半導体装置１０が接続されている回路のインダクタンスの影響により、ＩＧＢＴに高い電圧が印加される。特に、外周領域８０内を空乏層が伸びる際には、外周領域８０内で高い電界が生じる。このように高い電界が生じると、外周領域８０内でインパクトイオンが発生する。発生したインパクトイオンは、外周電極１８に流れ込む。また、周辺ｐ型領域８２のコーナー部８３ｂ及びその周辺のドリフト領域４８（以下、コーナー部８３ｂ近傍という）で生じる電界は、周辺ｐ型領域８２の直線部８３ａ及びその周辺のドリフト領域４８（以下、直線部８３ａ近傍という）で生じる電界よりも高くなる。本実施例１の構成では、コーナー部８３ｂ近傍で生じる電界は、直線部８３ａ近傍で生じる電界のルート２倍程度となる。このため、コーナー部８３ｂ近傍では、直線部８３ａ近傍よりも多くのインパクトイオンが発生する。コーナー部８３ｂ近傍で生じるインパクトイオンの数は、直線部８３ａ近傍で生じるインパクトイオンの数のルート２倍程度となる。このように、コーナー部８３ｂ近傍では、直線部８３ａ近傍よりも多くのインパクトイオンが発生する。本実施例１の半導体装置１０では、コーナー部８３ｂでは、直線部８３ａよりも、コンタクト部１８ａの幅が広い。このため、コーナー部８３ｂ近傍においてより多くのインパクトイオンがコンタクト部１８ａ（すなわち、外周電極１８）に流入しても、コーナー部８３ｂのコンタクト部１８ａにおける電流密度がそれほど高くならない。特に、本実施例１では、コーナー部８３ｂに直線部８３ａのルート２倍程度のインパクトイオンが流れるのに対し、コーナー部８３ｂのコンタクト部１８ａの幅Ｗ２が直線部８３ａのコンタクト部１８ａの幅Ｗ１のルート２倍となっている。このため、電界が集中しやすいコーナー部８３ｂでも、電流密度を直線部８３ａと同程度に抑えることができる。このため、半導体装置１０では、コーナー部８３ｂのスイッチング耐量が高い。これによって、半導体装置１０全体のスイッチング耐量を向上させることができる。

なお、半導体装置１０において、コレクタ領域５０を高濃度のｎ型領域に置き換えることができる。この場合、セル領域４０に形成されている素子は、ＩＧＢＴではなく、ＭＯＳＦＥＴをとなる。セル領域４０にＭＯＳＦＥＴが形成されていても、上述したコンタクト部１８ａの構成によれば、コーナー部８３ｂのスイッチング耐量を向上させることができる。

図４に示す実施例２の半導体装置は、セル領域４０にダイオードが形成されている。すなわち、実施例２においては、セル領域４０に、アノード領域４７と、ドリフト領域４８と、カソード領域５１が形成されている。

アノード領域４７は、ｐ型である。アノード領域４７は、半導体基板１２の上面１２ａに露出している。アノード領域４７は、上面１２ａにおいてアノード電極１４にオーミック接続されている。

ドリフト領域４８は、実施例１のドリフト領域４８と同様に構成されている。

カソード領域５１は、ｎ型であり、ドリフト領域４８よりも高いｎ型不純物濃度を有している。カソード領域５１は、ドリフト領域４８の下側に形成されている。また、カソード領域５１は、外周領域８０内にも形成されている。カソード領域５１は、半導体基板１２の下面１２ｃに露出している。カソード領域５１は、下面１２ｃにおいてカソード電極２０とオーミック接続されている。

実施例２においては、上面１２ａの中央部の電極１４がアノード電極として機能し、下面１２ｃの電極２０がカソード電極として機能する。

また、実施例２の外周領域８０は、カソード領域５１を除いて、図２、３に示す実施例１の外周領域８０と同様に構成されている。

次に、実施例２の半導体装置の動作について説明する。実施例２の半導体装置１０の使用時においては、外周電極１８には、アノード電極１４と同じ電位が印加される。アノード電極１４とカソード電極２０の間に順電圧（アノード電極１４がカソード電極２０よりも高電位となる電圧）が印加されると、ダイオードがオンする。すなわち、アノード電極１４から、アノード領域４７、ドリフト領域４８及びカソード領域５１を介してカソード電極２０にホールが流れる。また、カソード電極２０から、カソード領域５１、ドリフト領域４８及びアノード領域４７を介してアノード電極１４に電子が流れる。したがって、アノード電極１４からカソード電極２０に電流が流れる。その後、アノード電極１４とカソード電極２０の間に逆電圧が印加されると、周辺ｐ型領域８２から外周領域８０内のドリフト領域４８に空乏層が広がる。ガードリング８４は、空乏層が半導体基板１２の端面１２ｂ側に伸びることを促進する。このため、空乏層は、外周端ｎ型領域８８まで伸びる。外周領域８０内に空乏層が伸びる際には、外周領域８０内で高い電界が生じる。このように高い電界が生じると、外周領域８０内でインパクトイオンが発生する。発生したインパクトイオンは、外周電極１８に流れ込む。実施例２の半導体装置でも、コーナー部８３ｂ近傍で生じる電界は、直線部８３ａ近傍で生じる電界よりも大きい。このため、コーナー部８３ｂ近傍で生じるインパクトイオンの数は、直線部８３ａ近傍で生じるインパクトイオンの数よりも多い。実施例２の半導体装置でも、コーナー部８３ｂでは、直線部８３ａよりも、コンタクト部１８ａの幅が広い。このため、逆回復動作時にコーナー部８３ｂにおける電流密度がそれほど高くならない。このため、実施例２の半導体装置１０でも、コーナー部８３ｂのスイッチング耐量が高い。

また、ダイオードが逆回復動作を行う際には、外周領域８０内のドリフト領域４８内に存在しているホールが、周辺ｐ型領域８２から外周電極１８に排出される。このとき、コーナー部８３ｂには、その周囲のドリフト領域４８からホールが流入するため、コーナー部８３ｂでは直線部８３ａよりもホールの流量が多くなる。しかしながら、コーナー部８３ｂでは直線部８３ａよりもコンタクト部１８ａの幅が広いため、逆回復動作時にコーナー部８３ｂにおける電流密度がそれほど高くならない。このように、実施例２の構成では、ドリフト領域４８からコーナー部８３ｂに流入するホールの集中によるコーナー部８３ｂでの電流密度の上昇も抑制することができる。

なお、上述した実施例１、２では、コンタクト部１８ａの幅がコーナー部８３ｂで広くなっていることによってコーナー部８３ｂでの電流集中を抑制した。しかしながら、周辺ｐ型領域８２が上面１２ａに露出する面積に対するコンタクト部１８ａの面積の割合が、コーナー部８３ｂで直線部８３ａより大きくなっていれば、コンタクト部１８ａはどのように配置されていてもよい。このように面積の割合が設定されていれば、コーナー部８３ｂにおける電流の集中を抑制することができる。すなわち、コーナー部８３ｂの上面１２ａにおける面積をＳ１、コーナー部８３ｂのコンタクト部１８ａの面積をＳ２、直線部８３ａの上面１２ａにおける面積をＳ３、直線部８３ａのコンタクト部１８ａの面積をＳ４としたときに、Ｓ２／Ｓ１＞Ｓ４／Ｓ３が満たされていればよい。

また、上述した実施例１、２では、外周領域８０にガードリング８４が形成されていたが、ガードリング８４に代えて、図５に示すように周辺ｐ型領域８２が外周側に延長されていてもよい。このように延長された周辺ｐ型領域８２は、リサーフ層として機能する。

また、上述した実施例１では、エミッタ電極１４が外周電極１８から分離されていた。しかしながら、これらの間にゲート配線８７を配置する必要がなければ、図６に示すように、外周電極１８のコンタクト部１８ａとエミッタ電極１４のコンタクト部が繋がらないようにして、エミッタ電極１４と外周電極１８を互いに接続してもよい。また、実施例２においても、同様にして、アノード電極１４と外周電極１８を互いに接続してもよい。

また、セル領域４０に、ダイオードとＩＧＢＴの両方が形成されていてもよい。また、セル領域４０に、ダイオードとＭＯＳＦＥＴの両方が形成されていてもよい。

なお、実施例１、２の電極１４は請求項の第１電極の一例であり、実施例１、２の電極１８は請求項の第２電極の一例であり、実施例１、２の電極２０は請求項の第３電極の一例であり、実施例１、２の領域４６、８２は請求項のｐ型領域の一例であり、実施例１、２の領域４８は請求項のｎ型領域の一例である。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：半導体装置
１２：半導体基板
１４：エミッタ電極
１６：ゲートパッド
１８：外周電極
１８ａ：コンタクト部
２０：コレクタ電極
４０：セル領域
４４：エミッタ領域
４６：ボディ領域
４８：ドリフト領域
５０：コレクタ領域
５４：ゲート電極
８０：外周領域
８２：周辺ｐ型領域
８３ａ：直線部
８３ｂ：コーナー部
８４：ガードリング
８７：ゲート配線
８８：外周端ｎ型領域

Claims (4)

1. 半導体装置であって、
   半導体基板と、
   前記半導体基板の表面にコンタクトしている第１電極と、
   前記第１電極のコンタクト部と前記半導体基板の端面の間の外周領域で前記表面にコンタクトしている第２電極と、
   前記第１電極の前記コンタクト部と重なるセル領域から前記外周領域に跨る範囲で前記半導体基板の裏面にコンタクトしている第３電極、
   を有し、
   前記半導体基板が、
   前記セル領域から前記外周領域に跨って延びており、第１電極及び第２電極に接続されているｐ型領域と、
   前記ｐ型領域の下側の領域から前記ｐ型領域と前記半導体基板の前記端面の間の領域に跨って延びており、前記ｐ型領域に接しているｎ型領域、
   を有し、
   前記外周領域内の前記ｐ型領域が、前記表面を平面視したときに外周端が直線状に伸びる直線部と、前記表面を平面視したときに外周端が曲線状に伸びるコーナー部を有し、
   前記ｐ型領域が前記外周領域内の前記表面に露出する面積に対する前記第２電極のコンタクト部の面積の比率が、前記コーナー部で前記直線部よりも大きく、
   前記セル領域が、前記外周領域内の前記ｐ型領域に囲まれており、
   前記第２電極の前記コンタクト部が前記セル領域を囲むように伸びており、
   前記第２電極の前記コンタクト部の幅が、前記コーナー部で前記直線部よりも広く、
   前記第２電極の前記コンタクト部と前記第１電極の前記コンタクト部とが繋がらないようにして、前記第２電極と前記第１電極とが互いに接続されている、
   半導体装置。
2. 前記第２電極に、前記第１電極と同じ電位が印加される請求項１の半導体装置。
3. 前記セル領域内に、前記ｐ型領域にチャネルが形成されるＩＧＢＴまたはＭＯＳＦＥＴが形成されている請求項１または２の半導体装置。
4. 前記セル領域内に、前記ｐ型領域がアノードとなるダイオードが形成されている請求項１〜３のいずれか一項の半導体装置。

Images