WO2014125583A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2014125583A1
WO2014125583A1 PCT/JP2013/053418 JP2013053418W WO2014125583A1 WO 2014125583 A1 WO2014125583 A1 WO 2014125583A1 JP 2013053418 W JP2013053418 W JP 2013053418W WO 2014125583 A1 WO2014125583 A1 WO 2014125583A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
sense
semiconductor substrate
contact
region
Prior art date
Application number
PCT/JP2013/053418
Other languages
English (en)
French (fr)
Inventor
圭佑 木村
亀山　悟
Original Assignee
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社 filed Critical トヨタ自動車株式会社
Priority to JP2015500031A priority Critical patent/JP6098707B2/ja
Priority to CN201380072872.2A priority patent/CN104995737B/zh
Priority to DE112013006666.1T priority patent/DE112013006666B4/de
Priority to PCT/JP2013/053418 priority patent/WO2014125583A1/ja
Priority to US14/766,023 priority patent/US9312372B2/en
Publication of WO2014125583A1 publication Critical patent/WO2014125583A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only

Definitions

  • the technology described in this specification relates to a semiconductor device.
  • Japanese Patent Publication No. 2009-141202 discloses a semiconductor device in which an element region including an IGBT region is formed on a semiconductor substrate.
  • a surface electrode is provided on the front surface of the semiconductor substrate, and a back electrode is provided on the back surface of the semiconductor substrate.
  • the IGBT region includes a first conductivity type collector layer in contact with the back electrode, a second conductivity type drift layer provided on the front surface side of the semiconductor substrate with respect to the collector layer, and a semiconductor substrate with respect to the drift layer.
  • the first conductivity type body layer in contact with the surface electrode and the trench extending from the surface of the semiconductor substrate to the drift layer are disposed inside the semiconductor substrate and the surface electrode by an insulating film. Between the body electrode and the surface electrode, and between the body layer and the surface electrode, and between the body layer and the surface electrode.
  • a contact layer of a first conductivity type that is provided and has a higher impurity concentration than the body layer is in contact with the surface electrode.
  • the IGBT region can also function as a diode.
  • the IGBT region operates as a diode, holes are injected from the contact layer into the drift layer. Therefore, in order to reduce the switching loss during the diode operation, it is effective to reduce the amount of holes injected from the contact layer to the drift layer. If the contact layer in the IGBT region is reduced, the amount of holes injected from the contact layer to the drift layer can be reduced, and the switching loss during diode operation can be reduced.
  • the present specification provides a technique for solving the above problems.
  • the present specification provides a technology capable of reducing switching loss during diode operation while ensuring RBSOA tolerance during IGBT operation in a semiconductor device in which an IGBT region is formed on a semiconductor substrate.
  • This specification discloses a semiconductor device in which an element region including at least an IGBT region is formed on a semiconductor substrate.
  • a surface electrode is provided on the front surface of the semiconductor substrate, and a back electrode is provided on the back surface of the semiconductor substrate.
  • the IGBT region includes a first conductivity type collector layer in contact with the back electrode, a second conductivity type drift layer provided on the front surface side of the semiconductor substrate with respect to the collector layer, and a semiconductor substrate with respect to the drift layer.
  • the first conductivity type body layer in contact with the surface electrode and the trench extending from the surface of the semiconductor substrate to the drift layer are disposed inside the semiconductor substrate and the surface electrode by an insulating film.
  • a contact layer of a first conductivity type that is provided and has a higher impurity concentration than the body layer is in contact with the surface electrode.
  • the distance from the contact layer to the trench is formed small.
  • the contact layer can be formed small by increasing the distance from the contact layer to the emitter layer. Therefore, hole injection into the drift layer during diode operation can be suppressed, and switching loss can be reduced.
  • FIG. 3 is a cross-sectional view taken along the line III-III in FIG.
  • FIG. 4 is a sectional view taken along line IV-IV in FIG. 2.
  • the semiconductor device disclosed in this specification can be configured to further include a second conductivity type carrier accumulation layer provided inside the body layer so as to block between the drift layer and the surface electrode.
  • the carrier accumulation layer suppresses carriers (holes) from flowing from the drift layer through the body layer to the surface electrode when the IGBT region is on. . Therefore, a large amount of carriers are present in the drift layer, the electrical resistance of the drift layer is reduced, and the on-voltage of the semiconductor device is reduced.
  • the IGBT region is turned off, a large amount of holes accumulated in the drift layer flows along the trench to the body layer near the surface, and flows from the body layer near the surface to the contact layer. According to the semiconductor device described above, it is possible to narrow a range in which a large amount of holes concentrate and flow in the body layer when the IGBT region is turned off. As a result, the occurrence of latch-up can be suppressed and the RBSOA tolerance of the semiconductor device can be secured.
  • the semiconductor device disclosed in this specification is configured such that the distance in the X direction from the contact layer to the emitter layer in the peripheral portion of the element region is smaller than the distance in the X direction from the contact layer to the emitter layer in other portions. can do.
  • the contact layer in the peripheral portion of the element region is formed small, the RBSOA tolerance of the semiconductor device is lowered.
  • the contact layer in the peripheral portion of the element region is formed to be larger than the contact layer in other portions, thereby preventing the RBSOA tolerance of the semiconductor device from being lowered.
  • a sense IGBT region is further formed on a semiconductor substrate, and the sense IGBT region is in contact with the first conductivity type sense collector layer in contact with the back electrode and the sense collector layer.
  • a second conductivity type sense drift layer provided on the surface side of the semiconductor substrate, and a first conductivity type sense body provided on the surface side of the semiconductor substrate with respect to the sense drift layer and in contact with the surface electrode
  • a sense gate electrode that is insulated from the semiconductor substrate and the surface electrode by an insulating film, and is provided between the sense body layer and the surface electrode.
  • a second conductivity type sense emitter layer in contact with the insulating film of the sense gate electrode and the surface electrode, and provided between the sense body layer and the surface electrode.
  • the sense region inherently has a low breakdown tolerance, and if the sense contact layer of the sense region is formed small, the breakdown tolerance of the sense region is further reduced. In the semiconductor device described above, the breakdown tolerance of the sense region can be ensured by forming a large sense contact layer in the sense region.
  • FIG. 1 shows a semiconductor device 2 of this embodiment.
  • the semiconductor device 2 includes an IGBT region 4, a diode region 6, and a sense region 8 formed on the same semiconductor substrate.
  • the semiconductor device 2 is a so-called reverse conducting (RC) IGBT.
  • RC reverse conducting
  • the IGBT region 4 and the diode region 6 may be collectively referred to as an element region 5.
  • a plurality of trenches 10 (not shown in FIG. 1) are formed in parallel on the surface of the semiconductor substrate.
  • a plurality of IGBT regions 4 and a plurality of diode regions 6 are alternately arranged in a direction (Y direction) orthogonal to the direction (X direction) in which the trench 10 extends.
  • the IGBT region 4 is composed of a body contact layer 12 made of a p-type semiconductor having a high impurity concentration, an emitter layer 14 made of an n-type semiconductor having a high impurity concentration, and a p-type semiconductor.
  • Body layer 16 carrier accumulation layer 15 made of an n-type semiconductor having a high impurity concentration, drift layer 18 made of an n-type semiconductor having a low impurity concentration, buffer layer 20 made of an n-type semiconductor, and p-type having a high impurity concentration.
  • a collector layer 22 made of a semiconductor is formed.
  • the impurity concentration of the body layer is, for example, about 10 15 to 10 17 [cm ⁇ 3 ]
  • the impurity concentration of the body contact layer 12 is, for example, about 10 17 to 10 20 [cm ⁇ 3 ].
  • the body contact layer 12, the emitter layer 14, and the body layer 16 are exposed on the surface of the semiconductor substrate and are in contact with the surface electrode 24.
  • the body contact layer 12 and the emitter layer 14 are partially formed on the surface layer portion of the body layer 16.
  • the carrier storage layer 15 is formed inside the body layer 16 so as to shield between the drift layer 18 and the surface electrode 24.
  • the drift layer 18 is formed on the back surface of the body layer 16.
  • the buffer layer 20 is formed on the back surface of the drift layer 18.
  • the collector layer 22 is formed on the back surface of the buffer layer 20. The collector layer 22 is exposed on the back surface of the semiconductor substrate and is in contact with the back surface electrode 26.
  • the diode region 6 includes an anode contact layer 28 made of a p-type semiconductor having a high impurity concentration, an anode layer 30 made of a p-type semiconductor, a drift layer 18 made of an n-type semiconductor having a low impurity concentration, and an n-type semiconductor.
  • a buffer layer 20 and a cathode layer 32 made of an n-type semiconductor having a high impurity concentration are formed.
  • the anode contact layer 28 and the anode layer 30 are exposed on the surface of the semiconductor substrate and are in contact with the surface electrode 24.
  • the anode contact layer 28 is partially formed on the surface layer portion of the anode layer 30.
  • the drift layer 18 is formed on the back surface of the anode layer 30.
  • the buffer layer 20 is formed on the back surface of the drift layer 18.
  • the cathode layer 32 is formed on the back surface of the buffer layer 20.
  • the cathode layer 32 is exposed on the back surface of the semiconductor substrate and is in contact with
  • the drift layer 18 in the IGBT region 4 and the drift layer 18 in the diode region 6 are formed as a common layer.
  • the buffer layer 20 in the IGBT region 4 and the buffer layer 20 in the diode region 6 are formed as a common layer.
  • the trench 10 penetrates through the body layer 16 and the carrier accumulation layer 15 from the surface side of the semiconductor substrate to reach the inside of the drift layer 18 in the IGBT region 4.
  • An insulated gate 34 is formed in the trench 10 of the IGBT region 4.
  • the insulated gate 34 includes a gate insulating film 36 formed on the inner wall of the trench 10, and a gate electrode 38 that is covered with the gate insulating film 36 and is filled in the trench 10.
  • the gate electrode 38 is isolated from the surface electrode 24 by the surface insulating film 40.
  • the gate electrode 38 is electrically connected to the gate electrode terminal 7 (see FIG. 1).
  • the trench 10 penetrates the anode layer 30 from the surface side of the semiconductor substrate and reaches the inside of the drift layer 18.
  • a dummy gate 42 is formed in the trench 10 of the diode region 6.
  • the dummy gate 42 includes a dummy gate insulating film 44 formed inside the trench 10 and a dummy gate electrode 46 covered with the dummy gate insulating film 44 and filled in the trench 10. 3 and 4, the dummy gate electrode 46 is separated from the surface electrode 24 by the surface insulating film 40, but the dummy gate electrode 46 is in contact with the surface electrode 24 at a location not shown, and the dummy gate electrode 46 and the surface electrode 24 are electrically connected.
  • the emitter layer 14 extends between two trenches 10 arranged side by side in a direction in which the trench 10 extends from one trench 10 to the other trench 10 (X in the drawing). It is arranged so as to extend in a direction (Y direction in the figure) orthogonal to (direction).
  • the body layer 16 is partitioned into a rectangular range by the trench 10 and the emitter layer 14, and the body contact layer 12 is disposed near the center of the partitioned body layer 16. Yes.
  • the body contact layer 12 is spaced apart from the emitter layer 14 so that the R portions do not overlap each other.
  • the distance from the body contact layer 12 to the emitter layer 14 in the direction (X direction) in which the trench 10 extends along the surface of the semiconductor substrate extends along the surface of the semiconductor substrate.
  • the distance between the body contact layer 12 and the trench 10 in the direction orthogonal to the direction (Y direction) is larger.
  • the body contact layer 12 is formed small by increasing the distance from the body contact layer 12 to the emitter layer 14 in the direction in which the trench 10 extends (X direction). With this configuration, the amount of holes injected from the body contact layer 12 to the drift layer 18 during diode operation is reduced. As a result, reverse recovery characteristics during diode operation can be improved and switching loss can be reduced.
  • the body contact layer 12 disposed at a location close to the diode region 6 has a narrow width in the direction in which the trench 10 extends (X direction) and is far from the diode region 6.
  • the disposed body contact layers 12 have a wide width in the direction (X direction) in which the trench 10 extends, and are respectively formed. That is, the body contact layer 12 disposed at a location close to the diode region 6 is formed small, and the body contact layer 12 disposed at a location far from the diode region 6 is formed large.
  • the avalanche current at the time of turn-off of the IGBT region 4 concentrates on the body contact layer 12 at the center of the IGBT region 4. In other words, the avalanche current flows in the IGBT region 4 in a concentrated manner in the body contact layer 12 at a location far from the diode region 6.
  • the body contact layer 12 where the avalanche current is concentrated is formed large, the avalanche resistance during the IGBT operation can be ensured.
  • the body contact layer 12 is formed small in the IGBT region 4 where the avalanche current is not concentrated (that is, where the distance from the diode region 6 is short in the IGBT region 4).
  • the body contact layer 12 in the IGBT region 4 in the peripheral portion of the element region 5 is formed larger than the body contact layer 12 in the IGBT region 4 in other portions. ing.
  • the body contact layer 12 at the periphery of the element region 5 holes flow particularly concentrated when the IGBT region 4 is turned off. Therefore, if the body contact layer 12 is formed small, the RBSOA resistance is reduced.
  • the body contact layer 12 in the peripheral portion of the element region 5 is formed larger than the body contact layer 12 in the IGBT region 4 in other portions, thereby preventing the RBSOA tolerance of the semiconductor device 2 from being lowered. be able to.
  • the sense region 8 has the same configuration as the IGBT region 4 except for the way in which the body contact layer 12 is arranged.
  • the sense region 8 is used for detecting the magnitude of the current flowing through the IGBT region 4.
  • the collector layer 22, the drift layer 18, the body layer 16, the carrier accumulation layer 15, the gate electrode 38, the emitter layer 14, and the body contact layer 12 in the sense region 8 are respectively formed into a sense collector layer, a sense drift layer, a sense body layer, and a sense carrier.
  • storage layer sense gate electrode, sense emitter layer, sense body contact layer.
  • the body contact layer 12 is disposed so as to be in contact with the emitter layer. More specifically, in the sense region 8, the body contact layer 12 and the emitter layer 14 are arranged close to each other so that their R portions overlap each other. In other words, the body contact layer 12 in the sense region 8 is formed larger than the body contact layer 12 in the IGBT region 4.
  • the sense region 8 inherently has a low breakdown tolerance, and if the body contact layer 12 in the sense region 8 is formed small, the breakdown tolerance of the sense region 8 is further reduced. As in this embodiment, by forming the body contact layer 12 in the sense region 8 large, it is possible to ensure the breakdown tolerance of the sense region 8.
  • the arrangement of the body contact layer 12 in the sense region 8 may be arranged as shown in FIG.
  • the body contact layer 12 as shown in FIG. 6 may be disposed in a part of the sense region 8 and the body contact layer 12 may be disposed in the remaining part as in the IGBT region 4.
  • the semiconductor device 2 has been described as an example in which the semiconductor device 2 includes the IGBT region 4, the diode region 6, and the sense region 8. However, the semiconductor device 2 includes only the IGBT region 4 and the sense region 8, or only the IGBT region 4. It is good also as a structure provided.
  • the IGBT region 4 and the diode region 6 have a stripe-shaped structure along the trench 10 .
  • the IGBT region 4 and the diode region 6 have a structure of another shape. May be.
  • the IGBT region 4 and the diode region 6 are described as being alternately arranged in the direction (Y direction) orthogonal to the direction (X direction) in which the trench 10 extends.
  • the arrangement of the diode region 6 is not limited to this.
  • the diode region 6 may be arranged in a circular shape or a rectangular shape, and the IGBT region 4 may be arranged around the diode region 6.
  • the body contact layer 12 is formed in a rectangular shape when the semiconductor device 2 is viewed from above.
  • the body contact layer 12 may have other shapes such as a circular shape and a triangular shape. It may be formed in a shape.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

　本明細書は、少なくともＩＧＢＴ領域を含む素子領域が半導体基板に形成されている半導体装置を開示する。ＩＧＢＴ領域は、コレクタ層と、ドリフト層と、ボディ層と、半導体基板の表面からドリフト層まで達するトレンチの内部に配置されたゲート電極と、エミッタ層と、ボディ層より不純物濃度が高いコンタクト層を備えている。その半導体装置では、半導体基板の表面に沿ってトレンチが伸びる方向をＸ方向とし、半導体基板の表面に沿ってＸ方向に直交する方向をＹ方向としたときに、コンタクト層からエミッタ層までのＸ方向の間隔が、コンタクト層からトレンチまでのＹ方向の間隔よりも大きい。

Description

半導体装置
　本明細書に記載の技術は、半導体装置に関する。
　日本国特許公開公報２００９－１４１２０２には、ＩＧＢＴ領域を含む素子領域が半導体基板に形成されている半導体装置が開示されている。半導体基板の表面には表面電極が設けられており、半導体基板の裏面には裏面電極が設けられている。ＩＧＢＴ領域は、裏面電極に接している第１導電型のコレクタ層と、コレクタ層に対して半導体基板の表面側に設けられた、第２導電型のドリフト層と、ドリフト層に対して半導体基板の表面側に設けられており、表面電極に接している第１導電型のボディ層と、半導体基板の表面からドリフト層まで達するトレンチの内部に配置されており、絶縁膜によって半導体基板と表面電極から絶縁されたゲート電極と、ボディ層と表面電極の間に設けられており、ゲート電極の絶縁膜と表面電極に接している第２導電型のエミッタ層と、ボディ層と表面電極の間に設けられており、表面電極に接している、ボディ層より不純物濃度が高い第１導電型のコンタクト層を備えている。
　上記の半導体装置では、ＩＧＢＴ領域をダイオードとして機能させることもできる。ＩＧＢＴ領域がダイオード動作する際には、コンタクト層からドリフト層へ正孔が注入される。従って、ダイオード動作時のスイッチング損失を低減するためには、コンタクト層からドリフト層への正孔注入量を低減することが効果的である。ＩＧＢＴ領域のコンタクト層を縮小すれば、コンタクト層からドリフト層への正孔注入量を低減し、ダイオード動作時のスイッチング損失を低減することができる。
　しかしながら、単純にＩＧＢＴ領域のコンタクト層を縮小すると、ＩＧＢＴ動作時のＲＢＳＯＡ耐量が低下してしまうという問題がある。ＩＧＢＴ領域のターンオフ時には、ドリフト層に蓄積した正孔が、トレンチに沿って表面近傍のボディ層まで流れ、表面近傍のボディ層からコンタクト層に集中して流れる。この際に、トレンチとコンタクト層の間隔が大きく形成されていると、ボディ層において正孔が集中して流れる範囲が広がり、ラッチアップを生じやすくなってしまう。半導体装置のＲＢＳＯＡ耐量を低下させてしまう。
　本明細書は、上記課題を解決する技術を提供する。本明細書では、ＩＧＢＴ領域が半導体基板に形成されている半導体装置において、ＩＧＢＴ動作時のＲＢＳＯＡ耐量を確保しつつ、ダイオード動作時のスイッチング損失を低減することが可能な技術を提供する。
　本明細書は、少なくともＩＧＢＴ領域を含む素子領域が半導体基板に形成されている半導体装置を開示する。半導体基板の表面には表面電極が設けられており、半導体基板の裏面には裏面電極が設けられている。ＩＧＢＴ領域は、裏面電極に接している第１導電型のコレクタ層と、コレクタ層に対して半導体基板の表面側に設けられた、第２導電型のドリフト層と、ドリフト層に対して半導体基板の表面側に設けられており、表面電極に接している第１導電型のボディ層と、半導体基板の表面からドリフト層まで達するトレンチの内部に配置されており、絶縁膜によって半導体基板と表面電極から絶縁されたゲート電極と、ボディ層と表面電極の間に設けられており、ゲート電極の絶縁膜と表面電極に接している第２導電型のエミッタ層と、ボディ層と表面電極の間に設けられており、表面電極に接している、ボディ層より不純物濃度が高い第１導電型のコンタクト層を備えている。その半導体装置では、半導体基板の表面に沿ってトレンチが伸びる方向をＸ方向とし、半導体基板の表面に沿ってＸ方向に直交する方向をＹ方向としたときに、コンタクト層からエミッタ層までのＸ方向の間隔が、コンタクト層からトレンチまでのＹ方向の間隔よりも大きい。
　上記の半導体装置では、コンタクト層からトレンチまでの間隔が小さく形成されている。このような構成とすると、ＩＧＢＴ領域のターンオフ時に、ドリフト層に蓄積した正孔が、トレンチに沿って表面近傍のボディ層まで流れ、表面近傍のボディ層からコンタクト層に流れる際に、ボディ層において正孔が集中して流れる範囲を狭めることができる。これによって、ラッチアップの発生を抑制し、半導体装置のＲＢＳＯＡ耐量を確保することができる。
　また、上記の半導体装置によれば、コンタクト層からエミッタ層までの間隔を大きくすることで、コンタクト層を小さく形成することができる。これによって、ダイオード動作時のドリフト層への正孔注入を抑制し、スイッチング損失を低減することができる。
実施例の半導体装置２の平面図である。 図１のＩＩ部の詳細を示す平面図である。 図２のＩＩＩ－ＩＩＩ断面図である。 図２のＩＶ－ＩＶ断面図である。 図１のＶ部の詳細を示す平面図である。 図１のＶＩ部の詳細を示す平面図である。
　本明細書が開示する半導体装置は、ドリフト層と表面電極の間を遮るようにボディ層の内部に設けられた、第２導電型のキャリア蓄積層をさらに備えるように構成することができる。
　このようなキャリア蓄積層を有する半導体装置では、ＩＧＢＴ領域をオンしているときに、ドリフト層からボディ層を通って表面電極にキャリア（正孔）が流れることが、キャリア蓄積層によって抑制される。そのため、ドリフト層に多量のキャリアが存在する状態となり、ドリフト層の電気抵抗が低減され、半導体装置のオン電圧が低減される。そして、ＩＧＢＴ領域のターンオフ時には、ドリフト層に蓄積した多量の正孔が、トレンチに沿って表面近傍のボディ層まで流れ、表面近傍のボディ層からコンタクト層に流れる。上記の半導体装置によれば、ＩＧＢＴ領域のターンオフ時に、ボディ層において多量の正孔が集中して流れる範囲を狭めることができる。これによって、ラッチアップの発生を抑制し、半導体装置のＲＢＳＯＡ耐量を確保することができる。
　本明細書が開示する半導体装置は、素子領域の周縁部におけるコンタクト層からエミッタ層までのＸ方向の間隔が、他の部分におけるコンタクト層からエミッタ層までのＸ方向の間隔よりも小さいように構成することができる。
　素子領域の周縁部のコンタクト層には、ＩＧＢＴ領域のターンオフ時に正孔が特に集中して流れる。このため、素子領域の周縁部のコンタクト層を小さく形成すると、半導体装置のＲＢＳＯＡ耐量が低下してしまう。上記の半導体装置では、素子領域の周縁部のコンタクト層を、他の部分におけるコンタクト層よりも大きく形成することによって、半導体装置のＲＢＳＯＡ耐量の低下を防ぐことができる。
　本明細書が開示する半導体装置は、半導体基板にセンスＩＧＢＴ領域がさらに形成されており、センスＩＧＢＴ領域は、裏面電極に接している第１導電型のセンスコレクタ層と、センスコレクタ層に対して半導体基板の表面側に設けられた、第２導電型のセンスドリフト層と、センスドリフト層に対して半導体基板の表面側に設けられており、表面電極に接している第１導電型のセンスボディ層と、半導体基板の表面からセンスドリフト層まで達するトレンチの内部に配置されており、絶縁膜によって半導体基板と表面電極から絶縁されたセンスゲート電極と、センスボディ層と表面電極の間に設けられており、センスゲート電極の絶縁膜と表面電極に接している第２導電型のセンスエミッタ層と、センスボディ層と表面電極の間に設けられており、表面電極に接している、センスボディ層より不純物濃度が高い第１導電型のセンスコンタクト層を備えており、センスＩＧＢＴ領域におけるセンスコンタクト層からセンスエミッタ層までのＸ方向の間隔が、ＩＧＢＴ領域におけるコンタクト層からエミッタ層までのＸ方向の間隔よりも小さいように構成することができる。
　センス領域は本来的に破壊耐量が低く、センス領域のセンスコンタクト層を小さく形成すると、センス領域の破壊耐量をさらに低下させてしまう。上記の半導体装置では、センス領域のセンスコンタクト層を大きく形成することで、センス領域の破壊耐量を確保することができる。
　図１は本実施例の半導体装置２を示す。半導体装置２は、同一の半導体基板に形成された、ＩＧＢＴ領域４と、ダイオード領域６と、センス領域８を備えている。半導体装置２は、いわゆる逆導通（ＲＣ）ＩＧＢＴである。以下では、ＩＧＢＴ領域４とダイオード領域６を合わせて、素子領域５ということもある。
　半導体基板の表面には、複数のトレンチ１０（図１では図示せず）が平行に形成されている。半導体装置２では、トレンチ１０が伸びる方向（Ｘ方向）に直交する方向（Ｙ方向）に、複数のＩＧＢＴ領域４と複数のダイオード領域６が交互に並んで配置されている。
　図２－図４は、ＩＧＢＴ領域４の詳細を示している。なお、図２では、後述する表面電極２４や、絶縁ゲート３４、表面絶縁膜４０、ダミーゲート４２は図示されていない。図２－図４に示すように、ＩＧＢＴ領域４には、不純物濃度の高いｐ型半導体からなるボディコンタクト層１２と、不純物濃度の高いｎ型半導体からなるエミッタ層１４と、ｐ型半導体からなるボディ層１６と、不純物濃度の高いｎ型半導体からなるキャリア蓄積層１５と、不純物濃度の低いｎ型半導体からなるドリフト層１８と、ｎ型半導体からなるバッファ層２０と、不純物濃度の高いｐ型半導体からなるコレクタ層２２が形成されている。ボディ層の不純物濃度は、例えば１０１５～１０１７［ｃｍ－３］程度であり、ボディコンタクト層１２の不純物濃度は、例えば１０１７～１０２０［ｃｍ－３］程度である。ボディコンタクト層１２、エミッタ層１４、ボディ層１６は、半導体基板の表面に露出しており、表面電極２４に接触している。ボディコンタクト層１２およびエミッタ層１４は、ボディ層１６の表層部分に部分的に形成されている。キャリア蓄積層１５は、ドリフト層１８と表面電極２４の間を遮るように、ボディ層１６の内部に形成されている。ドリフト層１８は、ボディ層１６の裏面に形成されている。バッファ層２０は、ドリフト層１８の裏面に形成されている。コレクタ層２２は、バッファ層２０の裏面に形成されている。コレクタ層２２は半導体基板の裏面に露出しており、裏面電極２６に接触している。
　ダイオード領域６には、不純物濃度の高いｐ型半導体からなるアノードコンタクト層２８と、ｐ型半導体からなるアノード層３０と、不純物濃度の低いｎ型半導体からなるドリフト層１８と、ｎ型半導体からなるバッファ層２０と、不純物濃度の高いｎ型半導体からなるカソード層３２が形成されている。アノードコンタクト層２８、アノード層３０は、半導体基板の表面に露出しており、表面電極２４に接触している。アノードコンタクト層２８は、アノード層３０の表層部分に部分的に形成されている。ドリフト層１８は、アノード層３０の裏面に形成されている。バッファ層２０は、ドリフト層１８の裏面に形成されている。カソード層３２は、バッファ層２０の裏面に形成されている。カソード層３２は半導体基板の裏面に露出しており、裏面電極２６に接触している。
　半導体装置２では、ＩＧＢＴ領域４のドリフト層１８と、ダイオード領域６のドリフト層１８が、共通の層として形成されている。半導体装置２では、ＩＧＢＴ領域４のバッファ層２０とダイオード領域６のバッファ層２０が、共通の層として形成されている。
　トレンチ１０は、ＩＧＢＴ領域４において、半導体基板の表面側からボディ層１６およびキャリア蓄積層１５を貫通し、ドリフト層１８の内部まで達している。ＩＧＢＴ領域４のトレンチ１０には、絶縁ゲート３４が形成されている。絶縁ゲート３４は、トレンチ１０の内壁に形成されたゲート絶縁膜３６と、ゲート絶縁膜３６に覆われてトレンチ１０内に充填されているゲート電極３８とを備えている。ゲート電極３８は、表面絶縁膜４０によって、表面電極２４と隔離されている。ゲート電極３８は、ゲート電極端子７（図１参照）と電気的に接続されている。
　トレンチ１０は、ダイオード領域６において、半導体基板の表面側からアノード層３０を貫通し、ドリフト層１８の内部まで達している。ダイオード領域６のトレンチ１０には、ダミーゲート４２が形成されている。ダミーゲート４２は、トレンチ１０の内側に形成されたダミーゲート絶縁膜４４と、ダミーゲート絶縁膜４４に覆われてトレンチ１０内に充填されているダミーゲート電極４６とを備えている。図３および図４においては、ダミーゲート電極４６は表面絶縁膜４０によって表面電極２４と隔離されているが、図示しない箇所において、ダミーゲート電極４６は表面電極２４に接触しており、ダミーゲート電極４６と表面電極２４は電気的に接続されている。
　図２に示すように、ＩＧＢＴ領域４において、エミッタ層１４は、並んで配置された２つのトレンチ１０の間で、一方のトレンチ１０から他方のトレンチ１０まで、トレンチ１０が伸びる方向（図のＸ方向）に対して直交する方向（図のＹ方向）に伸びるように配置されている。半導体基板を上面視したときに、ボディ層１６は、トレンチ１０とエミッタ層１４によって、矩形の範囲に区画されており、ボディコンタクト層１２は、区画されたボディ層１６の中央付近に配置されている。ボディコンタクト層１２は、エミッタ層１４と、互いのＲ部が重ならないように、離して配置されている。
　本実施例の半導体装置２では、半導体基板の表面に沿ってトレンチ１０が伸びる方向（Ｘ方向）のボディコンタクト層１２からエミッタ層１４までの間隔が、半導体基板の表面に沿ってトレンチ１０が伸びる方向に直交する方向（Ｙ方向）のボディコンタクト層１２からトレンチ１０までの間隔よりも大きく形成されている。このような構成とすることによって、ボディコンタクト層１２からトレンチ１０までの間隔を狭く保ちつつ、ボディコンタクト層１２を小さく形成することができる。
　ＩＧＢＴ領域４のターンオフ時には、キャリア蓄積層１５よりも裏面側に蓄積した正孔が、トレンチ１０に沿って表面近傍のボディ層１６まで流れ、ボディ層１６からボディコンタクト層１２に集中して流れる。この際に、トレンチ１０とボディコンタクト層１２の間隔が広く形成されていると、ボディ層１６において正孔が集中して流れる範囲が広がり、ラッチアップを生じやすくなってしまう。本実施例の半導体装置２では、トレンチ１０とボディコンタクト層１２の間隔が狭く保たれているので、ボディ層１６において正孔が集中して流れる範囲を狭めて、ラッチアップの発生を抑制することができる。半導体装置２のＲＢＳＯＡ耐量を向上することができる。
　また、本実施例の半導体装置２では、トレンチ１０が伸びる方向（Ｘ方向）のボディコンタクト層１２からエミッタ層１４までの間隔を大きくすることで、ボディコンタクト層１２が小さく形成されている。このような構成とすることによって、ダイオード動作時の、ボディコンタクト層１２からドリフト層１８への正孔の注入量が低減される。これによって、ダイオード動作時の逆回復特性を向上し、スイッチング損失を低減することができる。
　さらに、本実施例では、ダイオード領域６からの距離が近い箇所に配置されたボディコンタクト層１２は、トレンチ１０が伸びる方向（Ｘ方向）の幅が狭く、ダイオード領域６からの距離が遠い箇所に配置されたボディコンタクト層１２は、トレンチ１０が伸びる方向（Ｘ方向）の幅が広く、それぞれ形成されている。すなわち、ダイオード領域６からの距離が近い箇所に配置されたボディコンタクト層１２は小さく形成されており、ダイオード領域６からの距離が遠い箇所に配置されたボディコンタクト層１２は大きく形成されている。
　ＩＧＢＴ領域４のターンオフ時のアバランシェ電流は、ＩＧＢＴ領域４の中央のボディコンタクト層１２に集中して流れる。言い換えると、アバランシェ電流はＩＧＢＴ領域４において、ダイオード領域６からの距離が遠い箇所のボディコンタクト層１２に集中して流れる。本実施例の半導体装置２では、アバランシェ電流が集中する箇所のボディコンタクト層１２が大きく形成されているので、ＩＧＢＴ動作時のアバランシェ耐量を確保することができる。
　本実施例の半導体装置２では、ＩＧＢＴ領域４において、アバランシェ電流が集中しない箇所（すなわち、ＩＧＢＴ領域４においてダイオード領域６からの距離が近い箇所）において、ボディコンタクト層１２が小さく形成されている。このような構成とすることによって、ダイオード動作時の、ボディコンタクト層１２からドリフト層１８への正孔の注入量が低減される。これによって、ダイオード動作時の逆回復特性を向上し、スイッチング損失を低減することができる。
　図５に示すように、本実施例の半導体装置２では、素子領域５の周縁部におけるＩＧＢＴ領域４のボディコンタクト層１２が、他の部分におけるＩＧＢＴ領域４のボディコンタクト層１２よりも大きく形成されている。素子領域５の周縁部のボディコンタクト層１２には、ＩＧＢＴ領域４のターンオフ時に正孔が特に集中して流れるため、ボディコンタクト層１２を小さく形成すると、ＲＢＳＯＡ耐量が低下してしまう。本実施例のように、素子領域５の周縁部におけるボディコンタクト層１２を、他の部分におけるＩＧＢＴ領域４のボディコンタクト層１２よりも大きく形成することによって、半導体装置２のＲＢＳＯＡ耐量の低下を防ぐことができる。
　本実施例の半導体装置２では、センス領域８は、ボディコンタクト層１２の配置の仕方を除いて、ＩＧＢＴ領域４と同様の構成を備えている。センス領域８は、ＩＧＢＴ領域４に流れる電流の大きさを検出するために使用される。センス領域８のコレクタ層２２、ドリフト層１８、ボディ層１６、キャリア蓄積層１５、ゲート電極３８、エミッタ層１４、ボディコンタクト層１２を、それぞれセンスコレクタ層、センスドリフト層、センスボディ層、センスキャリア蓄積層、センスゲート電極、センスエミッタ層、センスボディコンタクト層ということもある。
　図６に示すように、センス領域８においては、ボディコンタクト層１２がエミッタ層１４と接するように配置されている。より具体的には、センス領域８においては、ボディコンタクト層１２がエミッタ層１４と、互いのＲ部が重なり合うように近接して配置されている。言い換えると、センス領域８におけるボディコンタクト層１２は、ＩＧＢＴ領域４におけるボディコンタクト層１２よりも大きく形成されている。センス領域８は本来的に破壊耐量が低く、センス領域８のボディコンタクト層１２を小さく形成すると、センス領域８の破壊耐量をさらに低下させてしまう。本実施例のように、センス領域８のボディコンタクト層１２を大きく形成することで、センス領域８の破壊耐量を確保することができる。
　なお、センス領域８におけるボディコンタクト層１２の配置は、全面を図６に示すような配置としてもよい。あるいは、センス領域８の一部において図６に示すようなボディコンタクト層１２の配置とし、残部においてＩＧＢＴ領域４と同様なボディコンタクト層１２の配置としてもよい。
　上記の実施例では、半導体装置２がＩＧＢＴ領域４、ダイオード領域６およびセンス領域８を備える構成を例として説明したが、半導体装置２がＩＧＢＴ領域４とセンス領域８のみ、あるいはＩＧＢＴ領域４のみを備える構成としてもよい。
　上記の実施例では、ＩＧＢＴ領域４とダイオード領域６が、トレンチ１０に沿ったストライプ状の構造を有する場合について説明したが、ＩＧＢＴ領域４とダイオード領域６は、他の形状の構造を有していてもよい。
　上記の実施例では、ＩＧＢＴ領域４とダイオード領域６が、トレンチ１０が伸びる方向（Ｘ方向）に直交する方向（Ｙ方向）に、交互に並んで配置される場合について説明したが、ＩＧＢＴ領域４とダイオード領域６の配置の仕方はこれに限定されるものではない。例えば、半導体装置２を上面視したときに、ダイオード領域６が円形形状または矩形形状に配置され、その周囲にＩＧＢＴ領域４が配置される構成としてもよい。
　なお、上記の実施例では、半導体装置２を上面視したときに、ボディコンタクト層１２が矩形形状に形成される場合について説明したが、ボディコンタクト層１２は円形形状や、三角形形状など、他の形状に形成されていてもよい。
　本発明の代表的かつ非限定的な具体例について、図面を参照して詳細に説明した。この詳細な説明は、本発明の好ましい例を実施するための詳細を当業者に示すことを単純に意図しており、本発明の範囲を限定することを意図したものではない。また、開示された追加的な特徴ならびに発明は、さらに改善された半導体装置を提供するために、他の特徴や発明とは別に、又は共に用いることができる。
　また、上記の詳細な説明で開示された特徴や工程の組み合わせは、最も広い意味において本発明を実施する際に必須のものではなく、特に本発明の代表的な具体例を説明するためにのみ記載されるものである。さらに、上記の代表的な具体例の様々な特徴、ならびに、特許請求の範囲に記載されるものの様々な特徴は、本発明の追加的かつ有用な実施形態を提供するにあたって、ここに記載される具体例のとおりに、あるいは列挙された順番のとおりに組合せなければならないものではない。
　本明細書及び／又は特許請求の範囲に記載された全ての特徴は、実施例及び／又は特許請求の範囲に記載された特徴の構成とは別に、出願当初の開示ならびに特許請求の範囲に記載された特定事項に対する限定として、個別に、かつ互いに独立して開示されることを意図するものである。さらに、全ての数値範囲及びグループ又は集団に関する記載は、出願当初の開示ならびに特許請求の範囲に記載された特定事項に対する限定として、それらの中間の構成を開示する意図を持ってなされている。
　以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (4)

  1. 　少なくともＩＧＢＴ領域を含む素子領域が半導体基板に形成されている半導体装置であって、
    　半導体基板の表面には表面電極が設けられており、半導体基板の裏面には裏面電極が設けられており、
    　ＩＧＢＴ領域は、
    　裏面電極に接している第１導電型のコレクタ層と、
    　コレクタ層に対して半導体基板の表面側に設けられた、第２導電型のドリフト層と、
    　ドリフト層に対して半導体基板の表面側に設けられており、表面電極に接している第１導電型のボディ層と、
    　半導体基板の表面からドリフト層まで達するトレンチの内部に配置されており、絶縁膜によって半導体基板と表面電極から絶縁されたゲート電極と、
    　ボディ層と表面電極の間に設けられており、ゲート電極の絶縁膜と表面電極に接している第２導電型のエミッタ層と、
    　ボディ層と表面電極の間に設けられており、表面電極に接している、ボディ層より不純物濃度が高い第１導電型のコンタクト層を備えており、
    　半導体基板の表面に沿ってトレンチが伸びる方向をＸ方向とし、半導体基板の表面に沿ってＸ方向に直交する方向をＹ方向としたときに、コンタクト層からエミッタ層までのＸ方向の間隔が、コンタクト層からトレンチまでのＹ方向の間隔よりも大きい、半導体装置。
  2. 　ドリフト層と表面電極の間を遮るようにボディ層の内部に設けられた、第２導電型のキャリア蓄積層をさらに備える、請求項１の半導体装置。
  3. 　素子領域の周縁部におけるコンタクト層からエミッタ層までのＸ方向の間隔が、他の部分におけるコンタクト層からエミッタ層までのＸ方向の間隔よりも小さい、請求項１または２の半導体装置。
  4. 　半導体基板にセンスＩＧＢＴ領域がさらに形成されており、
    　センスＩＧＢＴ領域は、
    　裏面電極に接している第１導電型のセンスコレクタ層と、
    　センスコレクタ層に対して半導体基板の表面側に設けられた、第２導電型のセンスドリフト層と、
    　センスドリフト層に対して半導体基板の表面側に設けられており、表面電極に接している第１導電型のセンスボディ層と、
    　半導体基板の表面からセンスドリフト層まで達するトレンチの内部に配置されており、絶縁膜によって半導体基板と表面電極から絶縁されたセンスゲート電極と、
    　センスボディ層と表面電極の間に設けられており、センスゲート電極の絶縁膜と表面電極に接している第２導電型のセンスエミッタ層と、
    　センスボディ層と表面電極の間に設けられており、表面電極に接している、センスボディ層より不純物濃度が高い第１導電型のセンスコンタクト層を備えており、
    　センスＩＧＢＴ領域におけるセンスコンタクト層からセンスエミッタ層までのＸ方向の間隔が、ＩＧＢＴ領域におけるコンタクト層からエミッタ層までのＸ方向の間隔よりも小さい、請求項１から３の何れか一項の半導体装置。
PCT/JP2013/053418 2013-02-13 2013-02-13 半導体装置 WO2014125583A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015500031A JP6098707B2 (ja) 2013-02-13 2013-02-13 半導体装置
CN201380072872.2A CN104995737B (zh) 2013-02-13 2013-02-13 半导体装置
DE112013006666.1T DE112013006666B4 (de) 2013-02-13 2013-02-13 Halbleitereinrichtung
PCT/JP2013/053418 WO2014125583A1 (ja) 2013-02-13 2013-02-13 半導体装置
US14/766,023 US9312372B2 (en) 2013-02-13 2013-02-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/053418 WO2014125583A1 (ja) 2013-02-13 2013-02-13 半導体装置

Publications (1)

Publication Number Publication Date
WO2014125583A1 true WO2014125583A1 (ja) 2014-08-21

Family

ID=51353616

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/053418 WO2014125583A1 (ja) 2013-02-13 2013-02-13 半導体装置

Country Status (5)

Country Link
US (1) US9312372B2 (ja)
JP (1) JP6098707B2 (ja)
CN (1) CN104995737B (ja)
DE (1) DE112013006666B4 (ja)
WO (1) WO2014125583A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024886A (zh) * 2015-03-24 2016-10-12 丰田自动车株式会社 金属氧化物半导体场效应晶体管
JPWO2017141998A1 (ja) * 2016-02-15 2018-06-07 富士電機株式会社 半導体装置
US10734506B2 (en) 2018-04-24 2020-08-04 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
US11094787B2 (en) 2018-06-22 2021-08-17 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
US11264495B2 (en) 2018-03-15 2022-03-01 Fuji Electric Co., Ltd. Semiconductor device using regions between pads
JP2022085461A (ja) * 2020-11-27 2022-06-08 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7533684B2 (ja) 2018-12-19 2024-08-14 富士電機株式会社 半導体装置
WO2024209777A1 (ja) * 2023-04-06 2024-10-10 ミネベアパワーデバイス株式会社 半導体装置
WO2024209776A1 (ja) * 2023-04-06 2024-10-10 ミネベアパワーデバイス株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017155122A1 (ja) 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
CN107180855B (zh) * 2016-03-11 2022-07-22 富士电机株式会社 半导体装置
JP7528743B2 (ja) * 2020-11-27 2024-08-06 三菱電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141202A (ja) * 2007-12-07 2009-06-25 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
WO2009122486A1 (ja) * 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256550A (ja) * 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
JP3905271B2 (ja) 1999-11-12 2007-04-18 株式会社豊田中央研究所 半導体装置
JP4085781B2 (ja) * 2002-11-01 2008-05-14 トヨタ自動車株式会社 電界効果型半導体装置
JP4731848B2 (ja) * 2004-07-16 2011-07-27 株式会社豊田中央研究所 半導体装置
JP4212552B2 (ja) * 2004-12-22 2009-01-21 株式会社東芝 半導体装置
JP2008227251A (ja) 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JP2009170532A (ja) * 2008-01-11 2009-07-30 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2009170629A (ja) * 2008-01-16 2009-07-30 Nec Electronics Corp 半導体装置の製造方法
JP2010263149A (ja) 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141202A (ja) * 2007-12-07 2009-06-25 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法
WO2009122486A1 (ja) * 2008-03-31 2009-10-08 三菱電機株式会社 半導体装置
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024886A (zh) * 2015-03-24 2016-10-12 丰田自动车株式会社 金属氧化物半导体场效应晶体管
JPWO2017141998A1 (ja) * 2016-02-15 2018-06-07 富士電機株式会社 半導体装置
US11264495B2 (en) 2018-03-15 2022-03-01 Fuji Electric Co., Ltd. Semiconductor device using regions between pads
US11817495B2 (en) 2018-03-15 2023-11-14 Fuji Electric Co., Ltd. Semiconductor device
US10734506B2 (en) 2018-04-24 2020-08-04 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
US11349020B2 (en) 2018-04-24 2022-05-31 Mitsubishi Electric Corporation Semiconductor device and semiconductor device manufacturing method
US11094787B2 (en) 2018-06-22 2021-08-17 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
JP7533684B2 (ja) 2018-12-19 2024-08-14 富士電機株式会社 半導体装置
JP2022085461A (ja) * 2020-11-27 2022-06-08 三菱電機株式会社 半導体装置および半導体装置の製造方法
US12062654B2 (en) 2020-11-27 2024-08-13 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
JP7486407B2 (ja) 2020-11-27 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2024209777A1 (ja) * 2023-04-06 2024-10-10 ミネベアパワーデバイス株式会社 半導体装置
WO2024209776A1 (ja) * 2023-04-06 2024-10-10 ミネベアパワーデバイス株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2014125583A1 (ja) 2017-02-02
DE112013006666T5 (de) 2015-10-29
CN104995737A (zh) 2015-10-21
JP6098707B2 (ja) 2017-03-22
US9312372B2 (en) 2016-04-12
DE112013006666B4 (de) 2019-04-11
CN104995737B (zh) 2017-10-27
US20150380536A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
JP6098707B2 (ja) 半導体装置
JP6003961B2 (ja) 半導体装置
JP5924420B2 (ja) 半導体装置
US9059238B2 (en) Semiconductor device
JP5941214B2 (ja) 半導体装置
JP6197773B2 (ja) 半導体装置
JP6135636B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
JP4265684B1 (ja) 半導体装置
JP5967065B2 (ja) 半導体装置
JP5981659B2 (ja) 半導体装置
JPWO2018220879A1 (ja) 半導体装置
JP2015138789A (ja) 半導体装置
JP2013021240A (ja) ダイオードおよび半導体装置
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
JP5741069B2 (ja) 半導体装置
JP2014103352A (ja) 半導体装置
JP2019096732A (ja) 半導体装置
JP6852541B2 (ja) 半導体装置
JP6217700B2 (ja) ダイオード
JP6179468B2 (ja) 半導体装置
JP2011086710A (ja) 半導体装置
JP2024130276A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13875259

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015500031

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14766023

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130066661

Country of ref document: DE

Ref document number: 112013006666

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13875259

Country of ref document: EP

Kind code of ref document: A1