DE112013006666T5 - Halbleitereinrichtung - Google Patents

Halbleitereinrichtung Download PDF

Info

Publication number
DE112013006666T5
DE112013006666T5 DE112013006666.1T DE112013006666T DE112013006666T5 DE 112013006666 T5 DE112013006666 T5 DE 112013006666T5 DE 112013006666 T DE112013006666 T DE 112013006666T DE 112013006666 T5 DE112013006666 T5 DE 112013006666T5
Authority
DE
Germany
Prior art keywords
layer
front surface
contact
semiconductor substrate
surface electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112013006666.1T
Other languages
English (en)
Other versions
DE112013006666B4 (de
Inventor
Keisuke Kimura
Satoru KAMEYAMA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112013006666T5 publication Critical patent/DE112013006666T5/de
Application granted granted Critical
Publication of DE112013006666B4 publication Critical patent/DE112013006666B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0761—Vertical bipolar transistor in combination with diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Halbleitereinrichtung offenbart, in der ein Elementbereich mit zumindest einem IGBT Bereich auf einem Halbleitersubstrat gebildet ist. Der IGBT Bereich weist auf: eine Kollektorschicht, eine Driftschicht, eine Körperschicht, eine Gateelektrode, die innerhalb eines Grabens platziert ist, der sich von der vorderen Oberfläche des Halbleitersubstrats zu der Driftschicht erstreckt; eine Emitterschicht und eine Kontaktschicht mit einer höheren Verunreinigungskonzentration als die Körperschicht. In der Halbleitereinrichtung ist ein Abstand von der Kontaktschicht zu der Emitterschicht in der X-Richtung größer als ein Abstand von der Kontaktschicht zu dem Graben in der Y-Richtung, wobei die X-Richtung eine Richtung ist, in die sich der Graben entlang der vorderen Oberfläche des Halbleitersubstrats erstreckt, und eine Y-Richtung eine Richtung senkrecht zu der X-Richtung entlang der vorderen Oberfläche des Halbleitersubstrats ist.

Description

  • Technisches Gebiet
  • Die vorliegende Anmeldung bezieht sich auf eine Halbleitereinrichtung.
  • Stand der Technik
  • JP-2009-141202 A offenbart eine Halbleitereinrichtung, in der ein Elementbereich einschließlich einem IGBT Bereich auf einem Halbleitersubstrat gebildet ist. Auf einer vorderen Oberfläche des Halbleitersubstrats ist eine vordere Oberflächenelektrode bereitgestellt, und eine hintere Oberflächenelektrode ist auf einer hinteren Oberfläche des Halbleitersubstrats bereitgestellt. Der IGBT Bereich enthält: eine Kollektorschicht eines ersten Leitfähigkeitstyps, wobei die Kollektorschicht in Kontakt mit der hinteren Oberflächenelektrode ist; eine Driftschicht eines zweiten Leitfähigkeitstyps, die auf einer vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Kollektorschicht bereitgestellt ist; eine Körperschicht des ersten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Driftschicht bereitgestellt ist, wobei die Körperschicht in Kontakt mit der vorderen Oberflächenelektrode ist; eine Gateelektrode, die innerhalb eines Grabens platziert ist, der sich von der vorderen Oberfläche des Halbleitersubstrats zu der Driftschicht erstreckt, und die von dem Halbleitersubstrat und der vorderen Oberflächenelektrode durch eine Isolationsschicht isoliert ist; eine Emitterschicht des zweiten Leitfähigkeitstyps, die zwischen der Körperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, wobei die Emitterschicht in Kontakt mit der Isolationsschicht der Gateelektrode und der vorderen Oberflächenelektrode ist; und eine Kontaktschicht des ersten Leitfähigkeitstyps, die zwischen der Körperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, wobei die Kontaktschicht in Kontakt mit der vorderen Oberflächenelektrode ist und eine höhere Verunreinigungskonzentration als die Körperschicht hat.
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • In der oben beschriebenen Halbleitereinrichtung kann der IGBT Bereich auch so gemacht sein, dass er als eine Diode fungiert. Wenn der IGBT Bereich als eine Diode arbeitet, werden Löcher von der Kontaktschicht in die Driftschrift injiziert. Deswegen ist es effektiv, die Menge an Löchern zu reduzieren, die von der Kontaktschicht in die Driftschicht injiziert werden, um einen Schaltverlust während eines Diodenbetriebs zu reduzieren. Eine Reduktion in einer Größe der Kontaktschicht des IGBT Bereichs reduziert die Menge an Löchern, die aus der Kontaktschicht in die Driftschicht injiziert werden, wodurch es möglich gemacht wird, einen Schaltverlust während eines Diodenbetriebs zu verringern.
  • Jedoch führt eine einfache Reduktion in einer Größe der Kontaktschicht des IGBT Bereichs zu einer Verringerung in einer RBSOA Toleranz während eines IGBT Betriebs. Wenn der IGBT Bereich ausgeschaltet ist, fließen die in der Driftschicht akkumulierten Löcher entlang des Grabens bis zu der Körperschicht nahe der vorderen Oberfläche und fließen konzentriert von der Körperschicht nahe der vorderen Oberfläche in die Kontaktschicht. Dabei fließen die Löcher konzentriert durch eine größere Fläche der Körperschicht, wenn der Abstand zwischen dem Graben und der Kontaktschicht groß gemacht ist, was es einfach macht, dass ein Einrastphänomen („latch up“) auftritt. Dies verursacht eine Verringerung in der RBSOA Toleranz der Halbleitereinrichtung.
  • Die vorliegende Spezifikation stellt eine Technologie zum Lösen des oben beschriebenen Problems bereit. Die vorliegende Spezifikation stellt eine Technologie bereit, die es ermöglicht, dass eine Halbleitereinrichtung, in der ein IGBT Bereich auf einem Halbleitersubstrat gebildet ist, einen Schaltverlust während eines Diodenbetriebs reduziert, während eine RBSOA Toleranz während eines IGBT Betriebs sichergestellt wird.
  • Lösung des technischen Problems
  • Die vorliegende Spezifikation offenbart eine Halbleitereinrichtung, in der ein Elementbereich einschließlich zumindest eines IGBT Bereichs auf einem Halbleitersubstrat gebildet ist. Die Halbleitereinrichtung hat eine vordere Oberflächenelektrode, die auf einer vorderen Oberfläche des Halbleitersubstrats gebildet ist, und eine hintere Oberflächenelektrode, die auf einer hinteren Oberfläche des Halbleitersubstrats gebildet ist. Der IGBT Bereich enthält: eine Kollektorschicht eines ersten Leitfähigkeitstyps, wobei die Kollektorschicht in Kontakt mit der hinteren Oberflächenelektrode ist; eine Driftschicht eines zweiten Leitfähigkeitstyps, die auf einer vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Kollektorschicht bereitgestellt ist; eine Körperschicht des ersten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Driftschicht bereitgestellt ist, wobei die Körperschicht in Kontakt mit der vorderen Oberflächenelektrode ist; eine Gateelektrode, die innerhalb eines Grabens platziert ist, der sich von der vorderen Oberfläche des Halbleitersubstrats zu der Driftschicht erstreckt, und die von dem Halbleitersubstrat und der vorderen Oberflächenelektrode durch eine Isolationsschicht isoliert ist; eine Emitterschicht des zweiten Leitfähigkeitstyps, die zwischen der Körperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, wobei die Emitterschicht in Kontakt mit der Isolationsschicht der Gateelektrode und der vorderen Oberflächenelektrode ist; und eine Kontaktschicht des ersten Leitfähigkeitstyps, die zwischen der Körperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, wobei die Kontaktschicht in Kontakt mit der vorderen Oberflächenelektrode ist und eine höhere Verunreinigungskonzentration als die Körperschicht hat. In der Halbleitereinrichtung ist ein Abstand von der Kontaktschicht zu der Emitterschicht in der X-Richtung größer als ein Abstand von der Kontaktschicht zu dem Graben in der Y-Richtung, wenn man annimmt, dass eine X-Richtung eine Richtung ist, in der sich der Graben entlang der vorderen Oberfläche des Halbleitersubstrats erstreckt, und eine Y-Richtung senkrecht zu der X-Richtung entlang der vorderen Oberfläche des Halbleitersubstrats ist.
  • Die oben beschriebene Halbleitereinrichtung ist so konfiguriert, dass der Abstand von der Kontaktschicht zu dem Graben klein ist. Mit dieser Konfiguration ist es möglich, wenn der IGBT Bereich ausgeschaltet wird und die in der Driftschicht akkumulierten Löcher anschießend entlang des Grabens bis zu der Körperschicht nahe der vorderen Oberfläche fließen und dann von der Körperschicht nahe der vorderen Oberfläche in die Kontaktschicht fließen, die Fläche in der Körperschicht einzuengen, durch die die Löcher konzentriert fließen. Dies unterdrückt das Auftreten eines Einrastphänomens, was es möglich macht, eine RBSOA Toleranz der Halbleitereinrichtung sicherzustellen.
  • Ferner ermöglicht es die oben beschriebene Halbleitereinrichtung, die Kontaktschicht durch Erhöhen des Abstands von der Kontaktschicht zu der Emitterschicht kleiner zu machen. Dies unterdrückt die Injektion von Löchern in die Driftschicht während eines Diodenbetriebs, was es möglich macht, einen Schaltverlust zu reduzieren.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Aufsicht auf eine Halbleitereinrichtung 2 eines Ausführungsbeispiels.
  • 2 ist eine Aufsicht, die das Detail des Abschnitts II von 1 zeigt.
  • 3 ist eine Querschnittsansicht, die entlang der Linie III-III von 2 aufgenommen ist.
  • 4 ist eine Querschnittsansicht, die entlang der Linie IV-IV von 2 aufgenommen ist.
  • 5 ist eine Aufsicht, die die Details des Abschnitts V von 1 zeigt.
  • 6 ist eine Aufsicht, die die Details des Abschnitts VI von 1 zeigt.
  • Beschreibung von Ausführungsbeispielen
  • Die hierin offenbarte Halbleitereinrichtung kann konfiguriert werden, sodass sie ferner eine Ladungsträgerakkumulationsschicht des zweiten Leitfähigkeitstyps enthält, wobei die Ladungsträgerakkumulationsschicht innerhalb der Körperschicht bereitgestellt ist, sodass sie zwischen die Driftschicht und die vordere Oberflächenelektrode tritt.
  • In einer Halbleitereinrichtung mit solch einer Ladungsträgerakkumulationsschicht wird durch die Ladungsträgerakkumulationsschicht der Fluss von Ladungsträgern (Löchern) von der Driftschicht zu der vorderen Oberflächenelektrode durch die Körperschicht unterdrückt, wenn der IGBT Bereich eingeschaltet ist. Dies verursacht, dass eine große Menge von Ladungsträgern in der Driftschicht vorhanden ist, was den elektrischen Widerstand der Driftschicht reduziert und den Einschaltwiderstand der Halbleitereinrichtung reduziert. Ferner fließt, wenn der IGBT Bereich ausgeschaltet wird, die große Menge an Löchern, die in der Driftschicht akkumuliert sind, entlang des Grabens bis zu der Körperschicht nahe der vorderen Oberfläche und fließt von der Körperschicht nahe der vorderen Oberfläche in die Kontaktschicht. Die oben beschriebene Halbleitereinrichtung ermöglicht es, eine Fläche in der Körperschicht einzuschränken, durch die eine große Menge von Löchern konzentriert fließt, wenn der IGBT Bereich ausgeschaltet wird. Dies unterdrückt das Auftreten eines Einrastphänomens, was es möglich macht, die RBSOA Toleranz der Halbleitereinrichtung sicherzustellen.
  • Die hierin offenbarte Halbleitereinrichtung kann so konfiguriert sein, dass ein Abstand von der Kontaktschicht zu der Emitterschicht in der X-Richtung in einem peripheren Teil des Elementbereichs kleiner als ein Abstand von der Kontaktschicht zu der Emitterschicht in der X-Richtung in einem anderen Teil des Elementbereichs ist.
  • Wenn der IGBT Bereich ausgeschaltet wird, fließen die Löcher konzentriert durch die Kontaktschicht, insbesondere in dem peripheren Teil des Elementbereichs. Aus diesem Grund verursacht das Kleinmachen der Kontaktschicht in dem peripheren Teil des Elementbereichs eine Verringerung in der RBSOA Toleranz der Halbleitereinrichtung. In der oben beschriebenen Halbleiteinrichtung kann eine solche Verringerung in der RBSOA Toleranz der Halbleitereinrichtung dadurch verhindert werden, dass die Kontaktschicht in dem peripheren Teil des Elementbereichs größer als die Kontaktschicht in einem anderen Teil des Elementbereichs ist.
  • Die hierin offenbarte Halbleitereinrichtung kann so konfiguriert sein, dass ein IGBT Wahrnehmungsbereich ferner auf dem Halbleitersubstrat gebildet ist, und der IGBT Wahrnehmungsbereich enthält: eine Wahrnehmungskollektorschicht eines ersten Leitfähigkeitstyps, wobei die Wahrnehmungskollektorschicht in Kontakt mit der hinteren Oberflächenelektrode ist; einer Wahrnehmungsdriftschicht eines zweiten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Wahrnehmungskollektorschicht bereitgestellt ist; eine Wahrnehmungskörperschicht des ersten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Wahrnehmungsdriftschicht bereitgestellt ist, wobei die Wahrnehmungsköperschicht in Kontakt mit der vorderen Oberflächenelektrode ist; einer Wahrnehmungsgateelektrode, die innerhalb eines Grabens platziert ist, der sich von der vorderen Oberfläche des Halbleitersubstrats zu der Wahrnehmungsdriftschicht erstreckt, und die von dem Halbleitersubstrat und der vorderen Oberflächenelektrode durch eine Isolationsschicht isoliert ist; eine Wahrnehmungsemitterschicht des zweiten Leitfähigkeitstyps, die zwischen der Wahrnehmungskörperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, wobei die Wahrnehmungsemitterschicht in Kontakt mit der Isolationsschicht der Wahrnehmungsgateelektrode und der vorderen Oberflächenelektrode ist; und eine Wahrnehmungskontaktschicht des ersten Leitfähigkeitstyps, die zwischen der Wahrnehmungskörperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, wobei die Wahrnehmungskontaktschicht in Kontakt mit der vorderen Oberflächenelektrode ist und eine höhere Verunreinigungskonzentration als die Wahrnehmungskörperschicht hat, wobei ein Abstand von der Wahrnehmungskontaktschicht zu der Wahrnehmungsemitterschicht in der X-Richtung in dem IGBT Wahrnehmungsbereich kleiner als ein Abstand von der Kontaktschicht zu der Emitterschicht in der X-Richtung in dem IGBT Bereich ist.
  • Der Wahrnehmungsbereich hat intrinsisch eine geringe Durchbruchstoleranz und ein Verkleinern der Wahrnehmungskontaktschicht des Wahrnehmungsbereichs verursacht eine weitere Verringerung in der Durchbruchstoleranz des Wahrnehmungsbereichs. In der oben beschriebenen Halbleitereinrichtung kann die Durchbruchstoleranz des Wahrnehmungsbereichs dadurch sichergestellt werden, dass die Wahrnehmungskontaktschicht des Wahrnehmungsbereichs groß gemacht wird.
  • Ausführungsbeispiele
  • 1 zeigt eine Halbleitereinrichtung 2 des vorliegenden Ausführungsbeispiels. Die Halbleitereinrichtung 2 enthält einen IGBT Bereich 4, einen Diodenbereich 6 und einen Wahrnehmungsbereich 8. Der IGBT Bereich 4, der Diodenbereich 6 und der Wahrnehmungsbereich 8 sind auf demselben Halbleitersubstrat gebildet. Die Halbleitereinrichtung 2 ist ein so genannter IGBT mit umgekehrter Leitfähigkeit („reverse conductive“, RC). Im Folgenden wird eine Kombination des IGBT Bereichs 4 und des Diodenbereichs 6 manchmal als ein Elementbereich 5 bezeichnet.
  • Auf einer vorderen Oberfläche des Halbleitersubstrats sind eine Vielzahl von Gräben 10 (nicht in 1 illustriert) parallel zueinander gebildet. In der Halbleitereinrichtung 2 sind eine Vielzahl von IGBT Bereichen 4 und eine Vielzahl von Diodenbereichen 6 abwechselnd in einer Richtung (Y-Richtung) senkrecht zu einer Richtung (X-Richtung) platziert, in der sich die Gräben 10 erstrecken.
  • 2 bis 4 zeigen die Details von jedem der IGBT Bereiche 4. Es soll bemerkt werden, dass 2 ein Illustrieren der unten beschriebenen vorderen Oberflächenelektrode 24, des isolierten Gates 34, der vorderen Oberflächenisolationsschicht 40 und des Dummygates 42 weglässt. Wie in 2 bis 4 gezeigt, enthält der IGBT Bereich 4: eine Körperkontaktschicht 12, die aus einem P-Typ Halbleiter mit einer hohen Verunreinigungskonzentration gemacht ist; eine Emitterschicht 14, die aus einem Halbleiter des N-Typs mit einer hohen Verunreinigungskonzentration gemacht ist; eine Körperschicht 16, die aus einem Halbleiter des P-Typs gemacht ist; eine Ladungsträgerakkumulationsschicht 15, die aus einem Halbleiter des N-Typs mit einer hohen Verunreinigungskonzentration gemacht ist; eine Driftschicht 18, die aus einem Halbleiter des N-Typs mit einer niedrigen Verunreinigungskonzentration gemacht ist; eine Pufferschicht 20, die aus einem Halbleiter des N-Typs gemacht ist; und eine Kollektorschicht 22, die aus einem Halbleiter des P-Typs mit einer hohen Verunreinigungskonzentration gemacht ist. Die Verunreinigungskonzentration der Körperschicht ist z.B. in dem Bereich von ungefähr 1015 bis 1017 cm–3, und die Verunreinigungskonzentration der Körperkontaktschicht 12 ist z.B. in dem Bereich von ungefähr 1017 bis 1020 cm–3. Die Körperkontaktschicht 12, die Emitterschicht 14 und die Körperkontaktschicht 16 liegen außen an der vorderen Oberfläche des Halbleitersubstrats und sind in Kontakt mit der vorderen Oberflächenelektrode 24. Die Körperkontaktschicht 12 und die Emitterschicht 14 sind teilweise in einem Oberflächenlagenabschnitt der Körperschicht 16 gebildet. Die Ladungsträgerakkumulationsschicht 15 ist innerhalb der Körperschicht 16 gebildet, sodass sie zwischen die Driftschicht 18 und die vordere Oberflächenelektrode 24 tritt. Die Driftschicht 18 ist auf einer hinteren Oberfläche der Körperschicht 16 gebildet. Die Pufferschicht 20 ist auf einer hinteren Oberfläche der Driftschicht 18 gebildet. Die Kollektorschicht 22 ist auf einer hinteren Oberfläche der Pufferschicht 20 gebildet. Die Kollektorschicht 22 liegt an einer hinteren Oberfläche des Halbleitersubstrats außen und ist in Kontakt mit einer hinteren Oberflächenelektrode 26.
  • Jeder der Diodenbereiche 6 enthält: eine Anodenkontaktschicht 28, die aus einem Halbleiter des P-Typs mit einer hohen Verunreinigungskonzentration gemacht ist; eine Anodenschicht 30, die aus einem Halbleiter des P-Typs gemacht ist, eine Driftschicht 18, die aus einem Halbleiter des N-Typs mit einer niedrigen Verunreinigungskonzentration gemacht ist; eine Pufferschicht 20, die aus einem Halbleiter des N-Typs gemacht ist; und eine Kathodenschicht 32, die aus einem Halbleiter des N-Typs mit einer hohen Verunreinigungskonzentration gemacht ist. Die Anodenkontaktschicht 28 und die Anodenschicht 30 liegen an der vorderen Oberfläche des Halbleitersubstrats außen und sind in Kontakt mit der vorderen Oberflächenelektrode 24. Die Anodenkontaktschicht 28 ist teilweise in einem Oberflächenlagenabschnitt der Anodenschicht 30 gemacht. Die Driftschicht 18 ist auf einer hinteren Oberfläche der Anodenschicht 30 gebildet. Die Pufferschicht 20 ist auf einer hinteren Oberfläche der Driftschicht 18 gebildet. Die Kathodenschicht 32 ist auf einer hinteren Oberfläche der Pufferschicht 20 gebildet. Die Kathodenschicht 32 liegt an der hinteren Oberfläche des Halbleitersubstrats außen und ist in Kontakt mit der hinteren Oberflächenelektrode 26.
  • In der Halbleitereinrichtung 2 sind die Driftschicht 18 des IGBT Bereichs 4 und die Driftschicht 18 des Diodenbereichs als eine gemeinsame Schicht gebildet. In der Halbleitereinrichtung 2 sind die Pufferschicht 20 des IGBT Bereichs 4 und die Pufferschicht 20 des Diodenbereichs 6 als eine gemeinsame Schicht gebildet.
  • In dem IGBT Bereich 4 erstreckt sich jeder der Gräben 10 von einer vorderen Oberflächenseite des Halbleitersubstrats in die Driftschicht 18 durch die Körperschicht 16 und die Ladungsträgerakkumulationsschicht 15. In dem IGBT Bereich 4 ist jeder Gräben 10 mit einer isolierten Gate 34 versehen. Das isolierte Gate 34 enthält eine Gateisolationsschicht 36 und eine Gateelektrode 38. Die Gateisolationsschicht 36 ist an einer inneren Wand des Grabens 10 gebildet, und die Gateelektrode 38 ist mit der Gateisolationsschicht 36 bedeckt und füllt den Graben 10. Die Gateelektrode 38 ist von der vorderen Oberflächenelektrode 24 durch eine vordere Oberflächenisolationsschicht 40 isoliert. Die Gateelektrode 38 ist elektrisch mit einem Gateelektrodenanschluss 7 verbunden (siehe 1).
  • In dem Diodenbereich 6 erstreckt sich jeder der Gräben 10 von der vorderen Oberflächenseite des Halbleitersubstrats in die Driftschicht 18 durch die Anodenschicht 30. In dem Diodenbereich 6 ist jeder der Gräben mit einem Dummygate 42 versehen. Das Dummygate 42 enthält eine Dummygateisolationsschicht 44 und eine Dummygateelektrode 46. Die Dummygateisolationsschicht 44 ist auf einer inneren Seite des Grabens 10 gebildet, und die Dummygateelektrode 46 ist mit der Dummygateisolationsschicht 44 bedeckt und füllt den Graben 10. In 3 und 4 ist die Dummygateelektrode 46 von der vorderen Oberflächenelektrode 24 durch eine vordere Oberflächenisolationsschicht 40 isoliert, aber in einem Teil, der nicht illustriert ist, ist die Dummygateelektrode 46 in Kontakt mit der vorderen Oberflächenelektrode 24 und die Dummygateelektrode 46 und die vordere Oberflächenelektrode 24 sind elektrisch miteinander verbunden.
  • In dem IGBT Bereich 4 ist, wie in 2 gezeigt, die Emitterschicht 14 zwischen zwei Gräben platziert, die nebeneinander platziert sind, und erstreckt sich von einem der Gräben 10 zu einem anderen der Gräben 10 in der Richtung (Y-Richtung der Zeichnung) senkrecht zu der Richtung (X-Richtung der Zeichnung), in der sich die Gräben 10 erstrecken. Wenn das Halbleitersubstrat von oben gesehen wird, ist die Körperschicht 16 durch die Gräben 10 und die Emitterschicht 14 in rechteckige Flächen eingeteilt, und die Körperkontaktschicht 12 ist nahe dem Zentrum von jeder der Flächen platziert, in die die Körperschicht 16 eingeteilt ist. Die Körperkontaktschicht 12 ist weg von der Emitterschicht 14 platziert, sodass ihre Eckabschnitte nicht miteinander überlappen.
  • In der Halbleitereinrichtung 2 des vorliegenden Ausführungsbeispiels ist der Abstand von der Körperkontaktschicht 12 zu der Emitterschicht 14 in der Richtung (X-Richtung), in die sich die Gräben erstrecken, entlang der vorderen Oberfläche des Halbleitersubstrats größer gemacht als der Abstand von der Körperkontaktschicht 12 zu jedem der Gräben 10 in der Richtung (Y-Richtung) senkrecht zu der Richtung, in die sich die Gräben 10 entlang der vorderen Oberfläche des Halbleitersubstrats erstrecken. Diese Konfiguration macht es möglich, dass die Körperkontaktschicht 12 klein ist, während der Abstand von der Körperkontaktschicht 12 zu jedem der Gräben 10 klein gehalten wird.
  • Wenn der IGBT Bereich 4 ausgeschaltet wird, fließen die an der hinteren Oberflächenseite der Ladungsträgerakkumulationsschicht 15 akkumulierten Löcher hoch zu der Körperschicht 16 nahe der vorderen Oberfläche entlang den Gräben 10 und fließen konzentriert von der Körperschicht 16 in die Körperkontaktschicht 12. Dabei fließen die Löcher konzentriert durch eine größere Fläche der Körperschicht 16, wenn der Abstand zwischen jedem der Gräben 10 und der Körperkontaktschicht 12 groß ist, was es einfach macht, dass ein Einrastphänomen auftritt. In der Halbleitereinrichtung 2 des vorliegenden Ausführungsbeispiels wird der Abstand zwischen jedem der Gräben 10 und der Körperkontaktschicht 12 klein gehalten. Dies ermöglicht es, das Auftreten eines Einrastphänomens durch das Einengen der Fläche in der Körperschicht 16 zu ermöglichen, durch die die Löcher konzentriert fließen. Das wiederum macht es möglich, die RBSOA Toleranz der Halbleitereinrichtung 2 zu verbessern.
  • Ferner ist in der Halbleitereinrichtung 2 des vorliegenden Ausführungsbeispiels die Körperkontaktschicht 12 durch Erhöhen des Abstands von der Körperkontaktschicht 12 zu der Emitterschicht 14 in der Richtung (X-Richtung), in die sich die Gräben 10 erstrecken, kleiner gemacht. Diese Konfiguration reduziert die Menge an Löchern, die aus der Körperkontaktschicht 12 in den Driftbereich 18 während eines Diodenbetriebs injiziert werden. Dies bringt eine Verbesserung in einer umgekehrten Erholungscharakteristik während eines Diodenbetriebs mit sich, was es möglich macht, einen Schaltverlust zu reduzieren.
  • Ferner ist in dem vorliegenden Ausführungsbeispiel ein Teil der Körperkontaktschicht 12, der mit einem kurzen Abstand von dem Diodenbereich 6 platziert ist, klein gemacht in einer Breite in der Richtung (X-Richtung), in die sich die Gräben erstrecken, und ein Teil der Körperkontaktschicht 12, der mit einem großen Abstand von dem Diodenbereich 6 platziert ist, ist groß in einer Breite in der Richtung (X-Richtung) gemacht, in die sich die Gräben 10 erstrecken. Das heißt, der Teil der Körperkontaktschicht 12, der mit einem kurzen Abstand von dem Diodenbereich 6 platziert ist, ist klein gemacht, und der Teil der Körperkontaktschicht 12, der mit einem großen Abstand von dem Diodenbereich 6 platziert ist, ist groß gemacht.
  • Wenn der IGBT Bereich 4 ausgeschaltet wird, fließt ein Lawinenstrom konzentriert durch einen Teil der Körperkontaktschicht 12, der in dem Zentrum des IGBT Bereichs 4 platziert ist. Mit anderen Worten fließt der Lawinenstrom konzentriert durch einen Teil der Körperkontaktschicht 12 in dem IGBT Bereich 4, der mit einem großen Abstand von dem Diodenbereich 6 platziert ist. In der Halbleitereinrichtung 2 des vorliegenden Ausführungsbeispiels ist der Teil der Körperkontaktschicht 12, auf den der Lawinenstrom konzentriert ist, groß gemacht. Dies ermöglicht es, eine Lawinentoleranz während eines IGBT Betriebs sicherzustellen.
  • In der Halbleitereinrichtung 2 des vorliegenden Ausführungsbeispiels ist die Körperkontaktschicht 12 klein in dem IGBT Bereich 4 in einem Teil gemacht, in dem der Lawinenstrom nicht konzentriert ist (d.h. einem Teil des IGBT Bereichs 4, der mit einem kurzen Abstand von dem Diodenbereich 6 platziert ist). Diese Konfiguration reduziert die Menge an Löchern, die aus der Körperkontaktschicht 12 in die Driftschicht 18 während eines Diodenbetriebs injiziert werden. Dies bringt eine Verbesserung in einer umgekehrten Erholungscharakteristik während eines Diodenbetriebs mit sich, was es möglich macht, einen Schaltverlust zu reduzieren.
  • In der Halbleitereinrichtung 2 des vorliegenden Ausführungsbeispiels ist die Körperkontaktschicht 12 des IGBT Bereichs 4 in einem peripheren Teil des Elementbereichs 5 größer gemacht als die Körperkontaktschicht 12 des IGBT Bereichs 4 in einem anderen Teil des Elementbereichs 5, wie in 5 gezeigt. Wenn der IGBT Bereich 4 ausgeschaltet wird, werden die Löcher, die durch den Körperkontaktbereich 12 in dem peripheren Teil des Elementbereichs 5 fließen, besonders konzentriert. Aus diesem Grund verursacht ein Kleinmachen des Körperkontaktbereichs 12 in dem peripheren Teil des Elementbereichs 5 eine Verringerung in einer RBSOA Toleranz. Solch eine Verringerung in der RBSOA Toleranz der Halbleiteitereinrichtung 2 kann dadurch verhindert werden, dass der Körperkontaktbereich 12 in dem peripheren Teil des Elementbereichs 5 größer als die Körperkontaktschichten 12 des IGBT Bereichs 4 in einem anderen Teil des Elementbereichs 5 gemacht werden.
  • In der Halbleitereinrichtung 2 des vorliegenden Ausführungsbeispiels enthält der Wahrnehmungsbereich 8 dieselbe Konfiguration wie des IGBT Bereichs 4, außer der Weise, in der die Körperkontaktschicht 12 platziert ist. Der Wahrnehmungsbereich 8 wird zum Erfassen der Größe eines Stroms verwendet, der durch den IGBT Bereich 4 fließt. Die Kollektorschicht 22, Driftschicht 18, Körperschicht 16, Ladungsträgerakkumulationsschicht 15, Gateelektrode 38, Emitterschicht 14 und Körperkontaktschicht 12 des Wahrnehmungsbereichs 8 werden manchmal als eine "Wahrnehmungskollektorschicht", "Wahrnehmungsdriftschicht", "Wahrnehmungskörperschicht", "Wahrnehmungsladungsträgerakkumulationsschicht", Wahrnehmungsgateelektrode", "Wahrnehmungsemitterschicht" bzw. "Wahrnehmungskörperkontaktschicht" bezeichnet.
  • In dem Wahrnehmungsbereich 8 ist, wie in 6 gezeigt, die Körperkontaktschicht 12 in solch einer Weise platziert, dass sie in Kontakt mit der Emitterschicht 14 steht. Genauer ist in dem Wahrnehmungsbereich 8 die Körperkontaktschicht 12 in großer Nähe zu der Emitterschicht 14 platziert, sodass ihre Eckabschnitte einander Überlappen. Mit anderen Worten ist die Körperkontaktschicht 12 in dem Wahrnehmungsbereich 8 größer als die Körperkontaktschicht 12 in dem IGBT Bereich 4 gemacht. Der Wahrnehmungsbereich 8 hat intrinsisch eine geringe Durchbruchstoleranz, und das Kleinmachen der Körperkontaktschicht 12 in dem Wahrnehmungsbereich 8 verursacht eine weitere Verringerung in der Durchbruchstoleranz des Wahrnehmungsbereichs 8. Wie in dem vorliegenden Ausführungsbeispiel kann die Durchbruchstoleranz des Wahrnehmungsbereichs 8 durch Großmachen der Körperkontaktschicht 12 des Wahrnehmungsbereichs 8 sichergestellt werden.
  • Das Platzieren der Körperkontaktschicht 12 in dem Wahrnehmungsbereich 8 kann so sein, dass die Körperkontaktschicht 12 auf der ganzen Oberfläche des Wahrnehmungsbereichs 8 platziert ist, wie in 6 gezeigt. Alternativ kann in einem Teil des Wahrnehmungsbereichs 8 die Körperkontaktschicht 12 in einer wie in 6 gezeigten Weise platziert sein, und in dem übrigen Teil des Wahrnehmungsbereichs 8 kann die Körperkontaktschicht 12 in einer Weise platziert sein, die ähnlich zu der ist, in der sie in dem IGBT Bereich 4 platziert ist.
  • Das Ausführungsbeispiel wurde oben unter Verwendung einer Konfiguration als einem Beispiel beschrieben, in der eine Halbleitereinrichtung 2 einen IGBT Bereich 4, einen Diodenbereich 6 und einen Wahrnehmungsbereich 8 enthält. Die Halbleitereinrichtung 2 kann so konfiguriert sein, dass sie nur einen IGBT Bereich 4 und einen Wahrnehmungsbereich 8 oder nur einen IGBT Bereich 4 enthält.
  • In dem oben beschriebenen Ausführungsbeispiel wurde ein Fall beschrieben, in dem die IGBT Bereiche 4 und die Diodenbereiche 6 eine Struktur bilden, die in der Form von Streifen ist, die sich entlang den Gräben 10 erstrecken. Jedoch können die IGBT Bereiche 4 und die Diodenbereiche 6 eine Struktur einer anderen Form bilden.
  • In dem oben beschriebenen Ausführungsbeispiel wurde ein Fall beschrieben, in dem die IGBT Bereiche 4 und die Diodenbereiche 6 abwechselnd in der Richtung (Y-Richtung) senkrecht zu der Richtung (X-Richtung) platziert sind, in die sich die Gräben 10 erstrecken, jedoch ist die Weise, in der die IGBT Bereiche 4 und die Diodenbereiche 6 platziert sind, nicht auf diesen Fall beschränkt. Zum Beispiel können die Diodenbereiche 6 in der Form eines Kreises oder in der Form eines Rechtecks platziert sein, und die IGBT Bereiche 4 können um die Diodenbereiche 6 platziert sein, wenn die Halbleitereinrichtung 2 von oben gesehen wird.
  • In dem oben beschriebenen Ausführungsbeispiel wurde ein Fall beschrieben, in dem die Körperkontaktschicht 12 in einer rechteckigen Form ist, wenn die Halbleitereinrichtung 2 von oben gesehen wird. Jedoch kann die Körperkontaktschicht 12 in einer anderen Form, wie z.B. einer Kreisform oder einer Dreiecksform gebildet sein.
  • Die repräsentativen und nicht beschränkenden spezifischen Ausführungsbeispiele der vorliegenden Erfindung sind oben im Detail mit Bezug auf die Zeichnungen beschrieben. Die oben bereitgestellte detaillierte Beschreibung beabsichtigt einfach, die Fachleute mit den Details zum Implementieren von bevorzugten Beispielen der vorliegenden Erfindung zu versorgen, und es ist nicht beabsichtigt, den Bereich der vorliegenden Erfindung einzuschränken. Zusätzliche Merkmale und Erfindungen, die hierin offenbart sind, können unabhängig von oder zusammen mit anderen Merkmalen und Erfindungen verwendet werden, um eine weiter verbesserte Halbleitereinrichtung bereitzustellen.
  • Die Kombinationen der Merkmale und Schritte, die in der detaillierten Beschreibung offenbart sind, sind nicht notwendig zum Implementieren der vorliegenden Erfindung in dem breitesten Sinne und sind hauptsächlich bereitgestellt, um insbesondere die repräsentativen spezifischen Ausführungsbeispiele der vorliegenden Erfindung zu erklären. Zusätzlich müssen verschiedene Merkmale der repräsentativen spezifischen Ausführungsbeispiele, die oben beschrieben wurden, und verschiedene Merkmale, die in den unabhängigen und abhängigen Patentansprüchen beschrieben wurden, nicht gemäß den Ausführungsbeispielen, die hierin beschrieben wurden, oder in irgendeiner besonderen Ordnung kombiniert werden, wenn zusätzliche und nützliche Ausführungsbeispiele der vorliegenden Erfindung bereitgestellt werden.
  • Es wird beabsichtigt, dass alle Merkmale, die in der vorliegenden Beschreibung und/oder den Patentansprüchen beschrieben sind, separat und unabhängig voneinander zum Zweck der ursprünglichen Offenbarung sowie zum Zweck des Einschränkens der beanspruchten Gegenstände unabhängig von den Zusammensetzungen der Merkmale, die in den Ausführungsbeispielen und/oder den Patentansprüchen beschrieben sind, offenbart sind. Zusätzlich ist beabsichtigt, dass alle Wertebereiche oder Angaben von Gruppen von Entitäten auf jeden möglichen Zwischenwert und jede Zwischenentität für den Zweck einer ursprünglichen Offenbarung und auch für den Zweck des Einschränkens der beanspruchten Gegenstände offenbaren.
  • Die Ausführungsbeispiele der vorliegenden Erfindung sind oben im Detail beschrieben. Jedoch sind diese Ausführungsbeispiele hauptsächlich illustrativ und es wird nicht beabsichtigt, dass sie den Bereich der Patentansprüche einschränken. Die in dem Bereich der Patentansprüche offenbarte Technologie enthält verschiedene Änderungen und Modifikationen der oben beschriebenen spezifischen Ausführungsbeispiele. Die in der vorliegenden Beschreibung oder den Zeichnungen beispielhaft genannten technischen Elemente üben eine technische Nützlichkeit unabhängig oder in verschiedenen Kombinationen aus, und sind nicht auf die Kombinationen der Patentansprüche beschränkt, die in der ursprünglich offenbarten Anmeldung beschrieben sind. Ferner erreicht die in der vorliegenden Beschreibung oder den Zeichnungen beispielhaft dargestellte Technologie eine Vielzahl von Zielen, und das Erreichen von einem der Ziele hat eine technische Nützlichkeit in sich.

Claims (4)

  1. Halbleitereinrichtung, in der ein Elementbereich, der zumindest einen IGBT Bereich enthält, auf einem Halbleitersubstrat gebildet ist, wobei die Halbleitereinrichtung eine vordere Oberflächenelektrode die auf einer vorderen Oberfläche des Halbleitersubstrats bereitgestellt ist, und eine hintere Oberflächenelektrode, die auf einer hinteren Oberfläche des Halbleitersubstrats bereitgestellt ist, aufweist, wobei der IGBT Bereich aufweist: eine Kollektorschicht eines ersten Leitfähigkeitstyps, wobei die Kollektorschicht in Kontakt mit der hinteren Oberflächenelektrode ist; eine Driftschicht eines zweiten Leitfähigkeitstyps, die auf einer vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Kollektorschicht bereitgestellt ist; eine Körperschicht des ersten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Driftschicht bereitgestellt ist, wobei die Körperschicht in Kontakt mit der vorderen Oberflächenelektrode steht; eine Gateelektrode, die innerhalb eines Grabens platziert ist, der sich von der vorderen Oberfläche des Halbleitersubstrats zu der Driftschicht erstreckt, und die von dem Halbleitersubstrat und der vorderen Oberflächenelektrode durch eine Isolationsschicht isoliert ist; eine Emitterschicht des zweiten Leitfähigkeitstyps, die zwischen der Körperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, wobei die Emitterschicht in Kontakt mit der Isolationsschicht der Gateelektrode und der vorderen Oberflächenelektrode steht; und eine Kontaktschicht des ersten Leitfähigkeitstyps, die zwischen der Körperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, wobei die Kontaktschicht in Kontakt mit der vorderen Oberflächenelektrode steht und eine höhere Verunreinigungskonzentration als die Körperschicht hat, wobei ein Abstand von der Kontaktschicht zu der Emitterschicht in einer X-Richtung größer als ein Abstand von der Kontaktschicht zu dem Graben in einer Y-Richtung ist, wobei die X-Richtung eine Richtung ist, in die sich der Graben entlang der vorderen Oberfläche des Halbleitersubstrats erstreckt, und eine Y-Richtung eine Richtung senkrecht zu der X-Richtung entlang der vorderen Oberfläche des Halbleitersubstrats ist.
  2. Halbleitereinrichtung nach Anspruch 1, ferner mit: einer Ladungsträgerakkumulationsschicht des zweiten Leitfähigkeitstyps, die innerhalb der Körperschicht bereitgestellt ist, sodass sie zwischen die Driftschicht und die vordere Oberflächenelektrode tritt.
  3. Halbleitereinrichtung nach einem der Ansprüche 1 oder 2, wobei ein Abstand von der Körperkontaktschicht zu der Emitterschicht in der X-Richtung in einem peripheren Teil des Elementbereichs kleiner als ein Abstand von der Kontaktschicht zu der Emitterschicht in der X-Richtung in einem anderen Teil des Elementbereichs ist.
  4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, wobei ein IGBT Wahrnehmungsbereich ferner auf dem Halbleitersubstrat gebildet ist, und der IGBT Wahrnehmungsbereich aufweist: eine Wahrnehmungskollektorschicht des ersten Leitfähigkeitstyps, wobei die Wahrnehmungskollektorschicht in Kontakt mit der hinteren Oberflächenelektrode steht; eine Wahrnehmungsdriftschicht des zweiten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Wahrnehmungskollektorschicht bereitgestellt ist; eine Wahrnehmungskörperschicht des ersten Leitfähigkeitstyps, die auf der vorderen Oberflächenseite des Halbleitersubstrats mit Bezug auf die Wahrnehmungsdriftschicht bereitgestellt ist, wobei die Wahrnehmungskörperschicht in Kontakt mit der vorderen Oberflächenelektrode steht; eine Wahrnehmungsgateelektrode, die innerhalb eines Grabens platziert ist, der sich von der vorderen Oberfläche des Halbleitersubstrats zu der Wahrnehmungsdriftschicht erstreckt, und die von dem Halbleitersubstrat und der vorderen Oberflächenelektrode durch eine Isolationsschicht isoliert ist; eine Wahrnehmungsemitterschicht des zweiten Leitfähigkeitstyps, die zwischen der Wahrnehmungskörperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, wobei die Wahrnehmungsemitterschicht in Kontakt mit der Isolationsschicht der Wahrnehmungsgateelektrode und der vorderen Oberflächenelektrode steht; und eine Wahrnehmungskontaktschicht des ersten Leitfähigkeitstyps, die zwischen der Wahrnehmungskörperschicht und der vorderen Oberflächenelektrode bereitgestellt ist, wobei die Wahrnehmungskontaktschicht in Kontakt mit der vorderen Oberflächenelektrode steht und eine höhere Verunreinigungskonzentration als die Wahrnehmungskörperschicht hat, wobei ein Abstand von der Wahrnehmungskontaktschicht zu der Wahrnehmungsemitterschicht in der X-Richtung in dem IGBT Wahrnehmungsbereich kleiner als ein Abstand von der Kontaktschicht zu der Emitterschicht in der X-Richtung in dem IGBT Bereich ist.
DE112013006666.1T 2013-02-13 2013-02-13 Halbleitereinrichtung Expired - Fee Related DE112013006666B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/053418 WO2014125583A1 (ja) 2013-02-13 2013-02-13 半導体装置

Publications (2)

Publication Number Publication Date
DE112013006666T5 true DE112013006666T5 (de) 2015-10-29
DE112013006666B4 DE112013006666B4 (de) 2019-04-11

Family

ID=51353616

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013006666.1T Expired - Fee Related DE112013006666B4 (de) 2013-02-13 2013-02-13 Halbleitereinrichtung

Country Status (5)

Country Link
US (1) US9312372B2 (de)
JP (1) JP6098707B2 (de)
CN (1) CN104995737B (de)
DE (1) DE112013006666B4 (de)
WO (1) WO2014125583A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
DE112017000063T5 (de) * 2016-02-15 2018-03-22 Fuji Electric Co., Ltd. Halbleitervorrichtung
WO2017155122A1 (ja) 2016-03-10 2017-09-14 富士電機株式会社 半導体装置
US10205012B2 (en) * 2016-03-11 2019-02-12 Fuji Electric Co., Ltd. Semiconductor device
DE112019000095T5 (de) 2018-03-15 2020-09-24 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP7055056B2 (ja) 2018-04-24 2022-04-15 三菱電機株式会社 半導体装置および半導体装置の製造方法
WO2019244485A1 (ja) 2018-06-22 2019-12-26 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2022085307A (ja) * 2020-11-27 2022-06-08 三菱電機株式会社 半導体装置
JP7486407B2 (ja) 2020-11-27 2024-05-17 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256550A (ja) * 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
JP3905271B2 (ja) 1999-11-12 2007-04-18 株式会社豊田中央研究所 半導体装置
JP4085781B2 (ja) * 2002-11-01 2008-05-14 トヨタ自動車株式会社 電界効果型半導体装置
JP4731848B2 (ja) * 2004-07-16 2011-07-27 株式会社豊田中央研究所 半導体装置
JP4212552B2 (ja) * 2004-12-22 2009-01-21 株式会社東芝 半導体装置
JP2008227251A (ja) 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
JP4893609B2 (ja) * 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2009170532A (ja) * 2008-01-11 2009-07-30 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2009170629A (ja) * 2008-01-16 2009-07-30 Nec Electronics Corp 半導体装置の製造方法
KR101191281B1 (ko) * 2008-03-31 2012-10-16 미쓰비시덴키 가부시키가이샤 반도체장치
JP2010263149A (ja) 2009-05-11 2010-11-18 Toyota Motor Corp 半導体装置
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP2013026534A (ja) * 2011-07-25 2013-02-04 Toyota Central R&D Labs Inc 半導体装置
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US20150380536A1 (en) 2015-12-31
DE112013006666B4 (de) 2019-04-11
JP6098707B2 (ja) 2017-03-22
US9312372B2 (en) 2016-04-12
CN104995737B (zh) 2017-10-27
CN104995737A (zh) 2015-10-21
WO2014125583A1 (ja) 2014-08-21
JPWO2014125583A1 (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
DE112013006666B4 (de) Halbleitereinrichtung
DE102015121516B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE112015005000B4 (de) Halbleitervorrichtung
DE112013000677B4 (de) Halbleitervorrichtung
DE102015121514B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE102015221061B4 (de) Halbleitervorrichtung
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE112012007249B4 (de) Halbleitervorrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE102017104716B4 (de) Schaltvorrichtung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112015002028T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112014005981T5 (de) Halbleitereinrichtung
DE102015102756A1 (de) Halbleitereinrichtung
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE102016116564A1 (de) Halbleitervorrichtung
DE112013002767T5 (de) Halbleitervorrichtung
DE102017104715A1 (de) Schaltvorrichtung
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE112013004146T5 (de) Halbleitervorrichtung
DE112013006664B4 (de) Halbleitereinrichtung
DE102017210255A1 (de) Leistungshalbleiterbauelement
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee