DE102015121514B4 - Umgekehrt leitender bipolarer Transistor mit isoliertem Gate - Google Patents

Umgekehrt leitender bipolarer Transistor mit isoliertem Gate Download PDF

Info

Publication number
DE102015121514B4
DE102015121514B4 DE102015121514.4A DE102015121514A DE102015121514B4 DE 102015121514 B4 DE102015121514 B4 DE 102015121514B4 DE 102015121514 A DE102015121514 A DE 102015121514A DE 102015121514 B4 DE102015121514 B4 DE 102015121514B4
Authority
DE
Germany
Prior art keywords
semiconductor layer
region
area
barrier
reverse conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015121514.4A
Other languages
English (en)
Other versions
DE102015121514A1 (de
Inventor
Yasuhiro Hirabayashi
Hiroshi Hosokawa
Yoshifumi Yasuda
Akitaka SOENO
Masaru Senoo
Satoru Machida
Yusuke Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102015121514A1 publication Critical patent/DE102015121514A1/de
Application granted granted Critical
Publication of DE102015121514B4 publication Critical patent/DE102015121514B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

Umgekehrt leitender bipolarer Transistor mit isoliertem Gate (1, 2, 3, 4, 5), mit:
einer Halbleiterschicht (10);
einer Emitterelektrode (24), die eine der Hauptoberflächen (10B) der Halbleiterschicht (10) bedeckt; und
einem isolierten Grabengate (30), das sich von der einen der Hauptoberflächen (10B) der Halbleiterschicht (10) in die Halbleiterschicht (10) erstreckt, wobei
die Halbleiterschicht (10) aufweist:
einen Driftbereich (14) eines ersten Leitfähigkeitstyps, wobei der Driftbereich (14) in Kontakt mit dem isolierten Grabengate (30) ist;
einen Körperbereich (15) eines zweiten Leitfähigkeitstyps, wobei der Körperbereich (15) oberhalb des Driftbereichs (14) angeordnet ist und in Kontakt mit dem isolierten Grabengate (30) ist; und
einen Barrierenbereich (18) des ersten Leitfähigkeitstyps, wobei der Barrierenbereich (18) in dem Körperbereich (15) angeordnet ist und elektrisch mit der Emitterelektrode (24) über ein Säulenbauteil (19) verbunden ist, das sich von der einen der Hauptoberflächen (10B) der Halbleiterschicht (10) erstreckt, und
der Barrierenbereich nicht in Kontakt mit einer Seitenoberfläche des isolierten Grabengates (30) ist.

Description

  • TECHNISCHES GEBIET
  • Die in der vorliegenden Anmeldung offenbarte Technik bezieht sich auf einen umgekehrt leitenden bipolaren Transistor mit isoliertem Gate.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • Ein umgekehrt leitender bipolarer Transistor mit isoliertem Gate (im Weiteren als ein „umgekehrt leitender IGBT“ bezeichnet), in dem eine Diode in einer Halbleiterschicht mit einem darin gebildeten bipolaren Transistor mit isoliertem Gate eingebaut ist, wurde entwickelt. Ein umgekehrt leitender IGBT dieses Typs wird oft in sechs Transistoren, die einen Drei-Phasen-Inverter konfigurieren, verwendet, und die Diode arbeitet als eine freilaufende Diode („Free Wheeling Diode“ (FWD)).
  • Es wurde gewünscht, einen Schaltverlust in dem umgekehrt leitenden IGBT durch Verbessern einer umgekehrten Erholungscharakteristik der in dem umgekehrt leitenden IGBT eingebauten Diode zu verbessern. Um die umgekehrte Erholungscharakteristik der eingebauten Diode zu verbessern, ist es wichtig, eine Menge an Löchern, die aus einem Körperbereich (d.h. einem Anodenbereich in der eingebauten Diode) einzuschränken, wenn die eingebaute Diode vorwärts vorgespannt ist.
  • JP 2013-48230 A schlägt eine Technik zum Verbessern der umgekehrten Erholungscharakteristik der eingebauten Diode vor. 9 zeigt eine schematische Ansicht eines umgekehrt leitenden IGBTs 100, der in JP 2013-48230 A offenbart ist. Um die Menge an Löchern, die aus einem Körperbereich 115 injiziert werden, einzuschränken, enthält der umgekehrt leitende IGBT 100 eine Barrierenschicht 118 des n-Typs, die in einem Körperbereich 115 des p-Typs bereitgestellt ist. Ein Körperbereich 115, der auf einer höheren Seite des Barrierenbereichs 118 bereitgestellt ist, wird ein oberer Körperbereich 115a genannt, während ein Körperbereich 115, der auf einer unteren Seite des Barrierenbereichs 118 bereitgestellt ist, ein unterer Körperbereich 115b genannt wird. Der Barrierenbereich 118 ist elektrisch mit einer Emitterelektrode 124 über einen Säulenbereich 119 des n-Typs verbunden, der sich von einer Hauptoberfläche einer Halbleiterschicht erstreckt und in Schottky-Kontakt mit der Emitterelektrode 124 ist.
  • Wenn die eingebaute Diode vorwärts vorgespannt ist, sind der Barrierenbereich 118 und die Emitterelektrode 124 über den Säulenbereich 119 kurzgeschlossen. Zu dieser Zeit wird ein Potenzial des Barrierenbereichs 118 um eine Größe, die einer Vorwärtsspannung des Schottky-Übergangs des Säulenbereichs 119 und der Emitterelektrode 124 entspricht, niedriger als das der Emitterelektrode 124. Die Vorwärtsspannung des Schottky-Übergangs ist niedriger als eine eingebaute Spannung einer PN-Diode, die durch den oberen Körperbereich 115a und den Barrierenbereich 118 konfiguriert ist. Entsprechend wird durch das Bereitstellen des Barrierenbereichs 118 eine ausreichende Vorwärtsspannung nicht an die PN-Diode, die durch den oberen Körperbereich 115a und den Barrierenbereich 118 konfiguriert ist, angelegt, wodurch die Menge an Löchern, die aus dem oberen Körperbereich 115a injiziert werden, eingeschränkt wird.
  • US 2012 / 0 146 091 A1 offenbart einen IGBT mit Barrierenbereichen.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • In dem umgekehrt leitenden IGBT 100 sind die Barrierenbereiche 118 in Kontakt mit den Seitenoberflächen der isolierten Grabengates 130, wie durch gestrichelte Linien in 9 gezeigt. Deswegen ist ein parasitärer NMOS, der aus den Barrierenbereichen 118, dem unteren Körperbereich 115b, und dem Driftbereich 114 besteht, auf den Seitenoberflächen der isolierten Grabengates 130 vorhanden. Deswegen wird der parasitäre NMOS eingeschaltet, bevor ein Schwellwert erreicht wird, wenn eine positive Spannung an die isolierten Grabengates 130 angelegt wird. Als ein Ergebnis davon erhöht sich ein Kollektorstrom Ic in zwei Stufen mit Bezug auf ein Anwachsen in einer Gatespannung Vg, wie in 10 gezeigt (im Weiteren wird dieses Phänomen ein „Zweistufen-Einschaltphänomen“ genannt). Solch ein Zweistufen-Einschaltphänomen kann in einer Fehlfunktion, Rauschen, und einer irrtümlichen Erfassung eines fehlerhaften Produkts resultieren. Diese Spezifikation stellt einen umgekehrt leitenden IGBT bereit, der das Auftreten eines Zweistufen-Einschaltphänomens verhindert.
  • Ein Aspekt eines umgekehrt leitenden bipolaren Transistors mit isoliertem Gate, der in dieser Spezifikation offenbart ist, weist eine Halbleiterschicht, eine Emitterelektrode, die eine der Hauptoberflächen der Halbleiterschicht bedeckt, und ein isoliertes Grabengate, das sich von der einen der Hauptoberflächen der Halbleiterschicht in die Halbleierschicht erstreckt, auf. Die Halbleiterschicht weist einen Driftbereich eines ersten Leitfähigkeitstyps, einen Körperbereich eines zweiten Leitfähigkeitstyps und einen Barrierenbereich des ersten Leitfähigkeitstyps auf. Der Driftbereich ist in Kontakt mit dem isolierten Grabengate. Der Körperbereich ist oberhalb des Driftbereichs angeordnet und ist in Kontakt mit dem isolierten Grabengate. Der Barrierenbereich ist in dem Körperbereich angeordnet und elektrisch mit der Emitterelektrode über ein Säulenbauteil verbunden, das sich von der einen der Hauptoberflächen der Halbleiterschicht erstreckt. In dem umgekehrt leitenden bipolaren Transistors mit isoliertem Gate ist der Barrierenbereich nicht in Kontakt mit einer Seitenoberfläche des isolierten Grabengates.
  • In dem umgekehrt leitenden IGBT nach dem vorherigen Ausführungsbeispiel ist ein parasitärer NMOS, der aus dem Barrierenbereich, dem Körperbereich und dem Driftbereich besteht, nicht auf der Seitenoberfläche des isolierten Grabengates vorhanden, weil der Barrierenbereich nicht in Kontakt mit einer Seitenoberfläche des isolierten Grabengates ist. Entsprechend wird in dem umgekehrt leitenden IGBT in dem vorliegenden Aspekt das Auftreten des Zweistufen-Einschaltphänomens verhindert.
  • Figurenliste
    • 1 zeigt schematisch einen Querschnitt eines Hauptteils eines umgekehrt leitenden IGBTs gemäß einem Ausführungsbeispiel;
    • 2 zeigt schematisch einen Querschnitt des Hauptteils, der entlang einer Linie II-II in 1 aufgenommen wurde;
    • 3 zeigt schematisch einen Querschnitt des Hauptteils, der entlang einer Linie III-III in 1 aufgenommen wurde;
    • 4 zeigt schematisch einen Querschnitt eines Hauptteils eines umgekehrt leitenden IGBTs gemäß einem modifizieren Beispiel;
    • 5 zeigt schematisch einen Querschnitt eines Hauptteils eines umgekehrt leitenden IGBTs gemäß einem weiteren modifizierten Beispiel;
    • 6 zeigt schematisch einen Querschnitt eines Hauptteils eines umgekehrt leitenden IGBTs gemäß einem weiteren modifizierten Beispiel;
    • 7 zeigt schematisch einen Querschnitt eines Hauptteils eines umgekehrt leitenden IGBTs gemäß einem weiteren modifizierten Beispiel;
    • 8 zeigt schematisch einen Querschnitt eines Hauptteils eines umgekehrt leitenden IGBTs gemäß einem weiteren modifizierten Beispiel;
    • 9 zeigt schematisch einen Querschnitt eines Hauptteils eines herkömmlichen umgekehrt leitenden IGBTs; und
    • 10 zeigt ein Ic-Vg Charakteristik des herkömmlichen umgekehrt leitenden IGBTs.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Einige der in dieser Spezifikation offenbarten technischen Merkmale sind unten zusammengefasst. Man bemerke, dass die unten beschriebenen Gegenstände jeweils unabhängig eine technische Nützlichkeit haben.
  • Ein Aspekt eines umgekehrt leitenden bipolaren Transistors mit isoliertem Gate, der in dieser Spezifikation offenbart ist, kann eine Halbleiterschicht, eine Emitterelektrode, die eine der Hauptoberflächen der Halbleiterschicht bedeckt, und ein isoliertes Grabengate aufweisen, das sich von der einen der Hauptoberflächen der Halbleiterschicht in die Halbleiterschicht erstreckt. Ein Material der Halbleiterschicht ist nicht besonders beschränkt. Zum Beispiel kann das Material der Halbleiterschicht Silizium, Siliziumkarbid oder andere Verbindungshalbleiter sein. Die Halbleiterschicht kann einen Driftbereich eines ersten Leitfähigkeitstyps, einen Körperbereich eines zweiten Leitfähigkeitstyps und einen Barrierenbereich des ersten Leitfähigkeitstyps aufweisen. Der Driftbereich kann in Kontakt mit dem isolierten Grabengate sein. Der Körperbereich kann oberhalb des Driftbereichs angeordnet sein und ist in Kontakt mit dem isolierten Grabengate. Der Barrierenbereich kann in dem Körperbereich angeordnet sein und kann elektrisch mit der Emitterelektrode über einen Säulenbauteil verbunden sein, das sich von der einen der Hauptoberflächen der Halbleiterschicht erstreckt. Das Säulenbauteil kann so konfiguriert sein, dass es elektrisch den Barrierenbereich mit der Emitterelektrode verbindet, um ein Potenzial des Barrierenbereichs so anzupassen, dass eine Menge an Ladungsträgern, die aus dem Körperbereich injiziert werden, eingeschränkt wird, wenn der umgekehrt leitende bipolare Transistor mit isoliertem Gate eingeschaltet wird. Zum Beispiel kann das Säulenbauteil einen Halbleiterbereich des ersten Leitfähigkeitstyps sein, das in Schottky-Kontakt mit der Emitterelektrode ist. In dem umgekehrt leitenden bipolaren Transistor mit isoliertem Gate gemäß diesem Aspekt kann der Barrierenbereich nicht in Kontakt mit einer Seitenoberfläche des isolierten Grabengates sein. Es ist bevorzugt, dass ein Abstand, mit dem der Barrierenbereich von der Seitenoberfläche des isolierten Grabengates beabstandet ist, größer ist als eine Breite einer Inversionsschicht, die an der Seitenoberfläche des isolierten Grabengates erzeugt wird, ist.
  • Die Halbleiterschicht kann ferner einen Fließbereich („Floating Region“) des ersten Leitfähigkeitstyps aufweisen, wobei ein Potenzial des Fließbereichs fließend ist. Der Fließbereich kann in dem Körperbereich angeordnet sein. In einer Ansicht entlang einer Richtung senkrecht zu der einen der Hauptoberflächen der Halbleiterschicht kann der Fließbereich in zumindest einem Abschnitt zwischen der Seitenoberfläche des isolierten Grabengates und dem Barrierenbereich lokalisiert sein. Der Fließbereich kann in Kontakt mit der Seitenoberfläche des isolierten Grabengates sein oder kann beabstandet von der Seitenoberfläche des isolierten Grabengates sein. Die Fließbereiche können zwischen den Seitenoberflächen des isolierten Grabengates und dem Barrierenbereich verteilt sein. Wenn der Fließbereich bereitgestellt ist, sinkt die Einschaltspannung des umgekehrt leitenden bipolaren Transistors mit isoliertem Gate.
  • Der Fließbereich kann auf einer unteren Seite mit Bezug auf den Barrierenbereich in einer Tiefenrichtung der Halbleiterschicht lokalisiert sein. In diesem Aspekt sinkt die Einschaltspannung des umgekehrt leitenden bipolaren Transistors mit isoliertem Gate weiter.
  • Der Fließbereich kann sich von der Seitenoberfläche des isolierten Grabengates zu einer mit dem Barrierenbereich überlappenden Fläche in der Ansicht entlang der Richtung senkrecht zu der einen der Hauptoberflächen der Halbleiterschicht erstrecken. In diesem Aspekt sinkt die Einschaltspannung des umgekehrt leitenden bipolaren Transistors mit isoliertem Gate weiter.
  • Ferner können Kombinationen von Merkmalen und Schritten, die in der folgenden detaillierten Beschreibung offenbart werden, nicht notwendig sein, um die Erfindung in dem breitesten Sinn auszuführen, und sie sind stattdessen nur gelehrt, um repräsentative Beispiele der Erfindung besonders zu beschreiben. Ferner können verschiedene Merkmale der oben beschriebenen und unten beschriebenen repräsentativen Beispiele genauso wie die verschiedenen unabhängigen und abhängigen Patentansprüche auf Weisen kombiniert werden, die nicht spezifisch und explizit aufgezählt sind, um zusätzliche nützliche Ausführungsbeispiele der vorliegenden Lehren bereitzustellen.
  • Es wird beabsichtigt, dass alle in der Beschreibung und/oder den Patentansprüchen offenbarten Merkmale getrennt und unabhängig voneinander für den Zweck der ursprünglichen schriftlichen Offenbarung sowie für den Zweck des Einschränkens des beanspruchten Gegenstands unabhängig von den Zusammensetzungen der Merkmale in den Ausführungsbeispielen und/oder den Patentansprüchen offenbart sind. Zusätzlich ist beabsichtigt, dass alle Wertebereiche oder Angaben von Gruppen von Entitäten jeden möglichen Zwischenwert oder Zwischenentität für den Zweck der ursprünglichen schriftlichen Offenbarung sowie für den Zweck des Einschränkens des beanspruchten Gegenstands offenbaren.
  • (Ausführungsbeispiel)
  • Ein umgekehrt leitender IGBT 1 wird nun mit Bezug auf die Zeichnungen beschrieben. Der umgekehrt leitende IGBT 1 wird in sechs Transistoren, die einen Drei-Phasen-Inverter konfigurieren, verwendet, und eine darin eingebaute Diode arbeitet als eine freilaufende Diode (FWD).
  • Wie in 1 gezeigt, enthält der umgekehrt leitende IGBT 1 eine Halbleiterschicht 10 eines Siliziumeinkristalls, eine Kollektorelektrode 22 (Kathodenelektrode in der Diode), die eine hintere Oberfläche 10A der Halbleiterschicht 10 bedeckt, eine Emitterelektrode 24 (Anodenelektrode in der Diode), die eine vordere Oberfläche 10B der Halbleiterschicht 10 bedeckt, und eine Vielzahl von isolierten Grabengates 30, die in einer Oberflächenschicht der Halbleiterschicht 10 bereitgestellt sind. Die Halbleiterschicht 10 enthält einen Kollektorbereich 11 des p-Typs, einen Kathodenbereich 12 des n-Typs, einen Pufferbereich 13 des n-Typs, einen Driftbereich 14 des n-Typs, einen Körperbereich 15 des p-Typs (Anodenbereich in der Diode), Emitterbereiche 16 des n-Typs, Körperkontaktbereiche 17 des p-Typs, Barrierenbereiche 18 des n-Typs, und Säulenbereiche 19 des n-Typs.
  • Der Kollektorbereich 11 ist an einer hinteren Schicht der Halbleiterschicht 10 angeordnet und liegt an der hinteren Oberfläche 10A der Halbleiterschicht 10 außen. Der Kollektorbereich 11 enthält eine hohe Konzentration an Bor und ist in ohmschem Kontakt mit der Kollektorelektrode 22. Der Kollektorbereich 11 wird durch Einführen von Bor in einen Teil der hinteren Schicht der Halbleiterschicht 10 von der hinteren Oberfläche 10A der Halbleiterschicht 10 unter Verwendung von z.B. einer Ionenimplantationstechnik gebildet.
  • Der Kathodenbereich 12 ist in der hinteren Schicht der Halbleiterschicht 10 angeordnet und liegt an der hinteren Oberfläche 10A der Halbleiterschicht 10 au-βen. Der Kathodenbereich 12 enthält eine hohe Konzentration an Phosphor und ist in ohmschen Kontakt mit der Kathodenelektrode 22. Der Kathodenbereich 12 wird durch Einführen von Phosphor in einen Teil der hinteren Schicht der Halbleiterschicht 10 von der hinteren Oberfläche 10A der Halbleiterschicht 10 unter Verwendung von z.B. der Ionenimplantationstechnik gebildet.
  • Der umgekehrt leitende IGBT 1 ist dadurch gekennzeichnet, dass der Kollektorbereich 11 und der Kathodenbereich 12 in der hinteren Schicht der Halbleiterschicht 10 bereitgestellt sind. Der Kollektorbereich 11 und der Kathodenbereich 12 sind in einer gleichen Ebene in der hinteren Schicht der Halbleiterschicht 10 angeordnet. Dadurch ist der umgekehrt leitende IGBT 1 in der Lage, sowohl als ein IGBT als auch als eine Diode zu arbeiten. Es wird bemerkt, dass ein Layout des Kollektorbereichs 11 und des Kathodenbereichs 12 in der hinteren Schicht der Halbleiterschicht 10 nicht auf ein bestimmtes beschränkt ist, sondern verschiedene Layouts können angewendet werden.
  • Der Pufferbereich 13 ist in der hinteren Schicht der Halbleiterschicht 10 angeordnet. Der Pufferbereich 13 ist auf dem Kollektorbereich 11 und dem Kathodenbereich 12 angeordnet. Der Pufferbereich 13 wird durch Einführen von Phosphor in einen Teil der hinteren Schicht der Halbleiterschicht 10 von der hinteren Oberfläche 10A der Halbleiterschicht 10 unter Verwendung von z.B. der Ionenimplantationstechnik gebildet. Eine Verunreinigungskonzentration der Pufferschicht 13 ist höher als die des Driftbereichs 14.
  • Der Driftbereich ist zwischen der Pufferschicht 13 und dem Körperbereich 15 angeordnet. Der Driftbereich 14 ist ein Teil, der übrig bleibt, nachdem jeder Halbleiterbereich in der Halbleiterschicht 10 gebildet wurde, und seine Verunreinigungskonzentration ist niedrig.
  • Der Körperbereich 15 ist in der Oberflächenschicht der Halbleiterschicht 10 angeordnet. Der Körperbereich 15 ist auf dem Driftbereich 14 angeordnet und umgibt die Emitterbereiche 16, Körperkontaktbereiche 17, Barrierenbereiche 18 und Säulenbereiche 19. Der Körperbereich 15 wird durch Einführen von Bor in einen Teil der Oberflächenschicht der Halbleiterschicht 10 von der vorderen Oberfläche 10B der Halbleiterschicht 10 unter Verwendung von z.B. der Ionenimplantationstechnik gebildet. Der Körperbereich 15 ist in einen oberen Körperbereich 15a, der auf einer höheren Seite des Barrierenbereichs 18 angeordnet ist, und einen unteren Körperbereich 15b, der auf einer unteren Seite des Barrierenbereichs 18 angeordnet ist, eingeteilt.
  • Jeder Emitterbereich 16 ist in der Oberflächenschicht der Halbleiterschicht 10 angeordnet. Der Emitterbereich 16 ist auf dem Körperbereich 15 angeordnet und liegt an der vorderen Oberfläche 10B der Halbleiterschicht 10 außen. Der Emitterbereich 16 enthält eine hohe Konzentration von Phosphor und ist in ohmschem Kontakt mit der Emitterelektrode 24. Der Emitterbereich 16 wird durch Einführen von Phosphor in einen Teil der Oberflächenschicht der Halbleiterschicht 10 von der vorderen Oberfläche 10B der Halbleiterschicht 10 unter Verwendung der Ionenimplantationstechnik gebildet.
  • Jeder Körperkontaktbereich 17 ist in der Oberflächenschicht der Halbleiterschicht 10 angeordnet. Der Körperkontaktbereich 17 ist auf dem Körperbereich 15 angeordnet und liegt an der vorderen Oberfläche 10B der Halbleiterschicht 10 außen. Der Körperkontaktbereich 17 enthält eine hohe Konzentration von Bor und ist in ohmschem Kontakt mit der Emitterelektrode 24. Der Körperkontaktbereich 17 wird durch Einführen von Bor in einen Teil der Oberflächenschicht der Halbleiterschicht 10 von der vorderen Oberfläche 10B der Halbleiterschicht 10 unter Verwendung von z.B. der Ionenimplantationstechnik gebildet.
  • Jedes isolierte Grabengate 30 ist innerhalb eines Grabens bereitgestellt, der sich von der vorderen Oberfläche 10B der Halbleiterschicht 10 zu dem Driftbereich 14 durch den entsprechenden Emitterbereich 16 und Körperbereich 15 erstreckt. Das isolierte Grabengate 30 ist in Kontakt mit dem Driftbereich 14, Körperbereich 15 und entsprechendem Emitterbereich 16. Das isolierte Grabengate 30 hat eine Grabengateelektrode und eine Gateisolationsschicht, die die Grabengateelektrode bedeckt. Wie in 2 gezeigt, sind die isolierten Grabengates 30 in Streifen angeordnet, wenn entlang einer Richtung senkrecht zu der vorderen Oberfläche 10B der Halbleiterschicht 10 gesehen wird. Dies ist ein Beispiel des Layouts der isolierten Grabengates 30, und es ist nicht auf ein besonderes beschränkt. Deswegen können verschiedene Layouts der isolierten Grabengates angewendet werden.
  • Wie in 1 gezeigt, ist jeder Barrierenbereich 18 in der Oberflächenschicht der Halbleiterschicht 10 angeordnet. Der Barrierenbereich 18 ist innerhalb des Körperbereichs 15 angeordnet und ist von dem Driftbereich 14, Emitterbereichen 16 und Körperkontaktbereichen 17 durch den Körperbereich 15 getrennt. Der Barrierenbereich 18 hat eine Form, die sich in einer Ebene parallel zu der vorderen Oberfläche 10B der Halbleiterschicht 10 erstreckt. Der Barrierenbereich 18 wird durch Einführen von Phosphor in einen Teil der Oberflächenschicht der Halbleiterschicht 10 von der vorderen Oberfläche 10B der Halbleiterschicht 10 unter Verwendung von z.B. der Ionenimplantationstechnik gebildet. Der Barrierenbereich 18 ist an einer vorbestimmten Tiefe in der Halbleiterschicht 10 lokalisiert. Wie in 3 gezeigt, hat jeder Barrierenbereich 18 eine Form, die sich entlang einer longitudinalen Richtung der isolierten Grabengates 30 erstreckt, wenn sie entlang der Richtung senkrecht zu der vorderen Oberfläche 10B der Halbleiterschicht 10 gesehen werden. Die Barrierenbereiche 18 sind so in Streifen angeordnet, dass sie den isolierten Grabengates 30 entsprechen, die in Streifen angeordnet sind. Jeder Barrierenbereich 18 ist nicht in Kontakt mit Seitenoberflächen der entsprechenden isolierten Grabengates 30. Der Körperbereich 15 liegt zwischen jedem isolierten Grabengate 30 und dem entsprechenden Barrierenbereich 18. Ein Abstand, durch den jeder Barrierenbereich 18 von einer entsprechenden Seitenoberfläche von einem isolierten Grabengate 30 beabstandet ist, ist größer als eine Breite einer Inversionsschicht, die auf der Seitenoberfläche des isolierten Grabengates 30 gebildet wird.
  • Wie in 1 gezeigt, ist jeder Säulenbereich 19 in der Oberflächenschicht der Halbleiterschicht 10 angeordnet. Der Säulenbereich 19 erstreckt sich von der vorderen Oberfläche 10B der Halbleiterschicht 10 zu dem entsprechenden Barrierenbereich 18 durch den entsprechenden Körperkontaktbereich 17 und den entsprechenden oberen Körperbereich 15a. Der Säulenbereich 19 hat eine Form, die sich entlang der Richtung senkrecht zu der vorderen Oberfläche 10B der Halbleiterschicht 10 erstreckt. Der Säulenbereich 19 enthält Phosphor und ist in Schottky-Kontakt mit der Emitterelektrode 24. Der Säulenbereich 19 wird durch Einführen von Phosphor in einen Teil der Oberflächenschicht der Halbleiterschicht 10 von der vorderen Oberfläche 10B der Halbleiterschicht 10 unter Verwendung von z.B. der Ionenimplantationstechnik gebildet.
  • Als nächstes wird ein Betrieb des umgekehrt leitenden IGBTs 1 beschrieben. Beim Anlegen einer positiven Spannung an die Kollektorelektrode 22, Anlegen einer Massespannung an die Emitterelektrode 24 und Anlegen der positiven Spannung an die isolierten Grabengates 30 wird eine Inversionsschicht in dem Körperbereich 15 auf den Seitenoberflächen der isolierten Grabengates 30 gebildet. Über die Inversionsschicht werden Elektronen aus den Emitterbereichen 16 in den Driftbereich 14 injiziert. Unterdessen werden Löcher in den Driftbereich 14 aus dem Kollektorbereich 11 injiziert. Folglich wird der umgekehrt leitende IGBT 1 eingeschaltet, sodass ein Kollektorstrom zwischen der Kollektorelektrode 22 und der Emitterelektrode 24 fließt.
  • Wie in dem Stand der Technik beschrieben (siehe 9), wird ein parasitärer NMOS, der durch die Barrierenbereiche 18, den unteren Körperbereich 15b, und den Driftbereich 14 konfiguriert ist, an den Seitenoberflächen der isolierten Grabengates 30 erzeugt, wenn die Barrierenbereiche 18 in Kontakt mit den Seitenoberflächen der isolierten Grabengates 30 sind. Wenn die parasitären NOMS eingeschaltet werden, bevor ein Schwellwert erreicht wird, wird ein Zweischritt-Einschaltphänomen verursacht. Insbesondere ist eine Verunreinigungskonzentration in dem unteren Körperbereich 15b niedriger als die des oberen Körperbereichs 15a, weil der Körperbereich 15 als ein Diffusionsbereich bereitgestellt ist. Deswegen werden die parasitären NMOSs eingeschaltet, wenn die positive Spannung, die an die isolierten Grabengates 30 angelegt wird, niedriger als der Schwellwert ist.
  • Im Gegensatz dazu ist in dem umgekehrt leitenden IGBT 1 gemäß dem vorliegenden Ausführungsbeispiel kein parasitärer NMOS auf den Seitenoberflächen der isolierten Grabengates 30 vorhanden, weil die Barrierenbereiche 18 nicht in Kontakt mit den Seitenoberflächen der isolierten Grabengates 30 sind. Entsprechend wird in dem umgekehrt leitenden IGBT 1 in dem vorliegenden Ausführungsbeispiel das Auftreten des Zweistufen-Einschaltphänomens verhindert.
  • Wenn dann eine höhere Spannung an die Emitterelektrode 24 als an die Kollektorelektrode 22 angelegt wird und eine Massespannung an die isolierten Grabengates 30 angelegt wird, wird eine eingebaute Diode, die durch den Körperbereich 15, Driftbereich 14, Pufferbereich 13 und Kathodenbereich 12 konfiguriert ist, vorwärts vorgespannt. Wenn die eingebaute Diode vorwärts vorgespannt wird, werden die Barrierenbereiche 18 und die Emitterelektrode 24 über die Säulenbereiche 19 kurzgeschlossen. Weil die Säulenbereiche 19 in Schottky-Kontakt mit der Emitterelektrode 24 sind, wird ein Potenzial der Barrierenbereiche 18 um eine Größe, die einer Vorwärtsspannung des Schottky-Übergangs der Säulenbereiche 19 und der Emitterelektrode 24 entspricht, niedriger als das der Emitterelektrode 24. Die Vorwärtsspannung des Schottky-Übergangs ist niedriger als eine eingebaute Spannung einer PN-Diode, die durch den oberen Körperbereich 15a und den Barrierenbereich 18 konfiguriert ist. Deswegen verhindert das Bereitstellen der Barrierenbereiche 18, das eine ausreichende Vorwärtsspannung an die PN-Diode angelegt wird, die durch den oberen Körperbereich 15a und die Barrierenbereiche 18 gebildet wird. Entsprechend wird die Anzahl von Löchern, die aus dem oberen Barrierenbereich 15a injiziert werden, eingeschränkt.
  • Wenn als nächstes eine positive Spannung an die Kollektorelektrode 22 angelegt wird, eine Massespannung an die Emitterelektrode 24 angelegt wird und die Massespannung an die isolierten Grabengates 30 angelegt wird, wird die eingebaute Diode umgekehrt vorgespannt. Wie oben beschrieben ist die Anzahl von Löchern, die aus dem oberen Körperbereich 15a injiziert werden, wenn diese Diode vorwärts vorgespannt ist, eingeschränkt. Deswegen ist ein umgekehrter Erholungsstrom klein und deswegen ist eine umgekehrte Erholungszeit kurz. Auf diese Weise ist der umgekehrt leitende IGBT 1 mit den Barrierenbereichen 18 in der Lage, einen Schaltverlust niedrig zu halten, ohne eine Lebensdauersteuerung auf dem Driftbereich 14 durchzuführen.
  • (Modifizierte Beispiele)
  • 4 zeigt einen umgekehrt leitenden IGBT 2 eines modifizierten Beispiels. Eine Halbleiterschicht des umgekehrt leitenden IGBTs 2 ist dadurch gekennzeichnet, dass er einen Fließbereich 42 des n-Typs enthält, dessen Potenzial fließend ist. Die Fließbereiche 42 sind in einer Oberflächenschicht der Halbleiterschicht 10 angeordnet. Die Fließbereiche 42 sind in einem Körperbereich 15 angeordnet, sind in Kontakt mit Seitenoberflächen der isolierten Grabengates 30, und sind von einem Driftbereich 14, Emitterbereichen 16, Körperkontaktbereichen 17, Barrierenbereichen 18 und Säulenbereichen 19 durch den Körperbereich 15 getrennt. Jeder Fließbereich 42 wird durch Einführen von Phosphor in einen Teil der Oberflächenschicht der Halbleiterschicht 10 von der vorderen Oberfläche 10B der Halbleiterschicht 10 unter Verwendung von z.B. der Ionenimplantationstechnik gebildet.
  • Wenn der umgekehrt leitende IGBT 2 eingeschaltet wird, fließen die meisten der von einem Kollektorbereich 11 in den Driftbereich 14 injizierten Löcher in den Körperbereich 15 entlang der Seitenoberflächen der isolierten Grabengates 30 und werden dann über die Körperkontaktbereiche 17 emittiert. Durch die Fließbereiche 42 wird ein Hindernis gegen Löcher bereitgestellt, die auf den Seitenoberflächen der isolierten Grabengates 30 fließen. Entsprechend wächst eine Konzentration von Löchern in dem Driftbereich 14 und Körperbereich 15, und deswegen sinkt die Einschaltspannung des umgekehrt leitenden IGBTs 2.
  • 5 zeigt einen umgekehrt leitenden IGBT 3 eines weiteren modifizierten Beispiels. Der umgekehrt leitende IGBT 3 ist dadurch gekennzeichnet, dass Fließbereiche 42 zwischen den Barrierenbereichen 18 und den isolierten Grabenbereichen 30 verteilt sind. Ein Layout der Fließbereiche 42 kann geeignet gemäß den gewünschten Charakteristiken angepasst werden.
  • 6 zeigt einen umgekehrt leitenden IGBT 4 eines anderen modifizierten Beispiels. Der umgekehrt leitende IGBT 4 ist dadurch gekennzeichnet, dass die Fließbereiche 42 auf einer unteren Seite mit Bezug auf die Barrierenbereiche 18 in einer Dickenrichtung einer Halbleiterschicht 10 (in einer vertikalen Richtung in der Zeichnung) angeordnet sind. In diesem Beispiel wächst eine Konzentration von Löchern in den Driftbereich 14 bemerkenswert, weil ein Abstand zwischen den Fließbereichen 42 und einem Driftbereich 14 kurz ist. Dies aktiviert eine Leitfähigkeitsmodulation in dem Driftbereich 14, was bemerkenswert eine Einschaltspannung des umgekehrt leitenden IGBTs 4 senkt.
  • 7 zeigt einen umgekehrt leitenden IGBT 5 eines weiteren modifizierten Beispiels. Der umgekehrt leitende IGBT 5 ist dadurch gekennzeichnet, dass sich Fließbereiche 42 von den Seitenoberflächen der entsprechenden isolierten Grabengates 30 zu mit den Barrierenschichten 18 überlappenden Flächen erstrecken, wenn von der Richtung senkrecht zu der vorderen Oberfläche 10B der Halbleiterschicht 10 gesehen wird. In diesem Beispiel wächst eine Konzentration von Löchern in dem Driftbereich 14 bemerkenswert, weil ein Abstand eines Emissionspfads von Löchern von einer unteren Seite von jedem Fließbereich 42 zu einem entsprechenden Körperkontaktbereich 17 groß ist. Dies aktiviert eine Leitfähigkeitsmodulation in dem Driftbereich 14, was bemerkenswerter Weise eine Einschaltspannung des umgekehrt leitenden IGBTs 5 sinkt.
  • 8 zeigt einen umgekehrt leitenden IGBT 6 eines weiteren modifizierten Beispiels. Der umgekehrt leitende IGBT 6 ist dadurch gekennzeichnet, dass zwischen benachbarten isolierten Grabengates 30 sich jeder Fließbereich 42 von einer entsprechenden Seitenoberfläche von einem isolierten Grabengate 30 zu einer entsprechenden Seitenoberfläche des anderen isolierten Grabengates 30 erstreckt, wenn in der Richtung senkrecht zu der vorderen Oberfläche 10B der Halbleiterschicht 10 angesehen wird. Weil die Fließbereiche 42 in diesem Beispiel in der Lage sind, ein sicheres Hindernis gegen Löcher zu bilden, die aus dem Kollektorbereich 11 injiziert werden, wächst eine Konzentration von Löchern in dem Driftbereich 14 bemerkenswert. Dies aktiviert eine Leitfähigkeitsmodulation in dem Driftbereich 14, wodurch eine Einschaltspannung des umgekehrt leitenden IGBTs 6 bemerkenswert gesenkt wird.

Claims (5)

  1. Umgekehrt leitender bipolarer Transistor mit isoliertem Gate (1, 2, 3, 4, 5), mit: einer Halbleiterschicht (10); einer Emitterelektrode (24), die eine der Hauptoberflächen (10B) der Halbleiterschicht (10) bedeckt; und einem isolierten Grabengate (30), das sich von der einen der Hauptoberflächen (10B) der Halbleiterschicht (10) in die Halbleiterschicht (10) erstreckt, wobei die Halbleiterschicht (10) aufweist: einen Driftbereich (14) eines ersten Leitfähigkeitstyps, wobei der Driftbereich (14) in Kontakt mit dem isolierten Grabengate (30) ist; einen Körperbereich (15) eines zweiten Leitfähigkeitstyps, wobei der Körperbereich (15) oberhalb des Driftbereichs (14) angeordnet ist und in Kontakt mit dem isolierten Grabengate (30) ist; und einen Barrierenbereich (18) des ersten Leitfähigkeitstyps, wobei der Barrierenbereich (18) in dem Körperbereich (15) angeordnet ist und elektrisch mit der Emitterelektrode (24) über ein Säulenbauteil (19) verbunden ist, das sich von der einen der Hauptoberflächen (10B) der Halbleiterschicht (10) erstreckt, und der Barrierenbereich nicht in Kontakt mit einer Seitenoberfläche des isolierten Grabengates (30) ist.
  2. Umgekehrt leitender bipolarer Transistor mit isoliertem Gate (1, 2, 3, 4, 5) nach Anspruch 1, wobei ein Abstand, um den der Barrierenbereich (18) von der Seitenoberfläche des isolierten Grabengates (30) beabstandet ist, größer ist als eine Breite einer Inversionsschicht, die an der Seitenoberfläche des isolierten Grabengates (30) erzeugt wird.
  3. Umgekehrt leitender bipolarer Transistor mit isoliertem Gate (2, 3, 4, 5) nach Anspruch 1 oder 2, wobei die Halbleiterschicht (10) ferner einen Fließbereich (42) des ersten Leitfähigkeitstyps aufweist, wobei der Fließbereich (42) in dem Körperbereich (15) angeordnet ist und sein Potenzial fließend ist, und in einer Ansicht entlang einer Richtung senkrecht zu der einen der Hauptoberflächen (10B) der Halbleiterschicht (10) der Fließbereich (42) in zumindest einem Abschnitt zwischen der Seitenoberfläche des isolierten Grabengates (30) und dem Barrierenbereich (18) lokalisiert ist.
  4. Umgekehrt leitender bipolarer Transistor mit isoliertem Gate (4, 5) nach Anspruch 3, wobei der Fließbereich (42) auf einer unteren Seite mit Bezug auf den Barrierenbereich (18) in einer Tiefenrichtung der Halbleiterschicht (10) lokalisiert ist.
  5. Umgekehrt leitender bipolarer Transistor mit isoliertem Gate (5) nach Anspruch 4, wobei der Fließbereich (42) sich von der Seitenoberfläche des isolierten Grabengates (30) zu einem mit dem Barrierenbereich (18) überlappenden Gebiet in der Ansicht entlang der Richtung senkrecht zu der einen der Hauptoberflächen (10B) der Halbleiterschicht (10) erstreckt.
DE102015121514.4A 2014-12-12 2015-12-10 Umgekehrt leitender bipolarer Transistor mit isoliertem Gate Active DE102015121514B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014251967A JP6053050B2 (ja) 2014-12-12 2014-12-12 逆導通ｉｇｂｔ
JP2014-251967 2014-12-12

Publications (2)

Publication Number Publication Date
DE102015121514A1 DE102015121514A1 (de) 2016-06-16
DE102015121514B4 true DE102015121514B4 (de) 2019-07-18

Family

ID=56082615

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015121514.4A Active DE102015121514B4 (de) 2014-12-12 2015-12-10 Umgekehrt leitender bipolarer Transistor mit isoliertem Gate

Country Status (3)

Country Link
US (1) US9536961B2 (de)
JP (1) JP6053050B2 (de)
DE (1) DE102015121514B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
JP6053050B2 (ja) 2014-12-12 2016-12-27 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP6441192B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置
JP6551156B2 (ja) 2015-10-29 2019-07-31 富士電機株式会社 スーパージャンクション型ｍｏｓｆｅｔデバイスおよび半導体チップ
CN106067480B (zh) * 2016-07-26 2018-12-18 电子科技大学 一种双通道rc-ligbt器件及其制备方法
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102017118665A1 (de) 2017-08-16 2019-02-21 Infineon Technologies Ag Rc-igbt
JP6946922B2 (ja) * 2017-10-18 2021-10-13 株式会社デンソー 半導体装置
DE102017124871B4 (de) * 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
CN109755289B (zh) * 2017-11-01 2020-11-24 苏州东微半导体有限公司 一种沟槽型超结功率器件
CN112885900B (zh) 2019-11-29 2022-04-15 苏州东微半导体股份有限公司 一种igbt器件
JP2024037582A (ja) * 2022-09-07 2024-03-19 株式会社東芝 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146091A1 (en) * 2010-12-08 2012-06-14 Denso Corporation Insulated gate semiconductor device
JP2013048230A (ja) 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214521B2 (en) * 2012-06-21 2015-12-15 Infineon Technologies Ag Reverse conducting IGBT
KR20140038750A (ko) * 2012-09-21 2014-03-31 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP6053050B2 (ja) 2014-12-12 2016-12-27 株式会社豊田中央研究所 逆導通ｉｇｂｔ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120146091A1 (en) * 2010-12-08 2012-06-14 Denso Corporation Insulated gate semiconductor device
JP2013048230A (ja) 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ

Also Published As

Publication number Publication date
JP6053050B2 (ja) 2016-12-27
US9536961B2 (en) 2017-01-03
DE102015121514A1 (de) 2016-06-16
US20160172453A1 (en) 2016-06-16
JP2016115763A (ja) 2016-06-23

Similar Documents

Publication Publication Date Title
DE102015121514B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE102015121516B4 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE112015005000B4 (de) Halbleitervorrichtung
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102015102756A1 (de) Halbleitereinrichtung
DE112013007363B4 (de) Halbleitervorrichtung
DE112009004065B4 (de) Halbleitereinrichtung mit einem Halbleitersubstrat einschließlich eines Diodenbereichs und eines IGBT-Bereichs
DE112013006666B4 (de) Halbleitereinrichtung
DE112012007249T5 (de) Halbleitereinrichtung
DE102015117862A1 (de) Halbleitervorrichtung mit FinFET-Zellen vom Anreicherungs- und Verarmungstyp
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE112015002496B4 (de) Halbleitervorrichtung
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben
DE112013004146T5 (de) Halbleitervorrichtung
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE112018007114T5 (de) Siliciumcarbid-halbleitereinheit
DE102017221950A1 (de) Halbleitervorrichtung
DE102017210255A1 (de) Leistungshalbleiterbauelement
DE112018006404T5 (de) Halbleitervorrichtung
DE102015102569A1 (de) Halbleiterbauelement
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE112016006503B4 (de) Halbleiterschaltelement
DE102015110484B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE112018008195T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE

R084 Declaration of willingness to licence