DE102017221950A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102017221950A1
DE102017221950A1 DE102017221950.5A DE102017221950A DE102017221950A1 DE 102017221950 A1 DE102017221950 A1 DE 102017221950A1 DE 102017221950 A DE102017221950 A DE 102017221950A DE 102017221950 A1 DE102017221950 A1 DE 102017221950A1
Authority
DE
Germany
Prior art keywords
region
gate
potential
contact
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017221950.5A
Other languages
English (en)
Other versions
DE102017221950B4 (de
Inventor
Takashi Okawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102017221950A1 publication Critical patent/DE102017221950A1/de
Application granted granted Critical
Publication of DE102017221950B4 publication Critical patent/DE102017221950B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung beinhaltet ein Verbundhalbleitersubstrat einschließlich einer Gateregion und einer aktiven Region, einem Graben, der in einem Bereich zwischen der Gateregion und der aktiven Region bereitgestellt ist, einen Gateisolationsfilm, der in dem Graben angeordnet ist, eine Sourceelektrode und eine Drainelektrode. Die Gateregion beinhaltet eine erste Gateregion eines p-Typs, die in Kontakt mit dem Gateisolationsfilm ist, eine zweite Gateregion des p-Typs mit einer p-Typ-Verunreinigungskonzentration niedriger als eine p-Typ-Verunreinigungskonzentration der ersten Gateregion, eine dritte Gateregion eines n-Typs, und eine vierte Gateregion des p-Typs. Die aktive Region beinhaltet eine Sourceregion des n-Typs, die in Kontakt mit dem Gateisolationsfilm ist, eine Körperregion des p-Typs, die der zweiten Gateregion über den Gateisolationsfilm zugewandt ist, und eine Drainregion des n-Typs.

Description

  • TECHNISCHES GEBIET
  • Die Erfindung hierin betrifft eine Halbleitervorrichtung.
  • HINTERGRUND
  • Die japanische Patenanmeldungsveröffentlichung Nr. 2015-019092 offenbart eine Halbleitervorrichtung mit einem Verbundhalbleitersubstrat, einem Gategraben, der in einer oberen Oberfläche des Halbleitervorrichtung bereitgestellt ist, und einen Intersektions- bzw. Übergangsgraben, der in der oberen Oberfläche der Halbleitervorrichtung bereitgestellt ist und eine Tiefe hat, die größer ist als eine Tiefe des Gategrabens. Eine innere Oberfläche des Gategrabens ist mit einem isolierenden Film bedeckt. Eine Gateelektrode ist in dem Gategraben angeordnet. Eine Sourceelektrode ist in dem Übergangsgraben angeordnet. Femer bedeckt die Sourceelektrode die obere Oberfläche des Verbundhalbleitersubstrats. In dieser Halbleitervorrichtung beinhaltet das Verbundhalbleitersubstrat eine Sourceregion, eine Körperregion und eine Driftregion. Die Sourceregion ist in Kontakt mit dem isolierenden Film und der Sourceelektrode. Die Körperregion ist in Kontakt mit dem isolierenden Film unter der Sourceregion. Die Driftregion ist in Kontakt mit dem isolierenden Film unter der Körperregion. Die Driftregion ist in Schottky-Kontakt mit der Sourceregion an einem unteren Ende des Übergangsgrabens.
  • KURZBESCHREIBUNG
  • Bei der Halbleitervorrichtung in der japanischen Patentanmeldungsveröffentlichung Nr. 2015-019092 ist der Übergangsgraben mit der Tiefe größer als die Tiefe des Gategrabens neben dem Gategraben ausgebildet. In dem Übergangsgraben ist die Sourceelektrode, die in Schottky-Kontakt mit der Driftregion ist, erzeugt. Wenn diese Halbleitervorrichtung ausgeschaltet wird, erstreckt sich eine Verarmungsschicht, die sich ausgehend von einem Übergang zwischen der Sourceelektrode und der Driftregion (d.h. einer Schottky-Kontaktfläche) in die Driftregion erstreckt, in Richtung einer unteren Oberfläche bzw. Bodenfläche des Gategrabens. Die Bodenfläche bzw. Bodenoberfläche des Gategrabens befindet sich an einer Position, die weniger tief liegt als eine Position einer Bodenfläche des Übergangsgrabens. Demgemäß wird die Peripherie der Bodenfläche des Gategrabens entleert bzw. verarmt, und wird eine Konzentration eines elektrischen Felds in der Nähe der Bodenfläche des Gategrabens unterdrückt. In anderen Worten kann die Konzentration des elektrischen Felds an dem isolierenden Film in der Nähe der Bodenfläche des Gategrabens abgebaut werden.
  • Bei dieser Halbleitervorrichtung wird jedoch aufgrund der Verarmungsschicht bzw. Verarmungszone, die sich ausgehend von dem Übergang zwischen der Sourceelektrode und der Driftregion (d.h. der Schottky-Kontaktfläche) in die Driftregion erstreckt, ein Pfad, über welchen Strom fließen kann, verengt. Demzufolge wird ein Einschaltwiderstand erhöht. Die vorliegende Spezifikation offenbart einen Stand der Technik, mit welchem eine Konzentration eines elektrischen Felds an dem isolierenden Film verringert werden kann, und eine Erhöhung des Einschaltwiderstands unterdrückt werden kann.
  • Eine hierin offenbarte Halbleitervorrichtung kann ein Verbundhalbleitersubstrat mit einer Gateregion und einer aktiven Region, einem Graben, der in einer oberen Oberfläche des Verbundhalbleitersubstrats bereitgestellt ist und in einem Bereich zwischen der Gateregion und der aktiven Region bereitgestellt ist, einem Gateisolationsfilm, der in dem Graben angeordnet ist, einer Sourceelektrode, die auf einer oberen Oberfläche der aktiven Region bereitgestellt ist, einer Drainelektrode, die auf einer unteren Oberfläche des Verbundhalbleitersubstrats bereitgestellt ist, und einer Gateverdrahtung, die auf einer oberen Oberfläche der Gateregion bereitgestellt ist, umfassen. Die Gateregion kann eine erste Gateregion eines p-Typs, die in Kontakt mit dem Gateisolationsfilm und mit der Gateverdrahtung verbunden ist, eine zweite Gateregion des p-Typs, die in Kontakt mit dem Gateisolationsfilm unter der ersten Gateregion ist und eine p-Typ-Verunreinigungskonzentration niedriger als eine p-Typ-Verunreinigungskonzentration der ersten Gateregion hat, eine dritte Gateregion eines n-Typs, die in Kontakt mit dem Gateisolationsfilm unter der zweiten Gateregion ist, und eine vierte Gateregion des p-Typs, die in Kontakt mit dem Gateisolationsfilm unter der dritten Gateregion ist und in Kontakt mit der Drainelektrode ist, umfassen. Die aktive Region kann eine Sourceregion des n-Typs, die in Kontakt mit der Sourceelektrode und dem Gateisolationsfilm ist, eine Körperregion des p-Typs, die in Kontakt mit der Sourceelektrode ist, in Kontakt mit dem Gateisolationsfilm unter der Sourceregion ist, und der zweiten Gateregion über den Gateisolationsfilm zugewandt ist, und eine Drainregion des n-Typs, die in Kontakt mit dem Gateisolationsfilm unter der Körperregion und in Kontakt mit der Drainelektrode ist, umfassen.
  • Wenn die Halbleitervorrichtung wie vorstehend beschrieben verwendet wird, wird eine Spannung zwischen die Drainelektrode und die Sourceelektrode angelegt, wobei die Spannung die Drainelektrode dazu veranlasst, ein hohes Potenzial zu haben. Außerdem wird ein Potenzial der Gateverdrahtung dazu gesteuert, sich zwischen einem Ein-Potenzial, das höher ist als ein Potenzial der Sourceelektrode und niedriger als ein Potenzial der Drainelektrode, und einem Aus-Potenzial, das niedriger ist als das Ein-Potenzial, zu ändern.
  • In einem Ausschaltzustand der Halbleitervorrichtung wird das Aus-Potenzial (ein niedriges Potenzial) an die Sourceelektrode angelegt. Außerdem ist in dem Ausschaltzustand der Halbleitervorrichtung das Potenzial der Drainelektrode viel höher als das Potenzial der Sourceelektrode. Da die Gateverdrahtung mit der ersten Gateregion verbunden ist und die erste Gateregion eine hohe p-Typ-Verunreinigungskonzentration bzw. Störstellenkonzentration hat, ist ein Potenzial der ersten Gateregion näherungsweise gleich dem Potenzial der Gateverdrahtung (dem Ausschaltpotenzial). Außerdem ist, da die Drainelektrode in Kontakt mit der vierten Gateregion ist, ein Potenzial der vierten Gateregion näherungsweise gleich dem Potenzial der Drainelektrode. Außerdem wird dann, wenn die Drainelektrode ein hohes Potenzial hat, eine Durchlassspannung an einen pn-Übergang an einem Übergang zwischen der vierten Gateregion und der dritten Gateregion angelegt, so dass daher ein Potenzial der dritten Gateregion näherungsweise gleich dem Potenzial der vierten Gateregion ist. Da eine Sperrspannung an einen pn-Übergang an einem Übergang zwischen der dritten Gateregion und der zweiten Gateregion angelegt wird, tritt ein Zustand auf, in welchem sich eine Verarmungszone von der dritten Gateregion zu der zweiten Gateregion erstreckt. Daher hat ein unteres Ende der zweiten Gateregion (ein Endabschnitt der Seite der dritten Gateregion) ein Potenzial, das näherungsweise gleich dem Potenzial der Drainelektrode ist, und hat ein oberes Ende der zweiten Gateregion (ein Endabschnitt der Seite der ersten Gateregion) ein Potenzial, das näherungsweise gleich dem Aus-Potenzial ist, wodurch eine Potenzialverteilung bewirkt wird, in welcher ein Potenzial langsam von dem unteren Ende ausgehend zu dem oberen Ende der zweiten Gateregion hin abnimmt. Außerdem hat in dem Ausschaltzustand der Halbleitervorrichtung die Sourceregion ein Potenzial näherungsweise gleich dem Potenzial der Sourceelektrode, und hat die Drainregion ein Potenzial näherungsweise gleich dem Potenzial der Drainelektrode. Da eine Sperrspannung an einen pn-Übergang zwischen der Drainregion und der Körperregion angelegt wird, tritt ein Zustand auf, in welchem sich eine Verarmungszone ausgehend von der Drainregion hin zu der Körperregion erstreckt. Daher hat ein unteres Ende der Körperregion (ein Endabschnitt auf der Seite der Drainregion) ein Potenzial näherungsweise gleich dem Potenzial der Drainelektrode, und hat ein oberes Ende der Körperregion (ein Endabschnitt auf der Seite der Sourceregion) ein Potenzial näherungsweise gleich dem Potenzial der Sourceelektrode, wodurch eine Potenzialverteilung bewirkt wird, in welcher ein Potenzial langsam ausgehend von dem unteren Ende hin zu dem oberen Ende der Körperregion abnimmt. Insoweit wird in sowohl der zweiten Gateregion als auch der Körperregion, die einander über den Gateisolationsfilm zugewandt sind bzw. gegenüberliegen, die Potenzialverteilung erhalten, in welcher das Potenzial langsam ausgehend von dem unteren Ende hin zu dem oberen Ende abnimmt, so dass daher eine zwischen der zweiten Gateregion und der Körperregion erzeugte Potenzialdifferenz in jeder Tiefe klein ist. Demgemäß ist in dieser Halbleitervorrichtung ein in dem Ausschaltzustand an den Gateisolationsfilm angelegtes elektrisches Feld klein. Diese Halbleitervorrichtung hat daher eine hohe Durchschlagspannung.
  • Wenn das Potenzial der Gateverdrahtung angehoben wird, steigt das Potenzial des oberen Endes der zweiten Gateregion an. Daher wird in der Nähe des oberen Endes der zweiten Gateregion ein Potenzial der zweiten Gateregion höher als ein Potenzial der Körperregion. In einem Tiefenbereich, in dem das Potenzial der zweiten Gateregion ausreichend höher ist als das Potenzial der Körperregion, werden Ladungsträger zu dem Gateisolationsfilm angezogen, wodurch bewirkt wird, dass sich die Körperregion in einem Bereich in der Nähe eines Übergangs zwischen der Körperregion und dem Gateisolationsfilm zu einem n-Typ wandelt. Demzufolge wird ein Kanal in diesem Bereich gebildet. Wenn das Potenzial der Gateverdrahtung (d.h. das Potenzial des oberen Endes der zweiten Gateregion) angehoben wird, wird ein Gradient der Potenzialverteilung in der zweiten Gateregion behutsam, und steigt das Potenzial der gesamten zweiten Gateregion dementsprechend an. Der Kanal erstreckt sich dann entlang des Übergangs zwischen der Körperregion und dem Gateisolationsfilm nach unten und verbindet die Sourceregion und die Drainregion. Die Halbleitervorrichtung wir dadurch eingeschaltet. In dieser Halbleitervorrichtung erstreckt sich keine unnötige Verarmungszone in die aktive Region, so dass daher ein Strompfad in dem Einschaltzustand nicht beschränkt wird. Demgemäß kann ein niedriger Einschaltwiderstand realisiert werden.
  • Figurenliste
    • 1 ist eine Aufsicht einer Halbleitervorrichtung eines ersten Ausführungsbeispiels;
    • 2 ist eine Schnittansicht entlang einer Linie II-II von 1;
    • 3 ist ein Diagramm, das eine Potenzialverteilung in der Halbleitervorrichtung des ersten Ausführungsbeispiels in einem Ausschaltzustand in einer Dickenrichtung darstellt;
    • 4 ist ein Diagramm, das eine Potenzialverteilung in der Halbleitervorrichtung des ersten Ausführungsbeispiels in einem Einschaltzustand in der Dickenrichtung darstellt;
    • 5 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel darstellt;
    • 6 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 7 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 8 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 9 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 10 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 11 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 12 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 13 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 14 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 15 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 16 ist eine Schnittansicht, die einen Schritt des Herstellens der Halbleitervorrichtung des ersten Ausführungsbeispiels darstellt;
    • 17 ist eine Schnittansicht einer Halbleitervorrichtung eines zweiten Ausführungsbeispiels (und entspricht 2); und
    • 18 ist eine Schnittansicht einer Halbleitervorrichtung eines dritten Ausführungsbeispiels (und entspricht 2).
  • DETAILLIERTE BESCHREIBUNG
  • Repräsentative, nicht beschränkende Beispiele der Erfindung werden nachstehend in weiteren Einzelheiten unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Diese detaillierte Beschreibung beabsichtigt lediglich, einem Fachmann weitere Einzelheiten zur Ausführung bevorzugter Aspekte der vorliegenden Lehren zu vermitteln, und zielt nicht darauf ab, den Schutzbereich der Erfindung zu begrenzen. Femer kann jedes der zusätzlichen Merkmale und der zusätzlichen Lehren, die nachstehend offenbart werden, separat oder in Verbindung mit anderen Merkmalen und Lehren genutzt werden, um eine verbesserte Halbleitervorrichtung und ebenso Verfahren zur Verwendung und Herstellung derselben bereitzustellen.
  • Außerdem brauchen Kombinationen von Merkmalen und Schritten, die in der folgenden detaillierten Beschreibung offenbart werden, nicht notwendig sein, um die Erfindung im weitesten Sinne umzusetzen, und werden anstelle dessen lediglich vermittelt, um repräsentative Beispiele der Erfindung besonders zu beschreiben. Femer können verschiedenartige Merkmale der vorstehend beschriebenen und nachstehend beschriebenen repräsentativen Beispiele, sowie ebenso die verschiedenen unabhängigen und abhängigen Ansprüche, auf Weisen kombiniert werden, die nicht speziell und explizit benannt sind, um zusätzliche nützliche Ausführungsbeispiele der vorliegenden Lehren bereitzustellen.
  • Zu Zwecken einer ursprünglich geschriebenen Beschreibung und zum Zwecke des Beschränkens des beanspruchten Gegenstands sollen alle in der Beschreibung und/oder den Ansprüchen offenbarten Merkmale separat und unabhängig voneinander offenbart sein, unabhängig von den Zusammensetzungen der Merkmale in den Ausführungsbeispielen und/oder den Ansprüchen. Darüber hinaus sollen zum Zwecke einer ursprünglich geschriebenen Offenbarung sowie ebenso zum Zwecke des Beschränkens des beanspruchten Gegenstands alle Wertebereiche oder Angaben von Gruppen von Entitäten jeden möglichen Zwischenwert oder jede mögliche Zwischenentität offenbaren.
  • [Erstes Ausführungsbeispiel]
  • Jede der 1 und 2 zeigt eine Halbleitervorrichtung 1 eines ersten Ausführungsbeispiels. Wie in 2 gezeigt, hat die Halbleitervorrichtung 1 ein Verbundhalbleitersubstrat 2 (nachstehend einfach als ein Halbleitersubstrat bezeichnet), Sourceelektroden 70, eine Drainelektrode 80, Gateverdrahtungen 50, isolierende filme, und dergleichen. Das Halbleitersubstrat 2 besteht aus einem Verbundhalbleiter, der einen Bandabstand breiter als ein Bandabstand von Silizium (Si) hat, und Beispiele eines Werkstoffs, der für das Halbleitersubstrat 2 verwendet werden kann, beinhalten Siliziumkarbid (SiC), Galliumnitrid (GaN), und dergleichen. In dem vorliegenden Ausführungsbeispiel besteht das Halbleitersubstrat 2 aus SiC. Es wird angemerkt, dass in 1 eine über einer oberen Oberfläche 2a des Halbleitersubstrats 2 positionierte Konfiguration zur leichteren Betrachtbarkeit der Zeichnung nicht gezeigt ist. Im Folgenden wird eine Richtung parallel zu der oberen Oberfläche 2a des Halbleitersubstrats 2 als eine x-Richtung bezeichnet werden, wird eine Richtung parallel zu der oberen Oberfläche 2a und orthogonal zu der x-Richtung als eine y-Richtung bezeichnet werden, und wird eine Dickenrichtung des Halbleitersubstrats 2 als eine z-Richtung bezeichnet werden.
  • Wie in 2 gezeigt, weist das Halbleitersubstrat 2 Gateregionen 12 und eine aktive Region 14 auf. Jede der Gateregionen 12 ist eine Region, die als ein Gate arbeitet, wenn die Halbleitervorrichtung 1 eingeschaltet und ausgeschaltet wird. Die aktive Region 14 ist eine Region, die als ein Strom führender Pfad arbeitet, wenn die Halbleitervorrichtung 1 eingeschaltet ist.
  • In der oberen Oberfläche 2a des Halbleitersubstrats 2 sind eine Vielzahl von Gräben 22 bereitgestellt. Wie in 1 gezeigt, hat jeder der Gräben 22 zwei longitudinale Abschnitte bzw. Längsabschnitte 22a, von denen sich jeder lang in der y-Richtung erstreckt, und zwei laterale Abschnitte bzw. Querabschnitte 22b, von denen sich jeder in der x-Richtung erstreckt und Endabschnitte der beiden Längsabschnitte 22a miteinander verbindet. Jeder Graben 22 ist in einer ebenen Ansicht durch die beiden Längsabschnitte 22a und die beiden Querabschnitte 22b zu einer rechteckförmigen Rahmenform geformt. Die Gräben 22 sind so angeordnet, dass sie in der x-Richtung voneinander beabstandet sind. Eine auf einer inneren Umfangsseite jedes Grabens 22 positionierte Region ist die Gateregion 12. Eine auf einer äußeren Umfangsseite jedes Grabens 22 positionierte Region ist die aktive Region 14. In anderen Worten sind eine Vielzahl der Gateregionen 12 und die aktive Region 14, die jede der Gateregionen 12 umgibt, in dem Halbleitersubstrat 2 bereitgestellt. Wie in 1 und 2 gezeigt ist, ist ein Gateisolationsfilm 24 in jedem Graben 22 so angeordnet, dass kein Spalt verbleibt.
  • Wie in 2 gezeigt ist, ist eine obere Oberfläche jeder Gateregion 12 mit einem Zwischenschichtisolationsfilm 28 bedeckt. Jede der Gateverdrahtungen 50 ist auf einer oberen Oberfläche des entsprechenden Zwischenschichtisolationsfilms 28 bereitgestellt, durchdringt den Zwischenschichtisolationsfilm 28 und erreicht die obere Oberfläche 2a des Halbleitersubstrats 2. Außerdem sind die Sourceelektroden 70 auf einer oberen Oberfläche der aktiven Region 14 bereitgestellt. Die Sourceelektroden 70 sind bzw. stehen in einem Abschnitt, in dem die Zwischenschichtisolationsfilme 28 nicht bereitgestellt sind (d.h. in einem Bereich der aktiven Region 14), mit der oberen Oberfläche 2a des Halbleitersubstrats 2 in Kontakt. Jede Gateregion 12 ist gegenüber der Sourceelektrode 70 durch den entsprechenden Zwischenschichtisolationsfilm 28 isoliert. Gateverdrahtungen 50 und die Sourceelektroden 70 sind voneinander isoliert. Die Drainelektrode 80 ist auf einer unteren Oberfläche 2b des Halbleitersubstrats 2 bereitgestellt. Die Drainelektrode 80 ist bzw. steht mit der unteren Oberfläche 2b des Halbleitersubstrats 2 in Kontakt.
  • Als Nächstes wird eine interne Konfiguration jeder Gateregion 12 beschrieben. Die Gateregionen 12 haben jede näherungsweise dieselbe Konfiguration, so dass daher nur eine Konfiguration einer Gateregion 12 beschrieben werden wird. Wie in 2 gezeigt ist, hat die Gateregion 12 eine erste Gateregion 40, eine zweite Gateregion 42, eine dritte Gateregion 44 und eine vierte Gateregion 46 in sich bereitgestellt.
  • Die erste Gateregion 40 ist eine p-Typ-Region. Die erste Gateregion 40 ist in einem Bereich angeordnet, der sich an der oberen Oberfläche 2a des Halbleitersubstrats 2 befindet, und ist bzw. steht mit dem Zwischenschichtisolationsfilm 28 in Kontakt. Außerdem ist bzw. steht die erste Gateregion 40 mit dem Gateisolationsfilm 24 in Kontakt. Die erste Gateregion 40 ist mit der Gateverdrahtung 50 verbunden. Die Gateverdrahtung 50 ist an einer nicht gezeigten Position mit einem Bondpad bzw. einer Anschlussfläche verbunden. Demgemäß kann ein Potenzial der ersten Gateregion 40 extern über die Anschlussfläche und die Gateverdrahtung 50 gesteuert werden. In dem vorliegenden Ausführungsbeispiel hat die erste Gateregion 40 eine p-Typ-Verunreinigungskonzentration bzw. Störstellenkonzentration von 1 × 1019 cm-3 oder mehr.
  • Die zweite Gateregion 42 ist eine p-Typ-Region. Wie in 2 gezeigt ist, ist die zweite Gateregion 42 unter der ersten Gateregion 40 angeordnet, und ist bzw. steht mit der ersten Gateregion 40 in Kontakt. Die zweite Gateregion 42 ist bzw. steht in Kontakt mit dem Gateisolationsfilm 24 unter der ersten Gateregion 40. Die zweite Gateregion 42 hat eine Verunreinigungskonzentration niedriger als die p-Typ-Verunreinigungskonzentration der ersten Gateregion 40. In dem vorliegenden Ausführungsbeispiel hat die zweite Gateregion 42 eine p-Typ-Verunreinigungskonzentration von weniger als 1 × 1019 cm-3.
  • Die dritte Gateregion 44 ist eine n-Typ-Region. Die dritte Gateregion 44 ist unter der zweiten Gateregion 42 angeordnet, und ist bzw. steht mit der zweiten Gateregion 42 in Kontakt. Die dritte Gateregion 44 ist durch die zweite Gateregion 42 von der ersten Gateregion 40 getrennt. Die dritte Gateregion 44 ist bzw. steht in Kontakt mit dem Gateisolationsfilm 24 unter der zweiten Gateregion 42.
  • Die vierte Gateregion 46 ist eine p-Typ-Region. Die vierte Gateregion 46 ist unter der dritten Gateregion 44 angeordnet, und ist bzw. steht mit der dritten Gateregion 44 in Kontakt. Die vierte Gateregion 46 ist durch die dritte Gateregion 44 von der zweiten Gateregion 42 getrennt. Die vierte Gateregion 46 ist bzw. steht in Kontakt mit dem Gateisolationsfilm 24 unter der dritten Gateregion 44. Die vierte Gateregion 46 ist in einem Bereich angeordnet, der sich an der unteren Oberfläche 2b des Halbleitersubstrats 2 befindet. Die vierte Gateregion 46 ist bzw. steht in ohmschem Kontakt mit der Drainelektrode 80.
  • Als Nächstes wird eine interne Konfiguration der aktiven Region 14 beschrieben. Wie in 2 gezeigt ist, hat die aktiven Region 14 eine Vielzahl von Sourceregionen 30, eine Körperregion 32, und darin bereitgestellte Drainregionen 36.
  • Jede der Sourceregionen 30 ist eine n-Typ-Region. Jede Sourceregion 30 ist in dem Bereich angeordnet, der sich an der oberen Oberfläche 2a des Halbleitersubstrats 2 befindet, und ist bzw. steht in ohmschem Kontakt mit der entsprechenden Sourceelektrode 70. Jede Sourceregion 30 ist in Kontakt mit dem entsprechenden Gateisolationsfilm 24 auf einer äußeren Seitenoberfläche eines entsprechenden einen der Längsabschnitte 22a des Grabens 22. Jede Sourceregion 30 ist in Kontakt mit dem entsprechenden Gateisolationsfilm 24 an einem oberen Endabschnitt des Halbleitersubstrats 2.
  • Die Körperregion 32 ist eine p-Typ-Region. Die Körperregion 32 ist in Kontakt mit Sourceregionen 30. Die Körperregion 32 erstreckt sich ausgehend von einem Bereich zwischen den beiden Sourceregionen 30 zu einer Position unter jeder Sourceregion 30. Die Körperregion 32 hat Hochkonzentrationsregionen 32a und eine Niedrigkonzentrationsregion 32b. Jede Hochkonzentrationsregion 32a hat eine p-Typ-Verunreinigungskonzentration, die höher ist als diejenige der Niedrigkonzentrationsregion 32b. Jede Hochkonzentrationsregion 32a ist so in dem Bereich zwischen den beiden Sourceregionen 30 angeordnet, dass sie sich an der oberen Oberfläche 2a befindet. Die Hochkonzentrationsregionen 32a sind in ohmschem Kontakt mit den Sourceelektroden 70. Die Niedrigkonzentrationsregion 32b ist in Kontakt mit dem Gateisolationsfilm 24 unter den Sourceregionen 30. Außerdem ist, wie in 1 gezeigt ist, die Niedrigkonzentrationsregion 32b auch in einem Bereich benachbart zu äußeren Seitenoberflächen der Querabschnitte 22b der Gräben 22 angeordnet. Die Niedrigkonzentrationsregion 32b ist in Kontakt mit den Gateisolationsfilmen 24 an den äußeren Seitenoberflächen der Querabschnitte 22b der Gräben 22. Wie in 2 gezeigt ist, ist ein oberes Ende der Niedrigkonzentrationsregion 32b in einem Bereich in Kontakt mit jedem Gateisolationsfilm 24 unter der entsprechenden Sourceregion 30 (d.h. die Niedrigkonzentrationsregion 32b in einem Bereich benachbart zu der äußeren Seitenoberfläche eines entsprechenden Längsabschnitts 22a des Grabens 22) in bzw. bei näherungsweise derselben Tiefe wie ein oberes Ende jeder zweiten Gateregion 42 in einem Bereich in Kontakt mit dem entsprechenden Gateisolationsfilm 24 positioniert. Außerdem ist ein unteres Ende der Niedrigkonzentrationsregion 32b in dem Bereich in Kontakt mit jedem Gateisolationsfilm 24 über einem unteren Ende jeder zweiten Gateregion 42 in dem Bereich in Kontakt mit dem entsprechenden Gateisolationsfilm 24 positioniert. Die Niedrigkonzentrationsregion 32b ist über die entsprechenden Gateisolationsfilme 24 jeder zweiten Gateregion 42 zugewandt bzw. liegt diesen gegenüber. Es wird angemerkt, dass das obere Ende der Niedrigkonzentrationsregion 32b in dem Bereich in Kontakt mit jedem Gateisolationsfilm 24 unter der entsprechenden Sourceregion 30 über dem oberen Ende jeder zweiten Gateregion 42 in dem Bereich in Kontakt mit dem entsprechenden Gateisolationsfilm 24 positioniert sein kann.
  • Die Drainregionen 36 sind n-Typ-Regionen. Jede Drainregion ist unter der Niedrigkonzentrationsregion 32b angeordnet, und ist in Kontakt mit der Niedrigkonzentrationsregion 32b. Jede Drainregion 36 ist durch die Körperregion 32 von den entsprechenden Sourceregionen 30 getrennt. Jede Drainregion 36 ist in Kontakt mit dem entsprechenden Gateisolationsfilm 24 unter der Niedrigkonzentrationsregion 32b. Jede Drainregion 36 ist in dem Bereich angeordnet, der sich an der unteren Oberfläche 2b des Halbleitersubstrats 2 befindet. Die Drainregion 36 sind in ohmschem Kontakt mit der Drainelektrode 80. Außerdem ist jede Drainregion 36 in Kontakt mit der entsprechenden vierten Gateregion 46 unter dem entsprechenden Graben 22.
  • Wenn diese Halbleitervorrichtung 1 verwendet wird, sind die Halbleitervorrichtung 1, eine Last (beispielsweise ein Motor) und eine Leistungsversorgung bzw. Energieversorgung bzw. Stromversorgung in Reihe geschaltet. Eine Leistungsversorgungsspannung wird an eine Reihenschaltung aus der Halbleitervorrichtung 1 und der Last angelegt. Die Leistungsversorgungsspannung wird zwischen der Drainelektrode 80 und den Sourceelektroden 70 in einer Richtung derart angelegt, dass die Drainelektrode 80 ein hohes Potenzial haben kann. Außerdem wird ein Potenzial jeder Gateverdrahtung 50 so gesteuert, dass sie sich zwischen einem Ein-Potenzial höher als ein Potenzial der Sourceelektroden 70 und niedriger als ein Potenzial der Drainelektrode 80, und einem Aus-Potenzial niedriger als das Ein-Potenzial ändert.
  • 3 stellt Potenzialverteilungen in der aktiven Region 14 und jeder Gateregion 12 in einem Zustand dar, in welchem das Potenzial jeder Gateverdrahtung 50 auf das Aus-Potenzial (d.h. einen Zustand, in welchem die Halbleitervorrichtung 1 ausgeschaltet ist) gesteuert wird. In 3 zeigt eine Ordinatenachse eine Position in der z-Richtung, und zeigt eine Abszissenachse ein Potenzial. Es wird angemerkt, dass in 4 das Potenzial in der Abszissenachse mit dem als ein Referenzpotenzial (0V) festgelegten Potenzial der Sourceelektrode 70 gezeigt ist. Ein Graph A in 3 zeigt die Potenzialverteilung in der aktiven Region 14, während ein Graph B in 3 die Potenzialverteilung in jeder Gateregion 12 zeigt. In dem vorliegenden Ausführungsbeispiel ist das Aus-Potenzial gleich dem oder niedriger als das Potenzial der Sourceelektrode 70 (d.h. ein Potenzial gleich oder niedriger als 0 V). Da die Halbleitervorrichtung 1 ausgeschaltet ist, wird ein Potenzial HV viel höher als das Potenzial der Sourceelektrode 70 (ein Potenzial näherungsweise gleich einem Ausgangspotenzial der Leistungsversorgung) an die Drainelektrode 80 angelegt.
  • Da jede Gateverdrahtung 50 mit der entsprechenden ersten Gateregion 40 verbunden ist und jede erste Gateregion 40 eine hohe p-Typ-Verunreinigungskonzentration hat, ist ein Potenzial der ersten Gateregion 40 näherungsweise gleich dem Potenzial jeder Gateverdrahtung 50 (dem Aus-Potenzial). Außerdem ist, da die Drainelektrode 80 in Kontakt mit den vierten Gateregionen 46 ist, ein Potenzial jeder vierten Gateregion 46 näherungsweise gleich dem Potenzial der Drainelektrode (d.h. dem hohen Potenzial VH). Außerdem wird dann, wenn das hohe Potenzial VH an die Drainelektrode 80 angelegt wird, eine Durchlassspannung an einen pn-Übergang an einem Übergang zwischen jeder vierten Gateregion 46 und der entsprechenden dritten Gateregion 44 angelegt, so dass daher ein Potenzial jeder dritten Gateregion 44 näherungsweise gleich dem Potenzial der entsprechenden vierten Gateregion 46 (d.h. dem hohen Potenzial VH) ist. Außerdem tritt, da eine Sperrspannung an einen pn-Übergang an einem Übergang zwischen jeder dritten Gateregion 44 und der entsprechenden zweiten Gateregion 42 angelegt wird, ein Zustand auf, in welchem sich eine Verarmungszone ausgehend von jeder dritten Gateregion 44 zu der entsprechenden zweiten Gateregion 42 erstreckt. Daher hat das untere Ende jeder zweiten Gateregion 42 (ein Endabschnitt auf der Seite der dritten Gateregion 44) ein Potenzial näherungsweise gleich dem Potenzial der Drainelektrode 80, und hat das obere Ende jeder zweiten Gateregion 42 (ein Endabschnitt auf der Seite der ersten Gateregion 40) ein Potenzial näherungsweise gleich dem Aus-Potenzial, wodurch eine Potenzialverteilung bewirkt wird, in welcher ein Potenzial ausgehend von dem unteren Ende hin zu dem oberen Ende jeder zweiten Gateregion 42 langsam abnimmt.
  • Außerdem hat in dem Aus-Zustand der Halbleitervorrichtung 1 jede Sourceregion 30 ein Potenzial näherungsweise gleich dem Potenzial der Sourceelektroden 70 (d.h. 0 V), und hat jede Drainregion 36 ein Potenzial näherungsweise gleich dem Potenzial der Drainelektrode 80 (d.h. das hohe Potenzial VH). Da eine Sperrspannung an einen pn-Übergang an einem Übergang zwischen jeder Drainregion 36 und der Körperregion 32 (die Niedrigkonzentrationsregion 32b) angelegt wird, tritt ein Zustand auf, in welchem sich eine Verarmungszone von jeder Drainregion 36 zu dem Körperregion 32 (der Niedrigkonzentrationsregion 32b) erstreckt. Daher hat ein unteres Ende der Körperregion 32 (ein Endabschnitt auf der Seite der Drainregion 36) ein Potenzial näherungsweise gleich dem Potenzial der Drainelektrode 80, und hat ein oberes Ende der Körperregion 32 (ein Endabschnitt auf der Seite der Sourceregion 30) ein Potenzial näherungsweise gleich dem Potenzial der Sourceelektroden 70, wodurch eine Potenzialverteilung bewirkt wird, in welcher ein Potenzial ausgehend von dem unteren Ende hin zu dem oberen Ende der Körperregion 32 langsam abnimmt.
  • Als solches wird in sowohl jeder zweiten Gateregion 42 als auch der Körperregion 32, die einander über den entsprechenden Gateisolationsfilm 24 zugewandt sind bzw. gegenüberliegen, die Potenzialverteilung erhalten, in welcher das Potenzial ausgehend von dem unteren Ende hin zu dem oberen Ende langsam abnimmt. In dem Bereich in Kontakt mit jedem Gateisolationsfilm 24 ist das obere Ende der Körperregion 32 (der Niedrigkonzentrationsregion 32b) in näherungsweise derselben Tiefe positioniert wie das obere Ende jeder zweiten Gateregion 42, und ist das untere Ende der Körperregion 32 über dem unteren Ende jeder zweiten Gateregion 42 positioniert. Demgemäß ist in dem gesamten Bereich, in dem die Körperregion 32 und jede zweite Gateregion 42 einander zugewandt sind, ein Potenzial jeder zweiten Gateregion 42 (d.h. der Graph B) niedriger als ein Potenzial der Körperregion 32 (d.h. der Graph A). Daher wird kein Kanal in dem Körperregion 32 ausgebildet, und bleibt die Halbleitervorrichtung 1 ausgeschaltet.
  • Außerdem ist in sowohl jeder zweiten Gateregion 42 als auch der Körperregion 32 das Potenzial so verteilt, dass es ausgehend von dem unteren Ende hin zu dem oberen Ende langsam abnimmt, so dass daher eine sich zwischen jeder zweiten Gateregion 42 und der Körperregion 32 einstellende Potenzialdifferenz in jeder Tiefe klein ist. Demgemäß ist in dieser Halbleitervorrichtung 1 ein an jeden Gateisolationsfilm 24 in dem ausgeschalteten Zustand angelegtes elektrisches Feld klein. Diese Halbleitervorrichtung 1 hat daher eine hohe Durchschlagspannung.
  • Wenn das Potenzial jeder Gateverdrahtung 50 angehoben wird, steigt ein Potenzial des oberen Endes der entsprechenden zweiten Gateregion 42 an. Daher wird in der Nähe des oberen Endes jeder zweiten Gateregion 42 das Potenzial der zweiten Gateregion 42 höher als das Potenzial der Körperregion 32. In einem Tiefenbereich, in dem das Potenzial jeder zweiten Gateregion 42 ausreichend höher ist als das Potenzial der Körperregion 32, werden Ladungsträger zu dem entsprechenden Gateisolationsfilm 24 angezogen, wodurch bewirkt wird, dass sich die Körperregion 32 in einem Bereich in der Nähe eines Übergangs zwischen dem Körperregion 32 und dem entsprechenden Gateisolationsfilm 24 zu einem n-Typ ändert. Demzufolge wird in diesem Bereich ein Kanal ausgebildet. Wenn das Potenzial jeder Gateverdrahtung 50 (d.h. das Potenzial des oberen Endes jeder zweiten Gateregion 42) angehoben wird, wird ein Gradient der Potenzialverteilung in jeder zweiten Gateregion 42 behutsam und steigt das Potenzial der gesamten zweiten Gateregion 42 dementsprechend an. Der Kanal erstreckt sich dann entlang des Übergangs zwischen der Körperregion 32 und jedem Gateisolationsfilm 24 nach unten und verbindet jede Sourceregion 30 und die entsprechende Drainregion 36. Die Halbleitervorrichtung 1 wird dadurch eingeschaltet. Wenn die Halbleitervorrichtung 1 eingeschaltet wird, nimmt das Potenzial der Drainelektrode 80 auf ein niedriges Potenzial (ein Potenzial nahe an 0 V) ab. Demgemäß nimmt, wie in 4 gezeigt ist, jedes eines Potenzials jeder Drainregion 36 und des Potenzials jeder vierten Gateregion 46 auf ein niedriges Potenzial (ein Potenzial nahe an 0 V) ab. Wenn das Potenzial jeder Drainregion 36 auf das niedrige Potenzial abnimmt, wird das Potenzial näherungsweise der gesamten Körperregion 32 niedrig. Andererseits wird auch dann, wenn das Potenzial jeder vierten Gateregion 46 niedrig wird, eine Sperrspannung an den pn-Übergang an dem Übergang zwischen jeder vierten Gateregion 46 und der entsprechenden dritten Gateregion 44 angelegt, so dass daher das Potenzial jeder dritten Gateregion 44 auf dem Ein-Potenzial gehalten wird. Demgemäß wird das Potenzial näherungsweise der gesamten zweiten Gateregion 42 zu dem Ein-Potenzial. Da die gesamte zweite Gateregion 42 ein Potenzial höher als das Potenzial der gesamten Körperregion 32 hat, wird der Kanal aufrechterhalten. Der Ein-Zustand der Halbleitervorrichtung 1 wird daher aufrechterhalten. Darauffolgend verschwindet dann, wenn das Potenzial jeder Gateverdrahtung 50 (d.h. das Potenzial jeder ersten Gateregion 40) auf ein niedriges Potenzial verringert wird, der Kanal aus der Körperregion 32, und wird die Halbleitervorrichtung 1 ausgeschaltet. Die Potenzialverteilung innerhalb der Halbleitervorrichtung 1 kehrt dann zu der in 3 gezeigten Potenzialverteilung zurück. Als solche kann die Halbleitervorrichtung 1 durch Ändern des Potenzials jeder Gateverdrahtung 50 geschaltet werden.
  • Wie vorstehend beschrieben wurde, wird in dieser Halbleitervorrichtung 1 in dem Aus-Zustand die Potenzialverteilung, in welcher das Potenzial ausgehend von der oberen Seite hin zu der unteren Seite langsam ansteigt, in der aktiven Region 14 und ebenso in jeder Gateregion 12 bewirkt, um dadurch eine große Potenzialdifferenz zwischen der aktiven Region 14 und jeder Gateregion 12 zu unterdrücken. Demgemäß ist es in dieser Halbleitervorrichtung 1 weniger wahrscheinlich, dass ein hohes elektrisches Feld an den Gateisolationsfilm 24 angelegt wird. Diese Halbleitervorrichtung 1 hat daher eine hohe Durchschlagspannung. Außerdem erstreckt sich in dieser Halbleitervorrichtung 1 in dem Ein-Zustand keine unnötige Verarmungszone in der aktiven Region 14, so dass daher ein Strompfad in dem Ein-Zustand nicht beschränkt wird. Demgemäß kann ein niedriger Einschaltwiderstand realisiert werden.
  • Als Nächstes wird ein Verfahren zur Herstellung der Halbleitervorrichtung 1 in dem ersten Ausführungsbeispiel beschrieben. Zu Beginn wird, wie in 5 gezeigt ist, ein SiC-Substrat 100 vorbereitet, dessen Gesamtheit n-Typ SiC beinhaltet. Als Nächstes wird, wir in 6 gezeigt, eine Ätzmaske 130 mit Öffnungen auf einer oberen Oberfläche des SiC-Substrats 100 ausgebildet. Als Nächstes wird ein in jeder Öffnung positionierter Abschnitt des SiC-Substrats durch Trockenätzen geätzt. Dadurch werden Ausnehmungen 120 in der oberen Oberfläche des SiC-Substrats 100 erzeugt.
  • Als Nächstes wird, wie in 7 gezeigt, auf der oberen Oberfläche des SiC-Substrats100 und einer inneren Oberfläche jeder der Ausnehmungen 120 eine erste, p-Typ SiC beinhaltende SiC-Schicht 102 durch epitaxiales Wachstum aufgewachsen. Hierbei wird die erste SiC-Schicht 102 aufgewachsen, bis eine Lücke bzw. ein Freiraum in der Ausnehmung 120 gefüllt ist. Nachdem die erste SiC-Schicht 102 aufgewachsen ist, wird eine obere Oberfläche der ersten SiC-Schicht 102 geätzt, um planarisiert bzw. eingeebnet zu werden, wie in 8 gezeigt. Zu dieser Zeit wird das Ätzen durchgeführt, bis die erste SiC-Schicht 102, die auf der oberen Oberfläche des SiC-Substrats 100 erzeugt ist, in einem Bereich mit Ausnahme jeder der Ausnehmungen 120 vollständig entfernt ist.
  • Als Nächstes wird, wie in 9 gezeigt ist, eine zweite, n-Typ SiC beinhaltende SiC-Schicht 104 durch epitaxiales Wachstum auf der oberen Oberfläche des SiC-Substrats 100 und die obere Oberfläche der ersten SiC-Schichten 102 aufgewachsen. Die zweite SiC-Schicht 104 hat eine n-Typ-Verunreinigungskonzentration näherungsweise gleich einer n-Typ-Verunreinigungskonzentration des SiC-Substrats 100. Demgemäß werden die zweite SiC-Schicht 204 und das SiC-Substrat 100 zu einer integralen bzw. einstückigen n-Typ-Halbleiterregion hergestellt bzw. als eine solche erzeugt.
  • Als Nächstes wird, wie in 10 gezeigt, eine Ätzmaske 132 mit Öffnungen auf einer oberen Oberfläche der zweiten SiC-Schicht 104 erzeugt. Als Nächstes wird ein Teil der zweiten SiC-Schicht 104, der in jeder Öffnung positioniert ist, durch Trockenätzen geätzt. Dadurch werden Ausnehmungen 122 in der oberen Oberfläche der zweiten SiC-Schicht 104 ausgebildet.
  • Als Nächstes wird, wie in 11 gezeigt ist, eine dritte, p-Typ-SiC beinhaltende SiC-Schicht 106 durch epitaxiales Wachstum auf der oberen Oberfläche der zweiten SiC-Schicht 104 und einer inneren Oberfläche der Ausnehmungen 122 aufgewachsen. Hierbei wird die dritte SiC-Schicht 106 aufgewachsen, bis eine Lücke bzw. ein Freiraum in den Ausnehmungen 122 gefüllt ist. Die dritte SiC-Schicht 106 hat eine p-Typ-Verunreinigungskonzentration niedriger als eine p-Typ-Verunreinigungskonzentration der ersten SiC-Schicht 102. Nachdem die dritte SiC-Schicht 106 aufgewachsen ist, wird eine obere Oberfläche der dritten SiC-Schicht geätzt, um planarisiert bzw. eingeebnet zu werden, wie in 12 gezeigt.
  • Als Nächstes werden p-Typ-Verunreinigungen selektiv ausgehend von einer Seite der oberen Oberfläche der dritten SiC-Schicht 106 implantiert, um dadurch p-Typ-Regionen 108 und 110 zu erzeugen, wie in 13 gezeigt. Jede p-Typ-Region 108 wird so erzeugt, dass sie unmittelbar über der entsprechenden ersten SiC-Schicht 102 positioniert ist. Jede p-Typ-Region 110 wird an einer Position erzeugt, die von der entsprechenden p-Typ-Region 108 beabstandet ist. Jede der p-Typ-Regionen 108 und 110 haben eine p-Typ-Verunreinigungskonzentration höher als die p-Typ-Verunreinigungskonzentration der dritten SiC-Schicht 106.
  • Als Nächstes werden n-Typ-Verunreinigungen selektiv ausgehend von der Seite der oberen Oberfläche der dritten SiC-Schicht 106 implantiert, um dadurch n-Typ-Regionen 112 zu erzeugen, wie in 14 gezeigt.
  • Als Nächstes werden, wie in 15 gezeigt ist, Gräben 22 in der oberen Oberfläche der dritten SiC-Schicht 106 erzeugt, und wird jeder Gateisolationsfilm 24 ausgebildet, um den entsprechenden Graben 22 zu füllen. Jeder Graben 22 ist dazu ausgebildet, die entsprechende p-Typ-Region 108 in einer ebenen Ansicht zu umgeben. Jeder Graben 22 wird mit einer Tiefe erzeugt, bei welcher der Graben 22 die erste SiC-Schicht 102 erreicht.
  • Als Nächstes wird, wie in 16 gezeigt, jeder Zwischenschichtisolationsfilm 28 erzeugt, um eine obere Oberfläche der entsprechenden p-Typ-Region 108 abzudecken. Als Nächstes wird jede Gateverdrahtung 50 erzeugt, um ausgehend von der oberen Oberfläche des entsprechenden Zwischenschichtisolationsfilms 28 die entsprechende p-Typ-Region 108 zu erreichen, und werden die Sourceelektroden 70 erzeugt, um die obere Oberfläche der dritten SiC-Schichten 106 abzudecken. Darauffolgend wird das SiC-Substrat 100 ausgehend von einer unteren Oberfläche abgetragen, um eine untere Oberfläche der ersten SiC-Schicht 102 und eine untere Oberfläche der zweiten SiC-Schicht 104 freizulegen. Die Drainelektrode 80 wird dann auf der unteren Oberfläche der ersten SiC-Schicht 102 und der unteren Oberfläche der zweiten SiC-Schicht 104 erzeugt, um dadurch die in 2 gezeigte Halbleitervorrichtung 1 zu vervollständigen.
  • [Zweites Ausführungsbeispiel]
  • Als Nächstes wird eine Halbleitervorrichtung in einem zweiten Ausführungsbeispiel beschrieben. Im Folgenden wird nur eine sich von der in dem ersten Ausführungsbeispiel unterscheidende Konfiguration beschrieben, und sind für eine zu der in dem ersten Ausführungsbeispiel vergleichbare Konfiguration dieselben Bezugszeichen vergeben, und wird eine detaillierte Beschreibung derselben weggelassen.
  • Wie in 17 gezeigt ist, hat jede der Drainregionen 36 eine Niedrigkonzentrationsregion 36b und eine Hochkonzentrationsregion 36a. Jede Niedrigkonzentrationsregion 36b ist eine n-Typ-Region. Jede Niedrigkonzentrationsregion 36b ist in Kontakt mit der entsprechenden Niedrigkonzentrationsregion 32b in der Körperregion 32 und der entsprechenden Hochkonzentrationsregion 36a in der Drainregion 36. Jede Niedrigkonzentrationsregion 36b ist in Kontakt mit dem entsprechenden Gateisolationsfilm 24 unter der entsprechenden Niedrigkonzentrationsregion 32b. Jede Niedrigkonzentrationsregion 36b ist in Kontakt mit dem entsprechenden Gateisolationsfilm über der entsprechenden Hochkonzentrationsregion 36a. Jede Niedrigkonzentrationsregion 36b hat eine n-Typ-Verunreinigungskonzentration niedriger als eine n-Typ-Verunreinigungskonzentration jeder Hochkonzentrationsregion 36a. Die Niedrigkonzentrationsregion 36b ist der entsprechenden zweiten Gateregion 42 über den entsprechenden Gateisolationsfilm 24 zugewandt bzw. liegt dieser gegenüber.
  • In der Halbleitervorrichtung in dem zweiten Ausführungsbeispiel kann in dem Ein-Zustand der gesamte Bereich der Niedrigkonzentrationsregion 36b mit einer Querschnittsfläche größer als eine Querschnittsfläche des in der Niedrigkonzentrationsregion 32b ausgebildeten Kanals als ein Strompfad verwendet werden. Demgemäß kann ein Ein-Widerstand verringert werden. Außerdem breitet sich in dem Aus-Zustand der Halbleitervorrichtung, da die Niedrigkonzentrationsregion 36b eine niedrigere n-Typ-Verunreinigungskonzentration hat als jede Hochkonzentrationsregion 36a, eine Verarmungszone in der Niedrigkonzentrationsregion 36b aus. Daher wird das Potenzial so verteilt, dass es ausgehend von einem unteren Ende hin zu einem oberen Ende der Niedrigkonzentrationsregion 36b langsam abnimmt. Darüber hinaus sind die Niedrigkonzentrationsregion 36b und jede Niedrigkonzentrationsregion 32b über den entsprechenden Gateisolationsfilm 24 der entsprechenden zweiten Gateregion 42 zugewandt bzw. liegen dieser gegenüber. Daher nimmt das Potenzial in sowohl der Potenzialverteilung ausgehend von dem unteren Ende der Niedrigkonzentrationsregion 36b zu dem oberen Ende der Niedrigkonzentrationsregion 32b als auch der Potenzialverteilung ausgehend von dem unteren Ende hin zu dem oberen Ende jeder zweiten Gateregion 42 langsam ab. Daher ist eine Potenzialdifferenz, die sich zwischen jeder zweiten Gateregion 42 und einer Halbleiterregion, welche eine Kombination jeder Niedrigkonzentrationsregion 32b und der Niedrigkonzentrationsregion 36b ist, einstellt, in jeder Tiefe klein. Demgemäß kann ein in dem Aus-Zustand auf die Gateisolationsfilme 24 angelegtes elektrisches Feld klein gemacht werden.
  • [Drittes Ausführungsbeispiel]
  • Als Nächstes wird eine Halbleitervorrichtung in einem dritten Ausführungsbeispiel beschrieben. Wie in 18 gezeigt ist, beinhaltet die aktiven Region 14 ferner eine Vielzahl von Driftregionen 35. Jede der Driftregionen 35 ist eine p-Typ-Region. Jede Driftregion 35 ist in Kontakt mit der entsprechenden Niedrigkonzentrationsregion 36b und der entsprechenden Hochkonzentrationsregion 36a. Jede Driftregion 35 ist in Kontakt mit dem entsprechenden Gateisolationsfilm 24 unter der entsprechenden Niedrigkonzentrationsregion 36b. Jede Driftregion 35 ist in Kontakt mit dem entsprechenden Gateisolationsfilm 24 über der entsprechenden Hochkonzentrationsregion 36a. Jede Driftregion 35 ist durch die entsprechende Niedrigkonzentrationsregion 36b in der Drainregion 36 von der entsprechenden Niedrigkonzentrationsregion 32b in der Körperregion 32 getrennt. Jede Niedrigkonzentrationsregion 36b erstreckt sich ausgehend von einem Bereich zwischen zweien der Driftregionen 35 zu einer Position über jeder der beiden Driftregionen 35, und ist in Kontakt mit dem entsprechenden Gateisolationsfilm über jeder der Driftregionen 35. Jede Hochkonzentrationsregion 36a ist in Kontakt mit der entsprechenden Driftregion 35 in einem Bereich in Kontakt mit dem Gateisolationsfilm 24, und ist in Kontakt mit der Niedrigkonzentrationsregion 36b in einem Bereich zwischen den beiden Driftregionen 35. Jede Driftregion 35 hat eine Verunreinigungskonzentration näherungsweise gleich einer p-Typ-Verunreinigungskonzentration jeder Niedrigkonzentrationsregion 32b. Die Driftregion 35 ist der zweiten Gateregion 42 über den entsprechenden Gateisolationsfilm 24 zugewandt bzw. liegt dieser gegenüber.
  • In der Halbleitervorrichtung in dem dritten Ausführungsbeispiel kann in dem Ein-Zustand der Halbleitervorrichtung ein in jeder Driftregion 35 und jeder Niedrigkonzentrationsregion 36b ausgebildeter Kanal als ein Strompfad verwendet werden. Demgemäß kann ein Einschaltwiderstand verringert werden. Außerdem breitet sich, da die Driftregion 35 eine Verunreinigungskonzentration näherungsweise gleich der p-Typ-Verunreinigungskonzentration jeder Niedrigkonzentrationsregion 32b hat, in dem Aus-Zustand der Halbleitervorrichtung eine Verarmungszone in der Driftregion 35 aus. Daher ist eine Potenzialdifferenz, die sich zwischen jeder zweiten Gateregion 42 und einer Halbleiterregion, die eine Kombination jeder Driftregion 35, der Niedrigkonzentrationsregion 36b und jeder Niedrigkonzentrationsregion 32b ist, einstellt, klein. Demgemäß kann ein in dem Aus-Zustand an den Gateisolationsfilm 24 angelegtes elektrisches Feld klein gemacht werden.
  • Die in den vorliegenden Lehren offenbarten Technologien werden nachstehend aufgezählt. Es wird angemerkt, dass untenstehende technologische Elemente unabhängig voneinander nützlich sind.
  • In einer hierin als ein Beispiel offenbarten Konfiguration kann ein oberes Ende der Körperregion in einem Bereich in Kontakt mit dem Gateisolationsfilm in einer gleichen Tiefe wie ein oberes Ende oder über einem oberen Ende der zweiten Gateregion in einem Bereich in Kontakt mit dem Gateisolationsfilm positioniert werden.
  • In Übereinstimmung mit dieser Konfiguration wird in einem Aus-Zustand der Halbleitervorrichtung ein Potenzial in der Nähe des oberen Endes der zweiten Gateregion in dem Bereich in Kontakt mit dem Gateisolationsfilm nicht höher als ein Potenzial der Körperregion in dem Bereich in Kontakt mit den Gateisolationsfilmen, in demselben Tiefenbereich. Daher kann in der Nähe des oberen Endes der Körperregion die Ausbildung eines Kanals in der Nähe eines Übergangs zwischen der Körperregion und dem Gateisolationsfilm unterdrückt werden. Das heißt, ein fehlerhaftes Einschalten der Halbleitervorrichtung kann in einem Zustand, in welchem ein Aus-Potenzial an die Gateverdrahtung angelegt wird, unterdrückt werden.
  • In einer hierin als ein Beispiel offenbarten Konfiguration kann ein unteres Ende der Körperregion in einem Bereich in Kontakt mit dem Gateisolationsfilm über einem unteren Ende der zweiten Gateregion in einem Bereich in Kontakt mit dem Gateisolationsfilm positioniert werden.
  • In Übereinstimmung mit dieser Konfiguration wird in einem Aus-Zustand der Halbleitervorrichtung ein Potenzial in der Nähe des unteren Endes der Körperregion in dem Bereich in Kontakt mit dem Gateisolationsfilm nicht niedriger als ein Potenzial der zweiten Gateregion in dem Bereich in Kontakt mit dem Gateisolationsfilm, in demselben Tiefenbereich.
  • Daher kann in der Nähe des unteren Endes der Körperregion die Ausbildung eines Kanals in der Nähe eines Übergangs zwischen der Körperregion und dem Gateisolationsfilm unterdrückt werden. Das heißt, ein fehlerhaftes Einschalten der Halbleitervorrichtung kann in einem Zustand, in welchem ein Aus-Potenzial an die Gateverdrahtung angelegt wird, unterdrückt werden.
  • In einer hierin als ein Beispiel offenbarten Konfiguration kann die Drainregion eine Niedrigkonzentrationsregion, die in Kontakt mit der Körperregion ist und der zweiten Gateregion über den Gateisolationsfilm gegenüberliegt, und eine Hochkonzentrationsregion, die in Kontakt mit dem Gateisolationsfilm unter der Niedrigkonzentrationsregion ist, in Kontakt mit der Drainelektrode ist und eine Verunreinigungskonzentration höher als eine Verunreinigungskonzentration der Niedrigkonzentrationsregion hat, umfassen.
  • In Übereinstimmung mit dieser Konfiguration kann in einem Ein-Zustand der Halbleitervorrichtung der gesamte Bereich jeder Niedrigkonzentrationsregion mit einer Querschnittsfläche größer als eine Querschnittsfläche des in der Körperregion ausgebildeten Kanals als ein Strompfad verwendet werden. Demgemäß kann ein Einschaltwiderstand verringert werden. Außerdem breitet sich, da jede Niedrigkonzentrationsregion eine niedrigere n-Typ-Verunreinigungskonzentration als jede Hochkonzentrationsregion hat, eine Verarmungszone in jeder Niedrigkonzentrationsregion in dem Aus-Zustand der Halbleitervorrichtung aus. Daher wird ein Potenzial so verteilt, dass es ausgehend von einem unteren Ende hin zu einem oberen Ende der Niedrigkonzentrationsregion langsam abnimmt. Darüber hinaus sind jeder Niedrigkonzentrationsregion und die Körperregion der entsprechenden zweiten Gateregion über den entsprechenden isolierenden Film zugewandt bzw. liegen dieser gegenüber. Daher nimmt ein Potenzial in sowohl einer Potenzialverteilung ausgehend von dem unteren Ende jeder Niedrigkonzentrationsregion hin zu dem oberen Ende der Körperregion als auch in einer Potenzialverteilung ausgehend von dem unteren Ende hin zu dem oberen Ende jeder zweiten Gateregion langsam ab, so dass daher eine Potenzialdifferenz, die sich zwischen jeder zweiten Gateregion und einer Halbleiterregion, die eine Kombination der Körperregion und jeder Niedrigkonzentrationsregion ist, einstellt, in jeder Tiefe klein ist. Demgemäß kann in dem Aus-Zustand ein an jeden Gateisolationsfilm angelegtes elektrisches Feld klein gemacht werden.
  • In einer hierin als ein Beispiel offenbarten Konfiguration kann die aktive Region ferner eine Driftregion des p-Typs umfassen, die in Kontakt mit der Niedrigkonzentrationsregion und der Hochkonzentrationsregion ist, in Kontakt mit dem Gateisolationsfilm unter der Niedrigkonzentrationsregion und über der Hochkonzentrationsregion ist, die durch den Niedrigkonzentrationsregion von der Körperregion getrennt ist, und die der zweiten Gateregion über den Gateisolationsfilm gegenüberliegt.
  • In Übereinstimmung mit dieser Konfiguration kann in einem Ein-Zustand der Halbleitervorrichtung ein in der Driftregion und der ersten Driftregion ausgebildeter Kanal als ein Strompfad verwendet werden. Demgemäß kann ein Einschaltwiderstand verringert werden. Außerdem breitet sich, da die Driftregion eine niedrige p-Typ-Verunreinigungskonzentration hat, eine Verarmungszone in der Driftregion in einem Aus-Zustand der Halbleitervorrichtung aus. Daher ist eine Potenzialdifferenz, die sich zwischen der zweiten Gateregion und einer Halbleiterregion, die eine Kombination der Driftregion, der Niedrigkonzentrationsregion und der Körperregion ist, einstellt, klein. Demgemäß kann in dem Aus-Zustand ein an den Gateisolationsfilm angelegtes elektrisches Feld klein gemacht werden.
  • Bestimmte Beispiele der Erfindung wurden im Einzelnen beschrieben, jedoch sind diese lediglich beispielhafte Indikationen und begrenzen folglich den Rahmen bzw. Schutzbereich der Ansprüche nicht. Die in den Ansprüchen beschriebene Technik beinhaltet Modifikationen und Variationen der vorstehend präsentierten bestimmten Beispiele. In der Beschreibung und in den Zeichnungen beschriebene technische Merkmale können allein oder in verschiedenartigen Kombinationen technisch nutzbringend sein, und sind nicht auf die ursprünglich beanspruchten Kombinationen beschränkt. Femer kann die in der Beschreibung und in den Zeichnungen beschriebene Technik gleichzeitig eine Vielzahl von Zielen erreichen, und liegt eine technische Bedeutung derselben in dem Erzielen irgendeines solcher Ziele.
  • Wie vorstehend beschrieben wurde, beinhaltet eine Halbleitervorrichtung ein Verbundhalbleitersubstrat einschließlich einer Gateregion und einer aktiven Region, einem Graben, der in einem Bereich zwischen der Gateregion und der aktiven Region bereitgestellt ist, einen Gateisolationsfilm, der in dem Graben angeordnet ist, eine Sourceelektrode und eine Drainelektrode. Die Gateregion beinhaltet eine erste Gateregion eines p-Typs, die in Kontakt mit dem Gateisolationsfilm ist, eine zweite Gateregion des p-Typs mit einer p-Typ-Verunreinigungskonzentration niedriger als eine p-Typ-Verunreinigungskonzentration der ersten Gateregion, eine dritte Gateregion eines n-Typs, und eine vierte Gateregion des p-Typs. Die aktive Region beinhaltet eine Sourceregion des n-Typs, die in Kontakt mit dem Gateisolationsfilm ist, eine Körperregion des p-Typs, die der zweiten Gateregion über den Gateisolationsfilm zugewandt ist, und eine Drainregion des n-Typs.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2015019092 [0003]

Claims (5)

  1. Halbleitervorrichtung (1), umfassend: ein Verbundhalbleitersubstrat (2) mit einer Gateregion (12) und einer aktiven Region (14); einem Graben (22), der in einer oberen Oberfläche (2a) des Verbundhalbleiters (2) bereitgestellt ist, und in einem Bereich zwischen der Gateregion (1) und der aktiven Region (14) bereitgestellt ist; einen Gateisolationsfilm (24), der in dem Graben (22) angeordnet ist; eine Sourceelektrode (70), die auf einer oberen Oberfläche der aktiven Region (12) bereitgestellt ist; eine Drainelektrode (80), die auf einer unteren Oberfläche (2b) des Verbundhalbleitersubstrats (2) angeordnet ist; und eine Gateverdrahtung (50), die auf einer oberen Oberfläche der Gateregion (12) bereitgestellt ist, wobei die Gateregion (12) umfasst: eine erste Gateregion (40) eines p-Typs, die in Kontakt mit dem Gateisolationsfilm (24) ist und mit der Gateverdrahtung (50) verbunden ist; eine zweite Gateregion (42) des p-Typs, die in Kontakt mit dem Gateisolationsfilm (24) unterhalb der ersten Gateregion (40) ist und eine p-Typ-Verunreinigungskonzentration niedriger als eine p-Typ-Verunreinigungskonzentration der ersten Gateregion (40) hat; eine dritte Gateregion (44) eines n-Typs, die in Kontakt mit dem Gateisolationsfilm (24) unter der zweiten Gateregion (42) liegt; und eine vierte Gateregion (46) des p-Typs, die in Kontakt mit dem Gateisolationsfilm (24) unter der dritten Gateregion (44) ist und in Kontakt mit der Drainelektrode (80) ist, die aktive Region (14) umfasst: eine Sourceregion (30) des n-Typs, die in Kontakt mit der Sourceelektrode (70) und dem Gateisolationsfilm (24) ist; eine Körperregion (32) des p-Typs, die in Kontakt mit der Sourceelektrode (70) ist, in Kontakt mit dem Gateisolationsfilm (24) unter der Sourceregion (30) ist, und der zweiten Gateregion (42) über den Gateisolationsfilm (24) zugewandt ist; und eine Drainregion (36) des n-Typs, die in Kontakt mit dem Gateisolationsfilm (24) unter der Körperregion (32) ist und in Kontakt mit der Drainelektrode (80) ist.
  2. Halbleitervorrichtung (1) nach Anspruch 1, bei der ein oberes Ende der Körperregion (32) in einem Bereich in Kontakt mit dem Gateisolationsfilm (24) in einer gleichen Tiefe wie ein oberes Ende oder über einem oberen Ende der zweiten Gateregion (42) in einem Bereich in Kontakt mit dem Gateisolationsfilm (24) positioniert ist.
  3. Halbleitervorrichtung (1) nach Anspruch 1 oder 2, bei der ein unteres Ende der Körperregion (32) in einem Bereich in Kontakt mit dem Gateisolationsfilm (24) über einem unteren Ende der zweiten Gateregion (42) in einem Bereich in Kontakt mit dem Gateisolationsfilm (24) positioniert ist.
  4. Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 3, bei der die Drainregion (36) umfasst: eine Niedrigkonzentrationsregion (36b), die in Kontakt mit der Körperregion (32) ist und über den Gateisolationsfilm (24) der zweiten Gateregion zugewandt ist; und eine Hochkonzentrationsregion (36a), die in Kontakt mit dem Gateisolationsfilm (24) unter der Niedrigkonzentrationsregion (36b) ist, in Kontakt mit der Drainelektrode (80) ist, und eine Verunreinigungskonzentration höher als eine Verunreinigungskonzentration der Niedrigkonzentrationsregion (36b) hat.
  5. Halbleitervorrichtung (1) nach Anspruch 4, bei der die aktive Region (14) ferner umfasst: eine Driftregion (35) des p-Typs, die in Kontakt mit der Niedrigkonzentrationsregion (36b) und der Hochkonzentrationsregion (36a) ist, in Kontakt mit dem Gateisolationsfilm (24) unter der Niedrigkonzentrationsregion (36b) und über der Hochkonzentrationsregion (36a) ist, durch die Niedrigkonzentrationsregion (36b) von der Körperregion (32) getrennt ist, und über den Gateisolationsfilm (24) der zweiten Gateregion (42) zugewandt ist.
DE102017221950.5A 2016-12-07 2017-12-05 Halbleitervorrichtung Active DE102017221950B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-237928 2016-12-07
JP2016237928A JP6493372B2 (ja) 2016-12-07 2016-12-07 半導体装置

Publications (2)

Publication Number Publication Date
DE102017221950A1 true DE102017221950A1 (de) 2018-06-07
DE102017221950B4 DE102017221950B4 (de) 2022-02-03

Family

ID=62163865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017221950.5A Active DE102017221950B4 (de) 2016-12-07 2017-12-05 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US10361267B2 (de)
JP (1) JP6493372B2 (de)
DE (1) DE102017221950B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021125271A1 (de) 2021-09-29 2023-03-30 Infineon Technologies Ag LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6560142B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
JP6560141B2 (ja) * 2016-02-26 2019-08-14 トヨタ自動車株式会社 スイッチング素子
US20210335607A1 (en) * 2020-04-22 2021-10-28 X-FAB Texas, Inc. Method for manufacturing a silicon carbide device
CN117133791B (zh) * 2023-10-26 2024-01-26 江苏应能微电子股份有限公司 一种自适应超结沟槽式mosfet器件及其制备方法
CN117558762A (zh) * 2024-01-12 2024-02-13 深圳天狼芯半导体有限公司 一种沟槽型mosfet及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015019092A (ja) 2008-03-03 2015-01-29 富士電機株式会社 トレンチゲート型半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400025B2 (ja) * 1993-06-30 2003-04-28 株式会社東芝 高耐圧半導体素子
JP3257358B2 (ja) * 1994-08-01 2002-02-18 トヨタ自動車株式会社 電界効果型半導体装置
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
JP2008270492A (ja) * 2007-04-19 2008-11-06 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
US8435853B2 (en) * 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
JP5798517B2 (ja) * 2012-04-24 2015-10-21 トヨタ自動車株式会社 半導体装置
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8933533B2 (en) 2012-07-05 2015-01-13 Infineon Technologies Austria Ag Solid-state bidirectional switch having a first and a second power-FET
KR101388706B1 (ko) * 2012-08-30 2014-04-24 삼성전기주식회사 전력 반도체 소자 및 그 제조방법
US9064953B2 (en) * 2013-06-12 2015-06-23 Infineon Technologies Austria Ag Semiconductor device including a drift zone and a drift control zone
JP6742214B2 (ja) 2016-10-04 2020-08-19 株式会社ディスコ 静電チャックプレートの給電装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015019092A (ja) 2008-03-03 2015-01-29 富士電機株式会社 トレンチゲート型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021125271A1 (de) 2021-09-29 2023-03-30 Infineon Technologies Ag LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung

Also Published As

Publication number Publication date
JP2018098221A (ja) 2018-06-21
US20180158898A1 (en) 2018-06-07
DE102017221950B4 (de) 2022-02-03
JP6493372B2 (ja) 2019-04-03
US10361267B2 (en) 2019-07-23

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE112014005981B4 (de) Halbleitereinrichtung
DE102016111400B4 (de) Nitridhalbleitereinrichtung
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE102017221950A1 (de) Halbleitervorrichtung
DE102015102756A1 (de) Halbleitereinrichtung
DE102015104504B4 (de) Grabentransistorbauelement
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE112015002028T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102015120272A1 (de) Halbleiterbauelement mit Ladungskompensationsregion unter dem Gate-Graben
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102019125007B4 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE112015001756T5 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung der Halbleitervorrichtung mit isoliertem Gate
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE102017216923A1 (de) Halbleitervorrichtung
DE102015120148A1 (de) Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement
DE102015112729A1 (de) Halbleiterbauelement mit einem lateral variierenden Dotierprofil und ein Verfahren zu dessen Herstellung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE102015209570A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029808000

Ipc: H01L0029780000

R084 Declaration of willingness to licence
R020 Patent grant now final