DE102021125271A1 - LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung - Google Patents

LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102021125271A1
DE102021125271A1 DE102021125271.7A DE102021125271A DE102021125271A1 DE 102021125271 A1 DE102021125271 A1 DE 102021125271A1 DE 102021125271 A DE102021125271 A DE 102021125271A DE 102021125271 A1 DE102021125271 A1 DE 102021125271A1
Authority
DE
Germany
Prior art keywords
region
junction
semiconductor device
power semiconductor
active mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021125271.7A
Other languages
English (en)
Inventor
Thorsten Arnold
Alim Karmous
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102021125271.7A priority Critical patent/DE102021125271A1/de
Priority to US17/954,830 priority patent/US20230100846A1/en
Priority to CN202211197531.5A priority patent/CN115881772A/zh
Publication of DE102021125271A1 publication Critical patent/DE102021125271A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

Eine Leistungshalbleitervorrichtung (1) umfasst ein aktives Gebiet mit mehreren Leistungszellen (1-1), die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss (11) und einem zweiten Lastanschluss konfiguriert sind. Jede Leistungszelle (1-1) umfasst Folgendes: (i) mehrere Gräben (14, 16) und (ii) eine Anzahl von Mesen (17, 18), die durch die Gräben (14, 16) lateral begrenzt sind und in einer Vertikalrichtung (Z) an ein Drift-Gebiet (100) der Leistungshalbleitervorrichtung (1) angrenzen. Die Anzahl von Mesen (17, 18) umfasst eine aktive Mesa (18), die ein Source-Gebiet (101) von einem ersten Leitfähigkeitstyp und ein Body-Gebiet (102) von einem zweiten Leitfähigkeitstyp aufweist, das das Source-Gebiet (101) von dem Drift-Gebiet (100) trennt, wobei sowohl das Source-Gebiet (101) als auch das Body-Gebiet (102) mit dem ersten Lastanschluss (11) elektrisch verbunden sind, und wobei mindestens einer der Gräben (14) neben der aktiven Mesa (18) zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa, z. B. eines Inversionskanals in dem Body-Gebiet (102) konfiguriert ist; und (iii), durch mindestens einen Trennungsstapel (162) von der aktiven Mesa (18) elektrisch getrennt, eine Punch-Through(PT)-Struktur (15), die Folgendes aufweist: ein erstes Gebiet (151) vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang (J1) und einem zweiten Übergang (J2) angeordnet ist; ein zweites Gebiet (152) vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang (J2) und der aktiven Mesa (18) angeordnet ist; wobei der erste Übergang (J1) entweder ein pn-Übergang zwischen dem ersten Gebiet (151) und einem dritten Gebiet (153) vom zweiten Leitfähigkeitstyp ist, wobei das dritte Gebiet (153) den ersten Übergang (J1) mit dem ersten Lastanschluss (11) verbindet; oder ein Schottky-Kontakt zwischen dem ersten Lastanschluss (11) und dem ersten Gebiet (151) ist; wobei der zweite Übergang (J2) ein pn-Übergang zwischen dem ersten Gebiet (151) und dem zweiten Gebiet (152) ist, wobei der zweite Übergang (J2) durch das zweite Gebiet (152) mit der aktiven Mesa (18) verbunden ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Schrift bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung und auf Ausführungsformen eines Verfahrens zur Herstellung einer Leistungshalbleitervorrichtung. Insbesondere bezieht sich diese Schrift auf eine Leistungshalbleitervorrichtung mit einem verbesserten Sättigungsstrom-, Isat-, Begrenzungskonzept und verwandte Verfahren.
  • Hintergrund
  • Viele Funktionen moderner Vorrichtungen in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen, wie etwa die Umwandlung von elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine, sind auf Leistungshalbleiterschaltern angewiesen. Zum Beispiel sind Bipolartransistoren mit isoliertem Gate (IGBTs, Insulated Gate Bipolar Transistors), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs, Metal Oxide Semiconductor Field Effect Transistors) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet worden, einschließlich Schaltern in Stromversorgungen und Leistungswandlern, aber nicht darauf beschränkt.
  • Eine Leistungshalbleitervorrichtung umfasst in der Regel einen Halbleiterkörper, der dazu konfiguriert ist, einen Vorwärtslaststrom entlang einem Laststrompfad zwischen zwei Lastanschlüssen der Vorrichtung zu leiten.
  • Ferner kann im Fall einer steuerbaren Leistungshalbleitervorrichtung, z. B. eines Transistors, der Laststrompfad mittels einer isolierten Elektrode, die gemeinhin als Gate-Elektrode bezeichnet wird, gesteuert werden. Zum Beispiel kann die Steuerelektrode bei Empfangen eines entsprechenden Steuersignals, zum Beispiel von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen vorwärts leitenden Zustand oder einen sperrenden Zustand versetzen.
  • Der Laststrom wird in der Regel mittels eines aktiven Gebiets der Leistungshalbleitervorrichtung geführt. Das aktive Gebiet ist in der Regel von einem Randabschlussgebiet umgeben, das durch einen Rand des Chips abgeschlossen wird.
  • Ein typisches Designziel besteht darin, eine Leistungshalbleitervorrichtung mit einer hohen Leistung, z. B. einer hohen Laststromfähigkeit und Kurzschlussrobustheit, zu konfigurieren.
  • KURZDARSTELLUNG
  • Es wird der Gegenstand der unabhängigen Ansprüche dargeboten. Merkmale der Ausführungsbeispiele werden in den abhängigen Ansprüchen definiert.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung ein aktives Gebiet mit mehreren Leistungszellen, die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss konfiguriert sind. Jede Leistungszelle umfasst Folgendes: mehrere Gräben und eine Anzahl von Mesen, die durch die Gräben lateral begrenzt sind und in einer Vertikalrichtung an ein Drift-Gebiet der Leistungshalbleitervorrichtung angrenzen. Die Anzahl von Mesen umfasst eine aktive Mesa, die ein Source-Gebiet von einem ersten Leitfähigkeitstyp und ein Body-Gebiet von einem zweiten Leitfähigkeitstyp, das das Source-Gebiet von dem Drift-Gebiet trennt, aufweist, wobei sowohl das Source-Gebiet als auch das Body-Gebiet mit dem ersten Lastanschluss elektrisch verbunden sind, und wobei mindestens einer der Gräben neben der aktiven Mesa zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa, z. B. eines Inversionskanals im Body-Gebiet, konfiguriert ist. Jede Leistungszelle umfasst ferner, durch mindestens einen Trennungsstapel von der aktiven Mesa elektrisch getrennt, eine Punch-Through(PT)-Struktur, die Folgendes aufweist: ein erstes Gebiet vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; ein zweites Gebiet vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist entweder ein pn-Übergang zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet den ersten Übergang mit dem ersten Lastanschluss verbindet; oder der erste Übergang ist ein Schottky-Kontakt zwischen dem ersten Lastanschluss und dem ersten Gebiet. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Gebiet und dem zweiten Gebiet, wobei der zweite Übergang durch das zweite Gebiet mit der aktiven Mesa verbunden ist.
  • Gemäß einer weiteren Ausführungsform umfasst eine Leistungshalbleitervorrichtung ein aktives Gebiet mit mehreren Leistungszellen, die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss konfiguriert sind. Jede Leistungszelle umfasst Folgendes: mehrere Gräben und eine Anzahl von Mesen, die durch die Gräben lateral begrenzt sind und in einer Vertikalrichtung an ein Drift-Gebiet der Leistungshalbleitervorrichtung angrenzen. Die Anzahl von Mesen umfasst eine aktive Mesa, die ein Source-Gebiet von einem ersten Leitfähigkeitstyp und ein Body-Gebiet umfasst, und wobei mindestens einer der Gräben neben der aktiven Mesa zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa, z. B. eines Inversionskanals im Body-Gebiet, konfiguriert ist. Jede Leistungszelle umfasst ferner, durch mindestens einen Trennungsstapel von der aktiven Mesa elektrisch getrennt, eine Punch-Through(PT)-Struktur, die Folgendes aufweist: ein erstes Gebiet vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; ein zweites Gebiet vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist entweder ein pn-Übergang zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet den ersten Übergang mit dem ersten Lastanschluss verbindet; oder der erste Übergang ist ein Schottky-Kontakt zwischen dem ersten Lastanschluss und dem ersten Gebiet. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Gebiet und dem zweiten Gebiet, wobei der zweite Übergang durch das zweite Gebiet mit der aktiven Mesa verbunden ist.
  • Gemäß noch einer weiteren Ausführungsform umfasst eine Leistungshalbleitervorrichtung ein aktives Gebiet mit mehreren Leistungszellen, die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss konfiguriert sind. Jede Leistungszelle umfasst Folgendes: mehrere Gräben und eine Anzahl von Mesen, die durch die Gräben lateral begrenzt sind und in einer Vertikalrichtung an ein Drift-Gebiet der Leistungshalbleitervorrichtung angrenzen. Die Anzahl von Mesen umfasst eine aktive Mesa, die ein Source-Gebiet von einem ersten Leitfähigkeitstyp und ein Body-Gebiet umfasst, und wobei mindestens einer der Gräben neben der aktiven Mesa als Steuergraben konfiguriert ist, wobei der Steuergraben mit einem Steueranschluss der Leistungshalbleitervorrichtung verbunden ist und zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa, z. B. eines Inversionskanals, im Body-Gebiet, konfiguriert ist. Ferner umfasst die Leistungshalbleitervorrichtung, durch mindestens einen Trennungsstapel von der aktiven Mesa elektrisch getrennt, eine Punch-Through(PT)-Struktur, die Folgendes aufweist: ein erstes Gebiet vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; ein zweites Gebiet vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist entweder ein pn-Übergang zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet den ersten Übergang mit dem Steueranschluss verbindet; oder der erste Übergang ist ein Schottky-Kontakt zwischen dem Steueranschluss und dem ersten Gebiet. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Gebiet und dem zweiten Gebiet, wobei der zweite Übergang durch das zweite Gebiet mit der aktiven Mesa verbunden ist.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden eines aktiven Gebiets mit mehreren Leistungszellen, die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss konfiguriert sind. Das Verfahren wird so durchgeführt, dass jede Leistungszelle Folgendes umfasst: mehrere Gräben und eine Anzahl von Mesen, die durch die Gräben lateral begrenzt sind und in einer Vertikalrichtung an ein Drift-Gebiet der Leistungshalbleitervorrichtung angrenzen. Die Anzahl von Mesen umfasst eine aktive Mesa, die ein Source-Gebiet von einem ersten Leitfähigkeitstyp und ein Body-Gebiet von einem zweiten Leitfähigkeitstyp, das das Source-Gebiet von dem Drift-Gebiet trennt, aufweist, wobei sowohl das Source-Gebiet als auch das Body-Gebiet mit dem ersten Lastanschluss elektrisch verbunden sind, und wobei mindestens einer der Gräben neben der aktiven Mesa zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa, z. B. eines Inversionskanals im Body-Gebiet, konfiguriert ist. Jede Leistungszelle umfasst ferner, durch mindestens einen Trennungsstapel von der aktiven Mesa elektrisch getrennt, eine Punch-Through(PT)-Struktur, die Folgendes aufweist: ein erstes Gebiet vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; ein zweites Gebiet vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist entweder ein pn-Übergang zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet den ersten Übergang mit dem ersten Lastanschluss verbindet; oder der erste Übergang ist ein Schottky-Kontakt zwischen dem ersten Lastanschluss und dem ersten Gebiet. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Gebiet und dem zweiten Gebiet, wobei der zweite Übergang durch das zweite Gebiet mit der aktiven Mesa verbunden ist.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden eines aktiven Gebiets mit mehreren Leistungszellen, die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss konfiguriert sind. Das Verfahren wird so durchgeführt, dass jede Leistungszelle Folgendes umfasst: mehrere Gräben und eine Anzahl von Mesen, die durch die Gräben lateral begrenzt sind und in einer Vertikalrichtung an ein Drift-Gebiet der Leistungshalbleitervorrichtung angrenzen. Die Anzahl von Mesen umfasst eine aktive Mesa, die ein Source-Gebiet von einem ersten Leitfähigkeitstyp und ein Body-Gebiet umfasst, und wobei mindestens der Graben neben der aktiven Mesa zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa, z. B. eines Inversionskanals im Body-Gebiet, konfiguriert ist. Jede Leistungszelle umfasst ferner, durch mindestens einen Trennungsstapel von der aktiven Mesa elektrisch getrennt, eine Punch-Through(PT)-Struktur, die Folgendes aufweist: ein erstes Gebiet vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; ein zweites Gebiet vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist entweder ein pn-Übergang zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet den ersten Übergang mit dem ersten Lastanschluss verbindet; oder der erste Übergang ist ein Schottky-Kontakt zwischen dem ersten Lastanschluss und dem ersten Gebiet. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Gebiet und dem zweiten Gebiet, wobei der zweite Übergang durch das zweite Gebiet mit der aktiven Mesa verbunden ist.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden eines aktiven Gebiets mit mehreren Leistungszellen, die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss konfiguriert sind. Das Verfahren wird so durchgeführt, dass: jede Leistungszelle Folgendes umfasst: mehrere Gräben und eine Anzahl von Mesen, die durch die Gräben lateral begrenzt sind und in einer Vertikalrichtung an ein Drift-Gebiet der Leistungshalbleitervorrichtung angrenzen. Die Anzahl von Mesen umfasst eine aktive Mesa, die ein Source-Gebiet von einem ersten Leitfähigkeitstyp und ein Body-Gebiet umfasst, und wobei mindestens einer der mehreren Gräben neben der aktiven Mesa als Steuergraben konfiguriert ist, wobei der Steuergraben mit einem Steueranschluss der Leistungshalbleitervorrichtung verbunden ist und zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa, z. B. eines Inversionskanals, im Body-Gebiet, konfiguriert ist. Jede Leistungszelle umfasst ferner, durch mindestens einen Trennungsstapel von der aktiven Mesa elektrisch getrennt, eine Punch-Through(PT)-Struktur, die Folgendes aufweist: ein erstes Gebiet vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; ein zweites Gebiet vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist entweder ein pn-Übergang zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet den ersten Übergang mit dem Steueranschluss verbindet; oder der erste Übergang ist ein Schottky-Kontakt zwischen dem Steueranschluss und dem ersten Gebiet. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Gebiet und dem zweiten Gebiet, wobei der zweite Übergang durch das zweite Gebiet mit der aktiven Mesa verbunden ist.
  • Der mindestens eine Trennungsstapel kann mindestens einen pn-Übergang zum elektrischen Trennen der Punch-Through-Struktur und/oder des Steuergrabens von der aktiven Mesa umfassen. Alternativ oder zusätzlich kann der mindestens eine Trennungsstapel mindestens einen Grabenisolator zum elektrischen Trennen des Steuergrabens und der aktiven Mesa voneinander umfassen. Zum Beispiel kann der mindestens eine Trennungsstapel als mindestens ein Grabenisolator ausgeführt sein.
  • Des Weiteren kann hinsichtlich aller Ausführungsformen das zweite Gebiet vom zweiten Leitfähigkeitstyp zwischen dem zweiten Übergang und dem Drift-Gebiet angeordnet sein. Das heißt, das zweite Gebiet kann zwischen dem zweiten Übergang auf einer Seite und auf der anderen Seite der aktiven Mesa und/oder dem Drift-Gebiet angeordnet sein. Zum Beispiel kann der zweite Übergang durch das zweite Gebiet mit der aktiven Mesa und/oder dem Drift-Gebiet gekoppelt sein.
  • Der Fachmann wird bei Lektüre der folgenden detaillierten Beschreibung und bei Durchsicht der begleitenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Teile in den Figuren sind nicht zwangsweise maßstabsgetreu, stattdessen wird Wert auf Veranschaulichen der Grundzüge der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszahlen einander entsprechende Teile. In den Zeichnungen zeigen:
    • 1 schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 2 schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 3 beispielhafte Verläufe der Diagramme für das elektrische Feld und Energieband für verschiedene Spannungen gemäß einigen Ausführungsformen;
    • 4 schematisch und beispielhaft, basierend auf Abschnitten eines Vertikalquerschnitts, ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen; und
    • 5 schematisch und beispielhaft, basierend auf Abschnitten eines Vertikalquerschnitts, ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Ausführungsformen, in denen die Erfindung ausgeübt werden kann, als Veranschaulichung gezeigt werden.
  • In dieser Hinsicht kann Richtungsterminologie, wie zum Beispiel „oben“, „unten“, „unter“, „vor“, „hinter“, „zurück“, „führender“, „nachlaufender“, „oberhalb“ usw., mit Bezug auf die Ausrichtung der gerade beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in einer Anzahl von verschiedenen Ausrichtungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist keineswegs einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung soll daher nicht in einem einschränkenden Sinne verstanden werden, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert.
  • Es wird nunmehr ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht werden. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht einschränken. Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, können beispielsweise bei oder kombiniert mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen mit einschließen. Die Beispiele werden unter Verwendung einer speziellen Ausdrucksweise beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche einschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Übersicht halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit denselben Bezugszeichen bezeichnet, sofern nichts Anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Schrift verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann zum Beispiel die Fläche eines Halbleiterwafers oder eines Dies oder eines Chips sein. Zum Beispiel können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die hier erwähnt werden, Horizontalrichtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können.
  • Der Begriff „vertikal“, wie er in dieser Schrift verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Fläche, d. h. parallel zu der Normalrichtung der Oberfläche des Halbleiterwafers/-chips/dies angeordnet ist. Zum Beispiel kann die nachfolgend erwähnte Erstreckungsrichtung Z eine Erstreckungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht ist. Die Erstreckungsrichtung Z wird hier auch als „Vertikalrichtung Z“ bezeichnet.
  • In dieser Schrift wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können umgekehrte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Rahmen der vorliegenden Schrift sollen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Bereichen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Bereich oder Teil einer Halbleitervorrichtung besteht, wobei „niederohmig“ bedeuten kann, dass die Eigenschaften des jeweiligen Kontakts durch den ohmschen Widerstand im Wesentlichen nicht beeinflusst werden. Ferner soll im Rahmen der vorliegenden Schrift der Begriff „in Kontakt“ beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung besteht; zum Beispiel beinhaltet ein Übergang zwischen zwei in Kontakt miteinander befindlichen Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Darüber hinaus wird im Rahmen der vorliegenden Schrift der Begriff „elektrische Isolierung“, wenn nicht anders angegeben, im Rahmen seines allgemein gültigen Verständnisses verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten separat voneinander positioniert sind und dass keine diese Komponenten verbindende ohmsche Verbindung besteht. Jedoch können elektrisch voneinander isolierte Komponenten nichtsdestotrotz miteinander gekoppelt, zum Beispiel mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt und/oder elektrostatisch gekoppelt (zum Beispiel im Fall eines Übergangs) sein. Um ein Beispiel zu nennen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert, und gleichzeitig mechanisch und kapazitiv, zum Beispiel mit Hilfe einer Isolierung, zum Beispiel eines Dielektrikums, miteinander gekoppelt sein.
  • In dieser Schrift beschriebene spezielle Ausführungsformen betreffen eine Leistungshalbleitervorrichtung, wie beispielsweise eine Leistungshalbleitervorrichtung, die in einem Leistungswandler oder einem Netzteil verwendet werden kann, ohne darauf beschränkt zu sein. Somit kann solch eine Vorrichtung bei einer Ausführungsform dazu konfiguriert sein, einen Laststrom zu führen, der einer Last zugeführt werden soll bzw. der jeweils durch eine Energiequelle bereitgestellt wird. Zum Beispiel kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Leistungshalbleitereinheitszellen, wie zum Beispiel eine monolithisch integrierte Diodenzelle, eine Ableitung einer monolithisch integrierten Diodenzelle (z. B. eine monolithisch integrierte Zelle von zwei antiseriell verbundenen Dioden), eine monolithisch integrierte Transistorzelle, z. B. eine monolithisch integrierte MOSFET- oder IGBT-Zelle und/oder Ableitungen davon, umfassen. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Zellen können ein Zellenfeld bilden, das in einem aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Begriff „Sperrzustand“ der Leistungshalbleitervorrichtung kann sich auf Bedingungen beziehen, unter denen sich die Halbleitervorrichtung in einem zum Sperren eines Stromflusses durch die Halbleitervorrichtung konfigurierten Zustand befindet, während eine externe Spannung angelegt ist. Insbesondere kann die Halbleitervorrichtung zum Sperren eines Vorwärtsstroms durch die Halbleitervorrichtung, während eine Vorwärtsspannung angelegt ist, konfiguriert sein. Im Vergleich dazu kann der Halbleiter zum Leiten eines Vorwärtsstroms in einem „leitenden Zustand“ der Halbleitervorrichtung, wenn eine Vorwärtsspannung angelegt ist, konfiguriert sein. Ein Übergang zwischen dem Sperrzustand und dem leitenden Zustand kann durch eine Steuerelektrode oder insbesondere ein Potenzial der Steuerelektrode gesteuert werden. Die elektrischen Eigenschaften gelten natürlich möglicherweise nur innerhalb eines vorbestimmten Arbeitsbereichs der externen Spannung und der Stromdichte in der Vorrichtung. Der Begriff „in Vorwärtsrichtung gepolter Sperrzustand“ kann sich daher auf Bedingungen beziehen, unter denen sich die Halbleitervorrichtung im Sperrzustand befindet, während eine Vorwärtsspannung angelegt ist.
  • Der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Schrift verwendet wird, soll eine Leistungshalbleitervorrichtung auf einem einzelnen Chip mit Fähigkeiten zum Sperren einer hohen Spannung und/oder Führen eines hohen Stroms beschreiben. Mit anderen Worten ist solch eine Leistungshalbleitervorrichtung für einen hohen Strom, typischerweise im Ampere-Bereich, z. B. bis zu mehreren Dutzend oder hundert Ampere, und/oder hohe Spannungen, typischerweise 15V, besonders typisch 100 V und darüber, z. B. bis zu mindestens 400 V oder sogar noch mehr, z. B. bis zu mindestens 3 kV oder sogar bis zu 10 kV oder mehr, in Abhängigkeit von der jeweiligen Anwendung bestimmt.
  • Zum Beispiel richtet sich der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Schrift verwendet wird, nicht auf logische Halbleitervorrichtungen, die zum Beispiel zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • Die vorliegende Schrift betrifft insbesondere eine Leistungshalbleitervorrichtung, die als eine Diode, ein MOSFET oder IGBT, d. h. ein(e) unipolare(r) oder bipolare(r) Leistungshalbleitertransistor oder -diode oder eine Ableitung davon, ausgestaltet ist.
  • Zum Beispiel kann die nachfolgend beschriebene Leistungshalbleitervorrichtung ein Einzelhalbleiterchip sein, der z. B. eine Streifenzellenkonfiguration (oder eine zellenförmige/Nadelzellenkonfiguration) aufweist und kann dazu konfiguriert sein, als eine Leistungskomponente in einer Anwendung mit einer niedrigen, mittleren und/oder hohen Spannung eingesetzt zu werden.
  • Unter Bezugnahme auf 1, Variante (a) umfasst gemäß einer Ausführungsform eine Leistungshalbleitervorrichtung 1 ein aktives Gebiet mit mehreren Leistungszellen 1-1. Eine dieser Leistungszellen 1-1 ist in 1 dargestellt. Das aktive Gebiet, das die Leistungszellen 1-1 beinhaltet, kann von einem Randabschlussgebiet (nicht dargestellt) umgeben sein, wobei die Konfiguration des Randabschlussgebiets nicht der Fokus der vorliegenden Schrift ist.
  • Jede Leistungszelle 1-1 ist zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss 11 11 und einem zweiten Lastanschluss konfiguriert. Der zweite Lastanschluss ist nicht dargestellt. Zum Beispiel kann der zweite Lastanschluss auf der gleichen Seite der Vorrichtung 1 wie der erste Lastanschluss 11 oder auf einer gegenüberliegenden Seite (z. B. einer Rückseite der Vorrichtung 1), z. B. unter dem Drift-Gebiet 100, angeordnet sein.
  • Jede Leistungszelle 1-1 umfasst mehrere Gräben 14, 16 und eine Anzahl von Mesen 17, 18, die durch die Gräben 14, 16 lateral begrenzt sind und in der Vertikalrichtung Z an dem Drift-Gebiet 100 der Leistungshalbleitervorrichtung 1 angrenzen.
  • 1 stellt in beiden Varianten (a) und (b) eine beispielhafte Konfiguration mit drei Gräben 14, 16 von zwei Grabentypen dar, die zwei Mesen lateral begrenzen. Zum Beispiel ist mindestens einer der Gräben ein Steuergraben 14, der zum Steuern der Leistungszelle 1-1 konfiguriert ist. Die anderen Gräben in der Leistungszelle 1-1 können auch Steuergräben 14 oder Gräben von einer anderen Art, z. B. Source-Gräben 16, deren Grabenelektroden 161 mit dem Potenzial des ersten Lastanschlusses 11 elektrisch verbunden sind, oder floatende Gräben, deren Grabenelektroden elektrisch floatend sind, oder eine zweite Art von Steuergräben, deren Grabenelektroden im Vergleich zu den Grabenelektroden 141 der Steuergräben 14 mit einem anderen Steuerpotenzial elektrisch verbunden sind, sein.
  • Die Grabenelektroden 141, 161 sind basierend auf jeweiligen Grabenisolatoren 142, 162, 143, 163 von dem Halbleiterkörper der Vorrichtung 1, z. B. von dem Drift-Gebiet 100, isoliert.
  • Die Anzahl von Mesen 17, 18 umfasst eine aktive Mesa 18 mit einem Source-Gebiet 101 von einem ersten Leitfähigkeitstyp und einem Body-Gebiet 102 von einem zweiten Leitfähigkeitstyp. Zum Beispiel trennt das Body-Gebiet 102 das Source-Gebiet 101 von dem Drift-Gebiet 100. Sowohl das Source-Gebiet 101 als auch das Body-Gebiet 102 können mit dem ersten Lastanschluss 11 elektrisch verbunden sein. Zum Beispiel erstreckt sich ein erster Kontaktstopfen 111 von dem ersten Lastanschluss 11 zu der oder in die aktive Mesa 18, um das Source-Gebiet 101 und das Body-Gebiet 102 zu kontaktieren. Ein Graben neben der aktive Mesa 18, der als Steuergraben 14 bezeichnet werden kann, kann dazu konfiguriert sein, einen Inversionskanal in dem Body-Gebiet 102 zu erzeugen, z. B. bei Empfang eines entsprechenden Steuersignals. Der Steuergraben 14, insbesondere seine Grabenelektrode 141, kann mit einem Steueranschluss (nicht dargestellt) der Leistungshalbleitervorrichtung 1, z. B. einem so genannten Gate-Anschluss, verbunden sein. Zum Beispiel kann die Vorrichtung 1 in Abhängigkeit von dem Potenzial des Steueranschlusses und dementsprechend dem Potenzial der Steuergrabenelektrode 141 gesteuert, z. B. eingeschaltet (d. h. in einen leitenden Zustand, in dem ein Vorwärtslaststrom zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss fließen kann, gesetzt) werden und ausgeschaltet (d. h. in einen Sperrzustand, in dem ein Fluss des Vorwärtslaststroms unterbunden wird, gesetzt) werden, selbst wenn die Spannung zwischen dem zweiten Lastanschluss (in der Regel der High-Side) und dem ersten Lastanschluss 11 (in der Regel der Low-/Ground-Side) größer als die Einschaltspannung der Vorrichtung 1 ist), d. h., selbst wenn die Vorrichtung 1 in Vorwärtsrichtung betrieben wird.
  • Die Anzahl von Mesen kann auch eine oder mehrere Mesen 17, die sich von der aktiven Mesa 18, die weiter unten beschrieben wird, unterscheiden, umfassen.
  • Jede Leistungszelle 1-1 umfasst ferner, z. B. durch mindestens einen der Grabenisolatoren 142, 162 von der aktiven Mesa 18 elektrisch getrennt, eine Punch-Through(PT)-Struktur 15.
  • Die PT-Struktur weist ein erstes Gebiet 151 vom ersten Leitfähigkeitstyp auf, das zwischen einem ersten Übergang J1 und einem zweiten Übergang J2 angeordnet ist. Ferner weist die PT-Struktur 15 ein zweites Gebiet 152 vom zweiten Leitfähigkeitstyp auf, das zwischen dem zweiten Übergang J2 und der aktiven Mesa 18 angeordnet ist. Diese allgemeine Konfiguration der PT-Struktur ist in jeder von 1 (Varianten (a) und (b)), 2 (Varianten (a) und b)), 4 und 5 dargestellt. Zum Beispiel können sowohl das erste Gebiet 151 als auch das zweite Gebiet 152 dotierte Halbleitergebiete sein.
  • Verschiedene Implementierungen solch einer allgemeinen Konfiguration der PT-Struktur 15 sind möglich, wie nunmehr beschrieben wird:
  • Zum Beispiel ist der erste Übergang J1 ein pn-Übergang zwischen dem ersten Gebiet 151 und einem dritten Gebiet 153 vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet 153 den ersten Übergang J1 mit dem ersten Lastanschluss 11 verbindet. Diese Implementierung ist in Variante (a) von 1 und in den Varianten (a) und (c) von 2 dargestellt. Ferner kann das dritte Gebiet 153 somit ein dotiertes Halbleitergebiet sein. Zum Beispiel kann das erste Gebiet 151 das zweite Gebiet 152 und das dritte Gebiet 153 räumlich voneinander trennen.
  • Oder das erste Gebiet J1 ist ein Schottky-Kontakt zwischen dem ersten Lastanschluss 11 und dem ersten Gebiet 151. Diese Implementierung wird in den Varianten (b) der 1 und 2 dargestellt; dann kann das dritte Gebiet 153 auch weggelassen oder anders implementiert sein.
  • Des Weiteren kann der zweite Übergang J2 der PT-Struktur ein pn-Übergang zwischen dem ersten Gebiet 151 und dem zweiten Gebiet 152 sein, wobei der zweite Übergang J2 durch das zweite Gebiet 152 mit der aktiven Mesa 18 verbunden ist. Dieser Aspekt einer möglichen Implementierung der PT-Struktur wird in beiden Varianten (a) und (b) der 1 und 2 dargestellt.
  • Weitere Implementierungsvarianten können durch die Position der PT-Struktur gebildet werden. Gemäß der in 1 (beide Varianten (a) und (b)) dargestellten Ausführungsform ist die PT-Struktur 15 zum Beispiel in einer Hilfsmesa 17 angeordnet, die durch zwei der mehreren Gräben 14, 16 lateral begrenzt wird. Das heißt, die Anzahl von Mesen der Leistungszelle 1-1 kann eine (oder mehrere) HilfsMesen 17 beinhalten, wobei mindestens eine der HilfsMesen 17 die PT-Struktur 15 umfasst. Die Hilfsmesa 17 kann die gleichen Abmessungen (z. B. Mesabreite in der ersten lateralen Richtung X) wie die aktive Mesa 18 aufweisen bzw. mit einer größeren oder schmaleren Mesabreite ausgeführt sein, um der PT-Struktur 15 Rechnung zu tragen. Das dritte Gebiet 153 kann mit dem ersten Lastanschluss 11, z. B. basierend auf einem zweiten Kontaktstopfen 112, elektrisch verbunden sein. Zum Beispiel wird die Hilfsmesa 17 durch zwei Source-Gräben 16 lateral begrenzt. Die in 1 dargestellten PT-Strukturen sind z. B. aus monokristallinem Silicium, Si, gebildet. Die die PT-Struktur 15 umfassende Mesa kann die der aktiven Mesa 18 nächstgelegene Mesa sein oder könnte eine Mesa sein, die von der aktiven Mesa 18 weiter entfernt ist.
  • Bei einer anderen Ausführungsform ist die PT-Struktur 15, wie in 2 (alle Varianten (a) bis (c)) dargestellt in einem der mehreren Gräben 14, 16 angeordnet. Der bzw. die die PT-Struktur(en) umfassende Graben bzw. Gräben kann bzw. können im Vergleich zu den mehreren anderen Gräben 14, 16 eine verschiedene Tiefe (d. h. Erstreckung entlang der Vertikalrichtung Z) aufweisen. Zum Beispiel kann/können der (die) Graben/Gräben, der/die die PT-Struktur(en) 15 umfasst/umfassen im Vergleich zu den mehreren anderen Gräben 14, 16 eine kleinere oder größere Tiefe aufweisen. Zum Beispiel ist die PT-Struktur 15 in einem Graben neben einer Mesa 19 vom dritten Typ angeordnet, wobei die Mesa 19 vom dritten Typ zwischen der PT-Struktur 15 und der aktiven Mesa 18 angeordnet ist. In 2, Variante (c) ist die aktive Mesa 18 zwischen zwei Mesen 19 vom dritten Typ angeordnet. Eine PT-Struktur 15 kann neben jeder der beiden Mesen 19 vom dritten Typ, der aktiven Mesa 18 benachbart, angeordnet sein. Zum Beispiel überlappen sich die zweiten Gebiete 152 der PT-Strukturen 15 neben den Mesen 19 vom dritten Typ, wie dargestellt ist, mit den Mesen 19 vom dritten Typ und, wie dargestellt ist, auch teilweise mit der aktiven Mesa 18. Die Mesen 19 vom dritten Typ können entweder mit dem ersten Lastanschluss 11 kontaktiert sein, wie in 2, Variante (c) dargestellt ist, oder von dem ersten Lastanschluss 11 getrennt sein, wie in 2, Variante (a) und (b) gezeigt ist.
  • Dort kann der Grabenboden ausgenommen sein, um zu gestatten, dass sich das zweite Gebiet 152 unter dem Graben und wahlweise zu der aktiven Mesa 18 erstreckt. Ferner begrenzen die verbleibenden Grabenisolatoren 162 an den Grabenseitenwänden lateral das Grabeninnere, d. h. die PT-Struktur 15, z. B. durch Trennen derselben von benachbarten Mesen. Zum Beispiel weist der Graben, in dem die PT-Struktur 15 untergebracht ist, keine Grabenelektrode ähnlich den in den Steuergräben und Source-Gräben 14, 16 enthaltenen Elektroden 141, 161 auf. Der Graben, in dem die PT-Struktur 15 untergebracht ist, kann die gleichen Abmessungen (z. B. Grabenbreite in der ersten lateralen Richtung X) wie zum Beispiel der Steuergraben 14 aufweisen. Oder der Graben kann eine größere oder kleinere Breite aufweisen, um das Unterbringen der PT-Struktur 15 zu erleichtern. Die in 2 dargestellten PT-Strukturen 15 sind zum Beispiel aus monokristallinem Si oder polykristallinem Si gebildet. Dazu können Verarbeitungsschritte der Dampfphasenepitaxie oder Festphasenepitaxie angewandt werden.
  • Unter Bezugnahme sowohl auf 1 als auch 2 kann die PT-Struktur 15 dazu konfiguriert sein, einen Stromfluss zu gestatten, der einen unipolaren Teil aufweist, welcher sich auf mindestens 85% oder mindestens 99% der Gesamtheit des Stromflusses in der PT-Struktur 15 beläuft. Dies kann z. B. durch entsprechende Dotierstoffkonzentrationen im ersten Gebiet 151, zweiten Gebiet 152 und (falls implementiert) im dritten Gebiet 153 gewährleistet werden. Unter Bezugnahme auf 3 wird/werden für einen gegebenen Dotierstoffkonzentrationswert des ersten Gebiets 151 (in 3 auch als „n-Gebiet“ bezeichnet) zum Beispiel die vertikale Erstreckung des ersten Gebiets 151 und/oder die vertikale Erstreckung und die Dotierstoffkonzentration des zweiten Gebiets 152 so ausgewählt, dass das erste Gebiet 151 (n-Gebiet) vollständig verarmt wird, z. B. bei einer geringen Spannungsdifferenz über die PT-Struktur 15. Das heißt, das Raumladungsgebiet des in Sperrrichtung gepolten Übergangs J1 erreicht das Raumladungsgebiet des in Vorwärtsrichtung gepolten Übergangs J2 bei einer gewünschten Punch-Through-Spannung VPT. Die PT-Struktur 15 ist dann dazu konfiguriert, Löcher zu extrahieren, ohne Elektronen zu injizieren, die durch das dickere zweite Gebiet 152 (z. B. ein hochdotiertes p-Gebiet) unterdrückt werden, z. B., wenn die Spannung an einer gedachten Elektrode am Boden der PT-Struktur 15 die VPT erreicht. In einem anderen Beispiel kann das dritte Gebiet 153 am Übergang J1 dünn genug ausgewählt werden oder einen geringeren Dotierstoffkonzentrationswert haben oder beides, so dass es vollständig verarmt wird, wenn die PT-Struktur 15 nicht gepolt ist oder eine andere Polung aufweist, z. B. bei VPT/2.
  • Allgemein kann die PT-Struktur 15 durch zwei Source-Gräben 16, deren Grabenelektroden 161 mit dem ersten Lastanschluss 11 elektrisch verbunden sind, lateral begrenzt sein. Oder die PT-Struktur 15 kann durch einen Source-Graben 16, dessen Grabenelektrode 161 mit dem ersten Lastanschluss 11 elektrisch verbunden ist, und durch einen Steuergraben 14, dessen Grabenelektrode 141 mit dem Steueranschluss elektrisch verbunden ist, lateral begrenzt sein.
  • Die Leistungshalbleitervorrichtung 1 (hier auch als Vorrichtung 1 bezeichnet) kann eine bipolare Halbleitervorrichtung, z. B. ein IGBT (wobei der IGBT ein npnp-IGBT mit einem n-Inversionskanal oder ein pnpn-IGBT mit einem p-Inversionskanal sein kann) oder ein RC-IGBT sein. Somit kann das Drift-Gebiet 100 vom ersten Leitfähigkeitstyp sein und sich zum Beispiel entlang der Vertikalrichtung Z erstrecken, bis es entweder direkt oder über eine Feldstoppschicht an ein Kollektorgebiet (nicht dargestellt) vom zweiten Leitfähigkeitstyp angrenzt, wobei das Kollektorgebiet mit dem zweiten Lastanschluss elektrisch verbunden sein kann. Bei zum Beispiel Konfiguration als ein RC-IGBT kann die Vorrichtung 1 ferner ein oder mehrere zweite Kollektorgebiete (nicht dargestellt) vom ersten Leitfähigkeitstyp umfassen, wobei das/die zweite(n) Emittergebiet(e) mit dem zweiten Lastanschluss elektrisch verbunden sein kann/können.
  • Bei einer Ausführungsform trennt das zweite Gebiet 152, wie sowohl in 1 als auch 2 dargestellt ist, die verbleibenden Teile der PT-Struktur 15 (bezüglich der Vertikalrichtung Z) darüber vollständig von dem Drift-Gebiet 100. Das dritte Gebiet 153, der erste Übergang J1, das erste Gebiet 151 und der zweite Übergang J2 sind zum Beispiel in der Nähe einer Fläche des Halbleiterkörpers der Vorrichtung 1 angeordnet und grenzen nicht direkt an das Drift-Gebiet 100 an; stattdessen ist zwischen den Komponenten der PT-Struktur 15 und des Drift-Gebiets das zweite Gebiet 152 angeordnet.
  • Unter weiterer Bezugnahme auf die 1 und 2 kann sich das zweite Gebiet 152 bei einer Ausführungsform entlang der Vertikalrichtung Z weiter erstrecken als der Boden des Grabens 14, der die aktive Mesa 18 lateral begrenzt, z. B., um sich mit der aktiven Mesa 18 lateral überlappen.
  • Zum Beispiel bildet das zweite Gebiet 152 einen Teil einer JFET-Struktur (JFET - Junction Field Effect Transistor, Sperrschicht-Feldeffekttransistor). Zum Beispiel zeigt 2, Variante (c) eine Spiegelsymmetrie entlang der aktiven Mesa 18 in der Vertikalrichtung Z, so dass die PT-Strukturen 15 näher an beiden Seiten der aktiven Mesa 18 positioniert sind. Zum Beispiel erstrecken sich die zweiten Gebiete 152 lateral von beiden Seiten zu der aktiven Mesa 18, wodurch ein JFET mit zwei Übergängen gebildet wird.
  • Des Weiteren kann das zweite Gebiet 152 auf der dem Boden des Grabens, der die PT-Struktur 15 (die entweder eine Mesa (vgl. 1) oder ein Graben, in dem die PT-Struktur 15 untergebracht ist (vgl. 2) sein kann) lateral begrenzt, entsprechenden vertikalen Höhe eine Dotierstoffkonzentration von mindestens 1*1019cm-3 oder von mindestens 1*1018cm-3 oder sogar von mehr als 1*1020cm-3 aufweisen. Die Dotierstoffkonzentration des zweiten Gebiets 152 kann innerhalb von 90% der vertikalen Erstreckung des zweiten Gebiets 152 zwischen dem zweiten Übergang J2 und dem Boden des Grabens 16 neben dem zweiten Gebiet 152 vorhanden sein.
  • Die PT-Struktur 15 kann die Punch-Through-Spannung, d. h. die Schwellenspannung, VPT, innerhalb des Bereichs von 0,5 V bis 3 V oder innerhalb des Bereichs von 0,6 bis 2 V oder innerhalb des Bereichs von 0,7 V bis 1,5 V aufweisen.
  • Bei einer anderen Ausführungsform, gemäß der der erste Übergang J1 entweder ein pn-Übergang zwischen dem ersten Gebiet 151 und dem dritten Gebiet 153 vom zweiten Leitfähigkeitstyp (das den ersten Übergang J1 mit dem Steueranschluss verbindende dritte Gebiet 153) ist oder gemäß der der erste Übergang J1 ein Schottky-Kontakt zwischen dem Steueranschluss und dem ersten Gebiet 151 ist, kann VPT größer sein, d. h. innerhalb des Bereichs von 110% und 200% einer Betriebsspannung des Steueranschlusses liegen. Die Betriebsspannung wird in der Regel als eine Spannung zwischen dem Steueranschluss und dem ersten Lastanschluss 11 angelegt, wobei der erste Lastanschluss 11 mit Masse/Erde verbunden sein kann, weist z. B. ein Potenzial von 0 V auf.
  • Das heißt, wenn die an die PT-Struktur 15 angelegte relevante Spannung diese Schwellenspannung übersteigt, wird die PT-Struktur leitend und gestattet den unipolaren Stromfluss. Die Leistungshalbleitervorrichtung 1 ist zum Beispiel dazu konfiguriert, während eines Kurzschlussereignisses die Durchlassspannung der aktiven Mesa 18 auf die Schwellenspannung der PT-Struktur 15 zu klemmen. Während des Kurzschlussereignisses übersteigt der (Vorwärts-)Laststrom zum Beispiel den Nennlaststrom, für den die Vorrichtung 1 ausgelegt worden ist. Um Leistungsverluste in der Vorrichtung 1 zu begrenzen und somit ein Überhitzen der Vorrichtung 1 zu vermeiden, wird die Durchlassspannung der aktiven Mesa 18 auf die Schwellenspannung der PT-Struktur 15 geklemmt (und übersteigt diese insbesondere nicht).
  • Bei einer Ausführungsform ist die PT-Struktur 15 dazu konfiguriert, den Trägereinschluss bzw. die gespeicherte Ladung in dem Drift-Gebiet 100 bei normalem Vorwärtsbetrieb (Durchlasszustand) der Leistungshalbleitervorrichtung 1 nicht um mehr als 10% zu reduzieren.
  • Angesichts des Obigen kann die PT-Struktur 15 eine von vielen möglichen Konfigurationen aufweisen, die das Erfüllen ihrer Funktion gestatten. Zum Beispiel ist die PT-Struktur eine der Folgenden: eine pnp-Struktur (wobei zum Beispiel das erste, das zweite und das dritte Gebiet jeweils Halbleitergebiete sind), eine Schottky-Metall-np-Struktur, eine npn-Struktur, eine Schottky-Metall-pn-Struktur, eine Schottky-Metall-pnp-Struktur oder eine Schottky-Metall-npn-Struktur.
  • Unter weiterer Bezugnahme auf 1 und 2 kann das erste Gebiet 151 eine Gesamtvertikalerstreckung von weniger als 1 µm, von weniger als 0,5 µm oder von weniger als 0,3 µm haben. Des Weiteren kann das erste Gebiet 151 eine Dotierstoffkonzentration von weniger als 1*1019 cm-3, von weniger als 1* 1018cm-3 haben, oder die Dotierstoffkonzentration mal der vertikalen Erstreckung des ersten Gebiets 151 zum Quadrat kann weniger als 1*1018cm-3µm2 betragen. Des Weiteren kann das erste Gebiet 151 auf einer vertikalen Höhe im Bereich der vertikalen Erstreckung des Body-Gebiets 102 angeordnet sein.
  • Falls vorgesehen, kann das dritte Gebiet 153 vom zweiten Leitfähigkeitstyp ferner zwischen dem ersten Übergang J1 und dem ersten Lastanschluss 11 angeordnet sein. In Abhängigkeit von der Konfiguration der PT-Struktur 15 kann der zweite Kontaktstopfen 112 entweder das dritte Gebiet 153 durchdringen (vgl. 1(b) und 2(b)), um direkt an das erste Gebiet 151 anzugrenzen und den ersten Übergang J1 zu bilden, z. B. im Falle einer Schottky-Metall-np-Struktur, in welchem Fall das dritte Gebiet 153 auch weggelassen werden kann), oder der zweite Kontaktstopfen 112 kann an das dritte Gebiet 153 angrenzen und dort enden (vgl. 1(a) und 2(a)).
  • Wie oben beschrieben wurde, ist das zweite Gebiet 152 vom zweiten Leitfähigkeitstyp zwischen dem zweiten Übergang J2 und der aktiven Mesa 18 angeordnet. Zum Beispiel ist ein lateraler Abstand zwischen der aktiven Mesa 18 und der PT-Struktur 15, die das zweite Gebiet 152 aufweist, kleiner als das Fünffache der Breite der aktiven Mesa 18 oder sogar kleiner als das Doppelte der Breite der aktiven Mesa 18. Der laterale Abstand zwischen der aktiven Mesa 18 und der PT-Struktur 15 kann sogar null oder zumindest beinahe null betragen. Bei einigen Ausführungsformen überlappen sich die aktive Mesa 18 und die PT-Struktur 15 lateral. Der laterale Abstand kann der laterale Abstand zwischen der aktiven Mesa 18 und dem Graben/der Mesa, der/die die PT-Struktur 15 enthält, sein.
  • Bei einer Ausführungsform weist die PT-Struktur 15 eine vertikale Schichtstapelkonfiguration auf, die mindestens basierend auf dem ersten Übergang J1, dem ersten Gebiet 151 darunter, dem zweiten Übergang J2 darunter und dem zweiten Gebiet 152 darunter gebildet ist. Zum Beispiel weisen die PT-Struktur 15 und die aktive Mesa 18 einen gemeinsamen Vertikalerstreckungsbereich auf. Zum Beispiel kann sich die PT-Struktur 15 vertikal vollständig mit der aktiven Mesa 18 überlappen.
  • Neben der aktiven Mesa 18 und der Hilfsmesa 17 kann die Leistungszelle 1-1, vgl. 2, eine oder mehrere Mesen 19 vom dritten Typ, z. B. Dummy-Mesen, die nicht zum Leiten eines Laststroms konfiguriert sind, aufweisen. Zum Beispiel gibt es in einer Dummy-Mesa keinen leitenden Pfad entlang der Vertikalrichtung zwischen dem ersten Lastanschluss 11 und dem Halbleiterteil der Dummy-Mesa. Des Weiteren kann es Mesen 19 vom dritten Typ geben, bei denen kein leitender Kanal aufgrund eines fehlenden Source-Gebiets 101 erzeugt werden kann. Die Mesen 19 vom dritten Typ können mit dem ersten Lastanschluss 11 kontaktiert sein oder von dem ersten Lastanschluss 11 getrennt sein.
  • Die Gräben 14, 16 können ferner basierend auf einer Isolationsschicht 191 von dem ersten Lastanschluss getrennt sein, vgl. sowohl 1 als auch 2.
  • Es werden hier auch Verfahren zum Bilden einer Leistungshalbleitervorrichtung dargeboten.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Herstellen einer Leistungshalbleitervorrichtung Bilden eines aktiven Gebiets mit mehreren Leistungszellen, die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss konfiguriert sind. Das Verfahren wird so durchgeführt, dass: jede Leistungszelle Folgendes umfasst: mehrere Gräben und eine Anzahl von Mesen, die durch die Gräben lateral begrenzt sind und in einer Vertikalrichtung an ein Drift-Gebiet der Leistungshalbleitervorrichtung angrenzen. Die Anzahl von Mesen umfasst eine aktive Mesa, die ein Source-Gebiet von einem ersten Leitfähigkeitstyp und ein Body-Gebiet von einem zweiten Leitfähigkeitstyp, das das Source-Gebiet von dem Drift-Gebiet trennt, umfasst, wobei sowohl das Source-Gebiet als auch das Body-Gebiet mit dem ersten Lastanschluss elektrisch verbunden sind, und wobei mindestens einer der Gräben neben der aktiven Mesa zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa, z. B. eines Inversionskanals im Body-Gebiet, konfiguriert ist. Jede Leistungszelle umfasst ferner, durch mindestens einen Trennungsstapel von der aktiven Mesa elektrisch getrennt, eine Punch-Through(PT)-Struktur, die Folgendes aufweist: ein erstes Gebiet vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; ein zweites Gebiet vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist entweder ein pn-Übergang zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet den ersten Übergang mit dem ersten Lastanschluss verbindet; oder der erste Übergang ist ein Schottky-Kontakt zwischen dem ersten Lastanschluss und dem ersten Gebiet. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Gebiet und dem zweiten Gebiet, wobei der zweite Übergang durch das zweite Gebiet mit der aktiven Mesa verbunden ist.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden eines aktiven Gebiets mit mehreren Leistungszellen, die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss konfiguriert sind. Das Verfahren wird so durchgeführt, dass: jede Leistungszelle Folgendes umfasst: mehrere Gräben und eine Anzahl von Mesen, die durch die Gräben lateral begrenzt sind und in einer Vertikalrichtung an ein Drift-Gebiet der Leistungshalbleitervorrichtung angrenzen. Die Anzahl von Mesen umfasst eine aktive Mesa, die ein Source-Gebiet von einem ersten Leitfähigkeitstyp und ein Body-Gebiet umfasst, und wobei der Graben neben der aktiven Mesa zur Erzeugung eines leitfähigen Kanals, z. B. eines Inversionskanals im Body-Gebiet, in der aktiven Mesa konfiguriert ist. Jede Leistungszelle umfasst ferner, durch mindestens einen Trennungsstapel von der aktiven Mesa elektrisch getrennt, eine Punch-Through(PT)-Struktur, die Folgendes aufweist: ein erstes Gebiet vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; ein zweites Gebiet vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist entweder ein pn-Übergang zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet den ersten Übergang mit dem ersten Lastanschluss verbindet; oder der erste Übergang ist ein Schottky-Kontakt zwischen dem ersten Lastanschluss und dem ersten Gebiet. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Gebiet und dem zweiten Gebiet, wobei der zweite Übergang durch das zweite Gebiet mit der aktiven Mesa verbunden ist.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zum Herstellen einer Halbleitervorrichtung Bilden eines aktiven Gebiets mit mehreren Leistungszellen, die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss konfiguriert sind. Das Verfahren wird so durchgeführt, dass: jede Leistungszelle Folgendes umfasst: mehrere Gräben und eine Anzahl von Mesen, die durch die Gräben lateral begrenzt sind und in einer Vertikalrichtung an ein Drift-Gebiet der Leistungshalbleitervorrichtung angrenzen. Die Anzahl von Mesen umfasst eine aktive Mesa, die ein Source-Gebiet von einem ersten Leitfähigkeitstyp und ein Body-Gebiet aufweist, und wobei mindestens einer der Gräben neben der aktiven Mesa als Steuergraben konfiguriert ist, wobei der Steuergraben mit einem Steueranschluss der Leistungshalbleitervorrichtung verbunden ist und zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa, z. B. eines Inversionskanals, im Body-Gebiet, konfiguriert ist. Jede Leistungszelle umfasst ferner, durch mindestens einen Trennungsstapel von der aktiven Mesa elektrisch getrennt, eine Punch-Through(PT)-Struktur, die Folgendes aufweist: ein erstes Gebiet vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang und einem zweiten Übergang angeordnet ist; ein zweites Gebiet vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang und der aktiven Mesa angeordnet ist. Der erste Übergang ist entweder ein pn-Übergang zwischen dem ersten Gebiet und einem dritten Gebiet vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet den ersten Übergang mit dem ersten Steueranschluss verbindet; oder der erste Übergang ist ein Schottky-Kontakt zwischen dem Steueranschluss und dem ersten Gebiet. Der zweite Übergang ist ein pn-Übergang zwischen dem ersten Gebiet und dem zweiten Gebiet, wobei der zweite Übergang durch das zweite Gebiet mit der aktiven Mesa verbunden ist.
  • Weitere Ausführungsformen der Verfahren entsprechen den Ausführungsformen der oben beschriebenen Vorrichtung 1. Insofern wird sich auf das Obige bezogen.
  • Es werden nunmehr unter Bezugnahme auf 4 und 5 zwei beispielhafte Verfahrensausführungsformen beschrieben. Die in 4 dargestellte Ausführungsform kann dazu angewandt werden, die in 1(a) dargestellte Ausführungsform der Vorrichtung zu bilden, und die in 5 dargestellte Ausführungsform kann dazu angewandt werden, die in 1(b) dargestellte Ausführungsform der Vorrichtung zu bilden.
  • Zuerst auf 4 Bezug nehmend, kann Stufe (a) Bilden des Grabenisolators 143, 142, 162, das Bilden und das Planarisieren der Grabenelektroden 141, 161 und das Oxidieren der oberen Fläche der Grabenelektroden 141, 161 beinhalten. Stufe (b) kann einen Implantationsverarbeitungsschritt zum Bilden von implantierten Gebieten 1025, die später als Keimgebiet zum Bilden des Body-Gebiets 102 dienen, beinhalten. Stufe (c) kann Schritte einer maskierten Implantationsverarbeitung zum Bilden von implantierten Gebieten 1535, 1515, 1525, die später als Keimgebiete zum Bilden des ersten Gebiets 151, des zweiten Gebiets 152 und des dritten Gebiets 153 der PT-Struktur dienen, beinhalten. Alternativ wird das implantierte Gebiet 1535 bereits in dem für das Keimgebiet 1025 durchgeführten Implantationsverarbeitungsschritt gebildet. Stufe (d) beinhaltet einen oder mehrere Diffusionsverarbeitungsschritte zum Bilden des Body-Gebiets 102 und des ersten Gebiets 151, des zweiten Gebiets 152 und des dritten Gebiets 153 der PT-Struktur. Stufe (e) kann weitere Schritte der maskierten Implantationsverarbeitung zum Bilden des Source-Gebiets 101 und des höherdotierten Körperkontaktteilgebiets 1021 und des Kontaktteilgebiets 1131 im dritten Gebiet 153 beinhalten (diese Teilgebiete 1021 und 1031 sind optional und daher in 1 (a) nicht dargestellt). Stufe (f) kann einen Abscheidungsverarbeitungsschritt zum Bilden der Isolationsschicht 191 und Nutenätzverarbeitungsschritte zum Bilden von Ausnehmungen für den ersten Kontaktstopfen 111 und den zweiten Kontaktstopfen 112 beinhalten. Ein weiterer Kontaktimplantationsverarbeitungsschritt kann dann durchgeführt werden (vgl. Stufe (g)), um zuverlässige elektrische Verbindungen zwischen dem Body-Gebiet 102 und dem ersten Kontaktstopfen 111 und zwischen dem dritten Gebiet 153 und dem zweiten Kontaktstopfen 112 zu gewährleisten. Stufe (h) kann alle weiteren Bearbeitungsschritte, die zum Herstellen der Leistungszelle 1-1 erforderlich sind, beinhalten.
  • Auf 5 Bezug nehmend, können die Stufen (a) bis (h), wie unter Bezugnahme auf die Stufen (a) und (h) von 4 beschrieben, mit Ausnahme der das dritte Gebiet 153 betreffenden Verarbeitungsschritte implementiert werden. Zum Beispiel ist die zum Bilden des implantierten Gebiets 1025 durchgeführte Implantation eine maskierte Implantation; nur die aktive Mesa 18 wird der Implantation unterzogen, und in Stufe (c) wird kein Keimgebiet 1535 und dementsprechend kein drittes Gebiet 153 nach dem Diffusionsverarbeitungsschritt in Stufe (d) gebildet. Dementsprechend wird während der Stufe (e) auch kein Kontaktteilgebiet 1531 gebildet.
  • Weitere hier dargebotene Ausführungsformen können insbesondere das Konstruieren eines IGBTs mit verbesserter Begrenzung des Sättigungsstroms (Isat) gestatten. Die vorgeschlagene PT-Struktur 15 kann zum Beispiel abstimmbare Löcherextraktion, z. B. durch entsprechendes Definieren ihrer Schwellenspannung VPT, gestatten.
  • Oben wurden Ausführungsformen, die sich auf eine Leistungshalbleitervorrichtung wie beispielsweise MOSFETs, IGBTs, RC-IGBTs und Ableitungen davon beziehen, und entsprechende Verarbeitungsverfahren erläutert. Diese Leistungshalbleitervorrichtungen basieren zum Beispiel auf Silicium (Si). Demgemäß kann ein(e) monokristalline(s) Halbleitergebiet oder -schicht, zum Beispiel der Halbleiterkörper 10 und seine Gebiete/Zonen, z. B. die Gebiete usw., ein(e) monokristalline(s) Si-Gebiet oder Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silicium eingesetzt werden.
  • Es sollte jedoch auf der Hand liegen, dass der Halbleiterkörper und seine Gebiete/Zonen aus einem beliebigen Halbleitermaterial hergestellt sein können, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien beinhalten elementare Halbleitermaterialien, wie zum Beispiel Silicium (Si) oder Germanium (Ge), Gruppe IV-Verbindungshalbleitermaterialien, wie zum Beispiel Siliciumkarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie zum Beispiel Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie zum Beispiel Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur wenige zu nennen, ohne darauf beschränkt zu sein. Die vorstehend erwähnten Halbleitermaterialien werden auch als „Homoübergangshalbleitermaterialien“ bezeichnet. Beim Kombinieren zweier verschiedener Halbleitermaterialien wird ein Heteroübergangshalbleitermaterial gebildet. Beispiele für Heteroübergangshalbleitermaterialien beinhalten Aluminiumgalliumnitrid (AlGaN)-Aluminiumgalliumindiumnitrid (AlGalnN), Indiumgalliumnitrid (InGaN)- Aluminiumgalliumindiumnitrid (AlGaInN), Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid (AlGaN), Silicium-Siliciumkarbid (SixC1-x) und Silicium-SiGe-Heteroübergangshalbleitermaterialien, ohne darauf beschränkt zu sein. Für Anwendungen mit Leistungshalbleiterschaltern werden zur Zeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Sich auf Raum beziehende Begriffe, wie zum Beispiel „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden der Einfachheit der Beschreibung halber dazu verwendet, die Positionierung eines Elements relativ zu einem zweiten Element zu beschreiben. Diese Begriffe sollen zusätzlich zu Ausrichtungen, die von jenen, die in den Figuren veranschaulicht sind, verschieden sind, verschiedene Ausrichtungen der jeweiligen Vorrichtung mit einschließen. Ferner werden Begriffe, wie „erster“, „zweiter“ und dergleichen auch zum Beschreiben verschiedener Elemente, Gebiete, Abschnitte usw. verwendet und sollen ebenfalls nicht einschränkend sein. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „beinhalten“, „umfassen“, „aufweisen“ und dergleichen offene Begriffe und geben das Vorhandensein der angegebenen Elemente oder Merkmale an, schließen aber keine zusätzlichen Elemente oder Merkmale aus.
  • Unter Berücksichtigung der vorstehenden Palette von Abwandlungen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorstehende Beschreibung eingeschränkt wird, noch wird sie durch die beigefügten Zeichnungen eingeschränkt. Stattdessen wird die vorliegende Erfindung lediglich durch die folgenden Ansprüche und ihre legalen Äquivalente eingeschränkt.

Claims (22)

  1. Leistungshalbleitervorrichtung (1), umfassend ein aktives Gebiet mit mehreren Leistungszellen (1-1), die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss (11) und einem zweiten Lastanschluss konfiguriert sind, wobei jede Leistungszelle (1-1) Folgendes umfasst - mehrere Gräben (14, 16); - eine Anzahl von Mesen (17, 18), die durch die Gräben (14, 16) lateral begrenzt sind und in einer Vertikalrichtung an ein Drift-Gebiet (100) der Leistungshalbleitervorrichtung (1) angrenzen, wobei die Anzahl von Mesen (17, 18) eine aktive Mesa (18), die ein Source-Gebiet (101) von einem ersten Leitfähigkeitstyp und ein Body-Gebiet (102) von einem zweiten Leitfähigkeitstyp, das das Source-Gebiet (101) von dem Drift-Gebiet (100) trennt, umfasst, wobei sowohl das Source-Gebiet (101) als auch das Body-Gebiet (102) mit dem ersten Lastanschluss (11) elektrisch verbunden sind, und wobei mindestens einer der Gräben (14) neben der aktiven Mesa (18) zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa (18) konfiguriert ist; - durch mindestens einen Trennungsstapel (162) von der aktiven Mesa (18) elektrisch getrennt, eine Punch-Through(PT)-Struktur (15), die Folgendes aufweist: - ein erstes Gebiet (151) vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang (J1) und einem zweiten Übergang (J2) angeordnet ist; - ein zweites Gebiet (152) vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang (J2) und der aktiven Mesa (18) angeordnet ist; - wobei der erste Übergang (J1) entweder - ein pn-Übergang zwischen dem ersten Gebiet (151) und einem dritten Gebiet (153) vom zweiten Leitfähigkeitstyp ist, wobei das dritte Gebiet (153) den ersten Übergang (J1) mit dem ersten Lastanschluss (11) verbindet; oder - ein Schottky-Kontakt zwischen dem ersten Lastanschluss (11) und dem ersten Gebiet (151) ist; - wobei der zweite Übergang (J2) ein pn-Übergang zwischen dem ersten Gebiet (151) und dem zweiten Gebiet (152) ist, wobei der zweite Übergang (J2) durch das zweite Gebiet (152) mit der aktiven Mesa (18) verbunden ist.
  2. Leistungshalbleitervorrichtung (1), umfassend ein aktives Gebiet mit mehreren Leistungszellen (1-1), die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss (11) und einem zweiten Lastanschluss konfiguriert sind, wobei jede Leistungszelle (1-1) Folgendes umfasst: - mehrere Gräben (14, 16); - eine Anzahl von Mesen (17, 18), die durch die Gräben (14, 16) lateral begrenzt sind und in einer Vertikalrichtung (Z) an ein Drift-Gebiet (100) der Leistungshalbleitervorrichtung (1) angrenzen, wobei die Anzahl von Mesen (17, 18) eine aktive Mesa (18) umfasst, die ein Source-Gebiet (101) von einem ersten Leitfähigkeitstyp und ein Body-Gebiet (102), aufweist, und wobei mindestens einer der Gräben (14) neben der aktiven Mesa (18) zum Erzeugen eines leitfähigen Kanals in der aktiven Mesa (18) konfiguriert ist; - durch mindestens einen Trennungsstapel (162) von der aktiven Mesa (18) elektrisch getrennt, eine Punch-Through(PT)-Struktur (15), die Folgendes aufweist: - ein erstes Gebiet (151) vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang (J1) und einem zweiten Übergang (J2) angeordnet ist; - ein zweites Gebiet (152) vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang (J2) und der aktiven Mesa (18) angeordnet ist; wobei der erste Übergang (J1) entweder - ein pn-Übergang zwischen dem ersten Gebiet (151) und einem dritten Gebiet (153) vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet (153) den ersten Übergang (J1) mit dem ersten Lastanschluss (11) verbindet, ist; oder - ein Schottky-Kontakt zwischen dem ersten Lastanschluss (11) und dem ersten Gebiet (151) ist; - wobei der zweite Übergang (J2) ein pn-Übergang zwischen dem ersten Gebiet (151) und dem zweiten Gebiet (152) ist, wobei der zweite Übergang (J2) durch das zweite Gebiet (152) mit der aktiven Mesa (18) verbunden ist.
  3. Leistungshalbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei die PT-Struktur (15) in mindestens einer Hilfsmesa (17) angeordnet ist, die durch zwei der mehreren Gräben (14, 16) lateral begrenzt ist.
  4. Leistungshalbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei die PT-Struktur (15) in mindestens einem der mehreren Gräben angeordnet ist.
  5. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die PT-Struktur (15) dazu konfiguriert ist, einen Stromfluss zu gestatten, der einen unipolaren Teil aufweist, der sich auf mindestens 85% des gesamten Stromflusses in der PT-Struktur (15) beläuft.
  6. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das zweite Gebiet (152) die verbleibenden Teile der PT-Struktur (15) darüber von dem Drift-Gebiet (100) vollständig trennt, und/oder wobei das zweite Gebiet (152) mindestens basierend auf dem ersten Gebiet (151) von dem dritten Gebiet (153) räumlich getrennt ist.
  7. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei sich das zweite Gebiet (152) entlang der Vertikalrichtung (Z) weiter erstreckt als der Boden des Grabens (14), der die aktive Mesa (18) lateral begrenzt.
  8. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei sich das zweite Gebiet (152) unter dem mindestens einen Trennungsstapel (162) lateral zu der aktiven Mesa (18) erstreckt.
  9. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei sich das zweite Gebiet (152) lateral mit der aktiven Mesa (18) überlappt.
  10. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das zweite Gebiet (152) einen Teil einer JFET-Struktur bildet.
  11. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das zweite Gebiet (152) auf der vertikalen Höhe, die dem Boden des Grabens entspricht, der die PT-Struktur (15) lateral begrenzt, eine Dotierstoffkonzentration von mindestens 1 *1019cm-3 aufweist.
  12. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die PT-Struktur (15) eine Schwellenspannung, VPT, im Bereich von 0,5 V bis 3 V aufweist.
  13. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitervorrichtung (1) dazu konfiguriert ist, während eines Kurzschlussereignisses die Durchlassspannung der aktiven Mesa (18) auf die Schwellenspannung der PT-Struktur (15) zu klemmen.
  14. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die PT-Struktur (15) eine der Folgenden ist: - eine pnp-Struktur; - eine Schottky-Metall-np-Struktur; - eine npn-Struktur; - eine Schottky-Metall-pn-Struktur; - eine Schottky-Metall-pnp-Struktur oder - eine Schottky-Metall-npn-Struktur.
  15. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das erste Gebiet (151) eine Gesamtvertikalerstreckung von weniger als 1 µm hat und/oder wobei das erste Gebiet (151) eine Dotierstoffkonzentration von weniger als 1*1 019cm-3 hat.
  16. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die PT-Struktur (15) durch zwei Gräben (16) mit Grabenelektroden (163), die mit dem ersten Lastanschluss (11) elektrisch verbunden sind, lateral begrenzt ist.
  17. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das erste Gebiet (151) auf einer vertikalen Höhe im Bereich der Vertikalerstreckung des Body-Gebiets (102) angeordnet ist.
  18. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei ein lateraler Abstand zwischen der aktiven Mesa (18) und der PT-Struktur (15) kleiner als das Fünffache der Breite der aktiven Mesa (18) ist.
  19. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die PT-Struktur (15) eine vertikale Schichtstapelkonfiguration aufweist, die mindestens basierend auf dem ersten Übergang (J1), dem ersten Gebiet (151) darunter, dem zweiten Übergang (J2) darunter und dem zweiten Gebiet (152) darunter gebildet ist, und wahlweise wobei die PT-Struktur (15) und die aktive Mesa (18) einen gemeinsamen Vertikalerstreckungsbereich für mindestens 110% der Gesamtvertikalerstreckung der aktiven Mesa (18) aufweisen.
  20. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungshalbleitervorrichtung ein IGBT oder ein RC-IGBT ist.
  21. Leistungshalbleitervorrichtung (1), umfassend ein aktives Gebiet mit mehreren Leistungszellen (1-1), die jeweils zum Leiten eines Laststromanteils zwischen einem ersten Lastanschluss (11) und einem zweiten Lastanschluss konfiguriert sind, wobei jede Leistungszelle (1-1) Folgendes umfasst: - mehrere Gräben (14, 16); - eine Anzahl von Mesen (17, 18), die durch die Gräben (14, 16) lateral begrenzt sind und in einer Vertikalrichtung (Z) an ein Drift-Gebiet (100) der Leistungshalbleitervorrichtung (1) angrenzen, wobei die Anzahl von Mesen (17, 18) eine aktive Mesa (18) umfasst, die ein Source-Gebiet (101) von einem ersten Leitfähigkeitstyp und ein Body-Gebiet (102) von einem zweiten Leitfähigkeitstyp, der das Sourcegebiet (101) von dem Drift-Gebiet (100) trennt, aufweist, und wobei sowohl das Source-Gebiet (101) als auch das Body-Gebiet (102) mit dem ersten Lastanschluss (11) elektrisch verbunden sind, und wobei mindestens einer der mehreren Gräben (14, 16) neben der aktiven Mesa (18) als Steuergraben (14) konfiguriert ist, wobei der Steuergraben (14) mit einem Steueranschluss der Leistungshalbleitervorrichtung (1) verbunden ist und zum Erzeugen eines Inversionskanals, im Body-Gebiet (102) konfiguriert ist; - durch mindestens einen Trennungsstapel (162) von der aktiven Mesa (18) elektrisch getrennt, eine Punch-Through(PT)-Struktur (15), die Folgendes aufweist: - ein erstes Gebiet (151) vom ersten Leitfähigkeitstyp, das zwischen einem ersten Übergang (J1) und einem zweiten Übergang (J2) angeordnet ist; - ein zweites Gebiet (152) vom zweiten Leitfähigkeitstyp, das zwischen dem zweiten Übergang (J2) und der aktiven Mesa (18) angeordnet ist, - wobei der erste Übergang (J1) entweder - ein pn-Übergang zwischen dem ersten Gebiet (151) und einem dritten Gebiet (153) vom zweiten Leitfähigkeitstyp, wobei das dritte Gebiet (153) den ersten Übergang (J1) mit dem Steueranschluss verbindet; oder - ein Schottky-Kontakt zwischen dem Steueranschluss und dem ersten Gebiet (151) ist; - wobei der zweite Übergang (J2) ein pn-Übergang zwischen dem ersten Gebiet (151) und dem zweiten Gebiet (152) ist, wobei der zweite Übergang (J2) durch das zweite Gebiet (152) mit der aktiven Mesa (152) verbunden ist.
  22. Leistungshalbleitervorrichtung (1) nach Anspruch 21, wobei die PT-Struktur (15) eine Schwellenspannung im Bereich von 110% und 200% einer Betriebsspannung des Steueranschlusses aufweist.
DE102021125271.7A 2021-09-29 2021-09-29 LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung Pending DE102021125271A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102021125271.7A DE102021125271A1 (de) 2021-09-29 2021-09-29 LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung
US17/954,830 US20230100846A1 (en) 2021-09-29 2022-09-28 Power Semiconductor Device and Method of Producing a Power Semiconductor Device
CN202211197531.5A CN115881772A (zh) 2021-09-29 2022-09-29 功率半导体器件和生产功率半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021125271.7A DE102021125271A1 (de) 2021-09-29 2021-09-29 LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102021125271A1 true DE102021125271A1 (de) 2023-03-30

Family

ID=85477231

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021125271.7A Pending DE102021125271A1 (de) 2021-09-29 2021-09-29 LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung

Country Status (3)

Country Link
US (1) US20230100846A1 (de)
CN (1) CN115881772A (de)
DE (1) DE102021125271A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034726A (ja) 2019-08-13 2021-03-01 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123818A1 (de) 2001-03-02 2002-09-19 Infineon Technologies Ag Anordnung mit Schutzfunktion für ein Halbleiterbauelement
DE102010039258A1 (de) 2010-08-12 2012-02-16 Infineon Technologies Austria Ag Transistorbauelement mit reduziertem Kurzschlussstrom
DE102011052731A1 (de) 2010-08-30 2012-03-01 Infineon Technologies Austria Ag Verfahren zum Bilden einer Halbleitervorrichtung und Halbleitervorrichtung mit einer integrierten Polydiode
DE112004003046B4 (de) 2003-12-30 2016-12-29 Fairchild Semiconductor Corporation Leistungshalbleitervorrichtungen
DE102017221950A1 (de) 2016-12-07 2018-06-07 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10123818A1 (de) 2001-03-02 2002-09-19 Infineon Technologies Ag Anordnung mit Schutzfunktion für ein Halbleiterbauelement
DE112004003046B4 (de) 2003-12-30 2016-12-29 Fairchild Semiconductor Corporation Leistungshalbleitervorrichtungen
DE102010039258A1 (de) 2010-08-12 2012-02-16 Infineon Technologies Austria Ag Transistorbauelement mit reduziertem Kurzschlussstrom
DE102011052731A1 (de) 2010-08-30 2012-03-01 Infineon Technologies Austria Ag Verfahren zum Bilden einer Halbleitervorrichtung und Halbleitervorrichtung mit einer integrierten Polydiode
DE102017221950A1 (de) 2016-12-07 2018-06-07 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung

Also Published As

Publication number Publication date
CN115881772A (zh) 2023-03-31
US20230100846A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102019125007B4 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
DE102015111371B4 (de) Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102018119512B4 (de) Nadelzellengraben-MOSFET
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102016117264A1 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102016120301A1 (de) Leistungshalbleitervorrichtungs-Abschlussstruktur
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102021125271A1 (de) LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE102017121878A1 (de) Leistungsdiode
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102019109502B4 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung
DE102018111939B4 (de) Leistungshalbleiterbauelement
DE102019101304B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bilden einer Leistungshalbleitervorrichtung
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE102018105997A1 (de) Leistungshalbleiterbauelement
DE102019125010B4 (de) Leistungshalbleitervorrichtung mit einer Diode mit strukturiertem Barrieregebiet

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication