DE102017107174B4 - IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT - Google Patents

IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT Download PDF

Info

Publication number
DE102017107174B4
DE102017107174B4 DE102017107174.1A DE102017107174A DE102017107174B4 DE 102017107174 B4 DE102017107174 B4 DE 102017107174B4 DE 102017107174 A DE102017107174 A DE 102017107174A DE 102017107174 B4 DE102017107174 B4 DE 102017107174B4
Authority
DE
Germany
Prior art keywords
trench
igbt
region
control
mesa
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017107174.1A
Other languages
English (en)
Other versions
DE102017107174A1 (de
Inventor
Christian Jäger
Johannes Georg Laven
Alexander Philippou
Antonio Vellei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017107174.1A priority Critical patent/DE102017107174B4/de
Priority to CN201810251390.8A priority patent/CN108695381B/zh
Priority to JP2018059181A priority patent/JP7107715B2/ja
Priority to US15/940,708 priority patent/US10439055B2/en
Priority to KR1020180036933A priority patent/KR102553464B1/ko
Publication of DE102017107174A1 publication Critical patent/DE102017107174A1/de
Priority to US16/566,141 priority patent/US10930772B2/en
Application granted granted Critical
Publication of DE102017107174B4 publication Critical patent/DE102017107174B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Abstract

Ein IGBT (1), umfassend:- einen Halbleiterkörper (10), der an einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) des IGBT (1) gekoppelt ist und ein Driftgebiet (100) umfasst, das konfiguriert ist zum Leiten eines Laststroms zwischen den Anschlüssen (11, 12), wobei das Driftgebiet (100) Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst:- mindestens eine Leistungseinheitszelle (1-1), die Folgendes enthält- mindestens einen Steuergraben (14) mit einer Steuergrabenelektrode (141) und mindestens einem Dummy-Graben (15) mit einer Dummy-Grabenelektrode (151);- mindestens ein aktives Mesa (18), umfassend ein Sourcegebiet (101) mit Dotierstoffen vom ersten Leitfähigkeitstyp und elektrisch mit dem ersten Lastanschluss (11) verbunden, und ein Kanalgebiet (102) mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und das Sourcegebiet (101) und das Driftgebiet (100) trennend, wobei in dem aktiven Mesa (18) mindestens eine jeweilige Sektion jedes Sourcegebiets (101), des Kanalgebiets (102) und des Driftgebiets (100) bei einer Seitenwand (144) des Steuergrabens (14) angeordnet sind und wobei die Steuergrabenelektrode (141) konfiguriert ist zum Empfangen eines Steuersignals von einem Steueranschluss (13) des IGBT (1) und zum Steuern des Laststroms in dem aktiven Mesa (18); und- mindestens ein inaktives Mesa (19), angeordnet bei dem mindestens einen Dummy-Graben (15), wobei ein Übergang (191) zwischen dem ersten Lastanschluss (11) und dem inaktiven Mesa (19) eine elektrische Isolation (112) mindestens für Ladungsträger vom ersten Leitfähigkeitstyp bereitstellt; und- ein elektrisch potentialfreies Halbleiterbarrierengebiet (105), implementiert in dem Halbleiterkörper (10) und umfassend Dotierstoffe vom zweiten Leitfähigkeitstyp, wobei das Barrierengebiet (105) mit jedem des aktiven Mesa (18) und einem Boden (155) des Dummy-Grabens (15) lateral überlappt.

Description

  • GEBIET
  • Die vorliegende Patentschrift bezieht sich auf Ausführungsformen eines IGBT und auf Ausführungsformen eines Verfahrens zum Verarbeiten eines IGBT. Insbesondere betrifft diese Patentschrift Ausführungsformen eines IGBT mit einer oder mehreren Leistungseinheitszellen, die jeweils mindestens zwei Gräben mit jeweiligen Grabenelektroden umfassen, z.B. für dV/dt-Steuerbarkeit, und entsprechende Verarbeitungsverfahren.
  • ALLGEMEINER STAND DER TECHNIK
  • Viele Funktionen von modernen Einrichtungen in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Ansteuern eines Elektromotors oder einer elektrischen Maschine, basieren auf Leistungshalbleiterbauelementen. Beispielsweise sind IGBTs (Insulated Gate Bipolar Transistors), Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet worden, einschließlich unter anderem Schalter in Stromversorgungen und Stromwandlern.
  • Ein IGBT umfasst üblicherweise einen Halbleiterkörper, der konfiguriert ist zum Leiten eines Laststroms entlang eines Laststrompfads zwischen zwei Lastanschlüssen des IGBT. Weiterhin kann der Laststrompfad mit Hilfe einer isolierten Elektrode, manchmal als eine Gate-Elektrode bezeichnet, gesteuert werden. Beispielsweise kann beim Empfang eines entsprechenden Steuersignals von zum Beispiel einer Treibereinheit die Steuerelektrode dem IGBT in einen eines leitenden Zustands und eines blockierenden Zustands versetzen.
  • In einigen Fällen kann die Gate-Elektrode innerhalb eines Grabens des IGBT enthalten sein, wobei der Graben z.B. eine Streifenkonfiguration oder eine Nadelkonfiguration aufweisen kann.
  • Weiterhin enthält ein derartiger Graben gelegentlich mehr als nur eine Elektrode, z.B. zwei oder mehr Elektroden, die separat voneinander angeordnet und manchmal auch elektrisch voneinander isoliert sind. Beispielsweise kann ein Graben sowohl eine Gate-Elektrode als auch eine Feldelektrode umfassen, wobei die Gate-Elektrode elektrisch von jedem der Lastanschlüsse isoliert sein kann und wobei die Feldelektrode elektrisch mit einem der Lastanschlüsse verbunden sein kann.
  • Es ist üblicherweise wünschenswert, Verluste, z.B. Schaltverluste, des IGBT niedrig zu halten. Beispielsweise können niedrige Schaltverluste erzielt werden, indem kurze Schaltdauern sichergestellt werden, z.B. eine kurze Einschaltdauer und/oder eine kurze Ausschaltdauer. Andererseits kann es in einer gegebenen Anwendung auch Anforderungen bezüglich einer größten Steigung der Spannung (dV/dt) und/oder einer größten Steigung des Laststroms (dl/dt) geben.
  • Die EP 2 67 4 979 A2 beschreibt einen IGBT mit einer Vielzahl von Streifenzellen, die durch inaktive Zellenbereiche voneinander getrennt sind. In dem inaktiven Zellenbereich befindet sich ein Graben(Trench) mit einer auf Gate liegenden Elektrode, und links und rechts benachbart davon jeweils ein Abschnitt des p-Body-Gebiets. Unterhalb dieses Gebiets befindet sich ein potenzialfreies Gebiet, welches ebenfalls p-dotiert ist.
  • Die US 2011/0101417 A1 beschreibt einen IGBT mit p-dotierten Blasen, die an Trenchböden vorgesehen sind.
  • KURZE DARSTELLUNG
  • Gemäß einer Ausführungsform umfasst ein IGBT: einen Halbleiterkörper, der an einen ersten Lastanschluss und einen zweiten Lastanschluss des IGBT gekoppelt ist und ein Driftgebiet umfasst, das konfiguriert ist zum Leiten eines Laststroms zwischen den Anschlüssen, wobei das Driftgebiet Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst; und mindestens eine Leistungseinheitszelle, die Folgendes enthält: mindestens einen Steuergraben mit einer Steuergrabenelektrode und mindestens einem Dummy-Graben mit einer Dummy-Grabenelektrode. Weiterhin besitzt die mindestens eine Leistungseinheitszelle mindestens ein aktives Mesa, umfassend ein Sourcegebiet mit Dotierstoffen vom ersten Leitfähigkeitstyp und elektrisch mit dem ersten Lastanschluss verbunden, und ein Kanalgebiet mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und das Sourcegebiet und das Driftgebiet trennend, wobei in dem aktiven Mesa mindestens eine jeweilige Sektion jedes Sourcegebiets, des Kanalgebiets und des Driftgebiets bei einer Seitenwand des Steuergrabens angeordnet sind und wobei die Steuergrabenelektrode konfiguriert ist zum Empfangen eines Steuersignals von einem Steueranschluss des IGBT und zum Steuern des Laststroms in dem aktiven Mesa; und mindestens ein inaktives Mesa, angeordnet bei dem mindestens einen Dummy-Graben, wobei ein Übergang zwischen dem ersten Lastanschluss und dem inaktiven Mesa eine elektrische Isolation mindestens für Ladungsträger vom ersten Leitfähigkeitstyp bereitstellt; und ein elektrisch potentialfreies Halbleiterbarrierengebiet, implementiert in dem Halbleiterkörper und umfassend Dotierstoffe vom zweiten Leitfähigkeitstyp, wobei das Barrierengebiet mit jedem des aktiven Mesa und einem Boden des Dummy-Grabens lateral überlappt.
  • Gemäß einer weiteren Ausführungsform umfasst ein Verfahren zum Verarbeiten eines IGBT: Bereitstellen eines Halbleiterkörpers, der konfiguriert ist zum Gekoppeltwerden an einen ersten Lastanschluss und einen zweiten Lastanschluss des IGBT und ein Driftgebiet umfasst, das konfiguriert ist zum Leiten eines Laststroms zwischen den Anschlüssen, wobei das Driftgebiet Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst; und Ausbilden mindestens einer Leistungseinheitszelle, die Folgendes enthält: mindestens einen Steuergraben mit einer Steuergrabenelektrode und mindestens einem Dummy-Graben mit einer Dummy-Grabenelektrode; mindestens ein aktives Mesa, umfassend ein Sourcegebiet mit Dotierstoffen vom ersten Leitfähigkeitstyp und elektrisch mit dem ersten Lastanschluss verbunden, und ein Kanalgebiet mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und das Sourcegebiet und das Driftgebiet trennend, wobei in dem aktiven Mesa mindestens eine jeweilige Sektion jedes Sourcegebiets, des Kanalgebiets und des Driftgebiets bei einer Seitenwand des Steuergrabens angeordnet sind und wobei die Steuergrabenelektrode konfiguriert ist zum Empfangen eines Steuersignals von einem Steueranschluss des IGBT und zum Steuern des Laststroms in dem aktiven Mesa; und mindestens ein inaktives Mesa, angeordnet bei dem mindestens einen Dummy-Graben, wobei ein Übergang zwischen dem ersten Lastanschluss und dem inaktiven Mesa eine elektrische Isolation mindestens für Ladungsträger vom ersten Leitfähigkeitstyp bereitstellt; und in dem Halbleiterkörper: Ausbilden eines elektrisch potentialfreien Halbleiterbarrierengebiets umfassend Dotierstoffe vom zweiten Leitfähigkeitstyp, wobei das Barrierengebiet mit jedem des aktiven Mesa und einem Boden des Dummy-Grabens lateral überlappt.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen das Veranschaulichen von Prinzipien der Erfindung betont wird. Zudem bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. In den Zeichnungen zeigen:
    • 1 schematisch und beispielhaft eine Sektion einer horizontalen Projektion eines IGBT gemäß einer oder mehreren Ausführungsformen;
    • 2 schematisch und beispielhaft eine Sektion eines vertikalen Querschnitts eines IGBT gemäß einer oder mehreren Ausführungsformen;
    • 3 schematisch und beispielhaft Sektionen von horizontalen Projektionen eines IGBT gemäß einigen Ausführungsformen;
    • 4 schematisch und beispielhaft einen Verlauf einer Dotierstoffkonzentration in einem IGBT gemäß einer oder mehreren Ausführungsformen;
    • 5 schematisch und beispielhaft eine Sektion eines vertikalen Querschnitts eines IGBT gemäß einer oder mehreren Ausführungsformen;
    • 6 schematisch und beispielhaft eine Sektion eines vertikalen Querschnitts eines IGBT gemäß einer oder mehreren Ausführungsformen; und
    • 7 schematisch und beispielhaft Schritte eines Verfahrens zum Verarbeiten eines IGBT gemäß einer oder mehreren Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt werden, in denen die Erfindung praktiziert werden kann.
  • In dieser Hinsicht kann unter Bezugnahme auf die Orientierung der Figuren, die beschrieben werden, eine Richtungsterminologie wie etwa „Oberseite“, „Boden“, „unter“, „Front“, „hinter“, „Rückseite“, „vorderer“, „hinterer“, „unter“, „über“ usw. verwendet werden. Weil Teile von Ausführungsformen in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist auf keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es wird nun ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel wird zur Erläuterung vorgelegt und ist nicht als eine Beschränkung der Erfindung gedacht. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erzielen. Die vorliegende Erfindung soll solche Modifikationen und Variationen beinhalten. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzbereich der beigefügten Ansprüche beschränkend ausgelegt werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen nur veranschaulichenden Zwecken. Der Klarheit halber sind die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungen mit den gleichen Referenzen bezeichnet worden, falls nicht etwas anderes angegeben ist.
  • Der Ausdruck „horizontal“, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Die oder eines Chips sein. Beispielsweise können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die unten erwähnt werden, horizontale Richtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander verlaufen können.
  • Der Ausdruck „vertikal“, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Oberfläche angeordnet ist, d.h. parallel zu der normalen Richtung der Oberfläche des Halbleiterwafers/Chips/Die. Beispielsweise kann die unten erwähnte Erstreckungsrichtung Z eine Erstreckungsrichtung sein, die senkrecht sowohl zu der ersten lateralen Richtung X als auch zur zweiten lateralen Richtung Y verläuft.
  • In dieser Spezifikation wird n-dotiert als ein „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können entgegengesetzte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Kontext der vorliegenden Patentschrift sollen die Ausdrücke „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass zwischen zwei Gebieten, Sektionen, Zonen, Abschnitten oder Teilen eines Halbleiterbauelements oder zwischen verschiedenen Anschlüssen von einem oder mehreren Bauelementen oder zischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Abschnitt oder einem Teil eines Halbleiterbauelements eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad vorliegt. Weiterhin soll im Kontext der vorliegenden Patentschrift der Ausdruck „in Kontakt“ beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen des jeweiligen Halbleiterbauelements vorliegt; z.B. ein Übergang zwischen zwei miteinander in Kontakt stehenden Elementen kann kein weiteres dazwischenliegendes Element oder dergleichen enthalten.
  • Außerdem wird im Kontext der vorliegenden Patentschrift der Ausdruck „elektrische Isolation“, falls nichts Anderes angemerkt ist, im Kontext seines allgemein gültigen Verständnisses verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten separat voneinander positioniert sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Elektrisch voneinander isolierte Komponenten können jedoch dennoch aneinander gekoppelt sein, beispielsweise mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt. Um ein Beispiel anzugeben, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert sein und gleichzeitig mechanisch und kapazitiv aneinander gekoppelt sein, z.B. mit Hilfe einer Isolation, z.B. einem Dielektrikum.
  • In dieser Patentschrift beschriebene spezifische Ausführungsformen betreffen unter anderem einen IGBT, z.B. eine Streifenzellen- oder Zellularzellenkonfiguration aufweisend, z.B. einen IGBT, der innerhalb eines Stromwandlers oder einer Stromversorgung verwendet werden kann. Somit kann in einer Ausführungsform ein derartiger IGBT konfiguriert sein zum Führen eines Laststroms, der einer Last zugeführt werden soll und/oder der durch eine Stromquelle bereitgestellt wird. Beispielsweise kann der IGBT eine oder mehrere aktive Leistungshalbleiterzellen wie etwa eine monolithisch integrierte IGBT-Zelle und/oder eine monolithisch integrierte RC-IGBT-Zelle umfassen. Solche Transistorzellen können in ein Leistungshalbleitermodul integriert sein. Mehrere derartige Zellen können ein Zellenfeld bilden, das mit einem aktiven Gebiet des IGBT angeordnet ist.
  • Der Ausdruck „IGBT“, wie er in dieser Patentschrift verwendet wird, soll ein Halbleiterbauelement auf einem einzelnen Chip mit hoher Spannungsblockier- und/oder hoher Stromtragfähigkeit beschreiben. Mit anderen Worten ist ein derartiger IGBT für einen starken Strom, typischerweise im Ampere-Bereich, z.B. bis zu mehreren dutzend oder hundert Ampere, und/oder hohe Spannungen, typischerweise über 15 V, noch typischer 100 V und darüber z.B. bis zu mindestens 400 V bestimmt.
  • Beispielsweise kann der unten beschriebene IGBT ein Halbleitertransistor sein, der eine Streifenzellenkonfiguration oder eine Zellularzellenkonfiguration aufweist, und kann konfiguriert sein, um als eine Leistungskomponente in einer Niedrig-, Mittel- und/oder Hochspannungsanwendung eingesetzt zu werden.
  • Beispielsweise betrifft der Ausdruck „IGBT“, wie er in dieser Patentschrift verwendet wird, keine MOSFET-Konfiguration und keine Logikhalbleiterbauelemente, die z.B. zum Speichern von Daten, Berechnen von Daten und/oder andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • 1 zeigt schematisch und beispielhaft eine Sektion einer horizontalen Projektion eines IGBT 1 gemäß einer oder mehreren Ausführungsformen. 2 zeigt schematisch und beispielhaft eine Sektion eines vertikalen Querschnitts einer Ausführungsform des IGBT 1 gemäß einer oder mehreren Ausführungsformen. Nachfolgend wird auf jede der 1 und 2 Bezug genommen.
  • Beispielsweise umfasst der IGBT 1 einen Halbleiterkörper 10, der an einen ersten Lastanschluss 11 und einen zweiten Lastanschluss 12 gekoppelt ist. Beispielsweise ist der erste Lastanschluss 11 ein Emitteranschluss, wohingegen der zweite Lastanschluss 12 ein Kollektoranschluss sein kann.
  • Der Halbleiterkörper 10 kann ein Driftgebiet 100 mit Dotierstoffen vom ersten Leitfähigkeitstyp umfassen. Beispielsweise werden die Erstreckung des Driftgebiets 100 entlang der Erstreckungsrichtung Z und seine Dotierstoffkonzentration in Abhängigkeit von der Blockierspannungsauslegung gewählt, für die der IGBT 1 ausgelegt sein soll, wie dem Fachmann bekannt ist.
  • Weiterhin kann der erste Lastanschluss 11 auf der Vorderseite des IGBT 1 angeordnet sein und kann eine vorderseitige Metallisierung enthalten. Der zweite Lastanschluss 12 kann gegenüber der Vorderseite, z.B. auf einer Rückseite des IGBT 1, angeordnet sein und kann beispielsweise eine rückseitige Metallisierung enthalten. Dementsprechend kann der IGBT 1 eine vertikale Konfiguration besitzen. Bei einer anderen Ausführungsform können jeder des ersten Lastanschlusses 11 und des zweiten Lastanschlusses 12 auf einer gemeinsamen Seite (z.B. beide auf der Vorderseite) des IGBT 1 angeordnet sein.
  • Der IGBT 1 kann weiterhin ein aktives Gebiet 1-2, eine inaktive Abschlussstruktur 1-3 und eine Chipkante 1-4 enthalten. Die Chipkante 1-4 kann den Halbleiterkörper 10 lateral abschließen, z.B. kann die Chipkante 1-4 z.B. durch Wafer-Dicing hergestellt worden sein und kann sich entlang der Erstreckungsrichtung Z erstrecken. Die inaktive Abschlussstruktur 1-3 kann zwischen dem aktiven Gebiet 1-2 und der Chipkante 1-4 angeordnet sein, wie in 1 dargestellt.
  • In der vorliegenden Patentschrift werden die Ausdrücke „aktives Gebiet“ und „Abschlussstruktur“ auf regelmäßige Weise verwendet, d.h., das aktive Gebiet 1-2 und die Abschlussstruktur 1-3 können konfiguriert sein, die typischerweise damit assoziierten prinzipiellen technischen Funktionalitäten bereitzustellen. Beispielsweise ist das aktive Gebiet 1-2 des IGBT 1 konfiguriert, den Laststrom zwischen den Anschlüssen 11, 12 zu leiten, wohingegen die Abschlussstruktur 1-3 den Laststrom nicht leitet, sondern vielmehr Funktionen bezüglich des Verlaufs des elektrischen Felds erfüllt, wodurch die Blockierfähigkeit, das sichere Abschließen des aktiven Gebiets 1-2 usw. gemäß einer Ausführungsform sichergestellt werden. Beispielsweise kann die Abschlussstruktur 1-3 das aktive Gebiet 1-2 ganz umgeben, wie in 1 dargestellt.
  • Das aktive Gebiet 1-2 kann mindestens eine Leistungseinheitszelle 1-1 umfassen. Bei einer Ausführungsform sind mehrere solcher Leistungseinheitszellen 1-1 innerhalb des aktiven Gebiets 1-2 enthalten. Die Anzahl der Leistungseinheitszellen 1-1 kann über 100, über 1000 oder sogar über 10000 liegen.
  • Jede Leistungseinheitszelle 1-1 kann eine Streifenkonfiguration besitzen, wie in 1 schematisch dargestellt, wobei die gesamte laterale Erstreckung in einer lateralen Richtung, z.B. entlang der zweiten lateralen Richtung Y, jeder Leistungseinheitszelle 1-1 und ihrer Komponenten im Wesentlichen der Gesamterstreckung des aktiven Gebiets 1-2 entlang dieser lateralen Richtung entsprechen können.
  • Bei einer anderen Ausführungsform kann jede Leistungseinheitszelle 1-1 eine Zellularkonfiguration besitzen, wobei die lateralen Erstreckungen jeder Leistungseinheitszelle 1-1 wesentlich kleiner sein können als die gesamten lateralen Erstreckungen des aktiven Gebiets 1-2.
  • Bei einer Ausführungsform besitzt jede der mehreren Leistungseinheitszellen 1-1, die in dem aktiven Gebiet 1-2 enthalten sind, den gleichen Aufbau. Ein Beispiel für einen derartigen Aufbau wird nun bezüglich 2 beschrieben.
  • Jede Leistungseinheitszelle 1-1 kann sich mindestens teilweise in den Halbleiterkörper 10 erstrecken und mindestens eine Sektion des Driftgebiets 100 umfassen. Weiterhin kann jede Leistungseinheitszelle 1-1 elektrisch mit dem ersten Lastanschluss 11 verbunden sein. Jede Leistungseinheitszelle 1-1 kann konfiguriert sein zum Leiten eines Teils des Laststroms zwischen den Anschlüssen 11 und 12 und zum Blockieren einer zwischen den Anschlüssen 11 und 12 angelegten Blockierspannung.
  • Zum Steuern des IGBT 1 kann jede Leistungseinheitszelle 1-1 operativ an eine Steuerelektrode 141 gekoppelt sein bzw. sie umfassen, die konfiguriert ist zum selektiven Versetzen der jeweiligen Leistungseinheitszelle 1-1 in einen des leitenden Zustands und des blockierenden Zustands.
  • Beispielsweise kann unter Bezugnahme auf das in 2 dargestellte Beispiel ein Sourcegebiet 101 elektrisch mit dem ersten Lastanschluss 11 verbunden sein und kann Dotierstoffe vom ersten Leitfähigkeitstyp umfassen, z.B. mit einer signifikant größeren Dotierstoffkonzentration als das Driftgebiet 100. Weiterhin kann ein Kanalgebiet 102 vorgesehen sein, das Dotierstoffe vom zweiten Leitfähigkeitstyp umfasst und das das Sourcegebiet 101 und das Driftgebiet 100 trennt, das z.B. das Sourcegebiet 101 von dem Driftgebiet 100 isoliert.
  • Beispielsweise enthält die mindestens eine Leistungseinheitszelle 1-1 mindestens einen Steuergraben 14 mit einer Steuergrabenelektrode 141 und mindestens einen Dummy-Graben 15 mit einer Dummy-Grabenelektrode 151, wobei sich jeder der Gräben 14, 15 entlang der Erstreckungsrichtung Z in den Halbleiterkörper 10 erstrecken und einen Isolator 142, 152 enthalten kann, der die jeweilige Grabenelektrode 141, 151 von dem Halbleiterkörper 10 isoliert.
  • Die Grabenelektroden 141, 151 des mindestens einen Steuergrabens 14 und des mindestens einen Dummy-Grabens 15 können gemäß einer Ausführungsform jeweils elektrisch an einen Steueranschluss 13 des IGBT 1 gekoppelt sein.
  • Beispielsweise ist der Steueranschluss 13 ein Gateanschluss. Weiterhin kann der Steueranschluss 13 elektrisch mit der Steuergrabenelektrode 141 verbunden und elektrisch von dem ersten Lastanschluss 11, dem zweiten Lastanschluss 12 und dem Halbleiterkörper 10 z.B. durch mindestens eine Isolationsstruktur 132 isoliert sein.
  • Bei einer Ausführungsform kann der IGBT 1 durch Anlegen einer Spannung zwischen dem ersten Lastanschluss 11 und dem Steueranschluss 13 gesteuert werden, um z.B. den IGBT 1 selektiv in einen des leitenden Zustands und des blockierenden Zustands zu versetzen.
  • Beispielsweise ist der IGBT 1 konfiguriert zum Gesteuertwerden auf Basis einer Gate-Emitter-Spannung VGE, z.B. auf eine dem Fachmann bekannte prinzipielle Weise des Steuerns eines IGBT.
  • Bei einer Ausführungsform kann die Dummy-Grabenelektrode 151 ebenfalls elektrisch mit dem Steueranschluss 13 verbunden sein und somit das gleiche Steuersignal wie die Steuergrabenelektrode 141 empfangen.
  • Bei einer anderen Ausführungsform kann die Dummy-Grabenelektrode 151 mit Hilfe eines Widerstands mit einem Widerstandswert innerhalb des Bereichs von 1e-3 Ohm bis 1 Ohm, innerhalb des Bereichs von 1 Ohm bis 10 Ohm oder innerhalb des Bereichs von 10 Ohm bis 100 Ohm, elektrisch an den Steueranschluss 13 gekoppelt sein.
  • Bei einer anderen Ausführungsform ist die Dummy-Grabenelektrode 151 elektrisch mit einem zweiten Steueranschluss verbunden und empfängt somit ein von der Steuergrabenelektrode 141 verschiedenes Steuersignal.
  • Weiterhin kann die mindestens eine Leistungseinheitszelle 1-1 des IGBT 1 mindestens ein elektrisch an den ersten Lastanschluss 11 angeschlossenes aktives Mesa 18 besitzen, wobei das aktive Mesa 18 das Sourcegebiet 101, das Kanalgebiet 102 und einen Teil des Driftgebiets 100 umfasst, wobei in dem aktiven Mesa 18 jeweilige Sektionen dieser Gebiete 101, 102, 100 bei einer Seitenwand 144 des Steuergrabens 14 angeordnet sein können, wie beispielhaft in 2 dargestellt. Beispielsweise ist jedes des Sourcegebiets 101 und des Kanalgebiets 102 z.B. mit Hilfe eines Kontaktplug 111 elektrisch an den ersten Lastanschluss 11 angeschlossen.
  • Weiterhin kann die Steuergrabenelektrode 141 (hierin auch als Steuerelektrode 141 bezeichnet) konfiguriert sein zum Empfangen eines Steuersignals von dem Steueranschluss 13 und zum Steuern des Laststroms in dem aktiven Mesa 18 z.B. durch Induzieren eines Inversionskanals in dem Kanalgebiet 102, um den IGBT 1 in einen leitenden Zustand zu versetzen. Somit kann ein Übergang 181 zwischen dem ersten Lastanschluss 11 und dem aktiven Mesa 18 eine Schnittstelle für den Laststrom zum Übergang von dem ersten Lastanschluss 11 in den Halbleiterkörper 10 und/oder umgekehrt bereitstellen.
  • Beispielsweise können die Steuerelektroden 141 aller Leistungseinheitszellen 1-1, die in dem aktiven Gebiet 1-2 enthalten sind, elektrisch an den Steueranschluss 13 angeschlossen sein.
  • Zusätzlich zu dem in der mindestens einen Leistungseinheitszelle 1-1 enthaltenen aktiven Mesa 18 kann die mindestens eine Leistungseinheitszelle 1-1 des IGBT 1 mindestens ein bei dem mindestens einen Dummy-Graben 15 angeordnetes inaktives Mesa 19 besitzen, wobei ein Übergang 191 zwischen dem ersten Lastanschluss 11 und dem inaktiven Mesa 19 eine elektrische Isolation mindestens für Ladungsträger vom ersten Leitfähigkeitstyp bereitstellt.
  • Bei einer Ausführungsform kann die Leistungseinheitszelle 1-1 konfiguriert sein zu verhindern, dass der Laststrom den Übergang 191 zwischen dem inaktiven Mesa 19 und dem ersten Lastanschluss 11 kreuzt. Beispielsweise gestattet das inaktive Mesa 19 nicht das Induzieren eines Inversionskanals. Im Gegensatz zu dem aktiven Mesa 18 leitet das inaktive Mesa 19 gemäß einer Ausführungsform nicht den Laststrom während des leitenden Zustands des IGBT 1. Beispielsweise kann das inaktive Mesa 19 als ein außer Betrieb genommenes Mesa angesehen werden, das nicht zum Zweck des Führens des Laststroms verwendet wird.
  • Bei einer ersten Ausführungsform des inaktiven Mesa 19 ist das inaktive Mesa 19 nicht elektrisch mit dem ersten Lastanschluss 11 verbunden, sondern z.B. mit Hilfe einer Isolationsschicht 112 elektrisch davon isoliert. In dieser Ausführungsform liefert der Übergang 191 zwischen dem ersten Lastanschluss 11 und dem inaktiven Mesa 19 eine elektrische Isolation nicht nur für Ladungsträger vom ersten Leitfähigkeitstyp, sondern auch für Ladungsträger vom zweiten Leitfähigkeitstyp. Dazu umfasst das inaktive Mesa 19 in einer Variante weder eine Sektion des Sourcegebiets 101 noch eine Sektion des Kanalgebiets 102 noch ist das inaktive Mesa 19 mit Hilfe eines Kontaktplug (siehe Bezugszahl 111) kontaktiert, wie in 2 dargestellt. Bei einer anderen Variante kann das inaktive Mesa 19 auf ähnliche Weise wie das aktive Mesa 18 konfiguriert sein, z.B. dadurch, dass es ebenfalls eine Sektion des Sourcegebiets 101 und/oder eine Sektion des Kanalgebiets 102 umfasst, wobei der Unterschied zu dem aktiven Mesa 18 beinhaltet, dass weder die Sektion des Sourcegebiets 101 (falls präsent) noch die Sektion des Kanalgebiets 102 des inaktiven Mesas 19 elektrisch mit dem ersten Lastanschluss 11 verbunden ist. Gemäß der ersten Ausführungsform des inaktiven Mesas 19 kreuzt überhaupt kein Strom den Übergang 191.
  • In einer zweiten Ausführungsform des inaktiven Mesa 19 kann der inaktive Mesa 19 elektrisch mit dem ersten Lastanschluss 11 verbunden sein, wohingegen der Übergang 191 zwischen dem ersten Lastanschluss 11 und dem inaktiven Mesa 19 eine elektrische Isolation nur für Ladungsträger vom ersten Leitfähigkeitstyp bereitstellt, aber nicht für Ladungsträger vom zweiten Leitfähigkeitstyp. Mit anderen Worten kann in dieser zweiten Ausführungsform das inaktive Mesa 19 konfiguriert sein zu gestatten, dass ein Strom von Ladungsträgern vom zweiten Leitfähigkeitstyp, z.B. ein Lochstrom, den Übergang 191 passiert. Je nach dem elektrischen Potential der Dummy-Grabenelektrode 151 kann beispielsweise ein derartiger Lochstrom möglicherweise nur vorübergehend entstehen, z.B. kurz vor dem Ausführen einer Abschaltoperation, um zum Beispiel die in dem Halbleiterkörper 10 vorliegende Gesamtladungsträgerkonzentration zu reduzieren. Wie oben festgestellt, kann in dieser zweiten Ausführungsform das inaktive Mesa 19 elektrisch mit dem ersten Lastanschluss 11 verbunden sein. Beispielsweise kann ein nichtdargestelltes dotiertes Kontaktgebiet mit Dotierstoffen vom zweiten Leitfähigkeitstyp (das von dem unten erwähnten Barrierengebiet 105 verschieden ist) des inaktiven Mesa 19 z.B. mit Hilfe eines Kontaktplug ähnlich dem oder identisch mit dem Typ des Kontaktplug 111, der zum Kontaktieren des aktiven Mesa 18 verwendet werden kann, elektrisch mit dem ersten Lastanschluss 11 verbunden sein. Das nichtdargestellte dotierte Kontaktgebiet mit Dotierstoffen vom zweiten Leitfähigkeitstyp kann die Sektion des Driftgebiets 100, die innerhalb des inaktiven Mesa 19 vorliegt, von dem ersten Lastanschluss 11 isolieren. Beispielsweise gibt es gemäß der zweiten Ausführungsform des inaktiven Mesa 19 innerhalb des inaktiven Mesa 19 kein mit Dotierstoffen vom ersten Leitfähigkeitstyp dotiertes Gebiet, das elektrisch mit dem ersten Lastanschluss 11 verbunden ist.
  • Die oben dargestellte erste Ausführungsform und zweite Ausführungsform des inaktiven Mesa 19 können das Bereitstellen der Konfiguration der Leistungseinheitszelle 1-1 gestatten, um zu verhindern, dass der Laststrom den Übergang 191 zwischen dem inaktiven Mesa 19 und dem ersten Lastanschluss 11 kreuzt.
  • Das inaktive Mesa 19 kann lateral durch den Steuergraben 14 und den Dummy-Graben 15 oder durch den Dummy-Graben 15 und einen anderen Grabentyp lateral begrenzt sein, was unten weiter ausgeführt werden wird. Weitere optionale Aspekte des inaktiven Mesa 19 werden unten beschrieben. Beispielsweise ist, obwohl die Dummy-Grabenelektrode 151 in einem Beispiel elektrisch mit dem Steueranschluss 13 verbunden sein kann, die Dummy-Grabenelektrode 151 nicht konfiguriert zum Steuern des Laststroms in dem inaktiven Mesa 19, da das inaktive Mesa 19 gemäß einer Ausführungsform das Induzieren eines Inversionskanals innerhalb des inaktiven Mesa 19 nicht gestattet.
  • Außerdem kann die mindestens eine Leistungseinheitszelle 1-1 des IGBT 1 ein elektrisch potentialfreies Halbleiterbarrierengebiet 105 besitzen, das in dem Halbleiterkörper 10 implementiert ist und Dotierstoffe vom zweiten Leitfähigkeitstyp umfasst, wobei das Barrierengebiet 105, das jeden des aktiven Mesa 18 und einen Boden 155 des Dummy-Grabens 15 lateral überlappt, wie z.B. in 2 dargestellt.
  • Beispielsweise ist das Barrierengebiet 105 nicht elektrisch mit einem definierten elektrischen Potential verbunden, z.B. weder mit dem ersten Lastanschluss 11 noch mit dem zweiten Lastanschluss 12 noch mit dem Steueranschluss 13.
  • Bei einer Ausführungsform ist das Barrierengebiet 105 konfiguriert zum Bereitstellen eines elektrisch leitfähigen Pfads zwischen einer Sektion des aktiven Mesa 18 und dem Boden 155 des Dummy-Grabens 15. Somit kann das Barrierengebiet 105 konfiguriert sein zum Führen des elektrischen Potentials der Sektion des aktiven Mesa 18 zu dem Boden 155 des Dummy-Grabens 15. Das Barrierengebiet 105 kann einen spezifischen Widerstand von über 10 Ωcm und unter 1000 Ωcm, z.B. über 100 Ωcm und unter 500 Ωcm, gemäß einer Ausführungsform aufweisen.
  • Das Barrierengebiet 105 kann mindestens eines von Bor (B), Aluminium (Al), Difluorboryl (BF2), Bortrifluorid (BF3) oder einer Kombination davon enthalten. Ein jeweiliges dieser beispielhaften Materialien kann gemäß einer Ausführungsform als das Dotierstoffmaterial dienen. Weiterhin kann ein jeweiliges dieser beispielhaften Materialien in den Halbleiterkörper 10 implantiert werden, um das Barrierengebiet 105 auszubilden.
  • Beispielsweise besitzt das Barrierengebiet 105 eine Dotierstoffkonzentration über 1*1014 cm-3 und unter 1*1018 cm-3. Die Dotierstoffkonzentration, die z.B. etwa 1*1016 cm-3 beträgt, kann mit einer Erstreckung entlang der Erstreckungsrichtung Z von mindestens 0,5 µm oder von mindestens 1 µm vorliegen. Weiterhin kann das Barrierengebiet 105 eine größte Dotierstoffkonzentration in einem Gebiet besitzen, wo sich der Boden 155 des Dummy-Grabens 15 in das Barrierengebiet 105 erstreckt.
  • Ein beispielhafter Verlauf der Dotierstoffkonzentration von Dotierstoffen vom zweiten Leitfähigkeitstyp entlang der Erstreckungsrichtung Z ist in 4 dargestellt. Ein derartiger Verlauf kann in jedem des aktiven Mesa 18 und des inaktiven Mesa 19 vorliegen. Dementsprechend kann in einer oberen Sektion des jeweiligen Mesa 18/19, z.B. in der Nähe des ersten Lastanschlusses 11, die Dotierstoffkonzentration CC vergleichsweise hoch sein, um das Kanalgebiet 102 bereitzustellen (das im Fall des inaktiven Mesa 19 nicht elektrisch mit dem ersten Lastanschluss verbunden ist). Die Dotierstoffkonzentration CC nimmt dann in einer Sektion des Mesa, wo das Driftgebiet 100 vorliegt, schnell ab. Wie dem Fachmann bekannt ist, kann der Übergang zwischen dem Kanalgebiet 102 und dem Driftgebiet 100 einen ersten pn-Übergang 1021 innerhalb des jeweiligen Mesa bilden. Falls das inaktive Mesa 19 keine Sektion des Kanalgebiets 102 umfasst, würde der Wert der Dotierstoffkonzentration CC zwischen dem Beginn des ersten Lastanschlusses 11 und dem Beginn des Barrierengebiets 105 entsprechend auf einem Wert sein, der dem in 2 dargestellten lokalen Minimum LM entspricht. Dann nimmt z.B. vor dem jeweiligen Grabenboden 145/155 die Dotierstoffkonzentration CC (wieder) zu, um das Barrierengebiet 105 auszubilden. Wie dargestellt, kann das Barrierengebiet 105 sein Dotierstoffkonzentrationsmaximum CCM auf dem tiefen Niveau aufweisen, das im Wesentlichen identisch mit dem Niveau ist, wo der jeweilige Graben abschließt, z.B. auf dem Niveau des Bodens 155 des Dummy-Grabens 15.
  • Bezüglich beispielhafter räumlicher Abmessungen des Barrierengebiets 105 kann sich das Barrierengebiet 105 in das aktive Mesa 18 und von dort unter den Boden 145 des Steuergrabens 14 und über das inaktive Mesa 19 erstrecken, um mit dem Boden 155 des Steuergrabens 15 zu koppeln. Bei einer Ausführungsform kann sich jeder des Bodens 155 des Dummy-Grabens 15 und eines Bodens 145 des Steuergrabens 14 in das Barrierengebiet 105 erstrecken.
  • Das Barrierengebiet 105 kann durch mindestens einen Teil des Driftgebiets 100 von dem Kanalgebiet 102 getrennt sein. Beispielsweise kann das Barrierengebiet 105 einen „Teppich“ bilden, der parallel zu jedem des ersten Lastanschlusses 11 und des zweiten Lastanschlusses 12 und von jedem dieser Anschlüsse 11, 12 mit Hilfe mindestens des Driftgebiets 100 getrennt angeordnet ist. Eine derartige teppichartige Konfiguration des Barrierengebiets 105 kann derart innerhalb des Halbleiterkörpers 10 positioniert sein, dass die Grabenböden 145 und 155 in das Barrierengebiet 105 abfallen können.
  • Beispielsweise besitzt das Barrierengebiet 105 eine Dicke entlang der Erstreckungsrichtung Z innerhalb des Bereichs von 0,1 µm bis 0,5 µm, innerhalb des Bereichs von 0,5 µm bis 1 µm oder innerhalb des Bereichs von 1 µm bis 5 µm.
  • Nach dem Barrierengebiet 105 kann sich das Driftgebiet 100 entlang der Erstreckungsrichtung Z erstrecken, bis es mit einem dotierten Kontaktgebiet 108 koppelt, das in elektrischem Kontakt mit dem zweiten Lastanschluss 12 angeordnet ist. Die zwischen dem Barrierengebiet 105 und dem dotierten Kontaktgebiet 108 angeordnete Sektion des Driftgebiets 100 kann den größten Teil des Driftgebiets 100 bilden.
  • Das dotierte Kontaktgebiet 108 kann gemäß der Konfiguration des IGBT 1 ausgebildet werden; z.B. kann das dotierte Kontaktgebiet 108 ein Emittergebiet mit Dotierstoffen vom zweiten Leitfähigkeitstyp sein. Zum Ausbilden eines RC-IGBT kann das dotierte Kontaktgebiet 108 durch ein Emittergebiet mit Dotierstoffen vom zweiten Leitfähigkeitstyp und durch kleine Sektionen mit Dotierstoffen vom ersten Leitfähigkeitstyp gebildet werden, die ebenfalls elektrisch mit dem zweiten Lastanschluss 12 verbunden sind, und zwar in dem, was üblicherweise als „n-Kurzschlüsse“ bezeichnet wird.
  • Bei einer Ausführungsform des IGBT 1 ist das dotierte Kontaktgebiet 108 ein Emitter vom p-Typ und das aktive Mesa 18 kann lateral ganz mit dem Emitter vom p-Typ 108 überlappen.
  • Wieder zu dem Barrierengebiet 105 zurückkehrend kann das Barrierengebiet 105 jeden eines oberen pn-Übergangs 1051 und eines unteren pn-Übergangs 1052 mit dem Driftgebiet 100 bilden, wobei der untere pn-Übergang 1052 tiefer als jeder des Bodens 155 des Dummy-Grabens 15 und des Bodens 145 des Steuergrabens 14 angeordnet ist. Beispielsweise ist der obere pn-Übergang 1051 innerhalb jedes des aktiven Mesa 18 und des inaktiven Mesa 19 angeordnet. Die Distanz zwischen dem ersten pn-Übergang 1021 und dem pn-Übergang 1051 entlang der Erstreckungsrichtung Z kann mindestens 0,5 µm betragen. Somit sind gemäß einer Ausführungsform die beiden pn-Übergänge 1021 und 1051 nicht zueinander identisch, sondern mit Hilfe des Driftgebiets 100 voneinander getrennt. Mit anderen Worten kann das Barrierengebiet 105 mit Hilfe mindestens eines Teils des Driftgebiets 100 von dem Kanalgebiet 102 getrennt sein.
  • Beispielsweise kann der obere pn-Übergang 1051 sogar tiefer als jeder des Bodens 155 des Dummy-Grabens 15 und des Bodens 145 des Steuergrabens 14 angeordnet sein (wobei dieses Beispiel nicht dargestellt ist). In diesem Fall kann eine Distanz entlang der Erstreckungsrichung Z zwischen dem Boden 155 des Dummy-Grabens 15 und dem oberen pn-Übergang 1051 kleiner als 3 µm, kleiner als 2 µm oder sogar kleiner als 1 µm sein.
  • Das Barrierengebiet 105 kann als eine zusammenhängende Barrierenschicht innerhalb des aktiven Zellenfelds 1-2 des IGBT 1 implementiert sein, z.B. als der „Teppich“. Wie oben angezeigt worden ist, kann sich jeder des Bodens 155 des Dummy-Grabens 15 und des Bodens 145 des Steuergrabens 14 in das Barrierengebiet 105 erstrecken, z.B. kann sich jeder des Dummy-Grabens 15 und des Steuergrabens 14 um mindestens 100 nm, um mindestens 500 nm oder um mindestens 1000 nm in das Barrierengebiet 105 erstrecken.
  • Wie oben angezeigt worden ist, kann der IGBT 1 mehrere Leistungseinheitszellen 1-1 umfassen, z.B. alle von ihnen in dem aktiven Gebiet 1-2 enthalten. Beispielsweise verbindet das Barrierengebiet 105 die in den mehreren Leistungseinheitszellen 1-1 enthaltenen inaktiven Mesas 19 miteinander. Beispielsweise kann sich dazu das Barrierengebiet 105 teilweise in jedes der inaktiven Mesas 19 erstrecken, z.B. auf eine Weise wie bezüglich einer Leistungseinheitszelle 1-1 in 2 schematisch dargestellt.
  • Unter weiterer Bezugnahme auf die Darstellungen in 3 kann das Barrierengebiet 105 eine oder mehrere Ausnehmungen 1053 umfassen, wobei sich das Driftgebiet 100 ganz in jede der einen oder mehreren Ausnehmungen 1053 erstreckt und wobei die eine oder mehreren Ausnehmungen 1053 lateral mit dem aktiven Mesa 18 überlappen. An dem oben eingeführten visuellen Vokabular festhaltend, kann das Barrierengebiet 105 als ein „Patchwork-Teppich“ implementiert werden, wobei die eine oder mehreren Ausnehmungen 1053 ganz mit Sektionen des Driftgebiets 100 gefüllt sind. Die Abmessungen, die Positionen und die Anzahlen an Ausnehmungen 1053 können gemäß der Zellenkonfiguration gewählt werden. Falls beispielsweise die eine oder die mehreren Leistungseinheitszellen 1-1 als Streifenzellen implementiert werden, können streifenartige Ausnehmungen 1053 geeignet sein (siehe Variante A). Alternativ können mehrere kleine zellularförmige Ausnehmungen 1053 (siehe Varianten B und D) oder singuläre größere Ausnehmungen 1053 (siehe Variante C) vorgesehen werden.
  • Beispielsweise sorgen die eine oder mehreren Ausnehmungen 1053 für eine Laststrompassage. Somit muss gemäß einer Ausführungsform der durch den Halbleiterkörper 10 geleitete Strom das Barrierengebiet 105 nicht queren, sondern kann einen Pfad durch die eine oder mehreren Ausnehmungen 1053 nehmen.
  • Beispielsweise fehlt das Barrierengebiet 105, das heißt, es weist die mindestens eine Ausnehmung 1053 in einer vertikalen Projektion (entlang der Erstreckungsrichtung Z) der Inversionskanäle auf, die in den aktiven Mesas 18 induziert werden können.
  • Unter Bezugnahme auf die schematisch in 6 dargestellte Ausführungsform kann die mindestens eine Leistungseinheitszelle 1-1 des IGBT 1 weiterhin mindestens einen Sourcegraben 16 umfassen, der sich entlang der Erstreckungsrichtung Z in den Halbleiterkörper 10 erstreckt und einen Isolator 162 enthält, der eine Sourcegrabenelektrode 161 von dem Halbleiterkörper 10 isoliert, wobei die Sourcegrabenelektrode 161 elektrisch mit dem ersten Lastanschluss 11 verbunden ist.
  • Beispielsweise ist der mindestens eine Sourcegraben 16 zwischen dem Steuergraben 14 und dem Dummy-Graben 15 angeordnet, wie in 6 dargestellt. Bei einer Ausführungsform kann die mindestens eine Leistungseinheitszelle 1-1 mehr als einen Sourcegraben 16 umfassen, z.B. zwei Sourcegraben 16, wobei jede der Grabenelektroden 161 der Sourcegraben elektrisch mit dem ersten Lastanschluss 11 verbunden sein kann. Beispielsweise sind mehr als ein Sourcegraben 16 zwischen dem Steuergraben 14 auf der einen Seite und dem Dummy-Graben 15 auf der anderen Seite angeordnet.
  • Bei einer Ausführungsform kann das aktive Mesa 18 lateral durch den Steuergraben 14 und den Sourcegraben 16 begrenzt sein. Beispielsweise begrenzen die Seitenwand 144 des Steuergrabens 14 und eine Seitenwand 164 des Sourcegrabens 16 das aktive Mesa 18 entlang der ersten lateralen Richtung X. Das aktive Mesa 18 kann auf eine Weise konfiguriert sein, die beispielhaft bezüglich 2 beschrieben worden ist; z. B. kann der Kontaktplug 111 jede der Sektion des Kanalgebiets 102 und der Sektionen der Sourcegebiete 101 elektrisch mit dem ersten Lastanschluss 11 verbinden.
  • Weiterhin kann gemäß der in 6 dargestellten Ausführungsform die mindestens eine Leistungseinheitszelle 1-1 mehr als ein inaktives Mesa 19 umfassen, wobei mindestens eines der inaktiven Mesas 19 lateral durch den Sourcegraben 16 und den Dummy-Graben 15 begrenzt sein kann. Ein anderes inaktives Mesa 19 kann lateral durch zwei Sourcegraben 16 begrenzt sein. Wie dargestellt, kann jedes der inaktiven Mesas 19 eine jeweilige Sektion des Kanalgebiets 102 umfassen, wobei bei einer Ausführungsform diese Sektionen nicht elektrisch mit dem ersten Lastanschluss 11 verbunden sind, sondern z.B. mit Hilfe der Isolationsschicht 112 davon elektrisch isoliert sind.
  • Unter Bezugnahme auf die in 5 schematisch dargestellte Ausführungsform kann die mindestens eine Leistungseinheitszelle 1-1 des IGBT 1 zusätzlich oder als eine Alternative zu dem mindestens einen Sourcegraben 16 weiterhin mindestens einen potentialfreien Graben 17 umfassen, der sich entlang der Erstreckungsrichtung Z in den Halbleiterkörper 10 erstreckt und einen Isolator 172 enthält, der eine Grabenelektrode 171 von dem Halbleiterkörper 10 isoliert, wobei die Grabenelektrode 171 des potentialfreien Grabens 17 elektrisch potentialfrei ist. Bei einer Ausführungsform ist die Grabenelektrode 171 des potentialfreien Grabens 17 weder elektrisch mit dem ersten Lastanschluss 11 noch elektrisch mit dem zweiten Lastanschluss 12 noch elektrisch mit dem Steueranschluss 13 noch mit einer Sektion des Halbleiterkörpers 10 verbunden.
  • Beispielsweise kann der mindestens eine potentialfreie Graben 17 zwischen dem Steuergraben 14 und dem Dummy-Graben 15 angeordnet sein. Weiterhin kann, wie in 5 dargestellt, die Leistungseinheitszelle 1-1 zusätzlich mindestens einen Sourcegraben 16 umfassen, wobei der Sourcegraben 16 und der potentialfreie Graben 17 zwischen dem Steuergraben 14 auf der einen Seite und dem Dummy-Graben 15 auf der anderen Seite angeordnet sein können. Bei einer Ausführungsform ist das aktive Mesa 18 lateral durch die Seitenwand 144 des Steuergrabens 14 und die Seitenwand 164 des Sourcegrabens 16 begrenzt. Das inaktive Mesa 19 kann lateral durch mindestens zwei der Gruppe aus der Seitenwand 164 des Sourcegrabens 16, der Seitenwand 174 des potentialfreien Grabens 17 und der Seitenwand 154 des Dummy-Grabens 15 begrenzt sein.
  • Somit umfasst gemäß der Ausführungsform von 1 die mindestens eine Leistungseinheitszelle 1-1 jeden des mindestens einen Sourcegrabens 16 und des mindestens einen potentialfreien Grabens 17, wobei der mindestens eine Sourcegraben 16 und der mindestens eine potentialfreie Graben 17 zwischen dem Steuergraben 14 und dem Dummy-Graben 15 angeordnet sind.
  • Bei einer Ausführungsform kann der IGBT 1 in jeder seiner Leistungseinheitszellen 1-1 eine Micro Pattern Trench(MPT)-Struktur aufweisen.
  • Beispielsweise kann jeder der Gräben 14, 15, 16, 17, die in der Leistungseinheitszelle 1-1 enthalten sein können, gleiche räumliche Abmessungen aufweisen und gemäß einem regelmäßigen Muster angeordnet sein. Beispielsweise kann jeder der Gräben 14, 15, 16, 17 eine Tiefe entlang der Erstreckungsrichtung Z innerhalb des Bereichs von 3 µm bis 8 µm und eine Breite entlang der ersten lateralen Richtung X innerhalb des Bereichs von 0,4 µm bis 1,6 µm aufweisen.
  • Weiterhin kann jede der Grabenelektroden 141, 151, 161, 171 von allen Gräben 14, 15, 16, 17, die in der mindestens einen Leistungseinheitszelle 1-1 enthalten sein können, gleiche räumliche Abmessungen aufweisen. Zusätzlich kann jeder der Gräben 14, 15, 16, 17, die in der mindestens einen Leistungseinheitszelle 1-1 enthalten sein können, äquidistant entlang der ersten lateralen Richtung X angeordnet sein. Beispielsweise kann jedes der Mesas 18 und 19 jeder Leistungseinheitszelle 1-1 die gleiche Breite aufweisen, die innerhalb des Bereichs von 0,1 µm bis 0,3 µm, innerhalb des Bereichs von 0,3 µm bis 0,8 µm oder innerhalb des Bereichs von 0,8 µm bis 1,4 µm liegen kann.
  • Weiterhin kann sich jeder der Gräben 14, 15, 16, 17, die in der Leistungseinheitszelle 1-1 enthalten sein können, z.B. um mindestens 100 nm, um mindestens 500 nm oder um mindestens 1000 nm in das Barrierengebiet 105 erstrecken.
  • Für die folgenden Erläuterungen können die folgenden Abkürzungen gelten:
    • G = Steuergraben 14
    • D = Dummy-Graben 15
    • S = Sourcegraben 16
    • F = potentialfreier Graben 17
    • k = aktives Mesa 18
    • o = inaktives Mesa 19
  • Wie oben angeführt wurde, kann der IGBT 1 eine von gleichermaßen konfigurierten Leistungseinheitszellen 1-1 umfassen. Bei einer Ausführungsform kann unter Verwendung der oben eingeführten Anwendungen eine beispielhafte Nachbarschaftsbeziehung innerhalb jeder Leistungseinheitszelle 1-1 wie folgt ausgedrückt werden:
    • beispielhafte Nachbarschaftsbeziehung #1: kGkSoSoDoDoSoS
    • beispielhafte Nachbarschaftsbeziehung #2: kGkSoFoDoDoDoDoFoS
    • beispielhafte Nachbarschaftsbeziehung #3: kGkSoSoDoDoSoS
  • Bezüglich aller oben erörterten Ausführungsformen versteht sich, dass gemäß einer Variante die Sektionen des Driftgebiets 100, die in den Mesas 18 und 19 enthalten sind, z.B. den pn-Übergang 1021 mit dem Kanalgebiet 102 und den oberen pn-Übergang 1051 mit dem Barrierengebiet 1051 bildende Sektionen, eine Dotierstoffkonzentration aufweisen können, die mindestens doppelt so groß ist im Vergleich zu der Dotierstoffkonzentration der Sektion des Driftgebiets 100, unter dem Barrierengebiet 105 angeordnet, z.B. die Sektion des Driftgebiets 100, die den unteren pn-Übergang 1052 mit dem Barrierengebiet 105 bildet. Die Sektionen des Driftgebiets 100, die in den Mesas 18 und 19 enthalten sind, können jeweils eine größte Dotierstoffkonzentration innerhalb des Bereichs von 1*1014 cm-3 bis 1*1018 cm-3, z.B. eine größte Dotierstoffkonzentration von mindestens 1*1016 cm-3, aufweisen. Beispielsweise können die Sektionen des Driftgebiets 100, die in den Mesas 18 und 19 enthalten sind und die die erhöhten Dotierstoffkonzentrationen aufweisen können, als „n-Barrierengebiete“ bezeichnet werden. Beispielsweise wird die Dotierstoffkonzentration der Sektionen des Driftgebiets 100, die in den Mesas 18 und 19 enthalten sind, derart gewählt, dass der obere pn-Übergang 1051 auf einem Niveau geringfügig über den Grabenböden 145 und 155 bleibt.
  • Schließlich unter Bezugnahme auf die Darstellung von 7 wird hiermit ein Verfahren 2 zum Verarbeiten eines IGBT vorgelegt. Beispielsweise kann die Ausführungsform des in 7 dargestellten Verfahrens 2 so verwendet werden, dass eine oder mehrere Ausführungsbeispiele des oben beschriebenen IGBT 1 hergestellt werden, z.B. bezüglich der vorausgegangenen 1 bis 6.
  • In Schritt 20 kann ein Halbleiterkörper 10 bereitgestellt werden, der konfiguriert ist, um mit einem ersten Lastanschluss 11 und einem zweiten Lastanschluss 12 des IGBT 1 gekoppelt zu werden, und der ein Driftgebiet 100 umfasst, das konfiguriert ist zum Leiten eines Laststroms zwischen den Anschlüssen 11, 12, wobei das Driftgebiet 100 Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst.
  • In Schritt 23 kann mindestens eine Leistungseinheitszelle 1-1 ausgebildet werden, wobei die mindestens eine Leistungseinheitszelle 1-1 Folgendes enthalten kann: mindestens einen Steuergraben 14 mit einer Steuergrabenelektrode 141 und mindestens einem Dummy-Graben 15 mit einer Dummy-Grabenelektrode 151; mindestens ein aktives Mesa 18, umfassend ein Sourcegebiet 101 mit Dotierstoffen vom ersten Leitfähigkeitstyp und elektrisch mit dem ersten Lastanschluss 11 verbunden, und ein Kanalgebiet 102 mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und das Sourcegebiet 101 und das Driftgebiet 100 trennend, wobei in dem aktiven Mesa 18 mindestens eine jeweilige Sektion jedes Sourcegebiets 101, des Kanalgebiets 102 und des Driftgebiets 100 bei einer Seitenwand 144 des Steuergrabens 14 angeordnet sind und wobei die Steuergrabenelektrode 141 konfiguriert ist zum Empfangen eines Steuersignals von einem Steueranschluss 13 des IGBT 1 und zum Steuern des Laststroms in dem aktiven Mesa 18; und mindestens ein inaktives Mesa 19, angeordnet bei dem mindestens einen Dummy-Graben 15, wobei ein Übergang 191 zwischen dem ersten Lastanschluss 11 und dem inaktiven Mesa 19 eine elektrische Isolation 112 mindestens für Ladungsträger vom ersten Leitfähigkeitstyp bereitstellt.
  • Beispielsweise kann in Schritt 21 das Sourcegebiet 101 bereitgestellt werden, das elektrisch mit dem ersten Lastanschluss 11 verbunden ist und das Dotierstoffe vom ersten Leitfähigkeitstyp umfasst. Vor oder nach dem Schritt 21 kann das Kanalgebiet 102 in Schritt 22 bereitgestellt werden, das Dotierstoffe vom zweiten Leitfähigkeitstyp umfasst und das Sourcegebiet 101 und das Driftgebiet 100 trennt.
  • Bezüglich beispielhafter Wege zum Konfigurieren des aktiven Mesa 18 und des inaktiven Mesa 19 wird auf die oben angegebene beispielhafte Beschreibung von Ausführungsformen des IGBT 1 verwiesen; diese Beschreibung kann analog für Ausführungsformen des Verfahrens 2 gelten.
  • In Schritt 24 kann ein elektrisch potentialfreies Halbleiterbarrierengebiet 105 in dem Halbleiterkörper 10 ausgebildet werden, wobei das Barrierengebiet 105 Dotierstoffe vom zweiten Leitfähigkeitstyp umfasst und lateral mit jedem des aktiven Mesa 18 und einem Boden 155 des Dummy-Grabens 15 überlappt. Bezüglich beispielhafter Wege zum Konfigurieren des Barrierengebiets 105 wird auf die oben angegebene beispielhafte Beschreibung von Ausführungsformen des IGBT 1 verwiesen; diese Beschreibung kann analog für Ausführungsformen des Verfahrens 2 gelten.
  • Beispielsweise beinhaltet das Ausbilden (siehe Schritt 24) des elektrisch potentialfreien Barrierengebiets 105 das Ausführen eines Implantierungsverarbeitungsschritts. Der Implantierungsverarbeitungsschritt kann mit einer Implantierungsenergie innerhalb des Bereichs von 10 keV bis 100 keV und/oder mit einer Implantierungsdosis innerhalb des Bereichs von 1 MeV bis 3 MeV ausgeführt werden.
  • Gemäß einer oder mehreren, hierin beschriebenen Ausführungsformen wird ein IGBT mit mehreren gemäß einer MPT-Struktur konfigurierten Leistungseinheitszellen vorgelegt, wobei jede Leistungseinheitszelle einen Steuergraben zum Steuern des Laststroms in mindestens einem aktiven Mesa und mindestens einem Dummy-Graben mit einer Grabenelektrode, ebenfalls elektrisch mit dem Steueranschluss verbunden und bei dem mindestens einen inaktiven Mesa angeordnet, besitzt, wobei das aktive Mesa und der Boden des Dummy-Grabens mit Hilfe eines p-dotierten Barrierengebiets miteinander verbunden sind. Aufgrund einer derartigen Verbindung kann während des Schaltvorgangs des IGBT ein Spannungshub an dem Steueranschluss 13 gemäß einer Ausführungsform reduziert werden. Dies gestattet eine verbesserte Steuerung von dV/dt mit Hilfe eines Gatesignals zum Beispiel während des Schaltens des IGBT.
  • Oben wurden IGBTs und entsprechende Verarbeitungsverfahren betreffende Ausführungsformen erläutert. Beispielsweise basieren diese IGBTs auf Silizium (Si). Dementsprechend können ein monokristallines Halbleitergebiet oder eine monokristalline Halbleiterschicht, z.B. der Halbleiterkörper 10 und seine Gebiete/Zonen 100, 101, 102, 105 und 108, ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silizium verwendet werden.
  • Es versteht sich jedoch, dass der Halbleiterkörper 10 und seine dotierten Gebiete/Zonen aus einem beliebigen Halbleitermaterial bestehen können, das sich für die Herstellung eines Halbleiterbauelements eignet. Zu Beispielen für solche Materialien zählen unter anderem elementare Halbleitermaterialien wie etwa Silicium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungs-Halbleitermaterialien wie etwa Siliziumcarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre Ill-V-Halbleitermaterialien wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AllnN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als „Homoübergangs-Halbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, entsteht ein Heteroübergangs-Halbleitermaterial. Zu Beispielen für Heteroübergangs-Halbleitermaterialien zählen unter anderem Aluminiumgalliumnitrid(AlGaN)-Aluminiumgalliumindiumnitrid(AlGaInN)-, Indiumgalliumnitrid(InGaN)-Aluminiumgalliumindiumnitrid(AlGaInN)-, Indiumgalliumnitrid(InGaN)-Galliumnitrid(GaN)-, Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid (GaN)-, Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid(AlGaN)-, Silicium-Siliciumcarbid (SixC1-x)- und Silicium-SiGe-Heteroübergangs-Halbleitermaterialien. Für Leistungshalbleiterbauelementanwendungen werden gegenwärtig hauptsächlich Si, SiC-, GaAs- und GaN-Materialien verwendet.
  • Räumlich relative Ausdrücke wie etwa „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des jeweiligen Bauelements zusätzlich zu verschiedenen Orientierungen als jenen in den Figuren einschließen. Weiterhin werden Ausdrücke wie etwa „erster“, „zweiter“ und dergleichen ebenfalls verwendet, um verschiedene Elemente, Gebiete, Sektionen usw. zu beschreiben, und sie sind ebenfalls nicht als beschränkend gedacht. Gleiche Ausdrücke beziehen sich durch die Beschreibung hinweg auf gleiche Elemente.
  • Wie hierin verwendet, sind die Ausdrücke „mit“, „enthaltend“, „einschließlich“, „umfassend“, „aufweisend“ und dergleichen offene Ausdrücke, die das Vorliegen erwähnter Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen.

Claims (26)

  1. Ein IGBT (1), umfassend: - einen Halbleiterkörper (10), der an einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) des IGBT (1) gekoppelt ist und ein Driftgebiet (100) umfasst, das konfiguriert ist zum Leiten eines Laststroms zwischen den Anschlüssen (11, 12), wobei das Driftgebiet (100) Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst: - mindestens eine Leistungseinheitszelle (1-1), die Folgendes enthält - mindestens einen Steuergraben (14) mit einer Steuergrabenelektrode (141) und mindestens einem Dummy-Graben (15) mit einer Dummy-Grabenelektrode (151); - mindestens ein aktives Mesa (18), umfassend ein Sourcegebiet (101) mit Dotierstoffen vom ersten Leitfähigkeitstyp und elektrisch mit dem ersten Lastanschluss (11) verbunden, und ein Kanalgebiet (102) mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und das Sourcegebiet (101) und das Driftgebiet (100) trennend, wobei in dem aktiven Mesa (18) mindestens eine jeweilige Sektion jedes Sourcegebiets (101), des Kanalgebiets (102) und des Driftgebiets (100) bei einer Seitenwand (144) des Steuergrabens (14) angeordnet sind und wobei die Steuergrabenelektrode (141) konfiguriert ist zum Empfangen eines Steuersignals von einem Steueranschluss (13) des IGBT (1) und zum Steuern des Laststroms in dem aktiven Mesa (18); und - mindestens ein inaktives Mesa (19), angeordnet bei dem mindestens einen Dummy-Graben (15), wobei ein Übergang (191) zwischen dem ersten Lastanschluss (11) und dem inaktiven Mesa (19) eine elektrische Isolation (112) mindestens für Ladungsträger vom ersten Leitfähigkeitstyp bereitstellt; und - ein elektrisch potentialfreies Halbleiterbarrierengebiet (105), implementiert in dem Halbleiterkörper (10) und umfassend Dotierstoffe vom zweiten Leitfähigkeitstyp, wobei das Barrierengebiet (105) mit jedem des aktiven Mesa (18) und einem Boden (155) des Dummy-Grabens (15) lateral überlappt.
  2. IGBT (1) nach Anspruch 1, wobei das Barrierengebiet (105) konfiguriert ist zum Bereitstellen eines elektrisch leitfähigen Pfads zwischen einer Sektion des aktiven Mesa (18) und dem Boden (155) des Dummy-Grabens (15).
  3. IGBT (1) nach Anspruch 1 oder 2, wobei das Barrierengebiet (105) jeden eines oberen pn-Übergangs (1051) und eines unteren pn-Übergangs (1052) mit dem Driftgebiet (100) bildet, wobei der untere pn-Übergang (1052) tiefer als jeder des Bodens (155) des Dummy-Grabens (15) und eines Bodens (145) des Steuergrabens (14) angeordnet ist.
  4. IGBT (1) nach Anspruch 3, wobei der obere pn-Übergang (1051) innerhalb jedes des aktiven Mesa (18) und des inaktiven Mesa (19) angeordnet ist.
  5. IGBT (1) nach Anspruch 3, wobei der obere pn-Übergang (1051) tiefer als jeder des Bodens (155) des Dummy-Grabens (15) und eines Bodens (145) des Steuergrabens (14) angeordnet ist und wobei eine Distanz entlang der Erstreckungsrichtung (Z) zwischen dem Boden (155) des Dummy-Grabens (15) und dem oberen pn-Übergang (1051) kleiner als 3 µm ist.
  6. IGBT (1) nach einem der vorhergehenden Ansprüche, wobei das Barrierengebiet (105) als eine zusammenhängende Barrierenschicht innerhalb eines aktiven Zellenfelds (1-2) des IGBT (1) implementiert ist.
  7. IGBT (1) nach Anspruch 6, wobei jeder des Bodens (155) des Dummy-Grabens (15) und eines Bodens (145) des Steuergrabens (14) sich in das Barrierengebiet (105) erstreckt.
  8. IGBT (1) nach Anspruch 6 oder 7, wobei das Barrierengebiet (105) eine oder mehrere Ausnehmungen (1053) umfasst, wobei sich das Driftgebiet (100) ganz in jede der einen oder mehreren Ausnehmungen (1053) erstreckt und wobei die eine oder mehreren Ausnehmungen (1053) lateral mit dem aktiven Mesa (18) überlappen.
  9. IGBT (1) nach einem der vorhergehenden Ansprüche, wobei das Barrierengebiet (105) eine Dotierstoffkonzentration (CC) größer als 1*1014 cm-3 und kleiner als 1*1018 cm-3 besitzt.
  10. IGBT (1) nach Anspruch 9, wobei die Dotierstoffkonzentration mit einer Erstreckung entlang der Erstreckungsrichtung (Z) von mindestens 0,5 µm vorliegt.
  11. IGBT (1) nach einem der vorhergehenden Ansprüche, wobei das Barrierengebiet (105) eine größte Dotierstoffkonzentration (CC) in einem Gebiet besitzt, wo sich der Boden (155) des Dummy-Grabens (15) in das Barrierengebiet (105) erstreckt.
  12. IGBT (1) nach einem der vorhergehenden Ansprüche, wobei das Barrierengebiet (105) einen spezifischen Widerstand von über 10 Ωcm und unter 1000 Ωcm besitzt.
  13. IGBT (1) nach einem der vorhergehenden Ansprüche, wobei das Barrierengebiet (105) mit Hilfe mindestens eines Teils des Driftgebiets (100) von dem Kanalgebiet (102) getrennt ist.
  14. IGBT (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungseinheitszelle (1-1) weiterhin mindestens einen Sourcegraben (16) mit einer Sourcegrabenelektrode (161) umfasst, wobei die Sourcegrabenelektrode (161) elektrisch mit dem ersten Lastanschluss (11) verbunden ist.
  15. IGBT (1) nach Anspruch 14, wobei der mindestens eine Sourcegraben (16) zwischen dem Steuergraben (14) und dem Dummy-Graben (15) angeordnet ist.
  16. IGBT (1) nach Anspruch 15, wobei das aktive Mesa (18) lateral durch den Steuergraben (14) und den Sourcegraben (16) begrenzt ist.
  17. IGBT (1) nach Anspruch 15, wobei das inaktive Mesa (19) lateral durch den Sourcegraben (16) und den Dummy-Graben (15) begrenzt ist.
  18. IGBT (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungseinheitszelle (1-1) weiterhin mindestens einen potentialfreien Graben (17) mit einer Grabenelektrode (171) umfasst, wobei die Grabenelektrode (171) des potentialfreien Grabens (17) elektrisch potentialfrei ist.
  19. IGBT (1) nach Anspruch 18, wobei der mindestens eine potentialfreie Graben (17) zwischen dem Steuergraben (14) und dem Dummy-Graben (15) angeordnet ist.
  20. IGBT (1) nach den Ansprüchen 14 und 18, wobei der mindestens eine Sourcegraben (16) und der mindestens eine potentialfreie Graben (17) zwischen dem Steuergraben (14) und dem Dummy-Graben (15) angeordnet sind.
  21. IGBT (1) nach einem der vorhergehenden Ansprüche, wobei die Leistungseinheitszelle (1-1) in einem vertikalen Querschnitt der Leistungseinheitszelle (1-1) konfiguriert ist zu verhindern, dass der Laststrom den Übergang (191) zwischen dem inaktiven Mesa (19) und dem ersten Lastanschluss (11) kreuzt.
  22. IGBT (1) nach einem der vorhergehenden Ansprüche, wobei das Barrierengebiet (105) mindestens eines von Bor, Aluminium, Difluorboryl, Bortrifluorid oder einer Kombination davon enthält.
  23. IGBT (1) nach einem der vorhergehenden Ansprüche, wobei die Steuergrabenelektrode (141) und die Dummy-Grabenelektrode (151) jeweils elektrisch an den Steueranschluss (13) gekoppelt sind.
  24. IGBT (1) nach einem der vorhergehenden Ansprüche, umfassend mehrere Leistungseinheitszellen (1-1), wobei das Barrierengebiet (105) die in den mehreren Leistungseinheitszellen (1-1) enthaltenen inaktiven Mesas (19) miteinander verbindet.
  25. Verfahren (2) zum Verarbeiten eines IGBT (1), umfassend: - Bereitstellen (20) eines Halbleiterkörpers (10), der konfiguriert ist zum Gekoppeltwerden an einen ersten Lastanschluss (11) und einen zweiten Lastanschluss (12) des IGBT (1) und ein Driftgebiet (100) umfasst, das konfiguriert ist zum Leiten eines Laststroms zwischen den Anschlüssen (11, 12), wobei das Driftgebiet (100) Dotierstoffe von einem ersten Leitfähigkeitstyp umfasst; - Ausbilden (23) mindestens einer Leistungseinheitszelle (1-1), die Folgendes enthält - mindestens einen Steuergraben (14) mit einer Steuergrabenelektrode (141) und mindestens einem Dummy-Graben (15) mit einer Dummy-Grabenelektrode (151); - mindestens ein aktives Mesa (18), umfassend ein Sourcegebiet (101) mit Dotierstoffen vom ersten Leitfähigkeitstyp und elektrisch mit dem ersten Lastanschluss (11) verbunden, und ein Kanalgebiet (102) mit Dotierstoffen von einem zweiten Leitfähigkeitstyp und das Sourcegebiet (101) und das Driftgebiet (100) trennend, wobei in dem aktiven Mesa (18) mindestens eine jeweilige Sektion jedes Sourcegebiets (101), des Kanalgebiets (102) und des Driftgebiets (100) bei einer Seitenwand (144) des Steuergrabens (14) angeordnet sind und wobei die Steuergrabenelektrode (141) konfiguriert ist zum Empfangen eines Steuersignals von einem Steueranschluss (13) des IGBT (1) und zum Steuern des Laststroms in dem aktiven Mesa (18); und - mindestens ein inaktives Mesa (19), angeordnet bei dem mindestens einen Dummy-Graben (15), wobei ein Übergang (191) zwischen dem ersten Lastanschluss (11) und dem inaktiven Mesa (19) eine elektrische Isolation (112) mindestens für Ladungsträger vom ersten Leitfähigkeitstyp bereitstellt; und - in dem Halbleiterkörper (10): Ausbilden (24) eines elektrisch potentialfreien Halbleiterbarrierengebiets (105) umfassend Dotierstoffe vom zweiten Leitfähigkeitstyp, wobei das Barrierengebiet (105) mit jedem des aktiven Mesa (18) und einem Boden (155) des Dummy-Grabens (15) lateral überlappt.
  26. Verfahren (2) nach Anspruch 25, wobei das Ausbilden (24) des elektrisch potentialfreien Barrierengebiets (105) das Ausführen eines Implantierungsverarbeitungsschritts beinhaltet.
DE102017107174.1A 2017-04-04 2017-04-04 IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT Active DE102017107174B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102017107174.1A DE102017107174B4 (de) 2017-04-04 2017-04-04 IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
CN201810251390.8A CN108695381B (zh) 2017-04-04 2018-03-26 具有dV/dt可控性的IGBT
JP2018059181A JP7107715B2 (ja) 2017-04-04 2018-03-27 ｄＶ／ｄｔ可制御性を有するＩＧＢＴ
US15/940,708 US10439055B2 (en) 2017-04-04 2018-03-29 IGBT with dV/dt controllability
KR1020180036933A KR102553464B1 (ko) 2017-04-04 2018-03-30 Dv/dt 제어 가능 igbt
US16/566,141 US10930772B2 (en) 2017-04-04 2019-09-10 IGBT having a barrier region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017107174.1A DE102017107174B4 (de) 2017-04-04 2017-04-04 IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT

Publications (2)

Publication Number Publication Date
DE102017107174A1 DE102017107174A1 (de) 2018-10-04
DE102017107174B4 true DE102017107174B4 (de) 2020-10-08

Family

ID=63525449

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017107174.1A Active DE102017107174B4 (de) 2017-04-04 2017-04-04 IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT

Country Status (5)

Country Link
US (2) US10439055B2 (de)
JP (1) JP7107715B2 (de)
KR (1) KR102553464B1 (de)
CN (1) CN108695381B (de)
DE (1) DE102017107174B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018030440A1 (ja) 2016-08-12 2018-02-15 富士電機株式会社 半導体装置および半導体装置の製造方法
US10727326B2 (en) 2017-08-21 2020-07-28 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors (IGBTs)
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
DE102018130095B4 (de) * 2018-11-28 2021-10-28 Infineon Technologies Dresden GmbH & Co. KG Halbleiterleistungsschalter mit verbesserter Steuerbarkeit
DE212020000485U1 (de) * 2019-05-22 2021-07-19 Rohm Co., Ltd. SiC-Halbleiterbauteil
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
WO2022123923A1 (ja) * 2020-12-07 2022-06-16 富士電機株式会社 半導体装置
EP4016638A1 (de) 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Leistungshalbleiteranordnung mit isolierter trench-gate-elektrode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110101417A1 (en) * 2004-05-28 2011-05-05 Kabushiki Kaisha Toshiba Semiconductor device
EP2674979A2 (de) * 2012-06-11 2013-12-18 Renesas Electronics Corporation IGBT mit Trench-Gate-Struktur und Verfahren zu seinem Herstellung

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6913977B2 (en) 2003-09-08 2005-07-05 Siliconix Incorporated Triple-diffused trench MOSFET and method of fabricating the same
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
DE112009000253B8 (de) 2008-01-29 2020-06-10 Denso Corporation Halbleitervorrichtung
JP4544360B2 (ja) * 2008-10-24 2010-09-15 トヨタ自動車株式会社 Ｉｇｂｔの製造方法
US8264033B2 (en) 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
JP2012169385A (ja) 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置
JP5621703B2 (ja) 2011-04-26 2014-11-12 三菱電機株式会社 半導体装置
JP5969771B2 (ja) * 2011-05-16 2016-08-17 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
BR112014007671B1 (pt) * 2011-09-28 2021-01-26 Toyota Jidosha Kabushiki Kaisha igbt e método de fabricar o mesmo
US9608071B2 (en) * 2012-02-14 2017-03-28 Toyota Jidosha Kabushiki Kaisha IGBT and IGBT manufacturing method
US9391149B2 (en) 2013-06-19 2016-07-12 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
US9337827B2 (en) 2013-07-15 2016-05-10 Infineon Technologies Ag Electronic circuit with a reverse-conducting IGBT and gate driver circuit
GB201313126D0 (en) 2013-07-23 2013-09-04 Eco Semiconductors Ltd MOS-Bipolar Device
JP5987990B2 (ja) 2013-08-15 2016-09-07 富士電機株式会社 半導体装置
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
CN106062964B (zh) * 2014-04-21 2019-07-26 三菱电机株式会社 功率用半导体装置
JP6420175B2 (ja) * 2014-05-22 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
JP6053050B2 (ja) * 2014-12-12 2016-12-27 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP6063915B2 (ja) * 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
DE102014226161B4 (de) 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
KR101745776B1 (ko) 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자
US9929260B2 (en) * 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102015210923B4 (de) * 2015-06-15 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung
US10468510B2 (en) 2015-07-16 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP6728953B2 (ja) * 2015-07-16 2020-07-22 富士電機株式会社 半導体装置及びその製造方法
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
JP6299789B2 (ja) 2016-03-09 2018-03-28 トヨタ自動車株式会社 スイッチング素子
US9825025B2 (en) * 2016-03-16 2017-11-21 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2018237355A1 (en) * 2017-06-22 2018-12-27 Maxpower Semiconductor, Inc. VERTICAL RECTIFIER WITH ADDED INTERMEDIATE REGION
CN110140199B (zh) * 2017-07-14 2022-07-05 富士电机株式会社 半导体装置
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110101417A1 (en) * 2004-05-28 2011-05-05 Kabushiki Kaisha Toshiba Semiconductor device
EP2674979A2 (de) * 2012-06-11 2013-12-18 Renesas Electronics Corporation IGBT mit Trench-Gate-Struktur und Verfahren zu seinem Herstellung

Also Published As

Publication number Publication date
US10439055B2 (en) 2019-10-08
US20180286971A1 (en) 2018-10-04
JP2018182313A (ja) 2018-11-15
US20200006539A1 (en) 2020-01-02
DE102017107174A1 (de) 2018-10-04
KR102553464B1 (ko) 2023-07-11
KR20180112692A (ko) 2018-10-12
CN108695381A (zh) 2018-10-23
JP7107715B2 (ja) 2022-07-27
US10930772B2 (en) 2021-02-23
CN108695381B (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102018107568B4 (de) Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102015111371B4 (de) Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102019125007B4 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102018112344A1 (de) Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102016120301A1 (de) Leistungshalbleitervorrichtungs-Abschlussstruktur
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102019109502B4 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE102017012345B3 (de) IGBT mit dV/dt-Steuerbarkeit
DE102016100548B3 (de) Prozessieren eines Halbleiterbauelements
DE102021114434B4 (de) RC-IGBT und Verfahren zur Herstellung eines RC-IGBTs
DE102018130095B4 (de) Halbleiterleistungsschalter mit verbesserter Steuerbarkeit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102017012345

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative