DE102014226161B4 - Halbleitervorrichtung mit Überlaststrombelastbarkeit - Google Patents

Halbleitervorrichtung mit Überlaststrombelastbarkeit Download PDF

Info

Publication number
DE102014226161B4
DE102014226161B4 DE102014226161.9A DE102014226161A DE102014226161B4 DE 102014226161 B4 DE102014226161 B4 DE 102014226161B4 DE 102014226161 A DE102014226161 A DE 102014226161A DE 102014226161 B4 DE102014226161 B4 DE 102014226161B4
Authority
DE
Germany
Prior art keywords
semiconductor
region
semiconductor device
overload
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014226161.9A
Other languages
English (en)
Other versions
DE102014226161A1 (de
Inventor
Johannes Georg Laven
Thomas Basler
Maria Cotorogea
Philip Christoph Brandt
Roman Baburske
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014226161.9A priority Critical patent/DE102014226161B4/de
Priority to US14/971,677 priority patent/US10651165B2/en
Priority to JP2015244806A priority patent/JP2016146470A/ja
Priority to CN201811228445.XA priority patent/CN109599432B/zh
Priority to CN201510947755.7A priority patent/CN105720094B/zh
Publication of DE102014226161A1 publication Critical patent/DE102014226161A1/de
Application granted granted Critical
Publication of DE102014226161B4 publication Critical patent/DE102014226161B4/de
Priority to JP2018108490A priority patent/JP6698746B2/ja
Priority to US16/844,674 priority patent/US11410989B2/en
Priority to US17/878,990 priority patent/US11721689B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches

Abstract

Halbleitervorrichtung (1), umfassend: – ein Halbleitergebiet (11), wobei das Halbleitergebiet (11) Ladungsträger eines ersten Leitfähigkeitstyps aufweist; – eine im Halbleitergebiet (11) enthaltene Transistorzelle (1-1); – ein in der Transistorzelle (1-1) enthaltenes Halbleiterkanalgebiet (111), wobei das Halbleiterkanalgebiet (111) eine erste Dotierungskonzentration von Ladungsträgern eines zweiten Leitfähigkeitstyps aufweist, die komplementär zum ersten Leitfähigkeitstyp ist, und wobei ein Übergang zwischen dem Halbleiterkanalgebiet (111) und dem Halbleitergebiet (11) einen ersten pn-Übergang (11-1) bildet; – ein im Halbleitergebiet (11) enthaltenes, vom Halbleiterkanalgebiet (111) verschiedenes Halbleiterhilfsgebiet (112), wobei das Halbleiterhilfsgebiet (112) eine zweite Dotierungskonzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweist, wobei die zweite Dotierungskonzentration zumindest 30 % höher als die erste Dotierungskonzentration ist, wobei ein Übergang zwischen dem Halbleiterhilfsgebiet (112) und dem Halbleitergebiet (11) einen zweiten pn-Übergang (11-2) bildet, wobei der zweite pn-Übergang (11-2) gleich tief oder tiefer im Halbleitergebiet (11) angeordnet ist als der erste pn-Übergang (11-1), und wobei das Halbleiterhilfsgebiet (112) am nächsten zum Halbleiterkanalgebiet (111) angeordnet ist, verglichen mit jedem anderen Halbleitergebiet der Halbleitervorrichtung (1), das Ladungsträger des zweiten Leitfähigkeitstyps umfasst und das einen weiteren pn-Übergang zum Halbleitergebiet (11) bildet, und – eine im Halbleitergebiet (11) enthaltene Diodenzelle (1-2), wobei die Diodenzelle (1-2) ein Halbleiteranodengebiet (113) umfasst, und wobei das Halbleiteranodengebiet (113) eine dritte Dotierungskonzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweist und wobei die zweite Dotierungskonzentration höher als die dritte Dotierungskonzentration ist.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung betrifft Ausführungsformen von Halbleitervorrichtungen, Ausführungsformen von Schaltungsanordnungen umfassend eine Halbleitervorrichtung und einen Gatetreiber und ferner Ausführungsformen von Verfahren zum Betreiben einer Halbleitervorrichtung. Insbesondere betrifft diese Beschreibung Ausführungsformen eines in Rückwärtsrichtung leitenden Bipolartransistors mit isolierter Gateelektrode, nachfolgend auch als „RC-IGBT“ bezeichnet, und Ausführungsformen einer Metall-Oxid-Halbleiter-gesteuerten Diode, nachfolgend auch als „MOS-gesteuerte Diode“ oder „MCD“ bezeichnet, die das Leiten eines Überlaststroms, wie etwa eines Überlaststroms in Rückwärtsrichtung ermöglichen.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Verbraucher- und Industrieanwendungen, wie etwa das Umwandeln elektrischer Energie und das Antreiben eines Elektromotors oder einer Elektromaschine, beruhen auf Halbleitervorrichtungen. Beispielsweise werden Bipolartransistoren mit isolierter Gateelektrode (IGBT) und Dioden für verschiedene Anwendungen verwendet, einschließlich, aber nicht eingeschränkt auf Schalter in Leistungsversorgungen und Leistungsumrichtern.
  • Ein spezifisches Beispiel für diese Anwendungen ist die sogenannte Hochspannungsgleichstrom(HVDC)-Übertragung. Diese Art von Energieübertragung kann zum Transport einer großen Menge an elektrischer Energie über eine große Distanz von mehreren Kilometern, sogar mehreren Hundert Kilometern verwendet werden. Kurz gesagt wird ein Wechselstrom (AC) bzw. eine Wechselspannung durch einen AC-Generator wie etwa eine Windturbine erzeugt. Nach der Umwandlung in den Hochspannungspegel wird die AC-Spannung/der AC-Strom durch eine Umformstation zu einem Gleichstrom (DC) bzw. zu einer DC-Spannung gleichgerichtet. Die DC-Spannung/-Strom wird in eine HVDC-Übertragungsleitung gespeist. An einem Empfangsende der HVDC-Übertragungsleitung kann eine weitere Umformstation installiert sein, um die empfangene DC-Energie in AC-Energie zur weiteren Verteilung umzuwandeln.
  • Ein Lösungsansatz besteht darin, in Rückwärtsrichtung leitende IGBT (RC-IGBT) in solchen Umformstationen zu verwenden. Ein RC-IGBT ist beispielsweise aus der JP 2014-022708 A bekannt.
  • Die US 2013/0092978 A1 beschreibt einen SiC-basierten IGBT. Der IGBT weist eine übliche Anordnung von dotierten Halbleitergebieten auf, insbesondere im Steuerkopfbereich, wonach ein n-Gebiet an einem Emitter-Kontakt angeschlossen ist und von einer Driftzone durch ein zusammenhängendes p-Gebiet isoliert ist. Ein mittelmäßig stark dotiertes p-Gebiet liegt dabei tiefer liegt als ein niedrig dotiertes p-Gebiet.
  • Eine weitere IGBT Struktur ist aus der US 2012/0261714 A1 bekannt. Dort ist neben einem p-Kanal-Gebiet ein höher dotiertes p+-Gebiet angeordnet ist, dessen mit einer Driftzone gebildeter pn-Übergang tiefer liegt als derjenige zwischen dem Kanal-Gebiet und der Driftzone.
  • Aus der DE 11 2011 105 785 T5 ist schließlich eine Halbleitervorrichtung bekannt, die ein Halbleitersubstrat aufweist. Das Halbleitersubstrat umfasst einen aktiven Abschnitt, in dem eine Halbleitervorrichtung ausgebildet ist, und einen peripheren Abschnitt, der zwischen dem aktiven Abschnitt und einer Randoberfläche des Halbleitersubstrats angeordnet ist. Eine erste Isolationsschicht, die leitfähige Partikel umfasst, ist zumindest über einem Teilbereich des peripheren Abschnitts ausgebildet. Durch eine derartige Ausgestaltung der Halbleitervorrichtung könne in dem peripheren Abschnitt ein starkes elektrisches Feld unterdrückt werden. Dadurch können angeblich die Spannungsfestigkeitseigenschaften der Halbleitervorrichtung verbessert werden.
  • BESCHREIBUNG
  • Gemäß einer Ausführungsform ist eine Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung umfasst ein Halbleitergebiet, wobei das Halbleitergebiet Ladungsträger eines ersten Leitfähigkeitstyps aufweist. Die Halbleitervorrichtung umfasst ferner eine im Halbleitergebiet enthaltene Transistorzelle und ein in der Transistorzelle enthaltenes Halbleiterkanalgebiet. Das Halbleiterkanalgebiet weist eine erste Dotierungskonzentration von Ladungsträgern eines zweiten Leitfähigkeitstyps auf, der zum ersten Leitfähigkeitstyp komplementär ist. Ein Übergang zwischen dem Halbleiterkanalgebiet und dem Halbleitergebiet bildet einen ersten pn-Übergang. Das Halbleitergebiet umfasst ferner ein Halbleiterhilfsgebiet, das vom Halbleiterkanalgebiet verschieden ist und das eine zweite Dotierungskonzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweist. Die zweite Dotierungskonzentration ist zumindest 30 % höher als die erste Dotierungskonzentration. Ein Übergang zwischen dem Halbleiterhilfsgebiet und dem Halbleitergebiet bildet einen zweiten pn-Übergang, wobei der zweite pn-Übergang gleich tief oder tiefer im Halbleitergebiet angeordnet ist wie/als der erste pn-Übergang. Das Halbleiterhilfsgebiet ist ferner am nächsten zum Halbleiterkanalgebiet angeordnet, verglichen mit jeglichem anderen Halbleitergebiet der Halbleitervorrichtung, das Ladungsträger des zweiten Leitfähigkeitstyps umfasst und das einen weiteren pn-Übergang zum Halbleitergebiet bildet. Außerdem umfasst die Halbleitervorrichtung eine im Halbleitergebiet enthaltene Diodenzelle. Die Diodenzelle umfasst ein Halbleiteranodengebiet, wobei das Halbleiteranodengebiet eine dritte Dotierungskonzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweist. Dabei ist die zweite Dotierungskonzentration höher als die dritte Dotierungskonzentration.
  • Gemäß einer weiteren Ausführungsform ist eine weitere Halbleitervorrichtung bereitgestellt. Die weitere Halbleitervorrichtung ist in zumindest einem eines Vorwärtsstrommodus und eines Rückwärtsstrommodus betriebsfähig. Sie ist ausgebildet, während des Vorwärtsstrommodus einen Laststrom in eine Vorwärtsrichtung zu führen und während des Rückwärtsstrommodus einen Laststrom in eine Rückwärtsrichtung zu führen. Weiter umfasst sie ein Halbleitergebiet und einen steuerbaren Ladungsträgerinjektor. Der steuerbare Ladungsträgerinjektor ist zur Injektion von Ladungsträgern in das Halbleitergebiet konfiguriert und spricht auf ein Steuersignal an.
  • Der steuerbare Ladungsträgerinjektor ist ferner konfiguriert, um die weitere Halbleitervorrichtung, wenn sie sich im Rückwärtsstrommodus befindet, entweder in einen Nennzustand oder in einen Überlastzustand in Abhängigkeit des Steuersignals zu versetzen. Im Nennzustand ist der steuerbare Ladungsträgerinjektor konfiguriert, um eine erste Ladungsträgerdichte innerhalb des Halbleitergebiets zu verursachen, um es dem Halbleitergebiet zu ermöglichen, einen Nennlaststrom in die Rückwärtsrichtung zu leiten. Im Überlastzustand ist der steuerbare Ladungsträgerinjektor konfiguriert, um eine zweite Ladungsträgerdichte innerhalb des Halbleitergebiets zu verursachen, um es dem Halbleitergebiet zu ermöglichen, einen Überlaststrom in die Rückwärtsrichtung zu leiten. Die zweite Ladungsträgerdichte ist höher als die erste Ladungsträgerdichte.
  • Gemäß einer weiteren Ausführungsform ist eine Schaltungsanordnung bereitgestellt. Die Schaltungsanordnung umfasst eine Halbleitervorrichtung und einen Gatetreiber, der mit der Halbleitervorrichtung operativ gekoppelt ist. Die Halbleitervorrichtung ist in zumindest einem eines Vorwärtsstrommodus und eines Rückwärtsstrommodus betriebsfähig und umfasst ein Halbleitergebiet und einen steuerbaren Ladungsträgerinjektor, wobei der steuerbare Ladungsträgerinjektor konfiguriert ist, um Ladungsträger in das Halbleitergebiet zu injizieren. Die Halbleitervorrichtung umfasst ferner eine Gateelektrode, wobei die Gateelektrode mit dem steuerbaren Ladungsträgerinjektor elektrisch gekoppelt ist und zum Empfangen eines Gatesignals konfiguriert ist. Der Gatetreiber umfasst einen Überlaststromdetektor, der konfiguriert ist, um zu detektieren, ob ein vom Halbleitergebiet 11 geführter Laststrom in die Rückwärtsrichtung einen Schwellenwert überschreitet oder nicht. Der Gatetreiber umfasst einen Gatesignalgenerator zum Generieren des Gatesignals. Der Gatesignalgenerator ist mit dem Überlaststromdetektor operativ gekoppelt. Ferner ist der Gatesignalgenerator konfiguriert, um, wenn der Überlaststromdetektor anzeigt, dass der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert nicht überschreitet, die Halbleitervorrichtung in einem Nennzustand zu betreiben, indem das Gatesignal mit einer Spannung innerhalb eines Nennspannungsbereichs bereitgestellt wird, sodass die Gateelektrode veranlasst, dass der Ladungsträgerinjektor eine erste Ladungsträgerdichte innerhalb des Hableitergebietes verursacht, um dem Halbleitergebiet zu ermöglichen, einen Nennlaststrom in die Rückwärtsrichtung zu führen. Wenn der Überlaststromdetektor anzeigt, dass der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert überschreitet, ist der Gatesignalgenerator konfiguriert, um die Halbleitervorrichtung in einem Überlastzustand zu betreiben, indem das Gatesignal mit einer Spannung innerhalb eines Überlastspannungsbereichs bereitgestellt wird, sodass die Gateelektrode den Ladungsträgerinjektor veranlasst, eine zweite Ladungsträgerdichte innerhalb des Halbleitergebiets zu verursachen, um dem Halbleitergebiet zu ermöglichen, einen Überlaststrom in die Rückwärtsrichtung zu führen, wobei die zweite Ladungsträgerdichte höher als die erste Ladungsträgerdichte ist.
  • Gemäß noch einer weiteren Ausführungsform ist ein Verfahren zum Betreiben einer Halbleitervorrichtung dargelegt. Die Halbleitervorrichtung ist in zumindest einem eines Vorwärtsstrommodus und eines Rückwärtsstrommodus betriebsfähig und umfasst ein Halbleitergebiet und einen steuerbaren Ladungsträgerinjektor, der konfiguriert ist, um Ladungsträger in das Halbleitergebiet zu injizieren. Die Halbleitervorrichtung umfasst ferner eine Gateelektrode, die mit dem steuerbaren Ladungsträgerinjektor elektrisch gekoppelt ist und konfiguriert ist, um ein Gatesignal zu empfangen. Das Verfahren umfasst die folgenden Schritte: Detektieren im Rückwärtsstrommodus, ob ein von dem Halbleitergebiet geführter Laststrom in die Rückwärtsrichtung einen Schwellenwert überschreitet oder nicht; wenn der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert nicht überschreitet, Betreiben der Halbleitervorrichtung in einem Nennzustand, indem das Gatesignal mit einer Spannung innerhalb eines Nennspannungsbereichs bereitgestellt wird, sodass die Gateelektrode veranlasst, dass der Ladungsträgerinjektor eine erste Ladungsträgerdichte innerhalb des Halbleitergebiets verursacht, um dem Halbleitergebiet zu ermöglichen, einen Nennlaststrom in die Rückwärtsrichtung zu führen; wenn der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert überschreitet, Betreiben der Halbleitervorrichtung in einem Überlastzustand, indem das Gatesignal mit einer Spannung innerhalb eines Überlastspannungsbereichs bereitgestellt wird, sodass die Gateelektrode veranlasst, dass der Ladungsträgerinjektor eine zweite Ladungsträgerdichte innerhalb des Halbleitergebiets verursacht, um dem Halbleitergebiet zu ermöglichen, einen Überlaststrom in die Rückwärtsrichtung zu führen, wobei die zweite Ladungsträgerdichte höher als die erste Ladungsträgerdichte ist.
  • Fachleute auf dem Gebiet der Erfindung werden beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Teile in den Figuren sind nicht notwendigerweise maßstäblich, stattdessen wird der Schwerpunkt auf das Veranschaulichen der Prinzipien der Erfindung gelegt. Zudem bezeichnen in den Figuren die gleichen Bezugszeichen die entsprechenden Teile. In den Zeichnungen gilt:
  • 1 veranschaulicht schematisch einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 2 veranschaulicht schematisch einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 3 veranschaulicht schematisch einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 4 veranschaulicht schematisch in einer perspektivischen Ansicht einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 5 veranschaulicht schematisch in einer perspektivischen Ansicht einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 6 veranschaulicht schematisch ein Schaltbild einer Schaltungsanordnung gemäß einer oder mehreren Ausführungsformen;
  • 7 veranschaulicht schematisch ein Flussdiagramm eines Verfahrens zum Betreiben einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
  • 8 veranschaulicht schematisch und beispielhaft ein Diagramm, das eine Ladungsmenge, die in einer in einem Rückwärtsstrommodus befindlichen Halbleitervorrichtung in Abhängigkeit einer Spannung eines Gatesignals enthalten ist, anzeigt;
  • 9A–D veranschaulichen schematisch und beispielhaft Verfahren zum Betreiben einer Schaltungsanordnung gemäß einer oder mehreren Ausführungsformen;
  • 10 veranschaulicht schematisch und beispielhaft ein Schaltbild einer Schaltungsanordnung gemäß einer oder mehreren Ausführungsformen;
  • 11 veranschaulicht schematisch ein Schaltbild eines Abschnitts eines Leistungsumrichters.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil derselben bilden und in denen zur Veranschaulichung spezifische Ausführungsformen dargestellt sind, in denen die Erfindung umgesetzt sein kann.
  • In dieser Hinsicht kann Richtungsterminologie wie etwa „oberes“, „unteres“, „unten“, „vorne“, „hinten“, „hinteres“, „vorderes“, „Rück-“ etc. unter Bezugnahme auf die Ausrichtung der beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in einer Reihe von verschiedenen Ausrichtungen angeordnet sein können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist in keiner Weise einschränkend. Es versteht sich, dass weitere Ausführungsformen verwendet werden können und strukturelle sowie logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in einem einschränkenden Sinne zu verstehen, und der Schutzumfang der vorliegenden Erfindung ist durch die beiliegenden Ansprüche definiert.
  • Nun wird im Detail auf die verschiedenen Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht sind. Jedes Beispiel ist zur Erklärung bereitgestellt und ist nicht als Einschränkung der Erfindung zu verstehen. Beispielsweise können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben sind, für oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform hervorzubringen. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Variationen umfasst. Die Beispiele sind unter Verwendung spezifischer Sprache beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche einschränkend ausgelegt werden darf. Die Zeichnungen sind nicht maßstäblich und dienen lediglich Veranschaulichungszwecken. Der Klarheit halber wurden die gleichen Elemente oder Herstellungsschritte durch die gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, wenn nicht anders angegeben.
  • Der Begriff „horizontal“, wie er in dieser Beschreibung verwendet wird, zielt darauf ab, eine Ausrichtung zu beschreiben, die im Wesentlichen parallel zu einer horizontalen Oberfläche eines Halbleitersubstrats oder eines Halbleitergebiets ist. Dies kann zum Beispiel die Oberfläche eines Wafers oder eines Nacktchips sein.
  • Der Begriff „vertikal“, wie er in dieser Beschreibung verwendet wird, zielt darauf ab, eine Ausrichtung zu beschreiben, die im Wesentlichen senkrecht zur horizontalen Oberfläche angeordnet ist, d.h. parallel zur Normalrichtung der Oberfläche des Halbleitersubstrats oder des Halbleitergebiets.
  • In dieser Beschreibung wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ dazu können gegensätzliche Dotierungsverhältnisse zum Einsatz kommen, sodass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Kontext der vorliegenden Beschreibung zielen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ darauf ab, zu beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Bereichen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen eines oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Bereich oder Teil einer Halbleitervorrichtung besteht. Ferner zielt im Kontext der vorliegenden Beschreibung der Begriff „in Kontakt“ darauf ab, zu beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung besteht; z.B. umfasst ein Übergang zwischen zwei Elementen, die miteinander in Kontakt sind, eventuell kein weiteres Zwischenelement oder dergleichen.
  • Spezifische in dieser Beschreibung beschriebene Ausführungsformen betreffen, ohne darauf eingeschränkt zu sein, einen monolithisch integrierten RC-IGBT oder eine monolithisch integrierte MCD, z.B. einen monolithisch integrierten Leistungs-RC-IGBT oder eine monolithisch integrierte Leistungs-MCD, die innerhalb eines elektrischen Leistungsumrichter verwendet werden können, z.B. einem Leistungsumrichter für HVDC-Anwendungen. Beispielsweise können in einem monolithisch integrierten RC-IGBT sowohl ein Transistorabschnitt als auch ein Diodenabschnitt auf einem gemeinsamen Chip implementiert sein. Es versteht sich jedoch, dass gemäß einer oder mehreren in dieser Beschreibung beschriebenen Ausführungsformen der Transistorabschnitt und der Diodenabschnitt eines RC-IGBT auf Chips angeordnet sein können, die voneinander getrennt sind. Der getrennte Diodenabschnitt kann als eine MCD angesehen werden.
  • Wie innerhalb der vorliegenden Beschreibung verwendet, kann der Begriff „Vorwärtsstrom“ ein Strom sein, der in eine Richtung durch die Halbleitervorrichtung fließt, z.B. von einer Rückseite der Halbleitervorrichtung zu einer Vorderseite der Halbleitervorrichtung. Ein solcher Vorwärtsstrom kann z.B. mittels einer Transistorzelle der Halbleitervorrichtung geführt werden. Wie innerhalb der vorliegenden Beschreibung verwendet, kann ferner der Begriff „Rückwärtsstrom“ ein Strom sein, der in eine andere Richtung durch die Halbleitervorrichtung fließt, z.B. von einer Vorderseite der Halbleitervorrichtung zu einer Rückseite der Halbleitervorrichtung. Beispielsweise kann ein solcher Rückwärtsstrom von einer Diodenzelle und/oder von einer Hilfszelle der Halbleitervorrichtung geführt werden, wie unten noch detaillierter beschrieben wird. In bestimmten Ausführungsformen kann die Halbleitervorrichtung konfiguriert sein, um sowohl einen Vorwärtsstrom als auch einen Rückwärtsstrom zu führen. Anders ausgedrückt kann die Halbleitervorrichtung sowohl in einem Vorwärtsstrommodus als auch einem Rückwärtsstrommodus betrieben werden, z.B. wenn die Halbleitervorrichtung ein RC-IGBT ist. In weiteren Ausführungsformen kann die Halbleitervorrichtung nur konfiguriert sein, um einen Laststrom in eine einzige Richtung zu führen, wie etwa die Rückwärtsrichtung, und nicht einen Vorwärtsstrom, z.B. wenn die Halbleitervorrichtung eine MCD ist. Anders ausgedrückt kann der Begriff „Rückwärtsstrom“ bzw. „Rückwärtsstrommodus“, wie in der vorliegenden Beschreibung verwendet, sich auf eine Laststromrichtung beziehen, die typisch für eine MCD ist, z.B. einen Laststrom, der, in einer technischen Stromrichtung, von einem Anodenabschnitt einer MCD zu einem Kathodengebiet einer MCD fließt. Daher versteht es sich, dass sich der Begriff „Rückwärtsstrom“ innerhalb der vorliegenden Beschreibung typischerweise auf den Laststrom bezieht, der durch eine MCD bzw. durch einen Diodenabschnitt eines RC-IGBT geführt wird. Wenn hier nur von einer MCD gesprochen wird, wird daher der Begriff „Rückwärtsstrom“ zum Beschreiben eines Laststroms verwendet, der in eine Richtung von einem Anodenabschnitt zu einem Kathodengebiet fließt, auch wenn eine solche Laststromrichtung gewöhnlich nicht als ein Rückwärtsstrom beschrieben würde, sondern als ein Vorwärtsstrom einer MCD.
  • Der Begriff „Leistungs-Halbleitervorrichtung“, wie in dieser Beschreibung verwendet, zielt darauf ab, eine Halbleitervorrichtung auf einem einzelnen Chip mit hohen Spannungsblockier- und/oder hohen Strombelastungskapazitäten beschreiben. Anders ausgedrückt sind die Leistungs-Halbleitervorrichtungen für Hochstrom intendiert, typischerweise im Ampere-Bereich, z.B. bis zu mehreren Hundert Ampere, und/oder Hochspannungen, typischerweise über 1.000 V, noch typischer 6.000 V und höher.
  • Beispielsweise können Leistungs-Halbleitervorrichtungen für sogenannte Hochspannungsgleichstrom(HVDC)-Übertragungsanwendungen verwendet werden. Diese Art von Energieübertragung kann zum Transportieren einer großen Menge von elektrischer Energie über eine große Distanz von mehreren Hundert Kilometern, sogar mehreren Tausend Kilometern verwendet werden. Kurz gesagt wird ein Wechselstrom (AC) bzw. eine Wechselspannung durch einen AC-Generator wie etwa eine Windturbine erzeugt. Nach der Umwandlung in den Hochspannungspegel wird die AC-Spannung/der AC-Strom durch eine Umformstation zu einem Gleichstrom (DC) bzw. einer DC-Spannung gleichgerichtet. Die DC-Spannung/-Strom wird in eine HVDC-Übertragungsleitung gespeist. An einem Empfangsende der HVDC-Übertragungsleitung kann eine weitere Umformstation zum Umwandeln der empfangenen DC-Energie in AC-Energie zur weiteren Verteilung installiert sein.
  • Ein Lösungsansatz besteht darin, RC-IGBT in solchen Umformstationen zu verwenden. Beispielsweise veranschaulicht 11 schematisch ein Schaltbild eines Abschnitts eines Leistungsumrichter 5, das im Folgenden kurz diskutiert wird: Der Leistungsumrichter 5 weist eine sogenannte Modular-Multilevel-Umrichter(MMC)-Topologie auf. Die MMC-Topologie ist im Allgemeinen geeignet für Anwendungen in der HVDC-Übertragung. Der Leistungsumrichter 5 umfasst einen Umrichterzweig, der einen ersten RC-IGBT 51 und einen zweiten RC-IGBT 52 umfasst. Der Umrichterzweig ist mit den AC-Anschlüssen 55-1 und 55-2 zum Empfangen und/oder Ausgeben einer AC-Spannung gekoppelt. Auf der anderen Seite ist der Umrichterzweig mit DC-Anschlüssen gekoppelt, z.B. mit einem Kondensator 53, der verwendet werden kann, um eine durch den ersten RC-IGBT 51 und den zweiten RC-IGBT 52 gleichgerichtete DC-Spannung zu puffern bzw. um eine durch den ersten RC-IGBT 51 und den zweiten RC-IGBT 52 umzukehrende DC-Spannung zu puffern.
  • Der erste RC-IGBT 51 umfasst einen ersten Transistor 511 und eine erste Diode 512, wobei diese zwei Komponenten auf einem gemeinsamen Chip implementiert sein können. Dementsprechend umfasst der zweite RC-IGBT 52 einen zweiten Transistor 521 und eine zweite Diode 522, wobei auch diese zwei Komponenten auf einem gemeinsamen Chip implementiert sein können. Die erste Diode 511 und die zweite Diode 522, die auch als „Freilaufdioden“ (FWD) bezeichnet werden, sind konfiguriert, um einen Laststrom in eine Richtung zu führen, die die umgekehrte Richtung eines von den Transistoren 511 und 521 geführten Laststroms ist, die eine Vorwärtsrichtung ist. Die Richtungsänderung des Laststroms wird auch als „Kommutierung“ bezeichnet, z.B. kann der Laststrom vom zweiten Transistor 521 zur zweiten Diode 522 kommutieren bzw. von der zweiten Diode 522 zum zweiten Transistor 521.
  • Es kann Situationen geben, in denen ein Überlaststrom eventuell temporär durch den Umrichterzweig geführt werden muss, wie etwa durch den zweiten RC-IGBT 52. Eine solche Situation kann zum Beispiel aufgrund eines Kurzschlusses zwischen den DC-Anschlüssen des Umrichters (auch als „DC-Pol-zu-Pol-Fehler“ bezeichnet) entstehen. In anderen Situationen kann der Überlaststrom von der AC-Seite hervorgerufen werden. Allerdings übersteigt ein solcher Überlaststrom, der ein Vielfaches eines Nennlaststroms sein kann, typischerweise die Strombelastbarkeit der Freilaufdioden, z.B. die Strombelastbarkeit der Freilaufdiode 522.
  • Beispielsweise kann der Überlaststrom, z.B. der Rückwärtsüberlaststrom, zumindest zehnmal so hoch sein wie der Nennlaststrom oder sogar höher, wie etwa zwanzigmal so hoch wie der Nennlaststrom. Dementsprechend könnte eine Laststromdichte innerhalb des RC-IGBT in einer Überlastsituation um einen entsprechenden Faktor steigen, wie etwa um zehn, zwanzig und so weiter.
  • Insbesondere beim zweiten RC-IGBT 52 kann ein Thyristor 54 zur zweiten Diode 522 parallelgeschaltet sein, um die Strombelastbarkeit zu erhöhen. Anders ausgedrückt stellt der Thyristor 54 einen weiteren Strompfad außerhalb des RC-IGBT 52 dar. Wenn detektiert wird, dass der Laststrom in die Rückwärtsrichtung, d.h. der von der zweiten Diode 522 geführte Laststrom, einen bestimmten Wert überschreitet, kann der Thyristor 54 eingeschaltet werden, sodass ein signifikanter Teil des Überlaststroms durch den Thyristor 54 geführt wird.
  • Daher kann der Leistungsumrichter 5 einem Überlaststrom standhalten. Allerdings könnte ein solcher zusätzlicher Thyristor 54, der eine weitere Leistungs-Halbleitervorrichtung darstellt, die gesteuert werden muss, die Komplexität des Leistungsumrichters 5 erhöhen. Beispielsweise kann es wünschenswert sein, Mittel bereitzustellen, die die Umsetzung eines weniger komplexen Leistungsumrichters ermöglichen, z.B. die Umsetzung eines weniger komplexen Leistungsumrichters, der geeignet ist, einem Überlaststrom zumindest temporär standzuhalten.
  • 1 veranschaulicht schematisch einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. Die Halbleitervorrichtung 1 umfasst ein Halbleitergebiet 11, das Ladungsträger eines ersten Leitfähigkeitstyps aufweist. Beispielsweise ist das Halbleitergebiet 11 hauptsächlich ein schwach n-dotiertes Gebiet (n–-Gebiet). Beispielsweise kann das Halbleitergebiet 11 ein Driftgebiet der Halbleitervorrichtung 1 umfassen.
  • Die Halbleitervorrichtung 1 umfasst eine Transistorzelle 1-1, wobei ein Halbleiterkanalgebiet 111 in der Transistorzelle 1-1 enthalten ist.
  • Das Halbleiterkanalgebiet 111 weist eine erste Dotierungskonzentration von Ladungsträgern eines zweiten Leitfähigkeitstyps auf, der zum ersten Leitfähigkeitstyp komplementär ist. Beispielsweise ist das Halbleiterkanalgebiet 111 hauptsächlich ein normal p-dotiertes Halbleitergebiet (p-Gebiet). In einer Ausführungsform kann das Halbleiterkanalgebiet 111 ein sogenanntes Körpergebiet der Halbleitervorrichtung 1 umfassen bzw. sein. Beispielsweise kann das Halbleiterkanalgebiet 111 konfiguriert sein, um eine Inversionsschicht innerhalb des Halbleitergebiets 11 in Abhängigkeit eines elektrischen Steuerpotenzials zu erzeugen, das dem Halbleiterkanalgebiet 111 zugeführt wird.
  • Dementsprechend bildet ein Übergang zwischen dem Halbleiterkanalgebiet 111 und dem Halbleitergebiet 11 einen ersten pn-Übergang 11-1. Wie in 1 angezeigt, kann sich der erste pn-Übergang 11-1 in das Halbleitergebiet 11 mit einem gewissen Abstand von einer Oberfläche 11-5 des Halbleitergebiets 11 erstrecken.
  • Ferner ist im Halbleitergebiet 11 ein Halbleiterhilfsgebiet 112 enthalten. Das Halbleiterhilfsgebiet 112 ist in nächster Nähe zum Halbleiterkanalgebiet 111 angeordnet. Das Halbleiterhilfsgebiet 112 ist verschieden vom Halbleiterkanalgebiet 111 und weist eine zweite Dotierungskonzentration von Ladungsträgern des zweiten Leitfähigkeitstyps auf, wobei die zweite Dotierungskonzentration höher als die erste Dotierungskonzentration ist. Beispielsweise ist das Halbleiterhilfsgebiet 112 hauptsächlich ein hochdotiertes p-Gebiet (p+-Gebiet).
  • Dementsprechend bildet ein Übergang zwischen dem Halbleiterhilfsgebiet 112 und dem Halbleitergebiet 11 einen zweiten pn-Übergang 11-2. Der zweite pn-Übergang 11-2 ist gleich tief oder tiefer im Halbleitergebiet 11 wie/als der erste pn-Übergang 11-1 angeordnet. Beispielsweise ist der Abstand zwischen der Oberfläche 11-5 und dem zweiten pn-Übergang 11-2 größer als der Abstand zwischen dem ersten pn-Übergang 11-1 und der Oberfläche 11-5.
  • Beispielsweise ist der zweite pn-Übergang 11-2 in einer Tiefe angeordnet, die einige nm, wie etwa 50 nm, 100 nm oder 500 nm oder andere Werte im Bereich zwischen 50 nm und 1 µm, tiefer als die Tiefe des ersten pn-Übergangs 11-1 ist.
  • Ferner ist das Halbleiterhilfsgebiet 112 am nächsten zum Halbleiterkanalgebiet 111 angeordnet, verglichen mit jeglichem anderen Halbleitergebiet der Halbleitervorrichtung 1, das Ladungsträger des zweiten Leitfähigkeitstyps umfasst und das einen weiteren pn-Übergang zum Halbleitergebiet 11 bildet. Solche weitere Halbleitergebiete sind innerhalb von 1 nicht angezeigt; z.B. umfassen solche Halbleitergebiete eine p+-Kollektorschicht. Beispielsweise kann das Halbleiterhilfsgebiet 112 ein p+-Gebiet sein, das am nächsten zum Halbleiterkanalgebiet 111 angeordnet ist, verglichen mit jeglichem anderen p-Gebiet der Halbleitervorrichtung 1, ungeachtet dessen, ob dieses weitere p-Gebiet ein hoch dotiertes p-Gebiet oder ein schwach dotiertes p-Gebiet oder ein normal dotiertes p-Gebiet ist.
  • Beispielsweise ist die zweite Dotierungskonzentration zumindest zweimal so hoch wie die erste Dotierungskonzentration, wie etwa zehnmal so hoch, oder sogar höher als zehnmal so hoch wie die erste Dotierungskonzentration. Die zweite Dotierungskonzentration kann zumindest eine Größenordnung (1E3) höher als die erste Konzentration sein.
  • Beispielsweise ist die Halbleitervorrichtung 1 ein RC-IGBT. Gemäß einem weiteren Beispiel ist die Halbleitervorrichtung 1 eine MCD.
  • In einer Ausführungsform ist die Halbleitervorrichtung 1 sowohl in einem Vorwärtsstrommodus als auch in einem Rückwärtsstrommodus betriebsfähig, z.B., wenn die Halbleitervorrichtung 1 ein RC-IGBT ist. In einer weiteren Ausführungsform ist die Halbleitervorrichtung 1 nur in einem Rückwärtsstrommodus betriebsfähig, z.B., wenn die Halbleitervorrichtung 1 eine MCD ist.
  • Im Vorwärtsstrommodus kann ein Laststrom vom Halbleitergebiet 11 in eine Vorwärtsrichtung (angezeigt in 1 mit dem Bezugszeichen FC) geführt werden. Beispielsweise ist das Halbleiterkanalgebiet 111 konfiguriert, um zumindest einen Teil des Nennlaststroms in die Vorwärtsrichtung zu führen. Im Rückwärtsstrommodus wird ein Laststrom vom Halbleitergebiet 11 in die entgegengesetzte Richtung geführt.
  • Beispielsweise ist die Halbleitervorrichtung 1, z.B. ein RC-IGBT, dafür ausgelegt, bei einer Betriebsfrequenz von mehreren Hundert Hz betrieben zu werden. Bei einer Rate, die einer solchen Betriebsfrequenz entspricht, kann der Nennlaststrom zwischen einer Diodenzelle (in 1 nicht gezeigt) der Halbleitervorrichtung 1, die eine Rückwärtsrichtung ist, und einer Transistorzelle einer weiteren Halbleitervorrichtung (in 1 nicht gezeigt), die eine Vorwärtsrichtung ist, kommutieren. Zu diesem Zweck wird die Ladungsträgerdichte innerhalb des Halbleitergebiets 11 vorzugsweise unter einem bestimmten Niveau gehalten, um Kommutierungsrobustheit der Diodenzelle während Nennbedingungen zu ermöglichen.
  • Wie eingangs erwähnt, kann die Halbleitervorrichtung 1 sich eignen, innerhalb eines Abschnitts eines Leistungsumrichters verwendet zu werden. Es kann erforderlich sein, dass ein solcher Abschnitt einem Überlaststrom standhält, der ein Vielfaches eines Nennlaststroms sein kann, für den die Halbleitervorrichtung 1 unter Nennbedingungen ausgelegt ist. Beispielsweise kann der Überlaststrom zehnmal oder sogar höher, wie etwa 20-mal, so hoch wie der Nennlaststrom sein. Zu diesem Zweck kann das Halbleiterhilfsgebiet 112 in einer Überlastsituation verwendet werden, um die Ladungsträgerdichte innerhalb des Halbleitergebiets 11 temporär zu erhöhen, um es dem Halbleitergebiet 11 zu ermöglichen, den Überlaststrom in die Rückwärtsrichtung zu führen. In 1 ist ein solcher Überlaststrom in die Rückwärtsrichtung mit dem Bezugszeichen ROLC angezeigt. Das Halbleiterhilfsgebiet 112 kann konfiguriert sein, um zumindest einen Teil, vorzugsweise zumindest einen signifikanten Teil eines solchen Überlaststroms in die Rückwärtsrichtung zu führen. Anders ausgedrückt kann der Rückwärtsüberlaststrom den zweiten pn-Übergang 11-2 kreuzen. Ferner kann das Halbleiterhilfsgebiet 112 mit einem Lastanschluss, wie etwa einem Anodenanschluss oder einem Emitteranschluss (in 1 nicht gezeigt) der Halbleitervorrichtung 1 mittels eines niederohmigen Strompfads elektrisch verbunden sein, um das Empfangen, Führen und Ausgeben von zumindest einem Teil des Rückwärtsüberlaststroms zu ermöglichen.
  • Daher kann das Halbleiterhilfsgebiet 112 gemäß einer Ausführungsform nicht nur konfiguriert sein, um als eine zusätzliche Ladungsträgerquelle zu dienen, sondern auch als ein Rückwärtsüberlaststrom-führendes Element der Halbleitervorrichtung 1.
  • Beim Führen des Vorwärtslaststroms kann der Vorwärtslaststrom zum Beispiel einem ersten Laststrompfad innerhalb der Halbleitervorrichtung 1 folgen, wobei ein solcher erster Laststrompfad den ersten pn-Übergang 11-1 kreuzt, z.B. in einer Richtung, die im Wesentlichen senkrecht zu einem Übergangsbereich des ersten pn-Übergangs 11-1 ist. Beim Führen des Rückwärtsüberlaststroms kann der Rückwärtsüberlaststrom einem zweiten Laststrompfad folgen, der den zweiten pn-Übergang 11-2 kreuzt, z.B. in einer Richtung, die im Wesentlichen senkrecht zu einem Übergangsbereich des zweiten pn-Übergangs 11-2 ist. Ferner kann der erste Laststrompfad das Halbleiterkanalgebiet 111 kreuzen und/oder der zweite Laststrompfad kann das Halbleiterhilfsgebiet 112 kreuzen.
  • In einer Ausführungsform kann die Halbleitervorrichtung 1 eine Kantenabschlussstruktur aufweisen, die ein aktives Gebiet der Halbleitervorrichtung 1 umgibt, wobei sowohl die Kantenabschlussstruktur als auch das aktive Gebiet Teil des Halbleitergebiets 11 sein können. Die Halbleitervorrichtung 1 kann konfiguriert sein, um den Laststrom hauptsächlich mittels des aktiven Gebiets während des Nennbetriebs zu führen, und die Halbleitervorrichtung 1 kann auch konfiguriert sein, um den Laststrom mittels sowohl des aktiven Gebiets als auch der Kantenabschlussstruktur während des Überlastzustands zu führen. Ferner kann die Laststromdichte während des Überlastzustands im Wesentlichen gleichmäßig zwischen der Kantenabschlussstruktur und dem aktiven Gebiet verteilt sein, zumindest gleichmäßiger als im Nennbetrieb.
  • Beispielsweise kann der Rückwärtsüberlaststrom (ROLC) durch eine Anwendung, z.B. einen Gatetreiber, detektiert werden, die unten detaillierter beschrieben wird. Im Falle eines ROLC muss die Diodenzelle (in 1 nicht gezeigt) der Halbleitervorrichtung 1 z.B. nicht notwendigerweise gegen eine Spannung blockieren; typischerweise gibt es in einem ROLC-Fall keinen sogenannten Rückwärtserholungsvorgang. Vielmehr kann der Stromnulldurchgang durch das AC-Stromnetz definiert werden. Folglich ist Kommutierungsrobustheit während eines ROLC-Falls eventuell kein Erfordernis mehr.
  • Unter ausschließlicher Bezugnahme auf ROLC-Fälle muss die Halbleitervorrichtung 1 daher nicht notwendigerweise Kommutierungsrobustheit aufweisen. Daher kann das Bereitstellen der Halbleitervorrichtung 1, die zwischen einem Nennzustand, der die reguläre Kommutierungsrobustheit erfüllt, und einem Überlastzustand, der die Kommutierungsrobustheit zugunsten signifikant reduzierter ROLC-Leitungsverluste, d.h. höherer ROLC-Robustheit, opfert, vorteilhaft sein.
  • Der oben genannte beispielhafte funktionale Aspekt betreffend die Überlaststrombelastbarkeit der in 1 veranschaulichten Halbleitervorrichtung 1 wird ausführlicher unter Bezugnahme auf die restlichen Zeichnungen erläutert. Bevor betreffend den funktionalen Aspekt ins Detail gegangen wird, werden jedoch weitere Beispiele für Strukturen von Halbleitervorrichtungen, die ebenso geeignet sind, den funktionalen Aspekt zu erfüllen, in Bezug auf 2 bis 5 erläutert.
  • 2 erläutert schematisch einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung 1, z.B. eines RC-IGBT, gemäß einem oder mehreren weiteren Ausführungsformen. Die Halbleitervorrichtung 1 umfasst eine Transistorzelle 1-1, die einen ähnlichen Aufbau wie der in 1 veranschaulichte Transistor 1-1 aufweist. Ferner umfasst die Halbleitervorrichtung 1 eine benachbarte Diodenzelle 1-2.
  • Die Diodenzelle 1-2 kann konfiguriert sein, um einen Nennlaststrom in die Rückwärtsrichtung RC zu führen, z.B. mittels eines Halbleiteranodengebiets 113. Das Halbleiteranodengebiet 113 weist eine dritte Dotierungskonzentration von Ladungsträgern des zweiten Leitfähigkeitstyps auf. Beispielsweise ist die dritte Dotierungskonzentration niedriger als die zweite Dotierungskonzentration von Ladungsträgern des Halbleiterhilfsgebiets 112. Das Halbleiteranodengebiet 112 kann hauptsächlich ein normal p-dotiertes Gebiet (p-Gebiet) sein. Dementsprechend bildet ein Übergang zwischen dem Halbleiteranodengebiet 113 und dem Halbleitergebiet 11 einen dritten pn-Übergang 11-3.
  • Beispielsweise ist die Diodenzelle 1-2 konfiguriert, einen Laststrom nicht in die Vorwärtsrichtung zu führen. Die Diodenzelle 1-2 kann konfiguriert sein, um sicherzustellen, dass keine Inversionsschicht innerhalb eines Pfads, wie etwa eines ohmschen Pfads oder eines unipolaren Pfads, zwischen dem Halbleitergebiet 11 und den Halbleiter-Sourcegebieten 114 und/oder den Gateelektroden 121 entsteht.
  • Der zweite pn-Übergang 11-2 zwischen dem Halbleiterhilfsgebiet 112 und dem Halbleitergebiet 11 ist gleich tief oder tiefer wie/als der dritte pn-Übergang 11-3 angeordnet. Beispielsweise ist der Abstand zwischen dem dritten pn-Übergang 11-3 und der Oberfläche 11-5 kleiner als der Abstand zwischen dem zweiten pn-Übergang 11-2 und der Oberfläche 11-5. Beispielsweise ist der zweite pn-Übergang 11-2 in einer Tiefe angeordnet, die einige nm, wie etwa 50 nm, 100 nm oder 500 nm, anderer Werte im Bereich zwischen 50 nm und 1 µm, tiefer als die Tiefe des dritten pn-Übergangs 11-3 ist.
  • Die Halbleitervorrichtung 1 kann eine Vielzahl von ersten Gräben 13 umfassen, wobei zumindest zwei dieser ersten Gräben 13 in der Diodenzelle 11-2 enthalten sein können. Jeder erste Graben erstreckt sich vertikal in das Halbleitergebiet 11 und umfasst eine erste Elektrode 131, die eine Sourceelektrode oder eine Gateelektrode sein kann, und ein erstes Dielektrikum 132, wobei jedes erste Dielektrikum 132 die erste Elektrode 131 des jeweiligen ersten Grabens 13 vom Halbleiterkörper 11 isoliert. Wie in 2 angezeigt, kann das Halbleiteranodengebiet 113 zwischen zwei ersten Gräben 13 angeordnet sein und kann in Kontakt mit den ersten Dielektrika 132 der zwei ersten Gräben 13 sein.
  • Die Halbleitervorrichtung 1 kann ferner eine Vielzahl von zweiten Gräben 12 umfassen, wobei zumindest zwei dieser zweiten Gräben 12 in der Transistorzelle 1-1 enthalten sein können. Jeder zweite Graben 12 erstreckt sich vertikal in das Halbleitergebiet 11 und kann eine Gateelektrode 121 und ein zweites Dielektrikum 122 umfassen. Jedes zweite Dielektrikum 122 isoliert die Gateelektrode 121 des jeweiligen zweiten Grabens 12 vom Halbleitergebiet 11.
  • Die Transistorzelle 1-1 kann ferner Halbleiter-Sourcegebiete 114 umfassen, die in Kontakt mit den Halbleiterkanalgebieten 111 sind. Beispielsweise umfassen die Halbleiter-Sourcegebiete 114 Ladungsträger des ersten Leitfähigkeitstyps, wobei eine Ladungsträgerdichte der Halbleiter-Sourcegebiete 114 höher als die Ladungsträgerdichte des Halbleitergebiets 11 sein kann. Beispielsweise sind die Halbleiter-Sourcegebiete 114 n+-Gebiete und das Halbleitergebiet 11 ist hauptsächlich ein n–-Gebiet. Wie in 2 veranschaulicht, kann das Halbleiterhilfsgebiet 112 in Kontakt mit den angrenzenden Halbleiterkanalgebieten 111 sein und zwischen zwei zweiten Gräben 12 angeordnet sein.
  • In einer Ausführungsform ist die Halbleitervorrichtung 1 konfiguriert, um den Laststrom in die Vorwärtsrichtung (FC) zu führen, wenn eine Spannung zwischen einem Kollektoranschluss bzw. einem Kathodenanschluss (nicht gezeigt) der Halbleitervorrichtung 1 und einem Emitteranschluss bzw. einem Anodenanschluss (nicht gezeigt) der Halbleitervorrichtung 1 größer als 0 V ist (VCE > 0 V). Anders ausgedrückt kann die Halbleitervorrichtung 1 konfiguriert sein, um einen Rückwärtslaststrom zu blockieren, wenn die Spannung größer als 0 V ist.
  • Ferner kann die Halbleitervorrichtung 1 konfiguriert sein, um den Laststrom in die Rückwärtsrichtung (RC) zu führen, wenn eine Spannung zwischen einem Kollektoranschluss bzw. einem Kathodenanschluss (nicht gezeigt) der Halbleitervorrichtung 1 und einem Emitteranschluss bzw. einem Anodenanschluss (nicht gezeigt) der Halbleitervorrichtung 1 kleiner als 0 V ist (VCE < 0 V).
  • Der Emitteranschluss (nicht gezeigt) kann mit den Halbleiter-Sourcegebieten 114 elektrisch verbunden sein und der Anodenanschluss (nicht gezeigt) kann mit den Halbleiteranodengebieten 113 elektrisch verbunden sein. Der Kollektoranschluss (nicht gezeigt) kann mit einem Halbleiterkollektorgebiet (nicht gezeigt) elektrisch verbunden sein, das in Kontakt mit dem Halbleitergebiet 11 sein kann und unterhalb des Halbleitergebiets 11 angeordnet sein kann, und der Kathodenanschluss (nicht gezeigt) kann mit einem Halbleiterkathodengebiet elektrisch verbunden sein, das zumindest Teile des Halbleitergebiets 11 umfassen kann.
  • 3 veranschaulicht einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung 1 gemäß einer oder mehreren weiteren Ausführungsformen. Dementsprechend kann die Halbleitervorrichtung 1 eine Vielzahl von Transistorzellen 1-1 umfassen und das Halbleiterhilfsgebiet 112 kann außerhalb der Transistorzellen 1-1 angeordnet sein. Beispielsweise ist jedes Halbleiterhilfsgebiet 112 von jedem Halbleiterkanalgebiet 111 mittels zumindest eines der zweiten Gräben 12 getrennt. Anders ausgedrückt kann ein zweiter Graben 12 zwischen einem jeweiligen Halbleiterhilfsgebiet 112 und einem jeweiligen Halbleiterkanalgebiet 111 angeordnet sein. Das jeweilige Halbleiterhilfsgebiet 112 kann mit sowohl dem ersten Dielektrikum 132 eines der ersten Gräben 13 als auch dem zweiten Dielektrikum 122 des zweiten Grabens 12 in Kontakt sein, der das Halbleiterhilfsgebiet 112 vom Halbleiterkanalgebiet 111 trennt.
  • Die Kombination des Halbleiterhilfsgebiets 112, dem angrenzenden ersten Graben 13 und dem angrenzenden zweiten Graben 12 kann eine Hilfszelle 1-3 darstellen. Wie in 3 angezeigt, kann die Halbleitervorrichtung 1 eine Vielzahl von solchen Hilfszellen 1-3 und eine Vielzahl von Transistorzellen 1-1 sowie eine Vielzahl von Diodenzellen 1-2 umfassen. Beispielsweise ist jede Transistorzelle 1-1 von zwei angrenzenden Hilfszellen 1-3 benachbart. Ebenso kann jede Diodenzelle 1-2 von zwei Hilfszellen 1-3 benachbart sein, wie in 3 angezeigt.
  • In Bezug auf 3 versteht es sich, dass gemäß einer oder mehreren Ausführungsformen die Transistorzellen 1-1, die Diodenzellen 1-2 und die Hilfszellen 1-3 auf einem gemeinsamen Chip implementiert sein können, z.B. um einen monolithisch integrierten RC-IGBT zu bilden. Alternativ dazu können die Diodenzellen 1-2 und die Hilfszellen 1-3 auf einem separaten Chip implementiert sein, z.B. um eine MCD zu bilden.
  • Gemäß einer Ausführungsform ist, z.B. wenn die Halbleitervorrichtung 1 von 3 ein RC-IGBT ist, eine jeweilige Diodenzelle 1-2 in größerem Abstand von einer jeweiligen Transistorzelle 1-1 angeordnet als die Hilfszellen 1-3. Anders ausgedrückt kann ein Abstand zwischen einer jeweiligen Hilfszelle 1-3 und einer jeweiligen Transistorzelle 1-1 geringer sein als ein Abstand zwischen einer jeweiligen Diodenzelle 1-2 und der Transistorzelle 1-1. Oder es kann eine Zelle, die am nächsten zu einer jeweiligen Transistorzelle 1-1 angeordnet ist, entweder eine weitere Transistorzelle 1-1 oder eine Hilfszelle 1-3 sein, gemäß einem Beispiel jedoch nicht eine Diodenzelle 1-2. Das Anordnen der Diodenzelle 1-2 in größerem Abstand zur Transistorzelle 1-1 im Vergleich zu einem Abstand zwischen der Hilfszelle 1-3 und der Transistorzelle 1-1 kann für die Injektion von Ladungsträgern in das Halbleitergebiet 11 während des Nennbetriebs (kein Überlaststrom) der Halbleitervorrichtung 1 unterstützend sein.
  • In einer Ausführungsform kann die Dichte der Hilfszellen 1-3 in Bezug auf die gesamte verfügbare Fläche des Halbleitergebiets 11 über den gesamten Chip der Halbleitervorrichtung 1 im Wesentlichen konstant sein. Beispielsweise kann die Dichte der im aktiven Gebiet enthaltenen Hilfszellen 1-3 im Wesentlichen gleich zu der Dichte der Hilfszellen 1-3 sein, die in der das aktive Gebiet umgebenden Kantenabschlussstruktur enthalten sind. Unter fortgesetzter Bezugnahme auf die gesamte verfügbare Fläche des Halbleitergebiets 11 kann ferner die Dichte der Transistorzellen 1-1 und die Dichte der Diodenzellen 1-2, die in der Kantenabschlussstruktur enthalten sind, jeweils niedriger als die Dichte der Transistorzellen 1-1 bzw. die Dichte der Diodenzellen 1-2 sein, die im aktiven Gebiet enthalten sind.
  • In einer weiteren Ausführungsform können unter Bezugnahme auf die gesamte verfügbare Fläche des Halbleitergebiets 11 mehr Hilfszellen 1-3 innerhalb der Kantenabschlussstruktur der Halbleitervorrichtung 1 angeordnet sein als die Anzahl der Hilfszellen 1-3, die innerhalb des aktiven Gebiets der Halbleitervorrichtung 1 angeordnet sind. Anders ausgedrückt kann die Dichte der Hilfszellen 1-3 innerhalb der Kantenabschlussstruktur höher sein als die Dichte der Hilfszellen 1-3 innerhalb des aktiven Gebiets.
  • Wie oben ausgeführt, kann die Halbleitervorrichtung 1 konfiguriert sein, um den Laststrom hauptsächlich mittels des aktiven Gebiets während des Nennbetriebs zu führen, und die Halbleitervorrichtung 1 kann ferner konfiguriert sein, um den Laststrom mittels sowohl des aktiven Gebiets als auch der Kantenabschlussstruktur während des Überlastzustands zu führen. Zu diesem Zweck können die Transistorzellen 1-1 und die Diodenzellen 1-2 hauptsächlich innerhalb des aktiven Gebiets der Halbleitervorrichtung 1 angeordnet sein und die Hilfszellen 1-3 können hauptsächlich innerhalb der Kantenabschlussstruktur der Halbleitervorrichtung 1 angeordnet sein. Daher kann die Dichte der Transistorzellen 1-1 und der Diodenzellen 1-2 innerhalb des aktiven Gebiets der Halbleitervorrichtung 1 vergleichsweise hoch sein, um es zu ermöglichen, den Laststrom in die Vorwärtsrichtung und die Rückwärtsrichtung hauptsächlich mittels des aktiven Gebiets während des Nennbetriebs zu führen. Ferner kann die Dichte der Hilfszellen 1-3 innerhalb der Kantenabschlussstruktur der Halbleitervorrichtung 1 vergleichsweise hoch sein, um es zu ermöglichen, den Überlaststrom in die Rückwärtsrichtung mittels sowohl des aktiven Gebiets als auch der Kantenabschlussstruktur während des Überlastzustands des Rückwärtsstrommodus zu führen.
  • Gemäß dem zuvor Genannten kann das Verhältnis zwischen dem Volumen der Halbleiterhilfsgebiet(e) 112 und der Halbleiteranodengebiet(e) 113 in eine Richtung von einem Zentrum des aktiven Gebiets zur Kantenabschlussstruktur der Halbleitervorrichtung 1 steigen. Zusätzlich dazu kann das Verhältnis zwischen dem Volumen der Halbleiterhilfsgebiet(e) 112 und der Halbleiterkanalgebiet(e) 111 in eine Richtung vom Zentrum des aktiven Gebiets zur Kantenabschlussstruktur der Halbleitervorrichtung 1 steigen.
  • Gemäß einer weiteren Ausführungsform, von der ein Abschnitt eines vertikalen Querschnitts in einer perspektivischen Ansicht in 4 veranschaulicht ist, kann die Halbleitervorrichtung 1 eine Streifenzellkonfiguration aufweisen. In dieser Ausführungsform sind keine separaten Hilfszellen 1-2 bereitgestellt; vielmehr sind die Halbleiterhilfsgebiete 112 jeweils in einer jeweiligen Transistorzelle 1-1 enthalten. Die Halbleiterhilfsgebiete 112 erstrecken sich jeweils tiefer in das Halbleitergebiet 11 als die angrenzenden Halbleiterkanalgebiete 111. Dementsprechend sind die zweiten pn-Übergänge 11-2, die durch Übergänge zwischen den Halbleiterhilfsgebieten 112 und dem Halbleitergebiet 11 gebildet werden, in einem größeren Abstand von der Oberfläche 11-5 angeordnet als die ersten pn-Übergänge 11-1.
  • Gemäß noch einer weiteren Ausführungsform, von der ein Abschnitt eines vertikalen Querschnitts in einer perspektivischen Ansicht in 5 veranschaulicht ist, können sich die Halbleiterhilfsgebiete 112 in einer horizontalen Richtung in Gebiete von sowohl einer Diodenzelle 1-2 als auch einer Transistorzelle 1-1 der Halbleitervorrichtung erstrecken. In dieser Ausführungsform sind die Halbleiterhilfsgebiete 112 im Wesentlichen tiefer im Halbleitergebiet 11 angeordnet als die Halbleiterkanalgebiete 111, z.B. derart, dass die Halbleiterhilfsgebiete 112 auf der einen Seite und die Halbleiterkanalgebiete 111 auf der anderen Seite voneinander durch Teile des Halbleitergebiets 11 voneinander getrennt sind. In einer Ausführungsform können die Halbleiterhilfsgebiete 112 und die Halbleiterkanalgebiete 111 einen pnp-FET (pnp-Feldeffekttransistor) bilden.
  • Unter fortgesetzter Bezugnahme auf 5 können die Halbleiterhilfsgebiete 112 in Kontakt mit den jeweiligen angrenzenden zweiten Gräben 12 sein. Ferner können die Halbleiterhilfsgebiete 112 in Kontakt mit den jeweiligen angrenzenden ersten Gräben 13 sein. Beispielsweise erstrecken sich die Halbleiterhilfsgebiete 112 etwa so tief in das Halbleitergebiet 11 wie die ersten Gräben 13 und die zweiten Gräben 12 und sind nicht in Kontakt mit den Halbleiterkanalgebieten 111. Es ist darauf hinzuweisen, dass die in 5 veranschaulichte Struktur mit der in 4 oder 3 veranschaulichten Struktur kombiniert werden kann.
  • Unter weiterer Bezugnahme auf 5 versteht es sich, dass gemäß einer oder mehreren Ausführungsformen die Transistorzellen 1-1 und die Diodenzellen 1-2 und die Halbleiterhilfsgebiete 112 auf einem gemeinsamen Chip implementiert sein können, z.B. um einen monolithisch integrierten RC-IGBT zu bilden. Alternativ dazu können die Diodenzellen 1-2 und die Halbleiterhilfsgebiete 112 auf einem separaten Chip implementiert sein, z.B. um eine MCD zu bilden.
  • Im Folgenden werden funktionale Aspekte der in den 1 bis 5 veranschaulichten Halbleitervorrichtungen 1 detaillierter erläutert. Zu diesem Zweck wird zusätzlich auf 6 Bezug genommen, die ein Schaltbild einer Schaltungsanordnung 3 schematisch veranschaulicht, auf 7, die ein Flussdiagramm eines Verfahrens zum Betreiben einer Halbleitervorrichtung schematisch veranschaulicht, und auf 8, die ein Diagramm schematisch und beispielhaft veranschaulicht, das eine Menge von Ladung Q anzeigt, die in der Halbleitervorrichtung 1 enthalten ist und im Rückwärtsstrommodus in Abhängigkeit einer Spannung V eines Gatesignals ist.
  • Beispielsweise kann die Spannung V, falls die zu betreibende Halbleitervorrichtung ein RC-IGBT ist, die Differenz zwischen dem elektrischen Potenzial eines Gateanschlusses, der mit den Gateelektroden 121 elektrisch verbunden ist, und dem elektrischen Potenzial eines Emitteranschlusses, der mit den Halbleiter-Sourcegebieten 114 elektrischen verbunden ist, sein. Eine solche Spannung V kann die Spannung sein, die im Kontext von RC-IGBT gewöhnlich als „VGE“ bezeichnet wird. Falls die zu betreibende Halbleitervorrichtung eine MCD ist, kann die Spannung V die Differenz zwischen dem elektrischen Potenzial eines Gateanschlusses, der mit den Gateelektroden 121 elektrisch verbunden ist, und dem elektrischen Potenzial eines Anodenanschlusses, der mit den Halbleiteranodengebieten 113 und den Halbleiterhilfsgebieten 112 elektrisch verbunden sein kann, sein.
  • Kurz gesagt umfasst die in 6 veranschaulichte Schaltungsanordnung 3 eine Halbleitervorrichtung 1, z.B. einen RC-IGBT oder eine MCD, die eine Struktur ähnlich den oder identisch mit den in einer oder mehreren von 1 bis 5 veranschaulichten Strukturen aufweisen kann. Ferner umfasst die Schaltungsanordnung 3 einen Gatetreiber 2, der mit der Halbleitervorrichtung 1 operativ gekoppelt ist und der einen Gatesignalgenerator 21 zum Erzeugen eines Gatesignals 2-1 und einen Überlaststromdetektor 22 zum Empfangen eines Messsignals 2-2 umfasst, das auf einen vorhandenen von der Halbleitervorrichtung 1 geführten Laststrom in die Rückwärtsrichtung hindeutet. Beispielsweise kann zum Implementieren des in 7 veranschaulichten Verfahrens 4 der Gatetreiber 2 verwendet werden, was unten noch detaillierter beschrieben wird.
  • Die folgende Erläuterung betrifft hauptsächlich Ausführungsformen, bei denen die in 6 veranschaulichte Halbleitervorrichtung 1 als ein RC-IGBT implementiert ist. Es versteht sich allerdings, dass die gleichen Betriebsprinzipien analog auf die Halbleitervorrichtung 1 in der Form einer MCD angewandt werden können, wenn die Halbleitervorrichtung 1 lediglich im Rückwärtsstrommodus betrieben wird. Zu diesem Zweck muss die Halbleitervorrichtung 1 von 6 nicht notwendigerweise einen Transistorabschnitt 1-A umfassen, sondern kann gemäß einer oder mehreren Ausführungsformen im Wesentlichen nur einen Gate-gesteuerten Diodenabschnitt 1-B umfassen, der z.B. durch eine oder mehrere der Diodenzellen 1-2 und eine oder mehrere der Hilfszellen 1-3 gebildet werden kann.
  • Zum Betreiben der Halbleitervorrichtung 1 kann das Gatesignal 2-1 den Gateelektroden 121 bereitgestellt werden, z.B. mittels des Gatesignalgenerators 21. Wenn zum Beispiel die Halbleitervorrichtung 1 im Nennzustand des Rückwärtsstrommodus betrieben wird (kein Überlaststrom), wird das Gatesignal 2-1 mit einer Spannung V, die hauptsächlich innerhalb eines in 8 angezeigten Nennspannungsbereichs R1 liegt, bereitgestellt, wobei dieser Nennspannungsbereich R1 Werte umfasst, die gleich oder größer als die kritische Spannung Vcrit sind. Der Nennspannungsbereich R1 kann eine Schwellenspannung Vth umfassen. Beispielsweise kann eine Spannung V, die höher als die Schwellenspannung Vth ist, einen Inversionskanal im Halbleitergebiet 11 erzeugen. Obwohl 8 anzeigt, dass die kritische Spannung Vcrit kleiner als 0 V sein kann und dass die Schwellenspannung Vth größer als 0 V sein kann, ist darauf hinzuweisen, dass die Werte der Spannungen mittels verschiedener Halbleiterstrukturen modifiziert werden können. Es ist auch darauf hinzuweisen, dass Vth in bestimmten Konfigurationen fast identisch mit Vcrit sein kann.
  • Wenn die Halbleitervorrichtung 1 z.B. ein RC-IGBT ist, kann der Gatesignalgenerator 21 unter Nennbedingungen das Gatesignal 2-1 mit zumindest zwei alternierenden Werten bereitstellen, wobei die Werte innerhalb des Nennspannungsbereichs R1 liegen, zum Beispiel bei einer Betriebsfrequenz von mehreren Hundert Hz. Die Halbleitervorrichtung 1 wird bei der Betriebsfrequenz eingeschaltet und ausgeschaltet. Wenn eingeschaltet, kann die Rückwärtshalbleitervorrichtung 1 (wie in 1 bis 6 beispielhaft veranschaulicht) einen Vorwärtslaststrom FC führen, z.B. mittels der Transistorzellen 1-1, wie etwa mittels der Halbleiterkanalgebiete 111 und der Halbleiter-Sourcegebiete 114.
  • Wenn sie zum Beispiel mit einem externen Laststromkreis, wie etwa einem AC-Stromnetz, gekoppelt wird, kann es sein, dass die Halbleitervorrichtung 1 einen Rückwärtslaststrom RC führen muss, der z.B. mittels der Diodenzellen 1-2, wie etwa mittels der Halbleiteranodenregionen 113, auftreten kann.
  • Ferner können die Gateelektroden 121 im Vorwärtsstrommodus konfiguriert sein, um die Halbleitervorrichtung 1 basierend auf dem empfangenen Gatesignal 2-1 abzuschalten, um den Fluss eines Laststroms in die Vorwärtsrichtung (FC) zu blockieren.
  • Während eines solchen Nennbetriebs bei der Betriebsfrequenz kann es erforderlich sein, dass die Halbleitervorrichtung 1 Kommutierungsrobustheit aufweist. Beispielsweise muss die Halbleitervorrichtung 1 sicherstellen, dass weitere mit der Halbleitervorrichtung 1 gekoppelte Vorrichtungen Änderungen der Richtung des Laststroms bei einer der Betriebsfrequenz entsprechenden Rate standhalten können, z.B. Änderungen von einem Rückwärtslaststrom zu einem Vorwärtslaststrom. Zu diesem Zweck kann es erforderlich sein, dass die Gesamtmenge an im Halbleitergebiet 11 enthaltener Ladung Q eine kritische Menge Qcrit, wie in 8 angezeigt, nicht überschreitet, wenn sich die Halbleitervorrichtung 1 im Rückwärtsstrommodus befindet. Anders ausgedrückt muss die Dichte von Ladungsträgern innerhalb des Halbleitergebiets 11 manchmal unter einem bestimmten Niveau gehalten werden, um Kommutierungsrobustheit während des Nennbetriebs sicherzustellen.
  • Da die Menge von im Halbleitergebiet 11 enthaltener Ladung Q von der Spannung V des Gatesignals 2-1 abhängen kann, kann es erforderlich sein, dass während des Nennbetriebs der Halbleitervorrichtung 1, die sich im Nennzustand des Rückwärtsstrommodus befindet (kein Überlaststrom), die Spannung des Gatesignals 2-1 überwiegend innerhalb des Nennspannungsbereichs R1 bleibt. Beispielsweise wird während des Nennbetriebs im Rückwärtsstrommodus nur das Halbleiteranodengebiet 113 zum Injizieren von Ladungsträgern in das Halbleitergebiet 11 verwendet. Das heißt: Mittels des Halbleiteranodengebiets 113 wird eine erste Ladungsträgerdichte innerhalb des Halbleitergebiets 11 verursacht, um es dem Halbleitergebiet 11 zu ermöglichen, einen Nennlaststrom in die Rückwärtsrichtung zu führen. Allerdings wird das Halbleiterhilfsgebiet 112 während des Nennbetriebs im Rückwärtsstrommodus der Halbleitervorrichtung 1 vorzugsweise nicht verwendet, z.B. weder zur Ladungsträgerinjektion noch als ein Laststrom-führendes Element. Beispielsweise kreuzt der Laststrom während des Nennbetriebs das Halbleiterhilfsgebiet 112 nicht. Beispielsweise kann sichergestellt sein, das das Halbleiterhilfsgebiet 112 während des Nennbetriebs bei der Betriebsfrequenz im Wesentlichen keine Ladungsträger in das Halbleitergebiet 11 injiziert. Beispielsweise kann das Halbleiterhilfsgebiet 112 konfiguriert sein, es zu vermeiden, Ladungsträger in das Halbleiterhilfsgebiet 11 zu injizieren, wenn das Gatesignal 2-1 mit einer Spannung V innerhalb des Nennspannungsbereichs R1 bereitgestellt ist.
  • Wenn jedoch detektiert wird, dass der Rückwärtslaststrom RC im Wesentlichen größer als der Nennlaststrom ist, für den die Halbleitervorrichtung 1 im Nennzustand ausgelegt ist, kann das Gatesignal 2-1 mit einer Spannung V innerhalb eines in 8 angezeigten Überlastspannungsbereichs R2 bereitgestellt sein, z.B. mittels des Gatesignalgenerators 21. Beispielsweise sind alle im Überlastspannungsbereich R2 enthaltenen Spannungswerte kleiner als jeglicher im Nennspannungsbereich R1 enthaltener Spannungswert.
  • Indem das Gatesignal 2-1 mit einer Spannung V innerhalb des in 8 beispielhaft angezeigten Überlastspannungsbereichs R2 bereitgestellt wird, wird die Halbleitervorrichtung 1, wenn sie sich im Rückwärtsstrommodus befindet, in einen Überlastzustand versetzt, während dessen die Gesamtmenge von Ladungsträgern innerhalb des Halbleitergebiets 11 wesentlich erhöht wird, z.B. mittels des Halbleiterhilfsgebiets 112. Anders ausgedrückt kann das Halbleiterhilfsgebiet 112 mit den Gateelektroden 121 derart elektrisch gekoppelt, z.B. kapazitiv gekoppelt, sein, dass das Halbleiterhilfsgebiet 112 Ladungsträger in das Halbleitergebiet 11 injiziert, wenn das Gatesignal 2-1 mit einer Spannung innerhalb des Überlastspannungsbereichs R2 bereitgestellt ist. In diesem Fall injizieren sowohl das Halbleiteranodengebiet 113 als auch das Halbleiterhilfsgebiet 112 derart Ladungsträger in das Halbleitergebiet 11, dass eine zweite Ladungsträgerdichte innerhalb des Halbleitergebiets 11 verursacht wird, wobei die zweite Ladungsträgerdichte signifikant höher als die erste Ladungsträgerdichte ist, die während des Nennbetriebs der Halbleitervorrichtung 1 vorhanden ist. Aufgrund der erhöhten Ladungsträgerdichte ist die Halbleitervorrichtung 1 konfiguriert, um einen Rückwärtsüberlaststrom ROLC zu führen. Ferner kann das Halbleiterhilfsgebiet 112 im Überlastzustand als ein Laststrom-führendes Element der Halbleitervorrichtung 1 dienen, d.h., zumindest ein Teil des Rückwärtsüberlaststroms kann den zweiten pn-Übergang 11-2 kreuzen und kann das Halbleiterhilfsgebiet 112 durchqueren. Zu diesem Zweck kann das Halbleiterhilfsgebiet 112 mit einem Lastkontakt der Halbleitervorrichtung 1 mittels eines ohmschen Strompfads elektrisch verbunden sein, um es zu ermöglichen, den Teil des Rückwärtsüberlaststroms zu empfangen und auszugeben.
  • Beispielsweise wird die Halbleitervorrichtung 1 in dem Überlastzustand betrieben, indem das Gatesignal 2-1 mit einer Spannung V innerhalb des Überlastspannungsbereichs R2 für zumindest eine Mindestdauer bereitgestellt wird. Beispielsweise weist die Mindestdauer eine Länge von zumindest 100 µs auf, wie etwa 1 ms, 10 ms oder 100 ms oder andere Werte innerhalb des Bereichs von 100 µs bis 100 ms. Anders ausgedrückt kann der Überlastzustand zumindest so lang wie die Mindestdauer dauern. Ferner kann die Länge der Mindestdauer ein Vielfaches des reziproken Werts der Betriebsfrequenz sein, bei der die Halbleitervorrichtung 1 im Nennzustand betrieben werden kann.
  • Wenn die Mindestdauer vorbei ist, d.h., wenn die ROLC-Situation vorbei ist, kann die Halbleitervorrichtung 1 ferner im Vorwärtsstrommodus und wieder im Nennzustand des Rückwärtsstrommodus betrieben werden.
  • In einer Ausführungsform kann die Halbleitervorrichtung 1 innerhalb eines Leistungsumrichters verwendet werden, der mit einem AC-Stromnetz gekoppelt ist, z.B. innerhalb eines Leistungsumrichters, der eine MMC-Topologie aufweist, die für eine HVDC-Anwendung verwendet wird. Die Frequenz der Spannung des AC-Stromnetzes kann z.B. 50 Hz, 60 Hz oder ähnliche Werte betragen. Wenn ein Netzfehler zustande kommt, kann ein Strombegrenzer oder ein anderes typischerweise innerhalb des AC-Stromnetzes integriertes Schutzmittel auf einen solchen Fehler reagieren. Z.B. kann ein solcher Strombegrenzer innerhalb einer Dauer reagieren, die einer Sinushalbwelle oder einem Vielfachen davon entspricht, z.B. innerhalb einer Dauer von 10 ms im Falle eines 50-Hz-AC-Stromnetzes bzw. innerhalb einer Dauer von 8,33 ms im Falle eines 60-Hz-AC-Stromnetzes. Beispielsweise dauert die Mindestdauer zumindest so lange wie die Dauer einer solchen Sinushalbwelle des AC-Stromnetzes, mit dem der Leistungsumrichter einschließlich der Halbleitervorrichtung 1 gekoppelt sein kann. Beispielsweise ist die Mindestdauer länger als 10 ms, 20 ms oder länger als 30 ms.
  • Während des Überlastzustands kann der Gatesignalgenerator 21 sicherstellen, dass die Spannung V des Gatesignals 2-1 innerhalb des Überlastspannungsbereichs R2 bleibt. Beispielsweise ist während des Überlastzustands nicht sichergestellt, dass die Halbleitervorrichtung 1 Kommutierungsrobustheit aufweist. Vielmehr weist die Halbleitervorrichtung 1 keine Kommutierungsrobustheit auf, wenn sie sich im Überlastzustand befindet.
  • Beispielsweise umfasst der Nennspannungsbereich R1 Spannungswerte zwischen +15 V und –15 V und der Überlastspannungsbereich R2 umfasst Spannungswerte zwischen –15 V und –40 V. Es versteht sich, dass diese beispielhaften Bereiche durch entsprechende Variationen der Struktur, Dotierungskonzentrationen, Dotierungsmaterialien und/oder Halbleitermaterialein der Halbleitervorrichtung 1 modifiziert werden können. Allerdings umfasst der Überlastspannungsbereich R2 typischerweise keine Spannungswerte, die Teil des Nennspannungsbereichs R1 sind.
  • Gemäß dem zuvor Gesagten können das Halbleiterhilfsgebiet 112 und das Halbleiteranodengebiet 113 als ein steuerbarer Ladungsträgerinjektor angesehen werden, der konfiguriert ist, um Ladungsträger in das Halbleitergebiet 11 zu injizieren und der auf ein Steuersignal anspricht, wobei dieses Steuersignal mittels des erzeugten Gatesignals 2-1 erzeugt werden kann, z.B. durch den Gatesignalgenerator 21 des Gatetreibers 2, wie oben ausgeführt. Anders ausgedrückt kann ein effektiver Wirkungsgrad der Anode des Gebiets bestehend aus den Halbleiterhilfsgebiet(en) 112 und den Halbleiteranodengebiet(en) 113 mittels des Gatesignals 2-1 steuerbar sein. Ferner kann das Gebiet umfassend die Halbleiterhilfsgebiet(e) 112 und die Halbleiteranodengebiet(e) 113 als der steuerbare Ladungsträgerinjektor betrieben werden, wenn die ersten Elektroden 131 und die Gateelektroden 121 etwa das gleiche elektrische Potenzial aufweisen, z.B. wenn die ersten Elektroden 131 und die Gateelektroden 121 beide auf Gatepotenzial sind, wobei das Gatepotenzial das elektrische Potenzial eines Gateanschlusses der Halbleitervorrichtung 1 sein kann (vgl. unten erläuterten Gateanschluss 33). Ebenso versteht es sich, dass gemäß einer oder mehreren Ausführungsformen sowohl das Halbleiteranodengebiet 113 als auch das Halbleiterhilfsgebiet 112 nicht nur konfiguriert sein können, um als eine Ladungsträgerquelle zu dienen, sondern auch, um als ein jeweiliges Rückwärtslaststromführendes Element der Halbleitervorrichtung 1 zu dienen.
  • Um einen solchen Ladungsträgerinjektor zu steuern, kann das Halbleiterhilfsgebiet 112 mit den Gateelektroden 121 kapazitiv gekoppelt sein. Das Gatesignal 2-1 kann den Gateelektroden 121 bereitgestellt sein. Durch das Bereitstellen des Gatesignals 2-1 mit einer Spannung innerhalb des Überlastspannungsbereichs R2 kann ferner die innerhalb des Halbleitergebiets 11 enthaltene Ladungsträgerdichte signifikant erhöht werden, zum Beispiel um einen Faktor 1E2 im Vergleich zur ersten Ladungsträgerdichte. Es ist darauf hinzuweisen, dass die Erhöhung der Ladungsträger ferner von der Amplitude des Rückwärtsüberlaststroms abhängen kann. Aufgrund der erhöhten Ladungsträgerdichte weist die Halbleitervorrichtung 1 eventuell keine Kommutierungsrobustheit mehr auf; die Halbleitervorrichtung 1 kann dann jedoch fähig sein, den Rückwärtsüberlaststrom ROLC ohne Schäden zu erleiden zu führen.
  • In Bezug auf die Ausführungsformen gemäß 2 kann ein Teil des Rückwärtslaststroms auch durch die Transistorzelle 1-1 geführt werden, wenn sich die Halbleitervorrichtung 1 im Nennzustand des Rückwärtsstrommodus befindet, wenn etwa das Halbleiterhilfsgebiet 112, das an die Halbleiterkanalgebiete 111 angrenzt, nicht verwendet wird und z.B. keine Ladungsträger in das Halbleitergebiet 11 injiziert. Die zusätzliche Diodenzelle 1-2 ist in einem größeren Abstand zur Transistorzelle 1-1 angeordnet, sodass sie ausreichende Injektion von Ladungsträgern, wie etwa Löchern, in das Halbleitergebiet 11 während des Nennbetriebs der Halbleitervorrichtung 1 sicherstellen kann.
  • Unter nunmehriger genauerer Betrachtung der in 6 schematisch veranschaulichten Schaltungsanordnung 3 ist der Gatetreiber 2 mit der zu steuernden Halbleitervorrichtung 1, z.B. einem RC-IGBT, operativ gekoppelt. In 6 ist die zu steuernde Halbleitervorrichtung 1 mittels eines Schaltkreissymbols veranschaulicht. In einer vereinfachten Weise umfasst die Halbleitervorrichtung 1 einen Transistorabschnitt 1-A, der im Folgenden als Transistor 1-A bezeichnet wird, und einen Diodenabschnitt 1-B, der im Folgenden als Freilaufdiode 1-B bezeichnet wird, die zum Transistor 1-A antiparallel geschaltet ist. Sowohl der Transistor 1-A als auch die Freilaufdiode 1-B können auf einem gemeinsamen Chip implementiert sein. Alternativ dazu können der Transistor 1-A und die Freilaufdiode 1-B, wie oben veranschaulicht, auf Chips implementiert sein, die voneinander getrennt sind und dadurch z.B. einen IGBT und eine davon getrennte MCD bilden.
  • Der Transistor 1-A kann eine oder mehrere der Transistorzellen 1-1 zum Führen eines Vorwärtslaststroms umfassen und die Freilaufdiode 1-B kann eine oder mehrere der Diodenzellen 1-2 zum Führen eines Rückwärtslaststroms umfassen, wie oben erläutert. Noch immer von einer vereinfachten Weise ausgehend, kann von der Anode der Freilaufdiode 1-B angenommen werden, dass sie sowohl das Halbleiteranodengebiet 113 als auch das Halbleiterhilfsgebiet 112 umfasst, das vorzugsweise nur während des Überlastzustands verwendet wird. Die Kathode der Freilaufdiode 1-B kann zumindest teilweise aus dem Halbleitergebiet 11 bestehen.
  • Der Gatetreiber 2, der mit der zu steuernden Halbleitervorrichtung 1 operativ gekoppelt ist, umfasst den Gatesignalgenerator 21 und den Überlaststromdetektor 22. Der Überlaststromdetektor 22 ist mit dem Gatesignalgenerator 21 operativ gekoppelt, um dem Gatesignalgenerator 21 anzuzeigen, der vorhandene Laststrom in die Rückwärtsrichtung einen Schwellenwert überschreitet. Um die Halbleitervorrichtung 1 zu steuern, kann der Gatesignalgenerator 21 mit den Gateelektroden 121 mittels eines Gateanschlusses 33 elektrisch gekoppelt sein.
  • Hinsichtlich einer technischen Stromrichtung kann ferner der Vorwärtslaststrom (FC) mittels eines Kollektoranschlusses 32 in die Halbleitervorrichtung 1 gespeist werden und aus der Halbleitervorrichtung 1 mittels eines Emitteranschlusses 31 ausgekoppelt werden. Dementsprechend wird, immer noch hinsichtlich einer technischen Stromrichtung, ein Rückwärtsstrom (RC oder ROLC) in die Halbleitervorrichtung 1 mittels des Emitteranschlusses 31 gespeist und aus der Halbleitervorrichtung 1 mittels des Kollektoranschlusses 32 ausgekoppelt. Wie oben erläutert, kann die Halbleitervorrichtung 1 konfiguriert sein, um den Laststrom in die Vorwärtsrichtung (FC) zu führen, wenn eine Spannung zwischen dem Kollektoranschluss 32 und dem Emitteranschluss 31 der
  • Halbleitervorrichtung 1 größer als 0 V ist (VCE > 0 V). Ferner kann die Halbleitervorrichtung 1 konfiguriert sein, um den Laststrom in die Rückwärtsrichtung (RC) zu führen, wenn eine Spannung zwischen dem Kollektoranschluss 32 und dem Emitteranschluss 31 kleiner als 0 V ist (VCE < 0 V). Der Emitteranschluss 31 kann mit den Halbleiter-Sourcegebieten 114 elektrisch verbunden sein. Der Kollektoranschluss 32 kann mit einem Halbleiterkollektorgebiet elektrisch verbunden sein, das, wie oben erläutert, in Kontakt mit dem Halbleitergebiet 11 sein kann und unterhalb des Halbleitergebiets 11 angeordnet sein kann.
  • Es versteht sich, dass, falls die Halbleitervorrichtung 1 eine MCD ist, der Kollektoranschluss 32 vielmehr als „Kathodenanschluss“ bezeichnet würde und der Emitteranschluss 31 vielmehr als „Anodenanschluss“ bezeichnet würde, wie oben bereits erläutert wurde. Dennoch werden die Anschlüsse 31 und 32 im Folgenden lediglich als „Kollektoranschluss 31“ und „Emitteranschluss 32“ bezeichnet.
  • Um einen Überlaststrom zu detektieren, empfängt der Überlaststromdetektor 22 das Messsignal 2-2. Dieses Messsignal 2-2 kann z.B. mittels eines Nebenschlusses, der mit der Halbleitervorrichtung 1 stromabwärts oder stromaufwärts verbunden ist, erzeugt werden. Alternativ oder zusätzlich dazu kann das Messsignal 2-2 durch eine Rogowski Spule und/oder durch jegliche andere Mittel bereitgestellt sein, die zum Erzeugen des Messsignals 2-2 geeignet sind, sodass das Messsignal 2-2 auf die Amplitude des vorhandenen von der Halbleitervorrichtung 1 geführten Laststroms hindeutet. Diese Mittel zum Erzeugen des Messsignals 2-2 können ein Teil des Überlaststromdetektors 22 sein.
  • Bezüglich des in 7 schematisch veranschaulichten Verfahrens 4 ist darauf hinzuweisen, dass dieses Verfahren 4 geeignet sein kann, eine Halbleitervorrichtung 1 gemäß den in 1 bis 6 schematisch und beispielhaft veranschaulichten Ausführungsformen zu betreiben. Der Einfachheit halber wird es im Folgenden auf diese beispielhaften Ausführungsformen bezogen.
  • Dementsprechend kann die zu betreibende Halbleitervorrichtung 1 (in 7 nicht gezeigt) in zumindest einem von einem Vorwärtsstrommodus und einem Rückwärtsstrommodus betriebsfähig sein und kann ein Halbleitergebiet 11 und einen steuerbaren Ladungsträgerinjektor umfassen, wobei der steuerbare Ladungsträgerinjektor konfiguriert ist, um Ladungsträger in das Halbleitergebiet 11 zu injizieren. Wie oben ausgeführt, kann die Halbleitervorrichtung 1, wenn die Halbleitervorrichtung 1 ein RC-IGBT ist, in sowohl dem Vorwärtsstrommodus und dem Rückwärtsstrommodus betrieben werden. Alternativ dazu wird die Halbleitervorrichtung 1, wenn die Halbleitervorrichtung 1 eine MCD ist, z.B. lediglich im Rückwärtsstrommodus betrieben.
  • Die Halbleitervorrichtung 1 kann ferner eine Gateelektrode 121 umfassen, wobei die Gateelektrode 121 mit dem steuerbaren Ladungsträgerinjektor elektrisch gekoppelt ist zum Empfangen eines Gatesignals 2-1 konfiguriert ist. In einem ersten Schritt 41 wird im Rückwärtsstrommodus der Halbleitervorrichtung 1 detektiert, ob ein vom Halbleitergebiet 11 geführter Laststrom in die Rückwärtsrichtung einen Schwellenwert überschreitet oder nicht. Wenn der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert nicht überschreitet, wird die Halbleitervorrichtung 1 in einem Nennzustand betrieben (vgl. Schritt 42), indem das Gatesignal 2-1 mit einer Spannung innerhalb eines Nennspannungsbereichs R1 bereitgestellt wird, sodass die Gateelektrode veranlasst, dass der Ladungsträgerinjektor eine erste Ladungsträgerdichte innerhalb des Halbleitergebiets 11 verursacht, um es dem Halbleitergebiet 11 zu ermöglichen, einen Nennlaststrom in die Rückwärtsrichtung zu führen. Wenn der Laststrom in die Rückwärtsrichtung den Schwellenwert überschreitet, wird die Halbleitervorrichtung 1 in einem Überlastzustand betrieben (vgl. Schritt 43), indem das Gatesignal mit einer Spannung innerhalb eines Überlastspannungsbereichs R2 bereitgestellt wird, sodass die Gateelektrode veranlasst, dass der Ladungsträgerinjektor eine zweite Ladungsträgerdichte innerhalb des Halbleitergebiets verursacht, um es dem Halbleitergebiet 11 zu ermöglichen, einen Überlaststrom in die Rückwärtsrichtung zu führen, wobei die zweite Ladungsträgerdichte höher als die erste Ladungsträgerdichte ist.
  • Beispielsweise kann der Vorwärtslaststrom, wenn er im Vorwärtsstrommodus betrieben wird, dem ersten Laststrompfad innerhalb der Halbleitervorrichtung 1 folgen, wobei ein solcher erster Laststrompfad den ersten pn-Übergang 11-1 kreuzt, z.B. in eine Richtung, die im Wesentlichen senkrecht zu einem Übergangsbereich des ersten pn-Übergangs 11-1 verläuft. Ferner kann der erste Laststrompfad das Halbleiterkanalgebiet 111 kreuzen, d.h., das Halbleiterkanalgebiet 111 kann konfiguriert sein, um als ein Vorwärtslaststromführendes Element der Halbleitervorrichtung 1 zu dienen. Zu diesem Zweck kann das Halbleiterkanalgebiet 111 mit einem Emitteranschluss der Halbleitervorrichtung 1, wie etwa dem Anschluss 31, wie in 6 veranschaulicht, elektrisch verbunden sein.
  • Wenn die Halbleitervorrichtung 1 im Überlastzustand des Rückwärtsstrommodus betrieben wird, kann der Rückwärtsüberlaststrom dem zweiten Laststrompfad folgen, der den zweiten pn-Übergang 11-2 kreuzt, z.B. in einer Richtung, die im Wesentlichen senkrecht zu einem Übergangsbereich des zweiten pn-Übergangs 11-2 verläuft. Ferner kann der zweite Laststrompfad das Halbleiterhilfsgebiet 112 kreuzen, d.h. das Halbleiterhilfsgebiet 112 kann konfiguriert sein, um als ein Rückwärtsüberlaststromführendes Element der Halbleitervorrichtung 1 zu dienen. Zu diesem Zweck kann das Halbleiterhilfsgebiet 112 mit einem Anodenanschluss der Halbleitervorrichtung 1, wie etwa dem Anschluss 31, wie in 6 veranschaulicht, elektrisch verbunden sein.
  • Wenn die Halbleitervorrichtung 1 im Nennzustand des Rückwärtsstrommodus betrieben wird, kann der Nennrückwärtslaststrom einem dritten Laststrompfad folgen, der den dritten pn-Übergang 11-3 kreuzt, z.B. in eine Richtung, die im Wesentlichen senkrecht zu einem Übergangsbereich des dritten pn-Übergangs 11-3 verläuft. Ferner kann der dritte Laststrompfad das Halbleiteranodengebiet 113 kreuzen, d.h., die Halbleiteranode 113 kann konfiguriert sein, um als ein Rückwärtslaststrom-führendes Element der Halbleitervorrichtung 1 zu dienen. Zu diesem Zweck kann das Halbleiteranodengebiet 113 mit dem Anodenanschluss der Halbleitervorrichtung 1, wie etwa dem Anschluss 31, wie in 6 veranschaulicht, elektrisch verbunden sein.
  • Beispielsweise kann der Gatetreiber 2 gemäß dem Verfahren 4 betrieben werden; anders ausgedrückt kann zum Implementieren des Verfahrens 4 ein Gatetreiber 2 verwendet werden.
  • Im Folgenden wird auf 10, die ein Schaltbild einer weiteren Schaltungsanordnung 3 gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft veranschaulicht, und auf 9A bis 9D Bezug genommen, die Verfahren zum Betreiben der Schaltungsanordnung 3 von 10 gemäß einer oder mehreren Ausführungsformen schematisch und beispielhaft veranschaulichen.
  • Die in 10 veranschaulichte Schaltungsanordnung 3 weist einen ähnlichen Aufbau wie der in 11 veranschaulichte Leistungsumrichter 5 auf, der bereits oben diskutiert wurde. Die Schaltungsanordnung 3 kann auch ein Leistungsumrichter oder ein Teil davon sein und z.B. zur HVDC-Nutzung wie etwa für eine HVDC-Anwendung verwendet werden. Dementsprechend umfasst die Schaltungsanordnung 3 auf der einen Seite die AC-Anschlüsse 35-1 und 35-2 zum Empfangen und/oder Ausgeben einer AC-Spannung und auf der anderen Seite DC-Anschlüsse 36-1 und 36-2 zum Empfangen und/oder Ausgeben einer DC-Spannung.
  • Die Schaltungsanordnung 3 umfasst auch eine Halbleitervorrichtung 1, wie z.B. unter Bezugnahme auf 6 diskutiert, und eine weitere Halbleitervorrichtung 1’. Die weitere Halbleitervorrichtung 1’ kann eine ähnliche Struktur wie die Halbleitervorrichtung 1 aufweisen. Gemäß der in 10 schematisch veranschaulichten Ausführungsform ist beispielsweise die Halbleitervorrichtung 1 ein RC-IGBT und die weitere Halbleitervorrichtung 1’ ein weiterer RC-IGBT 1.
  • Es ist darauf hinzuweisen, dass der weitere RC-IGBT 1’ nicht notwendigerweise Halbleiterhilfsgebiete umfassen muss bzw. nicht notwendigerweise einen steuerbaren Ladungsträgerinjektor umfassen muss bzw. nicht notwendigerweise zum Betrieb in einem Überlastzustand konfiguriert sein muss.
  • Unter weiterer Bezugnahme auf die Schaltungskonfiguration der Schaltungsanordnung 3 kann der Kollektoranschluss 32 des RC-IGBT 1 mit dem AC-Anschluss 35-1 verbunden sein, und der Emitteranschluss 31 des RC-IGBT 1 kann mit sowohl dem AC-Anschluss 35-2 als auch dem DC-Anschluss 36-2 verbunden sein. Da der RC-IGBT 1 konfiguriert ist, um den Rückwärtsüberlaststrom (ROLC) zu führen, kann ein zusätzlicher Thyristor, der zwischen den AC-Anschlüssen 35-1 und 35-2 gekoppelt ist und mit der Freilaufdiode 1-B des RC-IGBT 1 parallelgeschaltet ist, weggelassen werden. Wie oben ausgeführt, kann eine ROLC-Situation entstehen, z.B. aufgrund eines Kurzschlusses zwischen den DC-Anschlüssen 36-1 und 36-2 (auch als „DC-Pol-zu-Pol-Fehler“ bezeichnet) oder Ähnlichem.
  • Der Kollektoranschluss 32 des RC-IGBT 1 ist ferner mit einem Emitteranschluss 31’ des weiteren RC-IGBT 1’ verbunden. Der weitere RC-IGBT 1’ umfasst einen Transistor 1’-A und eine Freilaufdiode 1’-B, wobei ein Kollektoranschluss 32’ des weiteren RC-IGBT 1’ mit dem DC-Anschluss 36-1 verbunden ist.
  • Unter Bezugnahme auf 9A bis 9D werden nun beispielhafte Verfahren zum Betreiben der Schaltungsanordnung 3 detaillierter beschrieben.
  • Allgemein kann die Schaltungsanordnung 3 betrieben werden, indem das Gatesignal 2-1 dem Gateanschluss 33 des RC-IGBT 1 bereitgestellt wird und indem ein weiteres Gatesignal 2-1’ dem weiteren RC-IGBT 1’ bereitgestellt wird. Beispielsweise kann das Gatesignal 2-1 durch den Gatetreiber 2 bereitgestellt werden, der in 6 schematisch veranschaulicht ist. Das weitere Gatesignal 2-1’ kann durch einen ähnlichen Gatetreiber bereitgestellt werden. In 10 sind keine Gatetreiber veranschaulicht.
  • Jede der 9A bis 9D zeigt die Spannung V des Gatesignals 2-1 und 2-1’ über die Zeit t an. Der jeweilige obere Graph zeigt den Verlauf der Spannung des weiteren Gatesignals 2-1’ an, das dem Gateanschluss 33’ des weiteren RC-IGBT 1’ bereitgestellt wird, und der jeweilige untere Graph zeigt den Verlauf der Spannung des Gatesignals 2-1 an, das dem Gateanschluss 33 des RC-IGBT 1 bereitgestellt wrid.
  • Es versteht sich, dass 9A bis 9D die Situation abbilden, in der der RC-IGBT 1’ den Laststrom führt, während er im Vorwärtsstrommodus betrieben wird und der RC-IGBT 1 den Strom führt, während er im Rückwärtsstrommodus betrieben wird. Natürlich kann der RC-IGBT 1 auch im Vorwärtsstrommodus betrieben werden und der RC-IGBT 1’ kann auch im Rückwärtsstrommodus betrieben werden. Allerdings wird im Folgenden auf die letztere Situation nicht detaillierter eingegangen.
  • 9A und 9C veranschaulichen beispielhafte Betriebsverfahren während des Normalbetriebs der Schaltungsanordnung 3, d.h. in Situationen, in denen kein Überlaststrom besteht. Während des Normalbetriebs der RC-IGBT 1 und 1’ können diese bei einer Nennbetriebsfrequenz betrieben werden, die im Wesentlichen identisch mit dem reziproken Wert einer Umschaltdauer T ist, die durch die Differenz zwischen t3 und t0 definiert ist. Beispielsweise beträgt die Nennbetriebsfrequenz einige Hundert Hz.
  • Der Transistor 1’-B des weiteren RC-IGBT 1’ kann bei t = t0 abgeschaltet werden, indem die Spannung V des weiteren Gatesignals 2-1’ von V1 zu V2 geändert wird. Sowohl V1 als auch V2 können im in 8 angezeigten Nennspannungsbereich R1 enthalten sein, wobei V1 als eine Einschaltspannung und V2 als eine Abschaltspannung betrachtet werden kann. Zum Beispiel beträgt V1 15 V und V2 beträgt –15 V. Nach einer kurzen Verzögerung von z.B. einigen µs kann die Spannung des Gatesignals 2-1, das dem Gateanschluss 33 des RC-IGBT 1 bereitgestellt wird, von V2 zu V1 bei t = t1 geändert werden. Alternativ dazu kann die Spannung des Gatesignals 2-1, wie in 9C veranschaulicht, nach einer größeren Verzögerung z.B. bei t = t4 von V2 zu V1 geändert werden. Bevor der Transistor 1’-A des weiteren RC-IGBT 1’ bei t = t3 wieder eingeschaltet wird, kann die Spannung des Gatesignals 2-1 von V1 zu V2 bei t = t2 geändert werden. Der kurze gesteuerte Impuls des Gatesignals 2-1 gemäß 9C kann auch als „Entsättigungspuls“ bezeichnet werden. Ein solcher Entsättigungspuls kann Verluste reduzieren. Die Zeitdifferenz zwischen t3 und t2 kann ähnlich der Zeitdifferenz zwischen t0 und t1 sein und kann einige 100 ns oder einige µs betragen; z.B. kann die Zeitdifferenz zwischen t3 und t2 innerhalb des Bereichs von 500 ns bis 3 µs liegen. Dadurch kann sichergestellt werden, dass die DC-Anschlüsse 36-1 und 36-2 nicht mittels der gleichzeitig eingeschalteten Transistoren 1-A und 1’-A kurzgeschlossen werden. Wenn der Transistor 1’-A des weiteren RC-IGBT 1’ eingeschaltet wird, kann ein Laststrom vom Kollektoranschluss 32’ zum Emitteranschluss 31’ (technische Stromrichtung) über den Transistor 1’-A fließen. So kann der weitere RC-IGBT 1’, wenn er eingeschaltet wird, im Vorwärtsstrommodus betrieben werden. Wenn er ausgeschaltet wird, kann der weitere RC-IGBT 1’ einen Rückwärtsstrom führen, der vom Emitteranschluss 31’ zum Kollektoranschluss 32’ mittels der Freilaufdiode 1’-B fließt. In einer solchen Situation kann der weitere RC-IGBT 1’ in einem Rückwärtsstrommodus betrieben werden.
  • Weitere Aspekte solcher Nenn-RC-IGBT-Betriebsverfahren, wie in den 9A und 9C beispielhaft veranschaulicht, sind zu finden in D. Werber, „6.5 kV RCDC For Increased Power Density in IGBT-Modules”, Proceedings of the 26th International Symposium on Power Semiconductor Devices & IC's, 15.–19. Juni, Seiten 35 bis 38, Waikoloa, Hawaii (2014), das hiermit in seiner Gesamtheit durch Verweis hierin aufgenommen ist. Beispielsweise können die in dieser Veröffentlichung offenbarten Betriebsverfahren, wie z.B. in Bezug auf 7c dieser Veröffentlichung erläutert, auch auf die Schaltungsanordnung 3, wie in 10 der vorliegenden Beschreibung schematisch veranschaulicht, angewandt werden.
  • Wenn beispielsweise der vom RC-IGBT 1 geführte Rückwärtsstrom den Schwellenwert nicht überschreitet, kann der RC-IGBT 1 bei der Nennbetriebsfrequenz betrieben werden, indem die Spannung des Gatesignals 2-1 zwischen dem Einschaltwert V1 und dem Abschaltwert V2 zumindest einmal innerhalb jeder Umschaltdauer T alterniert wird.
  • Unter Bezugnahme auf die 9B und 9D wird eine Überlaststromsituation nun detaillierter diskutiert. Beispielsweise muss aufgrund eines Fehlers auf der DC-Seite ein Überlaststrom von der Schaltungsanordnung 3 geführt werden. In einem solchen Fall könnten beide Signale 2-1 und 2-1’ mit einer Spannung V2 bereitgestellt sein, wie in 9B angezeigt. Dies könnte ausreichend sein, um einen Überlaststrom zu führen, wenn zusätzlich ein weiterer externer Pfad bereitgestellt ist, z.B. mittels eines Thyristors 54, wie in Bezug auf 11 erläutert. Da ein solcher externer Strompfad allerdings nicht Teil der Schaltungsanordnung 3 ist, wird der RC-IGBT 1 in den Überlastzustand versetzt, indem das Gatesignal 2-1 mit einer Spannung VOL bereitgestellt wird, wie in 9D angezeigt. Die Spannung VOL kann im Überlastspannungsbereich R2 enthalten sein und kann z.B. – 40 V betragen. Daher kann die Spannung VOL im Wesentlichen kleiner als V2 sein. Diese Situation ist in 9D veranschaulicht. Das Bereitstellen der Spannung VOL aktiviert die im RC-IGBT 1 enthaltenen Halbleiterhilfsgebiete 112, was bereits ausführlich in Bezug auf die vorangegangenen Zeichnungen erläutert wurde.
  • Ferner kann der RC-IGBT 1 im Überlastzustand für zumindest eine Mindestdauer kontinuierlich betrieben werden. In einer Ausführungsform ist die Mindestdauer zumindest so lang wie Dauer einer Sinushalbwelle eines AC-Stromnetzes, mit dem der RC-IGBT 1 gekoppelt sein kann. Daher kann die Mindestdauer im Fall eines 50-Hz-AC-Stromnetzes zumindest z.B. 1·10 ms, 2·10 ms oder 3·10 ms dauern. Ferner kann eine solche Mindestdauer gleich oder länger als ein Vielfaches der Umschaltdauer T sein, wie z.B. 3·T, 4·T oder sogar länger, wie etwa 10·T oder 20·T. Beispielsweise ist die Nennbetriebsfrequenz 500 Hz (T = 2 ms). In einem solchen Fall kann die Mindestdauer z.B. 10 ms betragen.
  • Es ist jedoch darauf hinzuweisen, dass während des Nennbetriebs des RC-IGBT 1 die Spannung des Gatesignals 2-1 nicht notwendigerweise kontinuierlich innerhalb des Nennspannungsbereichs R1 liegen muss. Vor der Kommutierung des Laststroms kann vielmehr der Wert der Spannung des Gatesignals 2-1 nicht länger als eine Maximaldauer innerhalb des Überlastspannungsbreichs R2 liegen. Eine solche Maximaldauer kann gleich oder kürzer als ein Bruchteil der Umschaltdauer sein. Beispielsweise kann eine solche Maximaldauer, während der die Spannung des Gatesignals 2-1 innerhalb des Überlastspannungsbereichs R2 liegen kann, zum Beispiel 10 µs, 5 µs, oder 2 µs betragen. Der Grund für eine solche Art des Betriebs kann sein, dass vermieden wird, dass der RC-IGBT 1 parasitäres Verhalten während eines Übergangs vom Rückwärtsstrommodus in den Vorwärtsstrommodus zeigt. Ein solches Verhalten könnte zu hohen Verlusten führen.
  • Ferner ist darauf hinzuweisen, dass die oben getätigten Aussagen betreffend die Spannungsbereiche R1 und R2 eine Situation behandeln, in der der jeweilige RC-IGBT 1 oder 1’ im Rückwärtsstrommodus betrieben wird.
  • Im Obigen zeigten manche Zeichnungen nur Teile einer Halbleitervorrichtung und nicht eine vollständige Halbleitervorrichtung. Zum Zwecke einer deutlichen Veranschaulichung wurden übrige Merkmale einer Halbleitervorrichtung nicht dargestellt, da solche übrigen Merkmale Fachleuten hinlänglich bekannt sind. Beispielsweise ist Fachleuten bekannt, dass das Halbleiteranodengebiet 113 in Kontakt mit einer auf der Oberfläche 11-5 angeordneten Diffusionsbarrierenschicht sein kann. Es ist Fachleuten ebenso bekannt, dass das Halbleiter-Sourcegebiet 114 in elektrischem Kontaktmit einer ebenfalls auf der Oberfläche 11-5 angeordneten Metallisierungsschicht sein kann. Beispielsweise stellt die Oberfläche 11-5 eine Vorderseite der jeweiligen Halbleitervorrichtung 1 dar, wobei 1 bis 5 eine Rückseite der jeweiligen Halbleitervorrichtung 1 nicht schematisch veranschaulichen. Ferner kann eine solche Rückseite ein Halbleiterkollektorgebiet der jeweiligen Halbleitervorrichtung 1 umfassen, z.B. wenn die Halbleitervorrichtung 1 ein RC-IGBT ist, bzw. ein Kathodengebiet, wenn die Halbleitervorrichtung 1 eine MCD ist. Das Halbleiterkollektorgebiet oder das Kathodengebiet kann ein oder mehrere n-dotierte Gebiete und/oder ein oder mehrere p-dotierte Gebiete umfassen. Zusammengefasst kann jede oben aufgeführte Halbleitervorrichtung 1 einen Gateanschluss, der mit den Gateelektroden 121 elektrisch verbunden ist, einen Emitteranschluss, der mit den Halbleiter-Sourcegebiet(en) 114 elektrisch verbunden ist, und/oder einen Kollektoranschluss, der mit einer Rückseitenmetallisierung der jeweiligen Halbleitervorrichtung 1 elektrisch verbunden ist, umfassen. Über den Source- oder Kollektoranschluss kann die jeweiligen Halbleitervorrichtung 1 den Laststrom empfangen und ausgeben. Über den Gateanschluss kann die jeweilige Halbleitervorrichtung 1 das Gatesignal 2-1 empfangen.
  • Jede der oben aufgeführten Halbleitervorrichtungen ist z.B. ein Leistungs-RC-IGBT bzw. eine Leistungs-MCD, die für den Einsatz innerhalb eines Leistungsumrichters geeignet sind, wie etwa innerhalb eines Leistungsumrichters für HVDC-Anwendungen, z.B. innerhalb eines Leistungsumrichters, der eine MMC-Topologie aufweist.
  • Beispielsweise fließt der Vorwärtslaststrom von der Rückseite zur Vorderseite der jeweiligen Halbleitervorrichtung 1 und der Rückwärtslaststrom fließt von der Vorderseite zur Rückseite der jeweiligen Halbleitervorrichtung 1, wobei eine solche Stromrichtung innerhalb 1 bis 3 schematisch angezeigt ist und wobei die Stromrichtung die sogenannte technische Stromrichtung sein kann. In einer weiteren Ausführungsform fließt der Rückwärtslaststrom von der Rückseite zur Vorderseite der jeweiligen Halbleitervorrichtung 1 und der Vorwärtslaststrom fließt von der Vorderseite zur Rückseite.
  • In einer Ausführungsform wird die jeweilige Halbleitervorrichtung 1 von einem Vorderseitenkontaktgeber und einem Rückseitenkontaktgeber derart kontaktiert, dass ein Laststrom in das Halbleitergebiet 11 und aus dem Halbleitergebiet 11 gekoppelt werden kann, z.B. von/zu einer Laststromübertragungsleitung oder einem -kabel. Der Vorderseitenkontaktgeber und/oder der Rückseitenkontaktgeber können konfiguriert sein, um einen Überlaststrom zu führen, z.B. einen Überlaststrom, der viele Male höher, wie etwa 15- oder 20-mal höher als ein Nennlaststrom ist, für den die jeweilige Halbleitervorrichtung 1 ausgelegt ist. Zum Beispiel umfasst der Vorderseitenkontaktgeber und/oder der Rückseitenkontaktgeber eine Anzahl von Bonddrähten, wobei die Anzahl der Bonddrähte für das Führen des Überlaststroms konfiguriert ist. Ferner können sowohl die Vorderseite als auch die Rückseite eine Kontaktierfläche aufweisen, die ausreichend große ist, um den Überlaststrom zu empfangen/auszugeben.
  • Zusammengefasst kann eine Halbleitervorrichtung gemäß den oben beschriebenen Ausführungsformen, wenn sie sich im Rückwärtsstrommodus, der auch als „Diodenmodus“ bezeichnet wird, befindet, in zumindest einem eines Nennzustands, in dem die Halbleitervorrichtung Kommutierungsrobustheit aufweist, und eines Überlastzustands, in dem die Halbleitervorrichtung einen Überlaststrom in eine Rückwärtsrichtung führen kann und in dem die Halbleitervorrichtung nicht notwendigerweise Kommutierungsrobustheit aufweisen muss, betrieben werden.
  • Die oben beschriebenen Ausführungsformen umfassen die Anerkennung, dass auf der einen Seite das Parallelschalten eines Thyristors mit einer Freilaufdiode eines RC-IGBT die Komplexität eines Leistungsumrichters erhöhen können. Auf der anderen Seite wird anerkannt, dass es unter Nennbedingungen, in denen der RC-IGBT bei einer Nennumschaltfrequenz betrieben wird, erforderlich sein, dass der RC-IGBT Kommutierungsrobustheit aufweist. Zu diesem Zweck darf die Ladungsträgerdichte innerhalb des Halbleitergebiets des RC-IGBT ein bestimmtes Niveau unter Nennbedingungen nicht überschreiten. Während Nennbedingungen kann der RC-IGBT bei der Nennumschaltfrequenz betrieben werden, z.B. bei mehreren Hundert Hz, und ein Laststrom kann zwischen der Freilaufdiodenzelle des RC-IGBT (Rückwärtsrichtung) und einer Transistorzelle eines anderen RC-IGBT (Vorwärtsrichtung) bei einer Rate kommutieren, die der Umschaltfrequenz entspricht. Daher sollte die Ladungsträgerdichte eingeschränkt werden, um eine solche Hochrate-Laststromkommutierung zu ermöglichen.
  • Da jedoch eine Halbleitervorrichtung gemäß einer oder mehrerer der zuvor genannten Ausführungsformen ein Halbleiterhilfsgebiet bzw. den steuerbaren Ladungsträgerinjektor umfasst, kann die Halbleitervorrichtung im Überlastzustand betrieben werden. Im Überlastzustand wird der steuerbare Ladungsträgerinjektor bzw. das Halbleiterhilfsgebiet, das ein Teil des steuerbaren Ladungsträgerinjektors sein kann, verwendet, um die Ladungsträgerdichte innerhalb des Halbleitergebiets temporär zu erhöhen, um es dem Halbleitergebiet zu ermöglichen, den Überlaststrom in die Rückwärtsrichtung zu führen.
  • Aufgrund der erhöhten Ladungsträgerdichte weist die Halbleitervorrichtung geringe Leitungsverluste auf. Im Überlastzustand weist die Halbleitervorrichtung aufgrund dieser erhöhten Ladungsträgerdichte eventuell keine Kommutierungsrobustheit mehr auf. Da die Halbleitervorrichtung jedoch vorzugsweise nicht umgeschaltet, d.h. eingeschaltet oder ausgeschaltet wird, wenn sie sich im Überlastzustand befindet, wirkt sich dieser potenzielle Verlust der Kommutierungsrobustheit nicht negativ auf die Umschaltkapazitäten der Halbleitervorrichtung aus. Anders ausgedrückt ist die Kommutierung des Laststroms während des Überlastzustands vorzugsweise ausgeschlossen. Wenn die Halbleitervorrichtung nicht im Überlastzustand betrieben wird, z.B. im Vorwärtsstrommodus oder im Nennzustand des Rückwärtsstrommodus betrieben wird, wird das Halbleiterhilfsgebiet vorzugsweise nicht verwendet, wodurch die Ladungsträgerdichte innerhalb des Halbleitergebiets ausreichend niedrig gehalten wird, um Kommutierungsrobustheit des Halbleitervorrichtung sicherzustellen.
  • Merkmale weiterer Ausführungsformen sind in den abhängigen Ansprüchen definiert. Die Merkmale weiterer Ausführungsformen und die Merkmale der oben beschriebenen Ausführungsformen können miteinander kombiniert werden, um zusätzliche Ausführungsformen zu bilden, solange diese Merkmale nicht explizit als alternativ zueinander beschrieben werden.
  • Um das Verständnis der in den Zeichnungen schematisch veranschaulichten beispielhaften Ausführungsformen zu erleichtern, wurden manche der Elektroden 121 und 131 mit einem „G“ gekennzeichnet, was eine Abkürzung für „Gate“ sein kann, und/oder mit einem „S“, was eine Abkürzung für „Source“ sein kann. Daher können die Gateelektroden 121 mit einem Gateanschluss der jeweiligen Halbleitervorrichtung 1 elektrisch verbunden sein und die ersten Elektroden 131 können mit einem Emitteranschluss (auch als „Anodenanschluss“) der jeweiligen Halbleitervorrichtung 1 elektrisch verbunden sein.
  • Wie oben ausgeführt, kann das Halbleitergebiet 11 hauptsächlich aus einem Halbleiterdriftgebiet bestehen, z.B. einem n–-Driftgebiet, wobei die pn-Übergänge 11-1, 11-2 und 11-3 von einem jeweiligen Übergang zwischen dem Halbleiterkanalgebiet 111, dem Halbleiterhilfsgebiet 112 und dem Halbleiteranodengebiet 113 auf der einen Seite und dem Halbleiterdriftgebiet auf der anderen Seite gebildet sein kann.
  • Ferner kann der Überlaststrom, z.B. der Rückwärtsüberlaststrom, wie oben ausgeführt, zumindest zehnmal höher als der Nennlaststrom oder sogar sein, wie etwa zwanzigmal so hoch wie der Nennlaststrom. Dementsprechend könnten eine Laststromdichte innerhalb des Halbleitergebiets 11 der Halbleitervorrichtung 1 in einer Überlastsituation um einen entsprechenden Faktor steigen, wie etwa um zehn, zwanzig und so weiter.
  • Ferner kann sich innerhalb dieser Beschreibung der Begriff „Dotierungskonzentration“ auf eine integrale Dotierungskonzentration bzw. auf eine mittlere Dotierungskonzentration oder auf eine Plattenladungsträgerkonzentration eines spezifischen Halbleitergebiets beziehen. Daher kann z.B. eine Aussage, dass ein spezifisches Halbleitergebiet eine bestimmte Dotierungskonzentration aufweist, die höher oder niedriger als eine Dotierungskonzentration eines anderen Halbleitergebiets ist, anzeigen, dass die jeweiligen mittleren Dotierungskonzentrationen der Halbleitergebiete sich voneinander unterscheiden.
  • Beispielsweise kann die im Halbleiterhilfsgebiet 112 vorhandene zweite Dotierungskonzentration eine mittlere Dotierungskonzentration in Bezug auf das Gesamtvolumen des Halbleiterhilfsgebiets 112 sein. Ferner kann die im Halbleiterkanalgebiet 111 vorhandene erste Dotierungskonzentration eine mittlere Dotierungskonzentration in Bezug auf das Gesamtvolumen des Halbleiterkanalgebiets 111 sein.
  • In einer Ausführungsform ist die in der Nähe des zweiten pn-Übergangs 11-2, zum Beispiel in einem Bereich des Halbleiterhilfsgebiets 112 in einem Abstand zwischen 10 nm und 100 nm, wie etwa in einem Abstand zwischen 20 nm und 50 nm vom zweiten pn-Übergang 11-2, vorhandene zweite Dotierungskonzentration zumindest 30 % höher als die erste Dotierungskonzentration, die in der Nähe des ersten pn-Übergangs 11-1 vorhanden ist, zum Beispiel in einem Bereich des Halbleiterkanalgebiets 111 in einem Abstand zwischen 10 nm und 100 nm, wie etwa in einem Abstand zwischen 20 nm und 50 nm vom ersten pn-Übergang 11-1. Allerdings kann die zweite Dotierungskonzentration in der besagten Fläche sogar höher sein, zum Beispiel zweimal so hoch, zehnmal so hoch oder sogar noch höher.
  • Im Obigen wurden Ausführungsformen betreffend Halbleitervorrichtungen, Ausführungsformen betreffend Schaltungsanordnungen umfassend eine Halbleitervorrichtung und Ausführungsformen betreffend Verfahren zum Betreiben einer Halbleitervorrichtung erläutert. Beispielsweise sind diese Halbleitervorrichtungen Silicium(Si)-basiert. Dementsprechend ist ein monokristallines Halbleitergebiet oder -schicht, z.B. die Halbleitergebiete 11, 111, 112, 113, 114 von beispielhaften Ausführungsformen, typischerweise ein monokristallines Si-Gebiet oder eine Si-Schicht. In weiteren Ausführungsformen kann polykristallines oder amorphes Silicium verwendet werden.
  • Es versteht sich jedoch, dass die Halbleitergebiete 11, 111, 112, 113, 114 aus jedem Halbleitermaterial bestehen können, das zur Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien umfassen, sind aber nicht eingeschränkt auf Elementarhalbleitermaterialien wie etwa Silicium (Si) oder Germanium (Ge), Gruppe-IV-Halbleiterverbundmaterialien wie etwa Siliciumcarbide (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaP), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AllnN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGaInN) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien wie etwa Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um ein paar zu nennen. Die oben genannten Halbleitermaterialien werden auch als „Homoübergangs-Halbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele für Heteroübergangs-Halbleitermaterialien umfassen, sind aber nicht eingeschränkt auf Aluminiumgalliumnitrid (AlGaN)-Aluminiumgalliumindiumnitrid (AlGaInN)-, Indiumgalliumnitrid (InGaN)-Aluminiumgalliumindiumnitrid (AlGaInN)-, Indiumgalliumnitrid (InGaN)-Galliumnitrid (GaN)-, Aluminiumgalliumnitrid (AlGaN)-Galliumnitrid (GaN)-, Indiumgalliumnitrid (InGaN)-Aluminiumgalliumnitrid (AlGaN)-, Siliciumsiliciumcarbid (SixC1-x)- und Silicium-SiGe-Heteroübergangs-Halbleitermaterialien. Für Leistungs-Halbleitervorrichtungsanwendungen werden derzeit hauptsächlich die Materialien Si, SiC, GaAs und GaN verwendet.
  • Räumlich relative Begriff etwa „unter“, „unterhalb“, „unteres“, „über“, „oberes“ und dergleichen werden zur Erleichterung der Beschreibung verwendet, um das Anordnen eines Elements relativ zu einem zweiten Element zu erklären. Diese Begriff zielen darauf, verschiedene Ausrichtungen der jeweiligen Vorrichtung zu umfassen, zusätzlich zu anderen Ausrichtungen als den in den Figuren beschriebenen. Ferner werden Begriffe wie „erstes“, „zweites“ und dergleichen auch verwendet, um verschiedene Elemente, Gebiete, Abschnitte etc. zu beschreiben und sind nicht als einschränkend zu verstehen. Die gleichen Begriffe beziehen sich in der gesamten Beschreibung auf die gleichen Elemente.
  • Wie hierin verwendet sind die Begriffe „aufweisend“, „enthaltend“, „einschließlich“, „umfassend“, „zeigend“ und dergleichen offene Begriffe, die das Vorhandensein genannter Elemente oder Merkmale anzeigen, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die Artikel „ein/eine“ und „der/die/das“ zielen darauf ab, den Plural sowie den Singular zu umfassen, außer wenn aus dem Kontext klar etwas anderes ersichtlich ist.
  • Vor dem Hintergrund der obigen Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorangegangene Beschreibung noch durch die beiliegenden Zeichnungen eingeschränkt wird. Vielmehr ist die vorliegende Erfindung lediglich durch die folgenden Ansprüche und ihre rechtlichen Äquivalente eingeschränkt.

Claims (22)

  1. Halbleitervorrichtung (1), umfassend: – ein Halbleitergebiet (11), wobei das Halbleitergebiet (11) Ladungsträger eines ersten Leitfähigkeitstyps aufweist; – eine im Halbleitergebiet (11) enthaltene Transistorzelle (1-1); – ein in der Transistorzelle (1-1) enthaltenes Halbleiterkanalgebiet (111), wobei das Halbleiterkanalgebiet (111) eine erste Dotierungskonzentration von Ladungsträgern eines zweiten Leitfähigkeitstyps aufweist, die komplementär zum ersten Leitfähigkeitstyp ist, und wobei ein Übergang zwischen dem Halbleiterkanalgebiet (111) und dem Halbleitergebiet (11) einen ersten pn-Übergang (11-1) bildet; – ein im Halbleitergebiet (11) enthaltenes, vom Halbleiterkanalgebiet (111) verschiedenes Halbleiterhilfsgebiet (112), wobei das Halbleiterhilfsgebiet (112) eine zweite Dotierungskonzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweist, wobei die zweite Dotierungskonzentration zumindest 30 % höher als die erste Dotierungskonzentration ist, wobei ein Übergang zwischen dem Halbleiterhilfsgebiet (112) und dem Halbleitergebiet (11) einen zweiten pn-Übergang (11-2) bildet, wobei der zweite pn-Übergang (11-2) gleich tief oder tiefer im Halbleitergebiet (11) angeordnet ist als der erste pn-Übergang (11-1), und wobei das Halbleiterhilfsgebiet (112) am nächsten zum Halbleiterkanalgebiet (111) angeordnet ist, verglichen mit jedem anderen Halbleitergebiet der Halbleitervorrichtung (1), das Ladungsträger des zweiten Leitfähigkeitstyps umfasst und das einen weiteren pn-Übergang zum Halbleitergebiet (11) bildet, und – eine im Halbleitergebiet (11) enthaltene Diodenzelle (1-2), wobei die Diodenzelle (1-2) ein Halbleiteranodengebiet (113) umfasst, und wobei das Halbleiteranodengebiet (113) eine dritte Dotierungskonzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweist und wobei die zweite Dotierungskonzentration höher als die dritte Dotierungskonzentration ist.
  2. Halbleitervorrichtung (1) nach Anspruch 1, ferner umfassend ein Halbleiter-Sourcegebiet (114), das in der Transistorzelle (1-1) enthalten ist und in Kontakt mit dem Halbleiterkanalgebiet (111) ist, wobei das Halbleiter-Sourcegebiet (114) Ladungsträger des ersten Leitfähigkeitstyps umfasst.
  3. Halbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei ein Übergang zwischen dem Halbleiteranodengebiet (113) und dem Halbleitergebiet (11) einen dritten pn-Übergang (11-3) bildet und wobei der zweite pn-Übergang (11-2) gleich tief oder tiefer im Halbleitergebiet (11) angeordnet ist wie/als der dritte pn-Übergang (11-3).
  4. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, ferner umfassend zumindest zwei in der Diodenzelle (1-2) enthaltene erste Gräben (13), wobei jeder erste Graben (13) eine erste Elektrode (131) und ein erstes Dielektrikum (132) umfasst, wobei jedes erste Dielektrikum (132) die erste Elektrode (131) des jeweiligen ersten Grabens (13) vom Halbleiterkörper (11) isoliert, wobei das Halbleiteranodengebiet (113) zwischen zwei der ersten Gräben (13) angeordnet ist und in Kontakt mit den ersten Dielektrika (132) der zwei ersten Gräben (13) ist.
  5. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, ferner umfassend eine im Halbleitergebiet (11) enthaltene Hilfszelle (1-3), wobei die Hilfszelle (1-3) das Halbleiterhilfsgebiet (112) umfasst und an die Transistorzelle (1-1) angrenzend angeordnet ist.
  6. Halbleitervorrichtung (1) nach Anspruch 5, wobei ein Abstand zwischen der Hilfszelle (1-3) und der Transistorzelle (1-1) niedriger als ein Abstand zwischen der Diodenzelle (1-2) und der Transistorzelle (1-1) ist.
  7. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, ferner umfassend zumindest zwei in der Transistorzelle (1-1) enthaltene zweite Gräben (12), wobei jeder zweite Graben (12) eine Gateelektrode (121) und ein zweites Dielektrikum (122) umfasst, wobei jedes zweite Dielektrikum (122) die Gateelektrode (121) des jeweiligen zweiten Grabens (12) vom Halbleitergebiet (11) isoliert, wobei – das Halbleiterhilfsgebiet (112) in Kontakt mit dem Halbleiterkanalgebiet (111) ist und zwischen zwei der zweiten Gräben (12) angeordnet ist; oder – zumindest einer der zweiten Gräben (12) zwischen dem Halbleiterhilfsgebiet (112) und dem Halbleiterkanalgebiet (111) angeordnet ist, wobei sowohl das Halbleiterhilfsgebiet (112) und das Halbleiterkanalgebiet (111) in Kontakt mit dem zweiten Dielektrikum (122) des zumindest einen zweiten Grabens (12) ist; oder – das Halbleiterhilfsgebiet (112) gleich tief oder tiefer im Halbleitergebiet (11) angeordnet ist wie/als die zweiten Gräben (12) und getrennt vom Halbleiterkanalgebiet (111) angeordnet ist.
  8. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, wobei die zweite Dotierungskonzentration des Halbleiterhilfsgebiets (112) zumindest zweimal so hoch wie die erste Dotierungskonzentration des Halbleiterkanalgebiets (111) ist.
  9. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, wobei die Halbleitervorrichtung (1) in zumindest einem eines Vorwärtsstrommodus und eines Rückwärtsstrommodus betriebsfähig ist, wobei das Halbleiterkanalgebiet (111) konfiguriert ist, um zumindest einen Teil eines Nennlaststroms in eine Vorwärtsrichtung zu führen, wenn die Halbleitervorrichtung (1) im Vorwärtsstrommodus betrieben wird, und wobei das Halbleiterhilfsgebiet (112) konfiguriert ist, um zumindest einen Teil eines Überlaststroms in eine Rückwärtsrichtung zu führen, wenn die Halbleitervorrichtung (1) im Rückwärtsstrommodus betrieben wird.
  10. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, wobei der zweite pn-Übergang (11-2) in einer Tiefe zumindest 50 nm tiefer als die Tiefe des ersten pn-Übergangs (11-1) angeordnet ist.
  11. Halbleitervorrichtung (1), wobei die Halbleitervorrichtung (1) in zumindest einem eines Vorwärtsstrommodus und eines Rückwärtsstrommodus betriebsfähig ist und ausgebildet ist, während des Vorwärtsstrommodus einen Laststrom in eine Vorwärtsrichtung zu führen und während des Rückwärtsstrommodus einen Laststrom in eine Rückwärtsrichtung zu führen, und die Folgendes umfasst: – ein Halbleitergebiet (11); – einen steuerbaren Ladungsträgerinjektor (112; 113), wobei der steuerbare Ladungsträgerinjektor (112; 113) konfiguriert ist, um Ladungsträger in das Halbleitergebiet (11) zu injizieren und auf ein Steuersignal anspricht; wobei – der steuerbare Ladungsträgerinjektor konfiguriert ist, um die Halbleitervorrichtung (1), wenn sie sich im Rückwärtsstrommodus befindet, entweder in einen Nennzustand oder in einen Überlastzustand in Abhängigkeit vom Steuersignal zu versetzen; und wobei – im Nennzustand der steuerbare Ladungsträgerinjektor (113) konfiguriert ist, um eine erste Ladungsträgerdichte innerhalb des Halbleitergebiets (11) zu verursachen, um es dem Halbleitergebiet (11) zu ermöglichen, einen Nennlaststrom in die Rückwärtsrichtung zu führen; – im Überlastzustand der steuerbare Ladungsträgerinjektor (112) konfiguriert ist, um eine zweite Ladungsträgerdichte innerhalb des Halbleitergebiets (11) zu verursachen, um es dem Halbleitergebiet (11) zu ermöglichen, einen Überlaststrom in die Rückwärtsrichtung zu führen, wobei die zweite Ladungsträgerdichte höher als die erste Ladungsträgerdichte ist.
  12. Halbleitervorrichtung (1) nach Anspruch 11, ferner umfassend eine Gateelektrode (121) zum Betreiben der Halbleitervorrichtung (1), wobei die Gateelektrode (121) mit dem steuerbaren Ladungsträgerinjektor (112; 113) elektrisch gekoppelt und zum Empfangen eines Gatesignals (2-1) und zum Erzeugen des Steuersignals in Abhängigkeit vom empfangenen Gatesignal (2-1) konfiguriert ist.
  13. Halbleitervorrichtung (1) nach Anspruch 12, wobei im Vorwärtsstrommodus die Gateelektrode (121) konfiguriert ist, um die Halbleitervorrichtung (1) basierend auf dem empfangenen Gatesignal (2-1) abzuschalten, um den Fluss eines Laststroms in die Vorwärtsrichtung zu blockieren.
  14. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche 11 bis 13, wobei die zweite Ladungsträgerdichte zumindest zweimal so hoch wie die erste Ladungsträgerdichte ist.
  15. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche 11 bis 14, wobei das Halbleitergebiet (11) Ladungsträger eines ersten Leitfähigkeitstyps aufweist und wobei eine Transistorzelle (1-1) im Halbleitergebiet (11) enthalten ist, die ein Halbleiterkanalgebiet (111) umfasst, wobei das Halbleiterkanalgebiet (111) eine erste Dotierungskonzentration von Ladungsträgern mit einem zweiten Leitfähigkeitstyp, der komplementär zum ersten Leitfähigkeitstyp ist, aufweist, wobei ein Übergang zwischen dem Halbleiterkanalgebiet (111) und dem Halbleitergebiet (11) einen ersten pn-Übergang (11-1) bildet; und wobei der steuerbare Ladungsträgerinjektor (112, 113) Folgendes umfasst: – ein Halbleiterhilfsgebiet (112), das im Halbleitergebiet (11) enthalten ist und das vom Halbleiterkanalgebiet (111) verschieden ist, wobei das Halbleiterhilfsgebiet (112) eine zweite Dotierungskonzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweist, wobei die zweite Dotierungskonzentration zumindest 30 % höher als die erste Dotierungskonzentration ist, wobei ein Übergang zwischen dem Halbleiterhilfsgebiet (112) und dem Halbleitergebiet (11) einen zweiten pn-Übergang (11-2) bildet, wobei der zweite pn-Übergang (11-2) gleich tief oder tiefer im Halbleitergebiet (11) angeordnet ist wie/als der erste pn-Übergang (11-1) und wobei das Halbleiterhilfsgebiet (112) am nächsten zum Halbleiterkanalgebiet (111) angeordnet ist, verglichen mit jedem anderen Halbleitergebiet der Halbleitervorrichtung (1), das Ladungsträger des zweiten Leitfähigkeitstyps aufweist und das einen weiteren pn-Übergang zum Halbleitergebiet (11) bildet.
  16. Halbleitervorrichtung (1) nach Anspruch 15, ferner umfassend eine im Halbleitergebiet (11) enthaltene Diodenzelle (1-2), wobei der steuerbare Ladungsträgerinjektor (112, 113) ferner ein in der Diodenzelle (1-2) enthaltenes Halbleiteranodengebiet (113) umfasst, wobei das Halbleiteranodengebiet (113) eine dritte Dotierungskonzentration von Ladungsträgern des zweiten Leitfähigkeitstyps aufweist, wobei die zweite Dotierungskonzentration höher als die dritte Dotierungskonzentration ist.
  17. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, wobei die Halbleitervorrichtung (1) ein RC-IGBT oder eine MOS-gesteuerte Diode ist.
  18. Schaltungsanordnung (3), umfassend eine Halbleitervorrichtung (1) und einen Gatetreiber (2), der mit der Halbleitervorrichtung (1) operativ gekoppelt ist, wobei die Halbleitervorrichtung (1) in zumindest einem eines Vorwärtsstrommodus und eines Rückwärtsstrommodus betriebsfähig ist und Folgendes umfasst: – ein Halbleitergebiet (11); – einen steuerbaren Ladungsträgerinjektor (112; 113), wobei der steuerbare Ladungsträgerinjektor (112; 113) konfiguriert ist, um Ladungsträger in das Halbleitergebiet (11) zu injizieren; – eine Gateelektrode (121), wobei die Gateelektrode (121) mit dem steuerbaren Ladungsträgerinjektor (112; 113) elektrisch gekoppelt ist und konfiguriert ist, um ein Gatesignal (2-1) zu empfangen; wobei der Gatetreiber (2) Folgendes umfasst: – einen Überlaststromdetektor (22), wobei der Überlaststromdetektor (22) konfiguriert ist, um zu detektieren, ob ein vom Halbleitergebiet (11) geführter Laststrom in die Rückwärtsrichtung einen Schwellenwert überschreitet oder nicht; – einen Gatesignalgenerator (21) zum Erzeugen des Gatesignals (2-1), wobei der Gatesignalgenerator (21) mit dem Überlaststromdetektor (22) operativ gekoppelt ist und konfiguriert ist, um – wenn der Überlaststromdetektor (22) anzeigt, dass der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert nicht überschreitet, die Halbleitervorrichtung (1) in einem Nennzustand zu betreiben, indem das Gatesignal (2-1) mit einer Spannung innerhalb eines Nennspannungsbereichs (R1) bereitgestellt wird, sodass die Gateelektrode (121) veranlasst, dass der Ladungsträgerinjektor (113) eine erste Ladungsträgerdichte innerhalb des Halbleitergebiets (11) verursacht, um es dem Halbleitergebiet (11) zu ermöglichen, einen Nennlaststrom in die Rückwärtsrichtung zu führen; – wenn der Überlaststromdetektor (22) anzeigt, dass der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert überschreitet, die Halbleitervorrichtung (1) in einem Überlastzustand zu betreiben, indem das Gatesignal (2-1) mit einer Spannung innerhalb eines Überlastspannungsbereichs (R2) bereitzustellen, sodass die Gateelektrode (121) veranlasst, dass der Ladungsträgerinjektor (112) eine zweite Ladungsträgerdichte innerhalb des Halbleitergebiets (11) verursacht, um es dem Halbleitergebiet (11) zu ermöglichen, einen Überlaststrom in die Rückwärtsrichtung zu führen, wobei die zweite Ladungsträgerdichte höher als die erste Ladungsträgerdichte ist.
  19. Schaltungsanordnung (3) nach Anspruch 18, wobei zumindest ein Teil (113) des steuerbaren Ladungsträgerinjektors (112, 113) konfiguriert ist, um es zu vermeiden, Ladungsträger in das Halbleitergebiet (11) zu injizieren, wenn das Gatesignal (2-1) mit einer Spannung innerhalb des Nennspannungsbereichs (R1) bereitgestellt ist.
  20. Verfahren (4) zum Betreiben einer Halbleitervorrichtung (1), wobei die Halbleitervorrichtung (1) in zumindest einem eines Vorwärtsstrommodus und eines Rückwärtsstrommodus betriebsfähig ist und Folgendes umfasst: ein Halbleitergebiet (11); einen steuerbaren Ladungsträgerinjektor (112; 113), wobei der steuerbare Ladungsträgerinjektor (112; 113) konfiguriert ist, um Ladungsträger in das Halbleitergebiet (11) zu injizieren; eine Gateelektrode (121), wobei die Gateelektrode (121) mit dem steuerbaren Ladungsträgerinjektor (112; 113) elektrisch gekoppelt ist und konfiguriert ist, um ein Gatesignal (2-1) zu empfangen; wobei das Verfahren Folgendes umfasst: – Detektieren (41) im Rückwärtsstrommodus, ob ein vom Halbleitergebiet (11) geführter Laststrom in die Rückwärtsrichtung einen Schwellenwert überschreitet oder nicht; – wenn der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert nicht überschreitet, Betreiben (42) der Halbleitervorrichtung (1) in einem Nennzustand, indem das Gatesignal (2-1) mit einer Spannung innerhalb eines Nennspannungsbereichs (R1) bereitgestellt wird, sodass die Gateelektrode (121) veranlasst, dass der Ladungsträgerinjektor (113) eine erste Ladungsträgerdichte innerhalb des Halbleitergebiets (11) verursacht, um es dem Halbleitergebiet (11) zu ermöglichen, einen Nennlaststrom in die Rückwärtsrichtung zu führen; – wenn der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert überschreitet, Betreiben (43) der Halbleitervorrichtung (1) in einem Überlastzustand, indem das Gatesignal (2-1) mit einer Spannung innerhalb eines Überlastspannungsbereichs (R2) bereitgestellt wird, sodass die Gateelektrode (121) veranlasst, dass der Ladungsträgerinjektor (112) eine zweite Ladungsträgerdichte innerhalb des Halbleitergebiets (11) verursacht, um es dem Halbleitergebiet (11) zu ermöglichen, einen Überlaststrom in die Rückwärtsrichtung zu führen, wobei die zweite Ladungsträgerdichte höher als die erste Ladungsträgerdichte ist.
  21. Verfahren nach Anspruch 20, ferner umfassend: – wenn der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert nicht überschreitet, Betreiben der Halbleitervorrichtung (1) bei einer Nennbetriebsfrequenz durch Alternieren der Spannung des Gatesignals (2-1) zwischen einem Einschaltwert (V1) und einem Abschaltwert (V2) zumindest einmal innerhalb jeder Umschaltdauer (T); – wenn der vorhandene Laststrom in die Rückwärtsrichtung den Schwellenwert überschreitet, Betreiben der Halbleitervorrichtung (1) im Überlastzustand für zumindest eine Mindestdauer, wobei die Mindestdauer gleich oder länger als ein Vielfaches der Umschaltdauer (T) ist.
  22. Verfahren nach Anspruch 21, wobei das Betreiben (42) der Halbleitervorrichtung (1) im Nennzustand das Bereitstellen des Gatesignals (2-1) mit einer Spannung innerhalb des Überlastspannungsbereichs (R2) für nicht länger als eine Maximaldauer umfasst, wobei die Maximaldauer gleich oder kürzer als ein Bruchteil der Umschaltdauer (T) ist.
DE102014226161.9A 2014-12-17 2014-12-17 Halbleitervorrichtung mit Überlaststrombelastbarkeit Active DE102014226161B4 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE102014226161.9A DE102014226161B4 (de) 2014-12-17 2014-12-17 Halbleitervorrichtung mit Überlaststrombelastbarkeit
JP2015244806A JP2016146470A (ja) 2014-12-17 2015-12-16 過負荷電流通電能力を有する半導体デバイス
US14/971,677 US10651165B2 (en) 2014-12-17 2015-12-16 Semiconductor device having overload current carrying capability
CN201510947755.7A CN105720094B (zh) 2014-12-17 2015-12-17 具有过载电流承载能力的半导体器件
CN201811228445.XA CN109599432B (zh) 2014-12-17 2015-12-17 半导体器件
JP2018108490A JP6698746B2 (ja) 2014-12-17 2018-06-06 半導体デバイス
US16/844,674 US11410989B2 (en) 2014-12-17 2020-04-09 Semiconductor device having overload current carrying capability
US17/878,990 US11721689B2 (en) 2014-12-17 2022-08-02 Semiconductor device having a semiconductor channel region and a semiconductor auxiliary region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014226161.9A DE102014226161B4 (de) 2014-12-17 2014-12-17 Halbleitervorrichtung mit Überlaststrombelastbarkeit

Publications (2)

Publication Number Publication Date
DE102014226161A1 DE102014226161A1 (de) 2016-07-07
DE102014226161B4 true DE102014226161B4 (de) 2017-10-26

Family

ID=56133355

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014226161.9A Active DE102014226161B4 (de) 2014-12-17 2014-12-17 Halbleitervorrichtung mit Überlaststrombelastbarkeit

Country Status (4)

Country Link
US (3) US10651165B2 (de)
JP (2) JP2016146470A (de)
CN (2) CN105720094B (de)
DE (1) DE102014226161B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229990B2 (en) 2013-01-17 2019-03-12 Infineon Technologies Ag Semiconductor device having a desaturation channel structure for desaturating a charge carrier concentration in an IGBT cell
US10326009B2 (en) 2015-10-22 2019-06-18 Infineon Technologies Ag Power semiconductor transistor having fully depleted channel region
US10439055B2 (en) 2017-04-04 2019-10-08 Infineon Technologies Ag IGBT with dV/dt controllability
US10615272B2 (en) 2017-10-24 2020-04-07 Infineon Technologies Ag Method for producing IGBT with dV/dt controllability
US10840362B2 (en) 2017-10-24 2020-11-17 Infineon Technologies Ag IGBT with dV/dt controllability
DE102018100237B4 (de) 2018-01-08 2022-07-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112018B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016112017B4 (de) * 2016-06-30 2020-03-12 Infineon Technologies Ag Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE112017000297T5 (de) 2016-08-12 2018-11-15 Fuji Electric Co., Ltd. Halbleiterbauteil und Herstellungsverfahren eines Halbleiterbauteils
CN108780809B (zh) * 2016-09-14 2021-08-31 富士电机株式会社 Rc-igbt及其制造方法
IT201700046614A1 (it) * 2017-04-28 2018-10-28 St Microelectronics Srl Dispositivo mos di potenza con sensore di corrente integrato e relativo processo di fabbricazione
FR3068848B1 (fr) * 2017-07-06 2019-08-23 Alstom Transport Technologies Circuit de protection contre les courts-circuits de dispositif de commutation pour transistor sic ou gan mosfet et procede associe
EP3474314A1 (de) * 2017-10-20 2019-04-24 Infineon Technologies Austria AG Halbleiterbauelement und verfahren zur herstellung eines halbleiterverfahrens
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
DE102018106992B3 (de) * 2018-03-23 2019-07-04 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018114375A1 (de) * 2018-06-15 2019-12-19 Infineon Technologies Ag Leistungselektronikanordnung
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261714A1 (en) * 2011-04-12 2012-10-18 Denso Corporation Semiconductor device and manufacturing method of the same
US20130092978A1 (en) * 2011-10-14 2013-04-18 Fuji Electric Co., Ltd. Semiconductor device
JP2014022708A (ja) * 2012-07-17 2014-02-03 Yoshitaka Sugawara 半導体装置とその動作方法
DE112011105785T5 (de) * 2011-10-26 2014-08-07 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10117483A1 (de) * 2001-04-07 2002-10-17 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
DE10217610B4 (de) * 2002-04-19 2005-11-03 Infineon Technologies Ag Metall-Halbleiter-Kontakt, Halbleiterbauelement, integrierte Schaltungsanordnung und Verfahren
JP4892172B2 (ja) * 2003-08-04 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103199017B (zh) 2003-12-30 2016-08-03 飞兆半导体公司 形成掩埋导电层方法、材料厚度控制法、形成晶体管方法
DE102005049506B4 (de) * 2005-10-13 2011-06-09 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement
JP4840370B2 (ja) * 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2010147222A (ja) 2008-12-18 2010-07-01 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5216801B2 (ja) * 2010-03-24 2013-06-19 株式会社東芝 半導体装置
DE102010039258B4 (de) * 2010-08-12 2018-03-15 Infineon Technologies Austria Ag Transistorbauelement mit reduziertem Kurzschlussstrom
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5321669B2 (ja) 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
US8482029B2 (en) * 2011-05-27 2013-07-09 Infineon Technologies Austria Ag Semiconductor device and integrated circuit including the semiconductor device
DE112012007322B3 (de) * 2011-07-27 2022-06-09 Denso Corporation Diode, Halbleitervorrichtung und MOSFET
US8471600B2 (en) * 2011-09-30 2013-06-25 Infineon Technologies Ag Detection of the zero crossing of the load current in a semiconductor device
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
CN103890953B (zh) * 2012-03-23 2016-10-19 松下知识产权经营株式会社 半导体元件
JP2014075582A (ja) * 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
JP2014103352A (ja) 2012-11-22 2014-06-05 Toyota Motor Corp 半導体装置
US9245984B2 (en) * 2013-01-31 2016-01-26 Infineon Technologies Ag Reverse blocking semiconductor device, semiconductor device with local emitter efficiency modification and method of manufacturing a reverse blocking semiconductor device
JP5989689B2 (ja) * 2014-01-27 2016-09-07 トヨタ自動車株式会社 半導体装置
US9159819B2 (en) * 2014-02-20 2015-10-13 Infineon Technologies Ag Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
DE102014110681B4 (de) * 2014-07-29 2019-06-06 Infineon Technologies Ag Rückwärts leitender igbt und herstellungsverfahren dafür
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120261714A1 (en) * 2011-04-12 2012-10-18 Denso Corporation Semiconductor device and manufacturing method of the same
US20130092978A1 (en) * 2011-10-14 2013-04-18 Fuji Electric Co., Ltd. Semiconductor device
DE112011105785T5 (de) * 2011-10-26 2014-08-07 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung
JP2014022708A (ja) * 2012-07-17 2014-02-03 Yoshitaka Sugawara 半導体装置とその動作方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10229990B2 (en) 2013-01-17 2019-03-12 Infineon Technologies Ag Semiconductor device having a desaturation channel structure for desaturating a charge carrier concentration in an IGBT cell
US10734507B2 (en) 2013-01-17 2020-08-04 Infineon Technologies Ag Method of operating a semiconductor device having a desaturation channel structure and related methods of manufacture
US11121242B2 (en) 2013-01-17 2021-09-14 Infineon Technologies Ag Method of operating a semiconductor device having a desaturation channel structure
US10326009B2 (en) 2015-10-22 2019-06-18 Infineon Technologies Ag Power semiconductor transistor having fully depleted channel region
US10665706B2 (en) 2015-10-22 2020-05-26 Infineon Technologies Ag Power semiconductor transistor
US11276772B2 (en) 2015-10-22 2022-03-15 Infineon Technologies Ag Power semiconductor device
US10930772B2 (en) 2017-04-04 2021-02-23 Infineon Technologies Ag IGBT having a barrier region
US10439055B2 (en) 2017-04-04 2019-10-08 Infineon Technologies Ag IGBT with dV/dt controllability
US10615272B2 (en) 2017-10-24 2020-04-07 Infineon Technologies Ag Method for producing IGBT with dV/dt controllability
US10854739B2 (en) 2017-10-24 2020-12-01 Infineon Technologies Ag Method for producing IGBT with dV/dt controllability
US10840362B2 (en) 2017-10-24 2020-11-17 Infineon Technologies Ag IGBT with dV/dt controllability
US11581428B2 (en) 2017-10-24 2023-02-14 Infineon Technologies Ag IGBT with dV/dt controllability
US11594621B2 (en) 2017-10-24 2023-02-28 Infineon Technologies Ag Method of processing a power semiconductor device
DE102018100237B4 (de) 2018-01-08 2022-07-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Also Published As

Publication number Publication date
CN105720094B (zh) 2018-11-20
DE102014226161A1 (de) 2016-07-07
US20220367443A1 (en) 2022-11-17
JP2016146470A (ja) 2016-08-12
CN105720094A (zh) 2016-06-29
US11721689B2 (en) 2023-08-08
US20160204097A1 (en) 2016-07-14
US11410989B2 (en) 2022-08-09
JP2019004144A (ja) 2019-01-10
US20200243509A1 (en) 2020-07-30
CN109599432B (zh) 2022-04-19
CN109599432A (zh) 2019-04-09
JP6698746B2 (ja) 2020-05-27
US10651165B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
DE102014226161B4 (de) Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102015213630B4 (de) Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
DE102016109235B4 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE102015111371B4 (de) Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102014103325B4 (de) Leistungsschaltmodule mit verringerter Oszillation und Verfahren zur Herstellung eines Leistungsschaltmoduls
DE102008055052A1 (de) Schaltungseinrichtung mit einer Freilaufdiode, Schaltungseinrichtung und Leistungswandler unter Verwendung von Dioden
DE102016112019A1 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen
DE102016219020B4 (de) Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung
DE102016112721A1 (de) n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
DE102015210923B4 (de) Halbleitervorrichtung mit reduzierter Emitter-Effizienz und Verfahren zur Herstellung
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102016120301A1 (de) Leistungshalbleitervorrichtungs-Abschlussstruktur
DE102015201045B4 (de) Mit einer hohen Gate-Spannung betreibbarer Hochspannungstransistor, Verfahren zum Steuern desselben und Schaltungsanordnung
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102018107417A1 (de) Nadelzellengraben-MOSFET
DE102017118665A1 (de) Rc-igbt
DE102017128241B3 (de) Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
DE102015120210B4 (de) Leistungshalbleitertransistor mit vergrößerter bipolarer Verstärkung
DE102014019866B3 (de) Halbleitervorrichtung mit Überlaststrombelastbarkeit
DE102017121878A1 (de) Leistungsdiode
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE112012006906T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler mit derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102014019866

Country of ref document: DE

R020 Patent grant now final
R082 Change of representative