DE10117483A1

DE10117483A1 - Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren

Info

Publication number: DE10117483A1
Application number: DE10117483A
Authority: DE
Inventors: Peter Flohrs; Robert Plikat; Wolfgang Feiler
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2001-04-07
Filing date: 2001-04-07
Publication date: 2002-10-17
Also published as: US20040021203A1; WO2002082552A1; EP1380055A1; US6949439B2

Abstract

Die Erfindung schafft ein Halbleiterleistungsbauelement und ein entsprechendes Herstellungsverfahren und insbesondere einen vertikalen NPT-IGBT für Zündanwendungen mit einer Durchbruchspannung kleiner als etwa 1000 V. Das Halbleiterleistungsbauelement hat ein Wafersubstrat (51; 52) eines ersten Leitungstyps (n·-·) mit einem rückseitigen Emitterbereich (51) eines zweiten Leitungstyps (p·+·) und einem vorderseitigen Driftgebiet (52) des ersten Leitungstyps (n·-·); einen rückseitigen Anodenkontakt (58), welcher mit dem Emitterbereich (51) verbunden ist und teilweise an die vorderseitige Oberfläche reicht; eine vorderseitige MOS-Steuerstruktur (53, 53', 54, 54', 55, 55', 56, 57a) und einen vorderseitigen Kathodenkontakt (59), welcher mit einem vorderseitigen Sourcebereich (54, 54') und einem Bodybereich (53) der vorderseitigen MOS-Steuerstruktur (53, 53', 54, 54', 55, 55', 56, 57a) verbunden ist. Die Dicke des Driftgebiets (52) ist wesentlich größer als die Weite der Raumladungszone bei einer vorgegebenen Durchbruchspannung; und die Dicke des rückseitigen Emitterbereichs (51) ist größer als 5 mum.

Description

STAND DER TECHNIK

Die vorliegende Erfindung betrifft ein Halbleiterleistungs bauelement und ein entsprechendes Herstellungsverfahren.

Obwohl auch auf andere ähnliche Halbleiterleistungsbauele mente anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf einen verti kalen IGBT (Insulated Gate Bipolar Transistor) erläutert.

Allgemein werden die IGBTs als Leistungsschalter im Bereich von einigen hundert bis einigen tausend Volt Sperrspannung eingesetzt. Insbesondere ist der Einsatz von solchen IGBT als Zündtransistor, d. h. als Schalter auf der Primärseite einer Zündspule, von besonderem Interesse.

Die Struktur eines vertikalen IGBT ist ähnlich derjenigen eines VDMOS-Transistors, allerdings mit dem Unterschied, dass auf seiner Anodenseite ein p⁺-Emitter anstelle eines n⁺-Substrats bei dem VDMOS-Transistor angeordnet ist. Aus der DE 31 10 230 C3 ist ein vertikales MOSFET-Bauelement mit der Grundstruktur eines vertikalen IGBT bekannt.

Prinzipiell lassen sich dabei zwei Typen des vertikalen IGBT bzw. V-IGBT unterscheiden, nämlich der sog. Punch- Through-IGBT (PT) und der sog. Non-Punch-Through-IGBT (NPT), wie beispielsweise in Laska et al., Solid-Stete- Electronics, Band 35, Nr. 5, Seiten 681-685, beschrieben.

Anhand von Fig. 2 und 3 werden nachstehend die Grundeigen schaften dieser beiden IGBT-Typen beschrieben.

Fig. 2 zeigt eine schematische Querschnittsdarstellung ei nes NPT-IGBT, dessen aktives Gebiet, dargestellt durch das Bezugszeichen 10, zellenförmige oder streifenförmige MOS- Steuerköpfe 13, 14, 15, 16, 17 aufweist. Im einzelnen be zeichnet dabei Bezugszeichen 13 eine p-Bodyzone, 14 einen n⁺-Emitter, 15 eine p⁺-Kontaktdiffusion zum Anschließen der p-Bodyzone 13 an einen Kathodenanschluss 19, welcher gleichzeitig mit dem n⁺-Sourcegebiet 14 verbunden ist und auf Masse liegt, 16 eine Gateelektrode und 17 ein Gateoxid. Des weiteren bezeichnet 12 ein n^--Driftgebiet, 11 einen rückseitigen p⁺-Emitter und 18 einen Anodenanschluß. "d" bezeichnet die Dicke des p⁺-Emitters 11 und 101 eine Raum ladungszone, welche sich am pn-Übergang zwischen dem p- Bodygebiet 13 und dem n^--Drift-Gebiet 12 ausbildet.

Der NPT-IGBT gemäß Fig. 2 wird üblicherweise auf einem niedrigdotieren n^--Substrat mit hoher Ladungsträgerlebens dauer hergestellt. Nach dem Eindringen der Diffusionsprofi le auf der Wafervorderseite VS zur Erstellung der MDS- Steuerköpfe 13, 14, 15, 16, 17, wird auf der Waferrückseite RS der p⁺-Emitter 11 in sehr flacher Form mit nur wenigen µm Eindringtiefe (d ≈ einige µm) und schlechtem Emitterwir kungsgrad hergestellt. Dieser transparente Emitterbereich 11 dient dazu, ein schnelles Abschalten des Stroms im dyna mischen Betrieb dieses Bauelements mit dem Ziel zu gewähr leisten, die Abschaltverluste klein zu halten. Um trotz ei nes derart schlechten Emitterbereichs 11 befriedigende Durchlasseigenschaften zu erzielen, muß die Trägerlebens dauer im n^--Driftgebiet 12 möglichst hoch gewählt werden. Ferner ist die Dicke des n^--Driftgebiets 12 unter Berück sichtigung der gewünschten Sperrfähigkeit des Bauelements möglichst klein zu wählen. Als Folge davon müssen gerade im Bereich von Sperrfähigkeiten um 1 kV und darunter sehr dün ne Wafer prozessiert werden. Dies ist sehr aufwendig und erst in den letzten Jahren möglich geworden. Siehe dazu beispielsweise T. Laska et al., Conf. Proc. ISPSD'97, Sei ten 361-364.

Fig. 3 zeigt eine schematische Querschnittsdarstellung ei nes PT-IGBT, dessen aktives Gebiet, dargestellt durch das Bezugszeichen 20, zellenförmige oder streifenförmige MOS- Steuerköpfe 23, 24, 25, 26, 27 aufweist. Im einzelnen be zeichnet dabei Bezugszeichen 23 eine p-Bodyzone, 24 ein n⁺- Sourcegebiet, 25 eine p⁺-Kontaktdiffusion zum Anschließen der p-Bodyzone 23 an einen Kathodenanschluss 29, welcher gleichzeitig mit dem n⁺-Sourcegebiet 24 verbunden ist, 26 eine Gateelektrode und 27 ein Gateoxid. Des weiteren be zeichnet 22a ein n^--Driftgebiet und 22b ein n^-- Buffergebiet, 21 einen rückseitigen p⁺-Emitter und 28 einen Anodenanschluß. 201 bezeichnet eine Raumladungszone, welche sich am pn-Übergang zwischen dem p-Bodygebiet 23 und dem n^-- Drift-Gebiet 22a ausbildet.

Der PT-IGBT gemäß Fig. 3 wird üblicherweise auf einem dic ken, p⁺-dotierten Substrat, welches gleichzeitig den rück seitigen Emitterbereich 21 bildet, mit epitaktisch aufge brachten n-Bufferbereich 22b und epitaktisch aufgebrachtem n^--Driftgebiet 22a hergestellt. Da die Dicke des n^-- Driftgebiets 22a für einen möglichst geringen Durchlass spannungsabfall geringer gewählt wird, als es die Weite der Raumladungszone 201 im Driftgebiet bei der gewünschten Sperrfähigkeit erfordert, dient der n-Bufferbereich 22b da zu, ein Durchgreifen der Raumladungszone zum p⁺-Emitter 21 zu vermeiden. Um trotz des guten Emitters 21 ein schnelles Abschalten des Stroms erzielen zu können, wird die Ladungs trägerlebensdauer über sogenanntes Lifetime-Killing, z. B. mittels Elektronenbestrahlung, klein gehalten und/oder die Dotierung im n-Bufferbereich 22b entsprechend hoch gewählt. Da die Durchlassspannung mit zunehmender Bufferdosis größer wird, ist ein guter Kompromiss zwischen Durchlassspannung und Abschaltverhalten mit einem hochdotierten, dünnen Buf ferbereich 22b zu erzielen. Ein solcher Buffer ist infolge der Bufferausdiffusion bei der Rohwaferherstellung mit solch einem Doppel-EPI/Substrat-Wafer nur begrenzt erreich bar.

Deshalb gibt es Untersuchungen zu PT-IGBTs auf SDB(silicon direct bonding)-Wafern, wie beispielsweise von C. Yun et al., Conf. Proc. ISPSD'98, Seiten 261-264 offenbart. Bei diesen SDB-Wafern wird ein Bufferimplantat in einen n^-- Wafer aus FZ-Silizium eingebracht und dieser Wafer dann di rekt auf einen p⁺-Wafer aus CZ-Silizium gebondet und ausge heilt. Der so entstandene SDB-Rohwafer mit der Schichten folge n^-n⁺p⁺ wird dann auf Standarddicke geschliffen und bildet die Ausgangsbasis für die Herstellung von PT-IGBTs nach Standardverfahren der Halbleitertechnik. Der Vorteil dieser Vorgehensweise liegt darin, dass sich bei derartigen SDB-Wafern sehr dünne Bufferbereiche mit hoher Dotierung darstellen lassen.

In einem Artikel von K. D. Hobart et al., 1999 Proc. IEEE, Seiten 45-49, wird über einen NPT-IGBT auf SDB-Wafermate rial berichtet. Hier wird das Bauelement allerdings zu nächst auf einem standardmäßigen n^--Wafer aus FZ-Silizium einschließlich Metallisierung hergestellt. Der Bond-Prozess bei dem dort vorgestellten Verfahren ist aufwendig und er folgt anschließend an ein Dünnschleifen der Wafer in einem Niedrigtermperaturverfahren (T < 450°C), um die bereits me tallisierte IGBT-Struktur nicht zu schädigen. Als Bond- Partner wurde entweder ein identischer IGBT-Wafer oder ein p⁺-Wafer verwendet.

In folgendem wird eine kurze Erläuterung der Funktionsweise von den beschriebenen IGBT-Typen gegeben.

Für den Durchlassfall wird bei beiden IGBT-Typen die Gate elektrode 16 bzw. 26 gegenüber dem Kathodenanschluss 19 bzw. 29 auf ein Potential oberhalb der Schwellspannung der MOS-Steuerköpfe 13, 14, 15, 16, 17 bzw. 23, 24, 25, 26, 27 gebracht. Daraufhin wird im Bereich des p-Bodygebiets 13 bzw. 23 ein Inversionskanal an der Halbleiteroberfläche un ter dem Gateanschluss 16 bzw. 26 erzeugt. Die Halbleiter oberfläche im Bereich des n^--Driftgebiets 12 bzw. 22a be findet sich dann im Zustand der Akkumulation. Bei einer ge genüber der Kathode positiven Spannung am Anodenanschluss 18 bzw. 28 werden Elektronen über die n⁺-Sourcebereiche 14 bzw. 24, die influenzierten MOS-Kanäle in den Bodybereichen 13 bzw. 23 und die Akkumulationsschicht in das n^--Driftgebiet 12 bzw. 22a injiziert.

Daraufhin injiziert der anodenseitige Emitterbereich 11 bzw. 21 Löcher, wodurch das n^--Driftgebiet 12 bzw. 22a der art von Ladungsträgern überschwemmt wird, dass seine Leit fähigkeit erhöht wird. Es befindet sich bei üblichen Durch lassstromdichten in der Hochinjektionsphase. Dadurch ist ein IGBT mit einer Sperrfähigkeit ab ca. 150-200 V in der Lage, höhere Stromdichten mit einem kleineren Spannungsab fall zwischen Anode und Kathode zu führen, als ein MOS- Transistor mit gleicher Durchbruchsspannung. Der Strom fließt im Durchlassfall von der Anode zur Kathode. Er wird von Elektronen getragen, die in das n^--Driftgebiet 12 bzw. 22a injiziert werden und über den anodenseitigen Emitter 11 bzw. 21 zur Anode abfließen, und von Löchern, die von dem anodenseitigen Emitter ins das n^--Driftgebiet 12 bzw. 22a injiziert werden und über die p-Gebiete 13, 15 bzw. 23, 25 zur Kathode hin abfließen.

Im Sperrfall wird die Gateelektrode 16 bzw. 26 gegenüber dem Kathodenanschluss 19 bzw. 29 auf eine Spannung unter halb der Schwellspannung gebracht. Bringt man den Anodenan schluss 18 bzw. 28 nun auf ein positives Potential, dann dehnt sich die zwischen dem p-Bodybereich 13 bzw. 23 und dem n^--Driftgebiet 12 bzw. 22a liegende Raumladungszone 101 bzw. 201 fast ausschließlich in das n^--Driftgebiet 12 bzw. 22a aus.

Beim NPT-IGBT ist die Dicke der n^--Driftzone 12 größer ge wählt als die Weite, die die Raumladungszone 101 bei einer gegebenen maximalen Sperrfähigkeit des Bauelements auf weist.

Beim PT-IGBT ist die Dicke der n^--Driftzone 22a kleiner ge wählt als die Weite, die die Raumladungszone bei einer ge gebenen maximalen Sperrfähigkeit des Bauelements aufweisen würde. Um hier ein Auflaufen der Raumladungszone 201 auf den p⁺-Emitterbereich 21 zu verhindern, wird die n-dotierte Bufferzone 22b mit dem Ziel eingebracht, den besagten Punch-Through zu vermeiden.

Fig. 4 zeigt eine übliche Schaltungstopologie, in der ein vertikaler IGBT 30' als Zündtransistor im Primärkreis einer Zündspule für eine Brennkraftmaschine verwendet wird. Für diese Anwendung als Zündtransistor mit notwendigen Sperrfä higkeiten von ca. 400-600 V wird bisher ausschließlich der PT-IGBT auf Doppel-EPI/Substrat-Rohwafern verwendet, wodurch die eingangs geschilderte Problematik dünner Wafer bei NPT-IGBTs zu umgehen ist.

Gemäß Fig. 4 ist der vertikale IGBT 30' über eine Zündspule 31 mit der Batteriespannung 33 verbunden. Auf der Sekundär seite der Zündspule 31 ist eine Zündkerze 32 vorgesehen. Eine Diode 37, welche mit dem Steueranschluss 38 verbunden ist, dient dem ESD-Schutz, und die Widerstände 35, 36 (bei spielsweise mit R36 = 1 kΩ und R35 = 10-25 kΩ) legen einer seits der Eingangswiderstand der Anordnung fest und bilden andererseits die Last einer Klammerdiodenkette 34. Die Ele mente 30, 34, 35, 36, 37 sind üblicherweise monolithisch integriert, wobei die Dioden 37, 34 normalerweise aus Poly silizium bestehen.

Die Schaltunganordnung nach Fig. 4 ist von einem geeigneten Steuergerät direkt über den Steueranschluss 38 betreibbar. Dazu wird eine positive Spannung von beispielsweise 5 Volt an den Steueranschluss 38 gelegt, worauf hin ein Stroman stieg durch die Zündspule 31 eingeleitet wird. Zu einem be stimmten Zeitpunkt wird die Spannung am Steueranschluss 38 stufenförmig auf ca. 0 V reduziert, worauf hin die Spannung am Knoten 39 steil ansteigt. Dieser Spannungsanstieg wird auf die Sekundärseite der Zündspule 31 hochtransformiert und führt zu einem Zündfunken an der Zündkerze 32.

Die Klammerdiodenkette 34 hat die Aufgabe, den Spannungsan stieg an der Anode 39 auf die sogenannte Klammerspannung von ca. 400 V zu begrenzen, um einerseits den IGBT 30' und andererseits die weiteren Schaltungskomponenten zu schüt zen. Dies ist insbesondere im sogenannten Impulsfall von Bedeutung, der auftritt, wenn beispielsweise infolge eines abgefallenen Zündkabels kein Zündfunke erzeugt wird. Dann muss der IGBT 30' die sonst im Funken umgesetzte Energie aufnehmen. Ohne eine solche Spannungsbegrenzung würde die Anodenspannung an dem Knoten 39 hierbei bis zum Durchbruch des IGBTs 30' ansteigen und diesen zerstören. Dies wird mittels der Klammerdiodenkette 34 dadurch verhindert, dass sie beim Erreichen einer vorgewählten Klammerspannung das Gate des IGBT 30' gerade noch so stark ansteuert, dass ein Überschreiten der Klammerspannung am Knoten 39 vermieden wird. Dennoch stellt dieser Betriebsfall durch die hohe um gesetzte Energie eine hohe Anforderung an die Impuls festigkeit des IGBT 30' dar, die nicht immer im ausreichen den Maße zu gewährleisten ist. Die negative Konsequenz wäre eine Zerstörung des IGBT 30'.

J. Yedinak et al., Conf. Proc. ISPSD'1998, Seiten 399-402 haben gezeigt, dass ein Ausfall folgendermaßen, wie im Zu sammenhang mit Fig. 5 näher erläutert, zustandekommt.

Fig. 5 zeigt eine schematische Querschnittsdarstellung ei nes PT-IGBT, dessen aktives Gebiet, dargestellt durch das Bezugszeichen 40, zellenförmige oder streifenförmige MOS- Steuerköpfe 43, 44, 45, 46, 47 aufweist. Im einzelnen be zeichnet dabei Bezugszeichen 43 eine p-Bodyzone, 44 ein n⁺- Sourcegebiet, 45 eine p⁺-Kontaktdiffusion zum Anschließen der p-Bodyzone 43 an einen Kathodenanschluss 49, welcher gleichzeitig mit dem n⁺-Sourcegebiet 44 verbunden ist, 46 eine Gateelektrode und 47 ein Gateoxid. Des weiteren be zeichnet 42a ein n^--Driftgebiet und 42b ein n-Buffergebiet, 41 einen rückseitigen p⁺-Emitter und 48 einen Anodenan schluß. 401 bezeichnet eine Raumladungszone, welche sich am pn-Übergang zwischen dem p-Bodygebiet 43 und dem n^--Drift gebiet 42a ausbildet.

Im Impulsfall hat die Raumladungszone 401 das gesamte n^-- Driftgebiet 42a erfasst. Über eine mittels besagter Klam merdioden kontrollierte Ansteuerung des Gates werden Elek tronen 402 über den ausgebildeten MOS-Kanal im p-Bodygebiet 43 ins n^--Driftgebiet 42a injiziert, die den p⁺-Emitter 41 ansteuern. Der Verstärkungsfaktor β des aus den Gebieten 41, 42a, 42b, 43 gebildeten pnp-Transistors ist bei hoher Spannung höher, als im Durchlass (vgl. Takei et al., Conf. Proc. ISPSD' 1999, Appendix Paper 7.1), weswegen eine gerin ge Ansteuerspannung am Gateanschluss 46 ausreicht, um den Laststrom zu tragen und damit die Anodenspannung auf die Klammerspannung zu begrenzen. Infolge der auftretenden Ver lustleistung wird das Bauelement insbesondere an der Katho de sehr heiß, worauf hin es zu einem Elektrodenleckstrom kommt. Die Elektronen 403 laufen in Richtung Anode und steuern den dortigen p⁺-Emitterbereich 41 auf. Sie wirken also wie eine zusätzliche Ansteuerung des IGBT. Um die Spannung auf den Wert der Klammerspannung zu halten, wird über die Klammerdiodenkette die Ansteuerung des Ga teanschlusses 46 entsprechend reduziert. Unter bestimmten Betriebsbedingungen ist die Ansteuerung durch den thermisch bedingten Elektronenleckstrom so stark, dass der IGBT den Laststrom ohne Gateabsteuerung führen kann. Seine Steuer barkeit geht verloren. Die Temperatur steigt weiter an, und der Leckstrom steigt ebenfalls weiter an. Schließlich kommt es zu einer thermischen Mitkopplung, und der IGBT wird zer stört.

Die der vorliegenden Erfindung zugrundeliegende allgemeine Problematik besteht also darin, einen robusten IGBT insbe sondere für Zündanwendungen darzustellen, der gute Durch lasseigenschaften hat und eine hohe Impulsfestigkeit auf weist und der einfach prozessierbar ist.

VORTEILE DER ERFINDUNG

Das erfindungsgemäße Halbleiterleistungsbauelement mit den Merkmalen des Anspruchs 1 und das entsprechende Herstel lungsverfahren nach Anspruch 10 weisen den Vorteil auf, daß ein robuster IGBT ohne die Notwendigkeit der Prozessierung dünner Wafer bereitgestellt wird.

Die der vorliegenden Erfindung zugrundeliegende Idee be steht darin, daß ein Wafersubstrat eines ersten Leitungs typs mit einem rückseitigen Emitterbereich eines zweiten Leitungstyps und einem vorderseitigen Driftgebiet des er sten Leitungstyps verwendet wird, wobei die Dicke des Driftgebiets wesentlich größer ist als die Weite der Raum ladungszone bei einer vorgegebenen Durchbruchsspannung und die Dicke des rückseitigen Emitterbereichs ist größer als 5 µm.

In den Unteransprüchen finden sich vorteilhafte Weiterbil dungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.

Gemäß einer bevorzugten Weiterbildung ist die Durchbruchs spannung kleiner als 1000 V, wobei die Dicke des Driftge biets zwischen der vorderseitigen MOS-Steuerstruktur und dem rückseitigen Emitterbereich größer als 200 µm ist.

Gemäß einer weiteren bevorzugten Weiterbildung ist der rückseitige Emitterbereich ein Diffusionsbereich.

Gemäß einer weiteren bevorzugten Weiterbildung ist das Sub strat ein SDB-Substrat.

Gemäß einer weiteren bevorzugten Weiterbildung ist der rückseitige Emitterbereich ein Epitaxiebereich.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Dic ke des Driftgebiets zwischen der vorderseitigen MOS-Steuer struktur und dem rückseitigen Emitterbereich mindestens 20 µm größer als die Weite der Raumladungszone bei der vorge gebenen Durchbruchsspannung.

Gemäß einer weiteren bevorzugten Weiterbildung ist die Dic ke des Driftgebiets zwischen der vorderseitigen MOS-Steuerstruktur und dem rückseitigen Emitterbereich derart ge wählt, daß die Temperaturerhöhung des rückseitigen Emitter bereichs, bis zu dem Zeitpunkt, bei dem die Vorderseite im Impulsfall eine vorgegebene Maximaltemperatur erreicht, ei nen Wert von etwa 50 K nicht überschreitet.

Gemäß einer weiteren bevorzugten Weiterbildung ist der er ste Leitungstyp der n-Typ und der zweite Leitungstyp der p- Typ.

Gemäß einer weiteren bevorzugten Weiterbildung weist das Driftgebiet eine Trägerlebensdauer von mehr als 10 µs im Hochinjektionsfall auf.

ZEICHNUNGEN

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnun gen dargestellt und in der nachfolgenden Beschreibung näher erläutert.

Es zeigen:

Fig. 1 eine schematische Querschnittsdarstellung eines vertikalen NPT-IGBTs gemäß einer Ausführungsform der vorliegenden Erfindung;

Fig. 2 eine schematische Querschnittsdarstellung eines bekannten NPT-IGBT;

Fig. 3 eine schematische Querschnittsdarstellung eines bekannten PT-IGBT;

Fig. 4 eine übliche Schaltungstopologie, in der ein ver tikaler IGBT als Zündtransistor im Primärkreis einer Zündspule für eine Brennkraftmaschine ver wendet wird; und

Fig. 5 eine schematische Querschnittsdarstellung eines bekannten NPT-IGBT zur Erläuterung eines Ausfall mechanismus.

BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten.

Fig. 1 zeigt eine schematische Querschnittsdarstellung ei nes vertikalen NPT-IGBTs gemäß einer Ausführungsform der vorliegenden Erfindung.

In Fig. 1 bezeichnet 50 ein aktives Gebiet eines NPT-IGBT und 51, 52 ein entsprechendes n^-p⁺-Substrat. Dieses Sub strat 51, 52 ist entweder ein n^--Wafersubstrat mit einer rückseitigen p⁺-Diffusion oder ein n^-p⁺-SDB-Rohwafer oder ein n^--Wafersubstrat mit einer rückseitigenb p⁺-Epischicht.

Die n^--Driftzone 52 in dem besagten n^-p⁺-Substrat stellt, wie gesagt, im aktiven Gebiet 50 des IGBT das bekannte Driftgebiet dar, und die p⁺-Rückseite 51 den anodenseitigen Emitter.

Fig. 1 zeigt insbesondere einen Querschnitt durch eine Zel le bzw. einen Streifen innerhalb des aktiven Gebiets des IGBTs ohne die nach dem Stand der Technik üblichen Passi vierungsschichten. Das gesamte aktive Gebiet erhält man üb licherweise durch eine monolithische Integration einer Vielzahl solcher Zellen bzw. Streifen nebeneinander. Der Randabschluss bzw. die benötigte Klammerschaltung gemäß Fig. 4 sind nach dem Stand der Technik ausführbar und zu sammen mit dem aktiven Gebiet in einem Chip integrierbar.

In Fig. 1 bezeichnet 58 weiterhin einen Anodenkontakt bzw. eine Anodenmetallisierung auf der Waferrückseite RS und 59 einen Kathodenkontakt bzw. eine Kathodenmetallisierung auf der Wafervorderseite VS. Der Kathodenkontakt 59 verbindet die Bereiche 54 und 55 bzw. 54' und 55' elektrisch mitein ander. Dabei bezeichnen 54, 54' einen vorderseitigen n⁺- Sourcebereich und 55, 55' eine jeweilige p⁺-Kontaktdiffu sion zum Anschluss des darunterliegenden p-Bodybereichs 53, 53'. Eine vorzugsweise aus Polysilizium bestehende Gatee lektrode 56 ist durch ein Gateoxid 57a von der Halbleiter oberfläche und durch ein Zwischendielektrikum 57b vom Ka thodenkontakt 59 elektrisch isoliert. Die p⁺-Bereiche 55, 55' sind nicht nur p⁺-Kontaktdiffusionen zur elektrischen Anbindung der p-Bodygebiete 53, 53' an den Kathodenkontakt 59, sondern dienen außerdem zur Latch-up-Unterdrückung. An der Oberfläche der p-Bodygebiete 53, 53' ist durch eine positive Gatespannung je ein Inversionskanal ausbildbar. Die n⁺-Sourcebereiche 54, 54' dienen der Nachlieferung der im Durchlass bzw. Klammerfall über die Inversionskanäle in das niedrig dotierte n^--Driftgebiet 52 injizierten Elektronen. Die Dicke des n^--Driftgebiets 52 zwischen dem MOS-Steuer bereich und dem rückseitigen p⁺-Emitterbereich 51 ist deut lich größer gewählt als die Weite der Raumladungszone im n^-- Driftgebiet 52 bei einer vorgegebenen bzw. gewünschten Durchbruchsspannung von typischerweise 400-600 V bei Zündan wendungen erfordert, beispielsweise 20 µm dicker oder mehr.

Auf der Waferrückseite ist der p⁺-Emitterbereich 51 mit ei ner Tiefe d größer als 20 µm vorgesehen. Die hohe p⁺- Dotierung dient der ohmschen Kontaktanbindung des Emitters 51 an den rückseitigen Anodenkontakt 58. Der IGBT gemäß dieser Ausführungsform ist mit Standardfertigungsverfahren der Halbleitertechnik herstellbar. Die Dicke des Rohwafers muss dabei trotz der typischen Durchbruchspannung bis herab zu ca. 400 V nicht geringer gewählt werden als für übliche rückseitendiffundierte Bipolartransistoren. Daher sind wäh rend des gesamten Herstellungsprozesses keine Verfahren notwendig, die zu sehr dünnen Waferdicken kleiner 20 µm führen.

Bei der Herstellung dieses IGBTs werden zunächst auf dem p⁺n^--Substrat die Vorderseitendiffusionen, Oxide, Metalle und Deckschichten im/auf dem Substrat erzeugt. Im Anschluss daran erfolgt eine Säuberung und Konditionierung der Waferrückseite RS, beispielsweise über einen Schleifprozess und/oder einen Ätzprozess. Je nach verwendetem Substrat va riiert der dabei erforderliche Materialabtrag. Beispiels weise ist dieser bei einem RSD-Wafer möglichst gering (ei nige µm), bei einem SDB-Wafer groß (einige 100 µm) und bei einem EPI/SUB-Wafer gering (einige µm). Schließlich wird die Rückseitenmetallisierung 58 aufgebracht. Zum Feinab gleich der Eigenschaften des vorliegenden IGBTs ist die Einführung einer gezielten Einstellung der Trägerlebensdau er, z. B. mittels Elektronenbestrahlung, möglich.

Im fertig prozessierten IGBT bildet die n^--Substratzone 52 des Rohwafers das Driftgebiet des IGBTs, und die p⁺-Zone 51 abzüglich der während der Säuberung/Konditionierung ent fernten Schicht den rückseitigen Emitter. Die Verwendung eines n^--Substrats hoher Trägerlebensdauer führt in Verbin dung mit dem tiefen p⁺-Emitterbereich zu guten Durchlassei genschaften, die denen vergleichbarer bisheriger NPT-IGBTs mit transparentem Emitter überlegen sind. Aufgrund der im Substrat gegenüber einer epitaktisch erzeugten n^--Schicht erreichbar hohen Trägerlebensdauer (größer 10 µs bei Hoch injektion) ist der Durchlassspannungsabfall des IGBTs gemäß der vorliegenden Ausführungsform erwartungsgemäß geringer als bei einem vergleichbar dotierten NPT-IGBT auf p⁺- Substrat mit n^--Epitaxischicht als Driftgebiet.

Im Vergleich zu dem von Hobart et al. vorgeschlagenen NPT- IGBT auf SDB-Rohwafer ist der vorliegende NPT-IGBT einfacher herstellbar. Da von einem bereits gebondeten Rohwafer mit Standard-Waferdicke (z. B. 700 µm) ausgegangen werden kann, enfällt das Niedrigtemperaturbonden gedünnter, teil prozessierter Wafer. Außerdem können beim Herstellen der SDB-Rohwafer übliche Hochtemperaturverfahren genutzt wer den.

Das Abschaltverhalten des IGBTs gemäß der vorliegenden Aus führungsform ist bei der Zündapplikation unkritisch. Einer seits ist kein schnelles Abklingen des Anodenstroms nach Abschalten der Gerätespannung gefordert wie in sonstigen Applikationen, sondern ein möglichst temperaturunabhängiges Hochlaufen der Anodenspannung in Zeiten unter einigen 10 µs. Andererseits ist die maximale Schaltfrequenz verglichen mit sonstigen Applikationen etwa zwei Größenordnungen klei ner. Die hohe Impulsfestigkeit des IGBTs gemäß der vorlie genden Ausführungsform resultiert aus folgenden Tatsachen. Wegen der gewählten großen Dicke des n^--Driftgebiets 52 bleibt der Stromverstärkungsfaktor β des aus den Gebieten 51, 52, 53 bzw. 53' gebildeten pnp-Transistors auch bei ho hen Sperrspannungen gering. Außerdem ist bei vergleichbarer Driftgebietsdotierung die Feldverteilung im NPT-IGBT gün stiger als im PT-IGBT. Die anliegende Sperrspannung kann bei kleineren Feldstärken aufgenommen werden, da die Raum ladungszonenausdehnung nicht durch einen Buffer begrenzt wird. Infolge davon werden die MOS-Steuerköpfe im NPT-IGBT weniger stark erwärmt als im PT-IGBT. Der zuvor am PT-IGBT nach dem Stand der Technik beschriebene Effekt der Mitkopplung über einen thermisch erzeugten Elektronenleckstrom setzt im Impulsfall deshalb erst bei größeren Belastungen des Bauelements ein.

Darüber hinaus kann das dicke n^--Driftgebiet noch aus einem weiteren Grund günstig für das Erzielen einer hohen Impuls festigkeit sein. Es ist bekannt, dass die Versteigungsei genschaften eines Emitters mit wachsender Temperatur zuneh men können. Dies ist im Hinblick auf eine hohe Impulsfe stigkeit unerwünscht. Eine Zunahme der Verstärkung führt dazu, dass ein geringerer (thermisch erzeugter Leckstrom) zum Verlust der Steuerfähigkeit des IGBTs führt, als es bei temperaturunabhängiger Verstärkung der Fall wäre. Ziel da her muss es sein, solche Emitter möglichst keiner Tempera turerhöhung auszusetzen, was durch ein dickes n^--Drift gebiet in vorteilhafter Weise erreicht wird. Im Impulsfall entsteht nämlich die bei weitem größte Verlustleistung und damit Wärme an der Kathodenseite des IGBTs. Die Wärmefront benötigt eine gewisse Zeit, den Emitter zu erreichen. Diese Zeit hängt vom Abstand zwischen der Kathodenseite des IGBT und dem p⁺-Emitter ab. Sie kann durch die Wahl eines dicken n^--Driftgebiets so eingestellt werden, dass die Erwärmung des Emitters während der kritischen Phase im Impulsfall ge ring bleibt und erst nachfolgend ansteigt.

Obwohl die vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise mo difizierbar.

Vertauscht man z. B. die Dotierungsarten und die Vorzeichen der anzulegenden Spannung, erhält man aus dem n-Kanal-NPT- IGBT einen entsprechenden p-Kanal-NPT-IGBT. Allgemein ist dieser dem n-Kanal-NPT-IGBT hinsichtlich der Latch-up-Fe stigkeit überlegen, aber hinsichtlich der Avalanche-Festig keit unterlegen.

Claims

1. Halbleiterleistungsbauelement mit:
einem Wafersubstrat (51; 52) eines ersten Leitungstyps (n^-) mit einem rückseitigen Emitterbereich (51) eines zwei ten Leitungstyps (p⁺) und einem vorderseitigen Driftgebiet (52) des ersten Leitungstyps (n^-);
einem rückseitigen Anodenkontakt (58), welcher mit dem Emitterbereich (51) verbunden ist und teilweise an die vor derseitige Oberfläche reicht;
einer vorderseitigen MOS-Steuerstruktur (53, 53', 54, 54', 55, 55', 56, 57a) mit einem vorderseitigen Sourcebereich (54, 54') und einem Bodybereich (53), welche in das Drift gebiet (52) eingebracht sind, und einem über dem Bodybe reich (53) und über einem daran angrenzenden Teil des Driftgebiets (52) isoliert angeordneten Steuerkontakt (56); und
einem vorderseitigen Kathodenkontakt (59), welcher mit dem vorderseitigen Sourcebereich (54, 54') und dem Bodybereich (53) verbunden ist;
wobei
die Dicke des Driftgebiets (52) zwischen der vorderseitigen MOS-Steuerstruktur (53, 53', 54, 54', 55, 55', 56, 57a) und dem rückseitigen Emitterbereich (51) wesentlich größer ist als die Weite der Raumladungszone bei einer vorgegebenen Durchbruchsspannung; und
die Dicke des rückseitigen Emitterbereichs (51) größer als 5 µm ist.

2. Halbleiterleistungsbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Durchbruchsspannung kleiner als 1000 V ist und die Dicke des Driftgebiets (52) zwischen der vorderseitigen MOS-Steuerstruktur (53, 53', 54, 54', 55, 55', 56, 57a) und dem rückseitigen Emitterbereich (51) grö ßer als 200 µm ist.

3. Halbleiterleistungsbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der rückseitige Emitterbereich (51) ein Diffusionsbereich ist.

4. Halbleiterleistungsbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat (51; 52) ein SDB- Substrat ist.

5. Halbleiterleistungsbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der rückseitige Emitterbereich (51) ein Epitaxiebereich ist.

6. Halbleiterleistungsbauelement nach einem der vorherge henden Ansprüche, dadurch gekennzeichnet, daß die Dicke des Driftgebiets (52) zwischen der vorderseitigen MOS-Steuer struktur (53, 53', 54, 54', 55, 55', 56, 57a) und dem rück seitigen Emitterbereich (51) mindestens 20 µm größer ist als die Weite der Raumladungszone bei der vorgegebenen Durchbruchsspannung.

7. Halbleiterleistungsbauelement nach einem der vorherge henden Ansprüche, dadurch gekennzeichnet, daß die Dicke des Driftgebiets (52) zwischen der vorderseitigen MOS-Steuer struktur (53, 53', 54, 54', 55, 55', 56, 57a) und dem rück seitigen Emitterbereich (51) derart gewählt ist, daß die Temperaturerhöhung des rückseitigen Emitterbereichs (51), bis zu dem Zeitpunkt, bei dem die Vorderseite im Impulsfall eine vorgegebene Maximaltemperatur erreicht, einen Wert von etwa 50 K nicht überschreitet.

8. Halbleiterleistungsbauelement nach einem der vorherge henden Ansprüche, dadurch gekennzeichnet, daß der erste Leitungstyp der p-Typ und der zweite Leitungstyp der n-Typ ist.

9. Halbleiterleistungsbauelement nach einem der vorherge henden Ansprüche, dadurch gekennzeichnet, daß das Driftge biet (52) eine Trägerlebensdauer von mehr als 10 µs im Hochinjektionsfall aufweist.

10. Verfahren zur Herstellung eines Halbleiterleistungsbau elements nach Anspruch 1 mit den Schritten:
Bereitstellen des Substrats (51; 52);
Erstellen der vorderseitigen MOS-Steuerstruktur (53, 53', 54, 54', 55, 55', 56, 57a);
Abtragen eines Teils der Rückseite (RS) des Substrats (51; 52) mittels eines Ätz- und/oder Schleifprozesses; und
Erstellen des rückseitigen Anodenkontakts (58).

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der rückseitige Emitterbereich ein Diffusionsbereich ist und die Rückseitendiffusion vor dem Erstellen der vor derseitigen MOS-Steuerstruktur (53, 53', 54, 54', 55, 55', 56, 57a) durchgeführt wird.

12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Eindringtiefe der Rückseitendiffusion mehr als 20 µm beträgt und der Materialabtrag der Rückseite einige µm beträgt.

13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das Substrat (51; 52) ein SDB-Substrat ist und der Ma terialabtrag der Rückseite so groß ist, daß die Restdicke des rückseitigen Emitterbereichs (51) größer als 20 µm ist.

14. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß der rückseitige Emitterbereich ein Epitaxiebereich mit einer Dicke größer als 5 µm ist und die Rückseitenepitaxie vor dem Erstellen der vorderseitigen MOS-Steuerstruktur (53, 53', 54, 54', 55, 55', 56, 57a) durchgeführt wird.

15. Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß die Lebensdauer der Ladungsträger mit tels Bestrahlung oder einer lebensdauerreduzierenden Im plantation eingestellt wird.