CN103151251B - 沟槽型绝缘栅双极型晶体管及其制备方法 - Google Patents

沟槽型绝缘栅双极型晶体管及其制备方法 Download PDF

Info

Publication number
CN103151251B
CN103151251B CN201110402562.5A CN201110402562A CN103151251B CN 103151251 B CN103151251 B CN 103151251B CN 201110402562 A CN201110402562 A CN 201110402562A CN 103151251 B CN103151251 B CN 103151251B
Authority
CN
China
Prior art keywords
preparation
epitaxial layer
semiconductor substrate
igbt
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110402562.5A
Other languages
English (en)
Other versions
CN103151251A (zh
Inventor
唐红祥
孙永生
计建新
马卫清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi China Resources Huajing Microelectronics Co Ltd
Original Assignee
Wuxi China Resources Huajing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Huajing Microelectronics Co Ltd filed Critical Wuxi China Resources Huajing Microelectronics Co Ltd
Priority to CN201110402562.5A priority Critical patent/CN103151251B/zh
Priority to PCT/CN2012/085714 priority patent/WO2013083017A1/zh
Priority to US14/363,728 priority patent/US9391182B2/en
Publication of CN103151251A publication Critical patent/CN103151251A/zh
Application granted granted Critical
Publication of CN103151251B publication Critical patent/CN103151251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种沟槽型绝缘栅双极型晶体管（Insulated？Gate？Bipolar？Transistor，IGBT）及其制备方法，属于IGBT技术领域。该制备方法包括步骤：（1）提供半导体衬底；（2）在所述半导体衬底的第一面上外延生长外延层；（3）在所述半导体衬底的第二面上制备形成所述沟槽型IGBT的栅极和发射极；（4）对所述外延层进行减薄以形成集电区；（5）在所述集电区上金属化以形成集电极。该制备方法成本低、制备形成的沟槽型IGBT的器件性能好。

Description

沟槽型绝缘栅双极型晶体管及其制备方法
技术领域
本发明属于绝缘栅双极型晶体管（InsulatedGateBipolarTransistor，IGBT）技术领域，涉及沟槽型IGBT的制备方法以及采用该制备方法所制备形成的IGBT，尤其涉及正面工艺基本在半导体衬底的正面完成、而背面工艺在半导体衬底背面生长的外延层中完成的沟槽型IGBT制备方法。
背景技术
IGBT是一种常见的功率型器件，其是大电流开关主流器件之一，广泛应用于高压大电流情况下，例如，应用于工作电压在1200V的情况下。
IGBT中，按照栅极的结构类型，IGBT可以分为平面型IGBT和沟槽型IGBT，二者的结构特征及其相应特性为本领域技术人员所知悉。但是，这两种IGBT在制备的过程中，均包括正面工艺和背面工艺，其中，正面工艺主要用来完成IGBT的栅极（Gate，G）和发射极（Emitter，E）的制备，背面工艺主要用来完成IGBT的集电极（Collector，C）的制备。
通常地，现有的沟槽型IGBT主要通过以下两种方法制备形成。
第一种是，在单晶硅衬底上完成正面工艺，然后对衬底背面减薄、背面多次离子注入以引出形成集电极；这种方法不依赖于外延工艺，但是依赖于高能离子注入以及退火激活工艺过程，高能离子注入的设备成本高、工艺过程实现成本也比较高；并且，离子注入并退火形成的集电极区的掺杂源的激活率不高，进而导致IGBT的饱和特性不佳。
第二种是，在单晶硅衬底上反型外延生长较厚的外延层，并在该外延层上完成正面工艺，然后在其背面对硅衬底减薄并形成集电极；这种方法采用外延工艺并且以外延层来主要制备IGBT（缓冲层以上均由外延层来形成），外延层比较厚并且对外延层的性能要求非常高（例如缺陷数目），常常因为外延层的质量不够好而导致IGBT性能变差（例如，过压承受能力和过电流承受能力差）或者成品率低。
有鉴于此，为提高沟槽型IGBT的性能，有必要针对沟槽型IGBT提出一种新的制备方法。
发明内容
本发明的目的之一在于，提高沟槽型IGBT的性能。
本发明的又一目的在于，降低沟槽型IGBT的制备成本。
为实现以上目的或者其它目的，本发明提供以下技术方案。
按照本发明的一方面，提供一种沟槽型IGBT的制备方法，其特征在于，包括以下步骤：
提供半导体衬底；
在所述半导体衬底的第一面上外延生长外延层；
在所述半导体衬底的第二面上制备形成所述沟槽型IGBT的栅极和发射极；
对所述外延层进行减薄以形成集电区；以及
在所述集电区上金属化以形成集电极。
按照本发明一优选实施例的制备方法，其中，所述沟槽型IGBT为沟槽型场截止IGBT；并且
所述外延生长步骤中，包括：
在所述半导体衬底的第一面上外延生长用于形成缓冲层的第一外延层；以及
在所述第一外延层上外延生长用于形成集电区的第二外延层。
在之前所述实施例的制备方法中，优选地，在对所述外延层进行减薄的步骤中，对所述第二外延层进行减薄。
在之前所述实施例的制备方法中，优选地，所述半导体衬底为N型掺杂，所述第一外延层为N型掺杂，所述第二外延层为P型掺杂。
在之前所述实施例的制备方法中，优选地，所述半导体衬底的掺杂浓度范围为1×109离子/cm3至1×1015离子/cm3。
在之前所述实施例的制备方法中，优选地，所述第一外延层的掺杂浓度范围为1×1014离子/cm3至1×1022离子/cm3，所述第一外延层的厚度范围为0.0001微米至100微米。
在之前所述实施例的制备方法中，优选地，所述第二外延层的掺杂浓度范围为1×1014离子/cm3至1×1023离子/cm3，所述第二外延层的厚度范围为1微米至600微米。
在之前所述实施例的制备方法中，优选地，所述外延生长的温度范围为1100℃至1240℃。
在之前所述实施例的制备方法中，优选地，所述集电极为Al/Ti/Ni/Ag的复合层结构；或者为Ti/Ni/Ag的复合层结构；或者为Al/V/Ni/Ag的复合层结构。
在之前所述实施例的制备方法中，优选地，在外延生长外延层步骤之前，对所述半导体衬底的第一面进行抛光。
按照本发明的又一方面，提供一种沟槽型IGBT，其通过以上所述及的任一种方法制备形成。
本发明的技术效果是，采用外延生长的办法在半导体衬底的背面形成集电区，避免了传统工艺中多次高能离子注入的过程，相对成本低且不容易受高能离子注入设备的限制；并且，沟槽型IGBT正面工艺是在半导体衬底中完成，半导体衬底的质量优于外延生长的半导体层的质量，因此，能大大提高沟槽型IGBT的器件性能（例如，沟槽型IGBT的饱和特性）；外延的半导体层主要用来形成集电区，其质量要求较低，也降低了外延工艺的要求及成本。因此，使用本发明的制备方法成本低、制备形成的沟槽型IGBT的器件性能好。
附图说明
从结合附图的以下详细说明中，将会使本发明的上述和其它目的及优点更加完全清楚，其中，相同或相似的要素采用相同的标号表示。
图1是按照本发明一实施例的沟槽型IGBT制备方法的流程示意图。
图2至图7是按照图1所示方法流程制备沟槽型IGBT时的结构变化示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解，并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解，根据本发明的技术方案，在不变更本发明的实质精神下，本领域的一般技术人员可以提出可相互替换的其它实现方式。因此，以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明，而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
在附图中，为了清楚起见，夸大了层和区域的厚度，并且，由于刻蚀引起的圆润等形状特征未在附图中示意出。
本文中，“背面”、“正面”、“上”和“下”等方位术语是相对于附图中的定义的z坐标方向来定义的，相对于IGBT器件单元来说，发射极、栅极相对集电极的方向被定义为z坐标的正方向，z坐标同时垂直于用于制备该IGBT的衬底表面。并且，应当理解到，这些方向性术语是相对的概念，它们用于相对于的描述和澄清，其可以根据IGBT器件单元所放置的方位的变化而相应地发生变化。另外，IGBT器件单元的截面的沟道上的方向定义为x坐标方向，也即水平方向。
图1所示为按照本发明一实施例的沟槽型IGBT制备方法的流程示意图；图2至图7所示为按照图1所示方法流程制备沟槽型IGBT时的结构变化示意图。结合图1至图7详细说明该制备方法实施例。
首先，步骤110，提供N-单晶硅衬底。
如图2所示，N-单晶硅衬底300的晶向优选地为<100>，其掺杂浓度在1×109离子/cm3至1×101范围内设定，例如，其掺杂浓度可以为6×1014离子/cm3。N-单晶硅衬底300的两面为正面302和背面301，其分别用来完成沟槽型IGBT的正面工艺和背面工艺。
进一步，步骤S120，在N-单晶硅衬底的背面外延生长N+外延层。
如图3所示，采用外延工艺，在N-单晶硅衬底300的背面301生长一层N+外延层310，N+外延层310与N-单晶硅衬底300之间为同类型掺杂，因此，其为同型（相同导电类型、即相同掺杂类型）的外延生长，相对于反型的外延生长，N+外延层310的掺杂浓度等容易得到控制。较佳地，N+外延层310的掺杂浓度在1×1014离子/cm3至1×1022离子/cm3范围内设定（例如，5×1018离子/cm3），其厚度范围为0.0001微米至100微米（例如5微米）；外延生长N+外延层310时工艺条件中的外延炉生长的温度范围为1100℃至1240℃。
N+外延层310最终可以用来形成沟槽型IGBT的缓冲层（BufferLayer）。优选地，在该步骤120中，在外延生长之前，包括对N-单晶硅衬底300的背面进行单面抛光的步骤，以准确进行外延生长。
进一步，步骤S130，在N+外延层上外延生长P+外延层。
如图4所示，采用外延工艺，继续在N+外延层310上反型生长形成P+外延层320a。较佳地，P+外延层320a的掺杂浓度在1×1014离子/cm3至1×1023离子/cm3范围内设定（例如，7×1019离子/cm3），其厚度范围为1微米至600微米（例如，20微米）；外延生长P+外延层320a时，其具体工艺条件为在1100℃至1240℃的温度范围内外延炉生长。
由于该P+外延层320a最终是用来形成集电极（C），该外延层的质量（例如缺陷数目等）对沟槽型IGBT的性能影响相对较小，并且，大部分的P+外延层320a在其后步骤中需要减薄去除，因此，对该外延步骤生长形成的P+外延层320a相对于背景技术中的第二种方法的外延层的质量要求也低，也有利于降低成本。
进一步，步骤S140，在N-单晶硅衬底的正面完成正面工艺以制备形成IGBT的栅极和发射极。
如图5所示，以N-单晶硅衬底300形成沟槽型IGBT的N-漂移（Drift）区，在N-单晶硅衬底300正面构图掺杂形成P+体区351，在P+体区351中构图刻蚀形成沟槽，并在沟槽内氧化生长栅介质层353，在沟槽内进一步形成诸如多晶硅材料的栅极354；进一步在P+体区351上、沟槽的两旁构图掺杂形成N+发射区352，在该实例中，两个N+发射区352共同连接于一个发射极355，发射极355通过金属化工艺形成。在该实例中，沟槽穿过P+体区351至N-漂移区，栅极354是通过沟槽形成，因此，被称为沟槽型IGBT从在N-单晶硅衬底的正面形成P+体区351至形成栅极354和发射极355，统称为正面工艺，通过正面工艺，沟槽型IGBT的主体已经基本形成。
需要理解的是，沟槽型IGBT的具体正面工艺步骤、或者正面工艺过程所具体形成的结构均不受本发明图示实施例所限制，其可以采用现有技术中已经公开或揭示的任何正面工艺及其形成的结构，甚至可以采用将来改进的正面工艺或其所形成的结构。
进一步，步骤S150，对P+外延层实施减薄工艺。
如图6所示，例如可以采用抛光等减薄工艺对P+外延层320a的背面进行减薄以形成P+集电区320。P+集电区320的掺杂浓度同样在1×1014离子/cm3至1×1023离子/cm3范围内设定（例如，7×1019离子/cm3），其厚度范围为1微米至100微米（例如，5微米）。因此，大部分的P+外延层320a在该实施例中被减薄去除。
进一步，步骤S160，背面金属化以形成集电极。
如图7所示，在P+集电区320的表面上沉积金属层并金属化以形成集电极330。在一优选实例中，集电极330为Al/Ti/Ni/Ag的复合层结构，Al、Ti、Ni、Ag由上至下依次排布设置（图中未示出）；在又一优选实例中，集电极330为Ti/Ni/Ag的复合层结构，Ti、Ni、Ag由上至下依次排布设置（图中未示出）；在还一实施例中，集电极330为Al/V（钒）/Ni/Ag的复合层结构，Al、V、Ni、Ag由上至下依次排布设置（图中未示出）。
至此，图1所示实施例的制备方法过程基本结束，从而制备形成了如图7所示实施例的沟槽型IGBT。在图7所示中，需要说明的是，多个沟槽型IGBT的单元元胞共同地并联共用一个集电极330，电阻较小。
在图7所示实施例的沟槽型IGBT中，采用两次外延生长的办法形成N-缓冲层和集电区，避免了传统工艺中多次高能离子注入的过程，相对成本低且不容易受高能离子注入设备的限制；尤其是，沟槽型IGBT正面工艺是在以单晶硅为例的半导体衬底中完成，半导体衬底的质量优于外延生长的半导体层的质量，因此，能大大提高沟槽型IGBT的器件性能（例如，沟槽型IGBT的饱和特性）；并且，外延的半导体层主要用来形成集电区，其质量要求相对较低，也降低了外延工艺的要求及成本。
图7所述实施例的沟槽型IGBT，沟槽型场截止（FieldStop）IGBT，N+外延层310相对于衬底形成的N-漂移层的掺杂浓度更高，按照泊松方程，可以使电场强度在该N+外延层310中迅速终止。需要理解是，本发明制备方法还可以应用于其他实施例的沟槽型IGBT的制备，例如，不包括N+外延层310的非场截止型的IGBT。
以上例子主要说明了本发明的沟槽型IGBT的制备方法以及使用该制备方法所形成的。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (10)

1.一种沟槽型绝缘栅双极型晶体管的制备方法，其特征在于，包括以下步骤：
提供半导体衬底；
在所述半导体衬底的第一面上外延生长外延层；
在所述半导体衬底的第二面上制备形成所述沟槽型绝缘栅双极型晶体管的栅极和发射极；
对所述外延层进行减薄以形成厚度为5微米的集电区，用于形成集电区的所述外延层的掺杂浓度为7×1019/cm3至1×1023/cm3；以及
在所述集电区上金属化以形成集电极。
2.如权利要求1所述的制备方法，其特征在于，所述沟槽型绝缘栅双极型晶体管为沟槽型场截止绝缘栅双极型晶体管；并且
所述外延生长步骤中，包括：
在所述半导体衬底的第一面上外延生长用于形成缓冲层的第一外延层；以及
在所述第一外延层上外延生长用于形成集电区的第二外延层。
3.如权利要求2所述的制备方法，其特征在于，在对所述外延层进行减薄的步骤中，对所述第二外延层进行减薄。
4.如权利要求2所述的制备方法，其特征在于，所述半导体衬底为N型掺杂，所述第一外延层为N型掺杂，所述第二外延层为P型掺杂。
5.如权利要求4所述的制备方法，其特征在于，所述半导体衬底的掺杂浓度范围为1×109/cm3至1×1015/cm3。
6.如权利要求4所述的制备方法，其特征在于，所述第一外延层的掺杂浓度范围为1×1014/cm3至1×1022/cm3，所述第一外延层的厚度范围为0.0001微米至100微米。
7.如权利要求1所述的制备方法，其特征在于，所述外延生长的温度范围为1100℃至1240℃。
8.如权利要求1所述的制备方法，其特征在于，所述集电极为Al/Ti/Ni/Ag的复合层结构；或者为Ti/Ni/Ag的复合层结构；或者为Al/V/Ni/Ag的复合层结构。
9.如权利要求1所述的制备方法，其特征在于，在外延生长外延层步骤之前，对所述半导体衬底的第一面进行抛光。
10.一种按照如权利要求1至9中任一项所述方法制备形成的沟槽型绝缘栅双极型晶体管。
CN201110402562.5A 2011-12-07 2011-12-07 沟槽型绝缘栅双极型晶体管及其制备方法 Active CN103151251B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110402562.5A CN103151251B (zh) 2011-12-07 2011-12-07 沟槽型绝缘栅双极型晶体管及其制备方法
PCT/CN2012/085714 WO2013083017A1 (zh) 2011-12-07 2012-12-03 沟槽型绝缘栅双极型晶体管及其制备方法
US14/363,728 US9391182B2 (en) 2011-12-07 2012-12-03 Trench insulated-gate bipolar transistor and manufacture method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110402562.5A CN103151251B (zh) 2011-12-07 2011-12-07 沟槽型绝缘栅双极型晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN103151251A CN103151251A (zh) 2013-06-12
CN103151251B true CN103151251B (zh) 2016-06-01

Family

ID=48549242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110402562.5A Active CN103151251B (zh) 2011-12-07 2011-12-07 沟槽型绝缘栅双极型晶体管及其制备方法

Country Status (3)

Country Link
US (1) US9391182B2 (zh)
CN (1) CN103151251B (zh)
WO (1) WO2013083017A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6265594B2 (ja) * 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
TWI563571B (en) * 2015-11-30 2016-12-21 Pfc Device Holdings Ltd Low-temperature epitaxial method for manufacturing backside field stop layer of insulated gate bipolar transistor (IGBT)
CN106935500A (zh) * 2015-12-31 2017-07-07 节能元件控股有限公司 绝缘栅双极晶体管的场截止层的低温外延制作方法
CN110265476A (zh) * 2019-06-28 2019-09-20 扬州扬杰电子科技股份有限公司 一种igbt芯片及其背面实现方法
CN114005753B (zh) * 2021-10-29 2023-07-11 西安微电子技术研究所 一种igbt产品的氧化工艺方法及氧化后igbt产品

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379479A (zh) * 2001-04-05 2002-11-13 株式会社东芝 电力半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548111A (ja) * 1991-08-12 1993-02-26 Toshiba Corp 半導体装置およびその製造方法
US6162665A (en) * 1993-10-15 2000-12-19 Ixys Corporation High voltage transistors and thyristors
JP3850054B2 (ja) * 1995-07-19 2006-11-29 三菱電機株式会社 半導体装置
DE10031781A1 (de) * 2000-07-04 2002-01-17 Abb Semiconductors Ag Baden Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10117483A1 (de) * 2001-04-07 2002-10-17 Bosch Gmbh Robert Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren
JP3918625B2 (ja) * 2002-04-25 2007-05-23 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
US7645659B2 (en) * 2005-11-30 2010-01-12 Fairchild Korea Semiconductor, Ltd. Power semiconductor device using silicon substrate as field stop layer and method of manufacturing the same
US20080083611A1 (en) * 2006-10-06 2008-04-10 Tegal Corporation High-adhesive backside metallization
WO2009060670A1 (ja) * 2007-11-09 2009-05-14 Sanken Electric Co., Ltd. 半導体装置及びその製造方法
DE112008003787B4 (de) * 2008-03-31 2015-01-22 Mitsubishi Electric Corp. Halbleitervorrichtung
JP5963385B2 (ja) * 2008-11-26 2016-08-03 富士電機株式会社 半導体装置
CN101499422B (zh) * 2008-12-12 2010-06-02 北京工业大学 用多晶硅做寿命控制层的内透明集电极igbt制造方法
US20100193835A1 (en) * 2009-02-05 2010-08-05 Force-Mos Technology Corporation Trench insulated gate bipolar transistor (GBT) with improved emitter-base contacts and metal schemes
US7910486B2 (en) * 2009-06-12 2011-03-22 Alpha & Omega Semiconductor, Inc. Method for forming nanotube semiconductor devices
US8120074B2 (en) * 2009-10-29 2012-02-21 Infineon Technologies Austria Ag Bipolar semiconductor device and manufacturing method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1379479A (zh) * 2001-04-05 2002-11-13 株式会社东芝 电力半导体器件

Also Published As

Publication number Publication date
US9391182B2 (en) 2016-07-12
US20140346562A1 (en) 2014-11-27
CN103151251A (zh) 2013-06-12
WO2013083017A1 (zh) 2013-06-13

Similar Documents

Publication Publication Date Title
CN103151251B (zh) 沟槽型绝缘栅双极型晶体管及其制备方法
CN101789375B (zh) 一种非穿通型绝缘栅双极晶体管薄片背面制作工艺
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN104241348A (zh) 一种低导通电阻的SiC IGBT及其制备方法
CN103178120A (zh) 外延型快速恢复二极管及其制备方法
CN109841518A (zh) 包括第一和第二场截止区部分的绝缘栅双极型晶体管和制造方法
CN110504310A (zh) 一种具有自偏置pmos的ret igbt及其制作方法
CN106024915B (zh) 一种超级结肖特基二极管
CN111048580A (zh) 一种碳化硅绝缘栅双极晶体管及其制作方法
CN110896098B (zh) 一种基于碳化硅基的反向开关晶体管及其制备方法
CN104409507A (zh) 低导通电阻vdmos器件及制备方法
CN109686781A (zh) 一种多次外延的超结器件制作方法
CN107256884B (zh) 一种碳化硅功率二极管器件及其制作方法
CN105845718B (zh) 一种4H-SiC沟槽型绝缘栅双极型晶体管
CN105140121B (zh) 具有载流子存储层的沟槽栅igbt制备方法
CN103872101B (zh) 一种绝缘栅场效应晶体管及其制作方法
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN103151262A (zh) 平面型绝缘栅双极型晶体管及其制备方法
CN102129998B (zh) N型超结vdmos中多晶硅p型柱的形成方法
CN203871337U (zh) 沟槽型igbt器件
CN104347403B (zh) 一种绝缘栅双极性晶体管的制造方法
CN205595336U (zh) 一种逆导型igbt背面结构
CN204834629U (zh) 具有自适应性的场截止电压控制型功率器件
CN106876255A (zh) 碳化硅半导体器件及其制备方法
CN106158941A (zh) 一种双向耐压的绝缘栅双极晶体管结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant