CN104409507A - 低导通电阻vdmos器件及制备方法 - Google Patents
低导通电阻vdmos器件及制备方法 Download PDFInfo
- Publication number
- CN104409507A CN104409507A CN201410745311.0A CN201410745311A CN104409507A CN 104409507 A CN104409507 A CN 104409507A CN 201410745311 A CN201410745311 A CN 201410745311A CN 104409507 A CN104409507 A CN 104409507A
- Authority
- CN
- China
- Prior art keywords
- grid
- region
- doped region
- resistance
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 238000002360 preparation method Methods 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 6
- 241000216843 Ursus arctos horribilis Species 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种低导通电阻VDMOS器件及制备方法，在传统的VDMOS器件结构中引入一块与源区掺杂杂质相同的掺杂区。该掺杂区位于栅氧层正下方且与基区和栅氧层紧密接触。相应地，新掺杂区上方的栅极采用中空结构。本发明VDMOS器件可有效降低沟道导通电阻和颈区电阻，从而降低VDMOS器件的导通电阻；同时，采用中空结构的栅极既可避免新掺杂区对击穿电压的影响，也可降低栅极与漏极间结电容，提高VDMOS的开关速度。本发明方法工艺简单，易于工业化。
Description
技术领域
本发明属于功率半导体器件技术领域，特别涉及一种低导通电阻VDMOS（垂直双扩散金属氧化物半导体场效应晶体管）器件及制备方法。
背景技术
功率MOS（金属-氧化物半导体）场效应晶体管是在MOS集成电路工艺基础上发展起来的新一代电力电子开关器件。VDMOS器件由于具有输入阻抗高、开关速度快、工作频率高、驱动功率低、电压控制、热稳定性优良等一系列特点，在功率集成电路及系统中已经得到广泛应用，主要应用于电机调速、逆变器、开关电源、电子开关、高保真音响、汽车电器和电子镇流器等多个领域。
导通电阻是VDMOS器件关键技术指标之一，其直接决定了晶体管导通电流能力。VDMOS器件在低压应用领域可以得到较理想的导通电阻和开关特性，但随着电压不断升高，导通电阻的急剧增大限制了其进一步应用。因此，降低导通电阻已成为研制功率VDMOS器件的关键问题。
图1为现有技术中N沟道VDMOS器件的结构示意图，VDMOS器件的导通电阻除源漏两端的金属接触电阻之外，还包括五部分的电阻：源区电阻R1、沟道导通电阻R2、颈区电阻R3、外延层电阻R4、衬底电阻R5。目前，降低导通电阻主要针对R2、R3、R4进行。
公布号CN 101789448A的中国专利《基于应变硅技术的P沟VDMOS器件》，其中披露通过在沟道区表面生长应变硅来提高沟道内载流子迁移率，从而达到降低沟道导通电阻R2的目的，但增加了几道形成应变硅的工艺步骤。
公布号CN 1964068A的中国专利《可降低导通电阻的功率半导体结构及其制造方法》，其中披露利用具倾斜植入角度及可选择适当植入深度的离子植入方式将杂质注入到靠近栅极的外延区域，从而达到降颈区电阻R3的目的。与在多晶硅结构形成前采用直接掺杂降低颈区电阻R3相比，该方法对沟道的阀值电压、VDMOS管击穿的影响相对小一些，但是对降低脖颈区电阻R3仍然有限。
公告号CN 100561691C的中国专利《低导通电阻功率VDMOS晶体管的制造方法》，其中披露在正对栅极靠近衬底的漂移区增加一个与衬底同类型的重掺杂区，直接降低了VDMOS晶体管的导通电阻，但这种结构会对VDMOS击穿电压带来影响。
公告号CN 101515547B的中国专利《制备超结VDMOS器件的方法》，其中披露通过在外延层中制造出交替的P柱和N柱，从而改变VDMOS器件漂移区的电场分布，达到降低外延层电阻R4的目的，但P柱和N柱的工艺制造相对较难。
发明内容
针对VDMOS器件对低导通电阻的要求，本发明提供了一种不增加工艺复杂度、不影响VDMOS击穿电压的低导通电阻VDMOS器件及制备方法。
本发明思路如下：
在与基区、漂移区、栅氧层相连的颈区增加与源区掺杂杂质相同的新掺杂区， VDMOS工作时，新掺杂区载流子能对沟道区载流子进行补充，降低沟道区与颈区的载流子浓度差，从而降低了沟道导通电阻和颈区电阻，达到降低器件导通电阻的效果。同时，位于新掺杂区上方的栅极采用中空结构，既避免了新掺杂区对击穿电压的影响，又可降低栅极与漏极间结电容，提高VDMOS的开关速度。
为解决上述技术问题，本发明采用如下的技术方案：
低导通电阻VDMOS器件，包括漏极（1）、衬底（2）、漂移区（3）、基区（5）、源区（6）、接触区（7）、栅极（8）、栅氧层（9）和源极（10），漂移区（3）内增加了与源区掺杂杂质相同的掺杂区（4），掺杂区（4）位于栅氧层（9）正下方且与基区（5）和栅氧层（9）紧密接触。
作为优选，掺杂区（4）依据基区（5）的形状呈带状或环状围绕在基区（5）边缘。
作为优选，位于相邻基区（5）间的掺杂区（4），其宽不大于相邻基区（5）间距的三分之一。
作为优选，掺杂区（4）与源区（6）处于同一层，即掺杂区（4）与源区（6）位于同一水平线，见图2~3；掺杂区（4）与源区（6）的掺杂杂质相同，掺杂浓度可相同或不相同，可采用同步工艺同时实现。
为避免掺杂区（4）对击穿电压的影响，栅极（8）采用中空结构，即掺杂区（4）正上方没有栅极（8）存在，基区（5）和漂移区（3）上方的栅极通过掺杂区（4）正上方边缘处的栅条连接组成整体栅极（8）。
与现有技术相比，本发明具有以下优点和有益效果：
1、工艺简单，易于工业化，在现有VDMOS器件工艺基础上无需增加工艺步骤和版图数，仅对版图中图形略作修改即可。
2、可有效降低沟道导通电阻和脖颈区电阻，从而降低VDMOS器件的导通电阻。
3、本发明VDMOS器件结构适用于P沟道VDMOS器件、N沟道VDMOS器件及Super Junction VDMOS器件。
4、可降低栅极与漏极间结电容，提高VDMOS的开关速度。
附图说明
图1为现有技术中N沟道VDMOS器件剖面结构及导通电阻示意图；
图2为本发明N沟道VDMOS器件的具体剖面结构示意图；
图3为本发明P沟道VDMOS器件的具体剖面结构示意图；
图4为本发明VDMOS器件三种常见的中空结构栅极的俯剖图；
图5为本发明实施例中N+掺杂区制备工艺示意图。
图中，1-漏极，2- 衬底，3-漂移区，4-掺杂区，5- 基区，6-源区，7-接触区，8-栅极，9-栅氧层，10-源极。
具体实施方式
图1为传统N沟道VDMOS器件剖面结构示意图，图2为本发明N沟道VDMOS器件的具体剖面结构示意图，图3为本发明P沟道VDMOS器件的具体剖面结构示意图。下面以P沟道VDMOS器件为例，进一步说明本发明VDMOS器件结构及制备工艺。
见图1，传统N沟道VDMOS器件包括漏极（1）、N+衬底（2）、N-漂移区（3）、P型基区（5）、N+源区（6）、P+接触区（7）、多晶硅栅极（8）、栅氧层（9）和源极（10）。见图2，本具体实施在传统VDMOS器件的N-漂移区（3）内增加了与N+源区（6）掺杂杂质和掺杂浓度相同的N+掺杂区（4），N+掺杂区（4）位于栅氧层（9）下方且与P型基区（5）和栅氧层（9）紧密接触，N+掺杂区（4）与N+源区（6）位于同一层，即N+掺杂区（4）与N+源区（6）处于同一水平线。
见图4，多晶硅栅极（8）采用中空结构，即掺杂区（4）正上方没有栅极（8）存在，基区（5）和漂移区（3）上方的多晶硅栅极（8）通过掺杂区（4）正上方边缘处的栅条连接组成整体栅极（8）。N+掺杂区（4）根据P型基区（5）形状呈带状或环状围绕P型基区（5）边缘。
本具体实施中N沟道VDMOS器件的制备工艺如下：
（1）在N+硅片上生长N-外延层，N+硅片即N+衬底（2），N-外延层即N-漂移区（3）。
（2）在N-外延层上生长二氧化硅层，光刻刻蚀二氧化硅层露出P+环区窗口，注入硼并高温推硼，形成P+接触区（7），去除P+接触区（7）外二氧化硅。
（3）栅氧化，并在栅氧层（9）上淀积多晶硅，对多晶硅掺杂以形成具有良好导电性的多晶硅栅极（8），进一步光刻多晶硅，形成中空结构多晶硅栅极（8），并刻蚀出源区（6）窗口。
（4）注入硼并进一步扩散硼，形成P型基区（5），光刻刻蚀二氧化硅形成N+源区（6）窗口和N+掺杂区（4）窗口，向源区（6）和掺杂区（4）同步注入磷P或砷As，见图5。
（5）淀积二氧化硅，退火增密，形成垂直双扩散金属氧化物半导体的源区（6）。
（6）光刻刻蚀二氧化硅露出引线区窗口，溅射硅铝，光刻引线，合金，钝化，光刻钝化孔等形成源极（10）和栅极(8)引线。
（7）N+硅片底部经背面金属化处理，形成漏极（1）。
具体实施时，可根据具体情况，在保证基本结构的前提下，对制备工艺进行变通。例如：步骤（4）中N+掺杂区（4）和N+源区（6）可分别注入，注入剂量可一致或不一致。衬底可以是碳化硅、砷化镓、磷化铟或锗硅等半导体材料衬底，并不限于硅衬底。
漂移区内增加重掺杂区，可有效降低沟道导通电阻和颈区电阻，从而降低VDMOS器件的导通电阻；同时采用中空式结构栅极可避免重掺杂区对击穿电压的影响，并降低栅极与漏极间结电容，提高VDMOS的开关速度，且制造过程不增加工艺步骤和版图数，工艺简单，易于实用化。
Claims (7)
1.低导通电阻VDMOS器件，包括漏极（1）、衬底（2）、漂移区（3）、基区（5）、源区（6）、接触区（7）、栅极（8）、栅氧层（9）和源极（10），其特征在于：
漂移区（3）内增加了与源区掺杂杂质相同的掺杂区（4），掺杂区（4）位于栅氧层（9）正下方且与基区（5）和栅氧层（9）紧密接触。
2.如权利要求1所述的低导通电阻VDMOS器件，其特征在于：
所述的掺杂区（4）依据基区（5）的形状呈带状或环状围绕在基区（5）边缘。
3.如权利要求1所述的低导通电阻VDMOS器件，其特征在于：
位于相邻基区（5）间的掺杂区（4），其宽不大于相邻基区（5）间距的三分之一。
4.如权利要求1所述的低导通电阻VDMOS器件，其特征在于：
所述的掺杂区（4）与源区（6）处于同一层。
5.如权利要求1所述的低导通电阻VDMOS器件，其特征在于：
所述的栅极（8）为中空结构，即掺杂区（4）正上方没有栅极（8），基区（5）和漂移区（3）上方的栅极（8）通过掺杂区（4）正上方边缘处的栅条连接组成整体栅极（8）。
6.权利要求1所述的低导通电阻VDMOS的制备方法，其特征在于，包括步骤：
步骤1，衬底上形成生长外延层，外延层上形成二氧化硅层；
步骤2，采用光刻法和离子注入法在外延层获得接触区；
步骤3，在二氧化硅层上获得栅氧层，通过沉积和掺杂方式在栅氧层上获得栅区；
步骤4，对外延层进一步进行离子注入形成位于接触区下方的基区；
步骤5，光刻二氧化硅层形成源区窗口和掺杂区窗口，源区紧密接触接触区，掺杂区紧密接触基区，通过源区窗口和掺杂区窗口同时或分别掺杂，经二氧化硅沉积和退火，获得源区和掺杂区；
步骤6，制备源极、栅极和漏极。
7.权利要求6所述的低导通电阻VDMOS的制备方法，其特征在于：
步骤3中，采用光刻法获得中空结构的栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410745311.0A CN104409507B (zh) | 2014-12-08 | 2014-12-08 | 低导通电阻vdmos器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410745311.0A CN104409507B (zh) | 2014-12-08 | 2014-12-08 | 低导通电阻vdmos器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409507A true CN104409507A (zh) | 2015-03-11 |
| CN104409507B CN104409507B (zh) | 2017-06-27 |
Family
ID=52647122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410745311.0A Active CN104409507B (zh) | 2014-12-08 | 2014-12-08 | 低导通电阻vdmos器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409507B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033774A (zh) * | 2015-03-13 | 2016-10-19 | 北大方正集团有限公司 | 一种场效应管及其制备方法 |
| CN108831927A (zh) * | 2018-06-12 | 2018-11-16 | 北京世港晟华科技有限公司 | 超结金属氧化物半导体场效应晶体管及其制造方法 |
| CN108922885A (zh) * | 2018-08-06 | 2018-11-30 | 上海长园维安微电子有限公司 | 一种大功率单向tvs器件 |
| WO2019128554A1 (zh) * | 2017-12-28 | 2019-07-04 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法和集成半导体器件 |
| CN112702034A (zh) * | 2020-12-28 | 2021-04-23 | 武汉大学 | 一种渐变pin管阵限幅系统 |
| CN113130647A (zh) * | 2019-12-30 | 2021-07-16 | 比亚迪半导体股份有限公司 | 碳化硅器件及其制备方法和半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0791965A2 (en) * | 1996-02-26 | 1997-08-27 | SILICONIX Incorporated | Vertical four terminal transistor |
| JPH10242458A (ja) * | 1997-02-25 | 1998-09-11 | Toshiba Corp | 半導体装置 |
| CN100502044C (zh) * | 2005-09-29 | 2009-06-17 | 三洋电机株式会社 | 绝缘栅型场效应晶体管及其制造方法 |
-
2014
- 2014-12-08 CN CN201410745311.0A patent/CN104409507B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0791965A2 (en) * | 1996-02-26 | 1997-08-27 | SILICONIX Incorporated | Vertical four terminal transistor |
| JPH10242458A (ja) * | 1997-02-25 | 1998-09-11 | Toshiba Corp | 半導体装置 |
| CN100502044C (zh) * | 2005-09-29 | 2009-06-17 | 三洋电机株式会社 | 绝缘栅型场效应晶体管及其制造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106033774A (zh) * | 2015-03-13 | 2016-10-19 | 北大方正集团有限公司 | 一种场效应管及其制备方法 |
| WO2019128554A1 (zh) * | 2017-12-28 | 2019-07-04 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法和集成半导体器件 |
| JP2021508945A (ja) * | 2017-12-28 | 2021-03-11 | 無錫華潤上華科技有限公司Ｃｓｍｃ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｆａｂ２ Ｃｏ．， Ｌｔｄ． | 半導体デバイスの製造方法と集積半導体デバイス |
| US11257720B2 (en) | 2017-12-28 | 2022-02-22 | Csmc Technologies Fab2 Co., Ltd. | Manufacturing method for semiconductor device and integrated semiconductor device |
| JP7083026B2 (ja) | 2017-12-28 | 2022-06-09 | 無錫華潤上華科技有限公司 | 半導体デバイスの製造方法と集積半導体デバイス |
| CN108831927A (zh) * | 2018-06-12 | 2018-11-16 | 北京世港晟华科技有限公司 | 超结金属氧化物半导体场效应晶体管及其制造方法 |
| CN108922885A (zh) * | 2018-08-06 | 2018-11-30 | 上海长园维安微电子有限公司 | 一种大功率单向tvs器件 |
| CN113130647A (zh) * | 2019-12-30 | 2021-07-16 | 比亚迪半导体股份有限公司 | 碳化硅器件及其制备方法和半导体器件 |
| CN113130647B (zh) * | 2019-12-30 | 2023-01-13 | 比亚迪半导体股份有限公司 | 碳化硅器件及其制备方法和半导体器件 |
| CN112702034A (zh) * | 2020-12-28 | 2021-04-23 | 武汉大学 | 一种渐变pin管阵限幅系统 |
| CN112702034B (zh) * | 2020-12-28 | 2024-02-02 | 武汉大学 | 一种渐变pin管阵限幅系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104409507B (zh) | 2017-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104409507A (zh) | 低导通电阻vdmos器件及制备方法 | |
| CN103413824B (zh) | 一种rc-ligbt器件及其制作方法 | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN102569373B (zh) | 一种具有低导通饱和压降的igbt及其制造方法 | |
| CN201910425U (zh) | 一种适用于高低压单片集成的ldmos器件 | |
| CN107507861B (zh) | 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法 | |
| CN102738232B (zh) | 超结功率晶体管结构及其制作方法 | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN102130153A (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN103515443B (zh) | 一种超结功率器件及其制造方法 | |
| CN105845718B (zh) | 一种4H-SiC沟槽型绝缘栅双极型晶体管 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN109713029B (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN103872101B (zh) | 一种绝缘栅场效应晶体管及其制作方法 | |
| CN103151251B (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN104681438B (zh) | 一种半导体器件的形成方法 | |
| CN203288599U (zh) | 一种新型结构的vdmos器件 | |
| CN203871337U (zh) | 沟槽型igbt器件 | |
| CN102097481A (zh) | P型超结横向双扩散金属氧化物半导体管 | |
| CN109461769A (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| CN109994550A (zh) | 一种低压槽栅超结mos器件 | |
| CN204332965U (zh) | 一种平面栅igbt | |
| CN106876255A (zh) | 碳化硅半导体器件及其制备方法 | |
| CN209104157U (zh) | 一种沟槽栅igbt器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |