CN111048580A - 一种碳化硅绝缘栅双极晶体管及其制作方法 - Google Patents
一种碳化硅绝缘栅双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN111048580A CN111048580A CN201911335633.7A CN201911335633A CN111048580A CN 111048580 A CN111048580 A CN 111048580A CN 201911335633 A CN201911335633 A CN 201911335633A CN 111048580 A CN111048580 A CN 111048580A
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- type heavily
- layer
- field stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 47
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims abstract description 164
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 230000001105 regulatory effect Effects 0.000 claims abstract description 20
- 230000033228 biological regulation Effects 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 230000001276 controlling effect Effects 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 70
- 230000008569 process Effects 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 25
- 238000005468 ion implantation Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000009826 distribution Methods 0.000 claims description 7
- 238000005224 laser annealing Methods 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- MXSJNBRAMXILSE-UHFFFAOYSA-N [Si].[P].[B] Chemical compound [Si].[P].[B] MXSJNBRAMXILSE-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种碳化硅绝缘栅双极晶体管，该晶体管包括：N型重掺杂第一场截止层；N型重掺杂第二场截止层形成于N型重掺杂第一场截止层之上；N型轻掺杂漂移层形成于N型重掺杂第二场截止层之上；调控P型Base区形成于N型轻掺杂漂移层内；N型重掺杂源区形成于调控P型Base区内；源极金属形成于调控P型Base区的部分区域内以及N型重掺杂源区的部分上表面，且与N型重掺杂源区的上表面和侧壁形成欧姆接触；栅介质层形成于N型轻掺杂漂移层之上；栅极形成于栅介质层之上；层间介质形成于栅极之上及栅极的两侧，以隔离栅极和源极金属；P型重掺杂集电极区形成于N型重掺杂第一场截止层的背面。本发明通过形成双层场截止层结构，优化了器件特性，提高了鲁棒性。
Description
技术领域
本发明涉及半导体器件制作技术领域，尤其涉及一种碳化硅绝缘栅双极晶体管及其制作方法。
背景技术
第三代半导体材料碳化硅(SiC)，具有禁带宽度大，临界击穿场强高、热导率和电子饱和速率高等优点，非常适合制作高压、高温、高频、大功率半导体器件。碳化硅绝缘栅双极晶体管因其电导调制效应，在智能电网、固态变压器、高压传输等高压领域具有良好的应用前景和优势。
碳化硅绝缘栅双极晶体管有N沟道和P沟道，N沟道IGBT使用P型掺杂衬底，P沟道IGBT使用N型掺杂衬底。由于电子相对空穴较高的迁移率，因此N沟道IGBT更容易实现高电流能力。这也是目前碳化硅绝缘栅双极晶体管设计追求的目标之一，实现低的导通压降和高电流能力。同时对于碳化硅绝缘栅双极晶体管，如何在保证击穿电压的同时，实现静、动态性能的优化折中，提高可靠性和鲁棒性，一直都是器件设计和研究的重点。
目前制备N沟道IGBT主要有两种技术途径，一种是采用P型衬底材料直接制备，另一种是采用外延翻转(Flip-Type)技术制备。针对第一种技术，如图1所示，直接采用P型重掺杂衬底作为器件背面集电极，然后在P型重掺杂衬底上外延生长漂移层，再在漂移层上进行器件正面工艺。然而对于这种技术，P型衬底材料的电阻率比N型衬底高50至100倍，致使器件导通电阻大，电流导能力小；且高质量大尺寸低阻的P型衬底难以获得，这成为制约其发展的主要技术瓶颈。
针对第二种Flip-Type技术，如图2所示，首先在N型重掺杂SiC衬底上依次外延生长N型缓冲层和N型轻掺杂漂移层，其中N型轻掺杂漂移层的厚度大于100μm；然后在N型轻掺杂漂移层上依次外延生长N型截止层、P型集电极区、P型重掺杂外延层，其中P型重掺杂外延层的厚度为100μm至200μm；之后将整个材料翻转，去掉N型重掺杂SiC衬底和N型缓冲层，采用化学机械抛光操作进行表面抛光后，再进行正面工艺，完成器件制备。对于这种技术，一方面要多次外延，且需要低阻厚膜外延，工艺复杂，难度大；另一方面要先进行背面翻转减薄工艺，然后再进行正面工艺，因应力和薄片对器件整体制备工艺和平台能力有更高的要求，工艺复杂，难度大，成本高。
发明内容
(一)要解决的技术问题
本发明目的在于提供一种碳化硅绝缘栅双极晶体管及其制作方法，降低正向导通压降，优化静、动态特性，消除开关震荡，提高可靠性和鲁棒性，降低制造成本。
(二)技术方案
一种碳化硅绝缘栅双极晶体管，包括：
N型重掺杂第一场截止层；
N型重掺杂第二场截止层，形成于该N型重掺杂第一场截止层之上；
N型轻掺杂漂移层，形成于该N型重掺杂第二场截止层之上；
调控P型Base区，形成于该N型轻掺杂漂移层内；
N型重掺杂源区，形成于该调控P型Base区内；
源极金属，形成于该调控P型Base区的部分区域内以及该N型重掺杂源区的部分上表面，且与该N型重掺杂源区的上表面和侧壁形成欧姆接触；
栅介质层，形成于该N型轻掺杂漂移层之上；
栅极，形成于该栅介质层之上；
层间介质，形成于该栅极之上及该栅极的两侧，以隔离该栅极和该源极金属；以及
P型重掺杂集电极区，形成于该N型重掺杂第一场截止层的背面。
上述方案中，N型重掺杂第一场截止层与所述N型重掺杂第二场截止层形成双层场截止层结构。
上述方案中，所述调控P型Base区是通过向该N型轻掺杂漂移层注入不同能量和剂量离子而形成；
所述源极金属是通过过刻蚀该调控P型Base区近表面浓度较低区域后形成；
所述P型重掺杂集电极区是通过向该N型重掺杂第一场截止层的背面进行离子注入并结合激光退火工艺而形成。
一种碳化硅绝缘栅双极晶体管的制作方法，其特征在于，该方法包括：
在N型重掺杂SiC衬底上依次外延生长N型缓冲层、N型重掺杂第一场截止层、N型重掺杂第二场截止层和N型轻掺杂漂移层；
在N型轻掺杂漂移层上形成调控P型Base区；
在调控P型Base区上形成N型重掺杂源区；
在调控P型Base区的部分区域内以及N型重掺杂源区的部分上表面形成源极金属，且源极金属与该N型重掺杂源区的上表面和侧壁形成欧姆接触；
在N型轻掺杂漂移层上依次形成栅介质层和栅极；
在栅极之上及该栅极的两侧形成层间介质，层间介质与源极金属相接触，实现对栅极和源极金属的隔离；以及
去除N型重掺杂SiC衬底和N型缓冲层露出N型重掺杂第一场截止层背面，在N型重掺杂第一场截止层背面依次形成P型重掺杂集电极区和集电极金属，完成器件制备。
上述方法中，在N型重掺杂SiC衬底上依次外延生长N型缓冲层、N型重掺杂第一场截止层、N型重掺杂第二场截止层和N型轻掺杂漂移层采用的是化学气相沉积方法。
上述方法中，在N型轻掺杂漂移层上形成调控P型Base区，包括：
在N型轻掺杂漂移层内通过离子注入及退火工艺，形成调控P型Base区，其中P型Base区浓度分布是可调控的，在距离表面0.2至0.35μm掺杂浓度较低，随着距表面距离的增加掺杂浓度逐渐上升然后降低。
上述方法中，在N型轻掺杂漂移层上依次形成栅介质层和栅极，包括：
在N型轻掺杂漂移层上通过热氧化或者原子层沉积工艺形成栅介质层；
在栅介质层上采用低压力化学气相沉积法及光刻工艺形成栅极。
上述方法中，层间介质采用的材料为二氧化硅、氮化硅或硼磷硅玻璃。
上述方法中，在N型重掺杂第一场截止层背面依次形成P型重掺杂集电极区和集电极金属，采用在N型重掺杂第一场截止层进行Al离子注入并结合激光退火工艺实现。
上述方法中，N型重掺杂第一场截止层的掺杂浓度为1016至1018cm-3，厚度为0.5至3μm；N型重掺杂第二场截止层的掺杂浓度为1015至1017cm-3，厚度为10至50μm；N型轻掺杂漂移层的掺杂浓度为1014至1015cm-3，厚度为100μm至250μm。
(三)有益效果
1、本发明提供的碳化硅绝缘栅双极晶体管及其制作方法，采用背面减薄、离子注入结合激光退火工艺，可以形成N沟道SiC IGBT器件，屏蔽目前高质量低阻P型衬底难以获得的技术壁垒，以及采用外延翻转技术制备N沟道SiC IGBT工艺的复杂度和难度。
2、本发明提供的碳化硅绝缘栅双极晶体管及其制作方法，N型重掺杂第一场截止层和N型重掺杂第二场截止层形成的双层场截止层结构，可以优化器件内部电场和载流子分布，在提高击穿电压的同时，优化器件静、动态特性，消除开关震荡，提高鲁棒性。
3、本发明提供的碳化硅绝缘栅双极晶体管及其制作方法，通过注入多重不同能量和剂量离子形成的调控P型Base区，可以消除器件反向耐压时电场穿通，提高击穿电压；同时可以优化器件的阈值特性，提高可靠性。
4、本发明提供的碳化硅绝缘栅双极晶体管及其制作方法，过刻蚀工艺形成的源极金属结构，可以增大源极欧姆接触区面积，降低器件的正向导通压降，同时减少一层p+注入掩模版，降低制造成本。
附图说明
图1为现有技术中采用P型衬底材料直接制备N沟道IGBT的器件结构示意图；
图2为现有技术中采用外延翻转技术制备N沟道IGBT的器件结构示意图；
图3为本发明实施例所提供的碳化硅绝缘栅双极晶体管结构的示意图；
图4为本发明实施例所提供的碳化硅绝缘栅双极晶体管制作方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图3所示，本发明实施例提供的碳化硅绝缘栅双极晶体管包括：N型重掺杂第一场截止层、N型重掺杂第二场截止层、N型轻掺杂漂移层、调控P型Base区、N型重掺杂源区、源极金属、栅介质层、栅极、层间介质和P型重掺杂集电极区，其中：
N型重掺杂第一场截止层，其掺杂浓度为1016至1018cm-3，厚度为0.5至3μm。
N型重掺杂第二场截止层，在N型重掺杂第一场截止层上外延生长形成，其掺杂浓度可以为1015至1017cm-3，厚度为10微米至50微米。
其中，所述N型重掺杂第一场截止层和N型重掺杂第二场截止层形成的双层场截止层结构，可以优化器件内部电场和载流子分布，在提高击穿电压的同时，优化器件静、动态特性，消除开关震荡，提高鲁棒性。
N型轻掺杂漂移层，在N型重掺杂第二场截止层上外延生长形成，其掺杂浓度可以为1014至1015cm-3，厚度为100微米及以上。
调控P型Base区，形成N型轻掺杂漂移层内。其中，所述调控P型Base区是通过多重不同能量和剂量离子注入形成，浓度分布是可调控的，在近表面0.2至0.35μm掺杂浓度较低，可以为1016cm-3，随后掺杂浓度逐渐上升到峰值，达到为1018cm-3，然后随着p-base纵向结深而降低。调控P型Base区，可以消除器件反向耐压时电场穿通，提高击穿电压；同时可以优化器件的阈值特性，提高可靠性。
N型重掺杂源区，形成于该调控P型Base区内。
源极金属，形成于该调控P型Base区的部分区域内以及该N型重掺杂源区的部分上表面，且与该N型重掺杂源区的上表面和侧壁形成欧姆接触。通过过刻蚀该调控P型Base区近表面浓度较低区域后形成，源极金属直接与调控P型Base区浓度较高的区域以及N型重掺杂源区的部分上表面和侧壁欧姆接触，一方面增大了源极欧姆接触面积，降低器件的正向导通压降，提升电流能力；同时减少一层p+注入掩模版，降低器件制造成本。
栅介质层，形成于该N型轻掺杂漂移层之上，可以为SiO2、Al2O3等高k介质。
栅极，形成于该栅介质层之上，可以为多晶硅栅、铝栅。
层间介质，形成于该栅极之上及该栅极的两侧，以隔离该栅极和该源极金属，可以为二氧化硅、氮化硅、硼磷硅玻璃及其组合。
P型重掺杂集电极区，其通过N型重掺杂第一场截止层背面离子注入形成，掺杂浓度为1018至1019cm-3。
基于图3所示碳化硅绝缘栅双极晶体管结构的示意图，图4为本发明实施例提供的一种碳化硅绝缘栅双极晶体管的制作方法，该方法包括以下过程：
过程一：在N型重掺杂SiC衬底上依次外延生长N型缓冲层、N型重掺杂第一场截止层、N型重掺杂第二场截止层和N型轻掺杂漂移层，该过程包括：步骤10和20。
步骤10、在N型重掺杂SiC衬底上外延生长N型缓冲层。
在掺杂浓度为1018至1019cm-3水平的N型重掺杂SiC衬底正面利用化学气相沉积方法外延N型缓冲层，所述N型缓冲层用以消除和减小材料缺陷及应力，其厚度为0.2μm至3μm，掺杂浓度为1018cm-3。
步骤20、在N型缓冲层上依次外延生长N型重掺杂第一场截止层、N型重掺杂第二场截止层、N型轻掺杂漂移层。
在N型缓冲层正面利用化学气相沉积方法依次外延N型重掺杂第一场截止层、N型重掺杂第二场截止层、N型轻掺杂漂移层，其掺杂水平和厚度根据器件击穿电压、正向导通压降和动态特性来设定。其中，第一场截止层的掺杂浓度可以为1016至1018cm-3，厚度为0.5至3μm；第二场截止层的掺杂浓度可以为1015至1017cm-3，厚度为10微米至50微米；N型轻掺杂漂移层的掺杂浓度可以为1014至1015cm-3，厚度100微米及以上。
过程二：在N型轻掺杂漂移层上形成调控P型Base区，该过程包括步骤30。
步骤30、在P型重掺杂集电极区N型轻掺杂漂移层内通过高温离子注入及退火工艺，形成调控P型Base区。
具体的，在温度400℃至500℃时，先采用一组500至600kev，最优质550kev，剂量级为1012cm-2至1014cm-2的Al离子注入工艺，形成高浓度p-base分布区，峰值浓度可以为1018cm-3；再采用一组200至400kev，剂量级为1012cm-2至1013cm-2的Al离子注入工艺，形成近表面0.2至0.35μm的低浓度p-base分布区，掺杂浓度可以为1016cm-3。
过程三：在调控P型Base区上形成N型重掺杂源区，该过程包括步骤40。
步骤40、调控P型Base区内通过离子注入及退火工艺，形成N型重掺杂源区。
具体的，在温度400℃至500℃时，采用N离子注入工艺，形成N型重掺杂源区；之后在1500℃至1700℃温度范围内，在惰性气体氛围如氩气中，进行激活退火。
过程四：在N型轻掺杂漂移层上依次形成栅介质层和栅极，该过程包括步骤50和60。
步骤50、在N型轻掺杂漂移层上通过热氧化或者原子层沉积工艺形成栅介质层。
步骤60、在栅介质层上采用低压力化学气相沉积法及光刻工艺，形成栅极。
过程五：在栅极之上及该栅极的两侧形成层间介质，层间介质与源极金属相接触，实现对栅极和源极金属的隔离，该过程包括步骤70。
步骤70、在栅极上采用增强化学气相沉积法工艺淀积二氧化硅、氮化硅等层间介质，层间介质与源极金属相接触，实现对栅极和源极金属的隔离。
过程六：在调控P型Base区的部分区域内以及N型重掺杂源区的部分上表面形成源极金属，且源极金属与该N型重掺杂源区的上表面和侧壁形成欧姆接触，该过程包括步骤80和90。
步骤80、采用光刻、过刻蚀工艺形成源极接触区。
其中，过刻蚀工艺在纵向上刻蚀掉部分N型重掺杂源区和近表面处浓度较低的调控P型Base区，使得源极接触区直接与调控P型Base区浓度较高的区域以及N型重掺杂源区的部分上表面和侧壁接触。
步骤90、在源极接触区采用溅射或蒸发工艺形成源极金属。
过程七：去除N型重掺杂SiC衬底和N型缓冲层露出N型重掺杂第一场截止层背面，在N型重掺杂第一场截止层背面依次形成P型重掺杂集电极区和集电极金属，完成器件制备，该过程包括步骤100。
步骤100、将完成上述工艺的器件翻转，采用背面减薄抛光工艺将N型重掺杂SiC衬底和N型缓冲层去除，然后离子注入结合激光退火工艺形成P型重掺杂集电极区域及集电极金属，完成N沟道SiC IGBT器件制备。
具体的，将器件翻转，采用研磨、化学机械抛光工艺将背面减薄，去除N型重掺杂SiC衬底和N型缓冲层；然后进行Al离子注入，及激光退火工艺，实现背面P型重掺杂集电极区的注入激活和欧姆接触。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种碳化硅绝缘栅双极晶体管，其特征在于，包括：
N型重掺杂第一场截止层；
N型重掺杂第二场截止层，形成于该N型重掺杂第一场截止层之上；
N型轻掺杂漂移层，形成于该N型重掺杂第二场截止层之上；
调控P型Base区，形成于该N型轻掺杂漂移层内；
N型重掺杂源区，形成于该调控P型Base区内；
源极金属，形成于该调控P型Base区的部分区域内以及该N型重掺杂源区的部分上表面，且与该N型重掺杂源区的上表面和侧壁形成欧姆接触；
栅介质层，形成于该N型轻掺杂漂移层之上；
栅极，形成于该栅介质层之上；
层间介质，形成于该栅极之上及该栅极的两侧，以隔离该栅极和该源极金属；以及
P型重掺杂集电极区，形成于该N型重掺杂第一场截止层的背面。
2.根据权利要求1所述的碳化硅绝缘栅双极晶体管，其特征在于，所述N型重掺杂第一场截止层与所述N型重掺杂第二场截止层形成双层场截止层结构。
3.根据权利要求1所述的碳化硅绝缘栅双极晶体管，其特征在于，
所述调控P型Base区是通过向该N型轻掺杂漂移层注入不同能量和剂量离子而形成；
所述源极金属是通过过刻蚀该调控P型Base区近表面浓度较低区域后形成；
所述P型重掺杂集电极区是通过向该N型重掺杂第一场截止层的背面进行离子注入并结合激光退火工艺而形成。
4.一种碳化硅绝缘栅双极晶体管的制作方法，其特征在于，该方法包括：
在N型重掺杂SiC衬底上依次外延生长N型缓冲层、N型重掺杂第一场截止层、N型重掺杂第二场截止层和N型轻掺杂漂移层；
在N型轻掺杂漂移层上形成调控P型Base区；
在调控P型Base区上形成N型重掺杂源区；
在N型轻掺杂漂移层上依次形成栅介质层和栅极；
在栅极之上及该栅极的两侧形成层间介质，层间介质与源极金属相接触，实现对栅极和源极金属的隔离；
在调控P型Base区的部分区域内以及N型重掺杂源区的部分上表面形成源极金属，且源极金属与该N型重掺杂源区的上表面和侧壁形成欧姆接触；以及
去除N型重掺杂SiC衬底和N型缓冲层露出N型重掺杂第一场截止层背面，在N型重掺杂第一场截止层背面依次形成P型重掺杂集电极区和集电极金属，完成器件制备。
5.根据权利要求4所述的碳化硅绝缘栅双极晶体管的制作方法，其特征在于，所述在N型重掺杂SiC衬底上依次外延生长N型缓冲层、N型重掺杂第一场截止层、N型重掺杂第二场截止层和N型轻掺杂漂移层采用的是化学气相沉积方法。
6.根据权利要求4所述的碳化硅绝缘栅双极晶体管的制作方法，其特征在于，所述在N型轻掺杂漂移层上形成调控P型Base区，包括：
在N型轻掺杂漂移层内通过离子注入及退火工艺，形成调控P型Base区，其中P型Base区浓度分布是可调控的，在距离表面0.2至0.35μm掺杂浓度较低，随着距表面距离的增加掺杂浓度逐渐上升然后降低。
7.根据权利要求4所述的碳化硅绝缘栅双极晶体管的制作方法，其特征在于，所述在N型轻掺杂漂移层上依次形成栅介质层和栅极，包括：
在N型轻掺杂漂移层上通过热氧化或者原子层沉积工艺形成栅介质层；
在栅介质层上采用低压力化学气相沉积法及光刻工艺形成栅极。
8.根据权利要求4所述的碳化硅绝缘栅双极晶体管的制作方法，其特征在于，所述层间介质采用的材料为二氧化硅、氮化硅或硼磷硅玻璃。
9.根据权利要求4所述的碳化硅绝缘栅双极晶体管的制作方法，其特征在于，所述在N型重掺杂第一场截止层背面依次形成P型重掺杂集电极区和集电极金属，采用在N型重掺杂第一场截止层进行Al离子注入并结合激光退火工艺实现。
10.根据权利要求4所述的碳化硅绝缘栅双极晶体管的制作方法，其特征在于，所述N型重掺杂第一场截止层的掺杂浓度为1016至1018cm-3，厚度为0.5至3μm；N型重掺杂第二场截止层的掺杂浓度为1015至1017cm-3，厚度为10至50μm；N型轻掺杂漂移层的掺杂浓度为1014至1015cm-3，厚度为100μm至250μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911335633.7A CN111048580A (zh) | 2019-12-20 | 2019-12-20 | 一种碳化硅绝缘栅双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911335633.7A CN111048580A (zh) | 2019-12-20 | 2019-12-20 | 一种碳化硅绝缘栅双极晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111048580A true CN111048580A (zh) | 2020-04-21 |
Family
ID=70238649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911335633.7A Pending CN111048580A (zh) | 2019-12-20 | 2019-12-20 | 一种碳化硅绝缘栅双极晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048580A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111508837A (zh) * | 2020-04-23 | 2020-08-07 | 中国科学院微电子研究所 | N沟道SiC IGBT器件的制作方法 |
| CN112466936A (zh) * | 2020-12-21 | 2021-03-09 | 厦门芯一代集成电路有限公司 | 一种高压igbt器件及其制备方法 |
| CN112820778A (zh) * | 2021-03-29 | 2021-05-18 | 厦门芯一代集成电路有限公司 | 一种新型的高压vdmos器件及其制备方法 |
| CN114937690A (zh) * | 2022-06-06 | 2022-08-23 | 电子科技大学 | 一种平面型碳化硅绝缘栅双极晶体管及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102683404A (zh) * | 2012-05-22 | 2012-09-19 | 上海宏力半导体制造有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| CN102856193A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
| CN104103682A (zh) * | 2013-04-09 | 2014-10-15 | 比亚迪股份有限公司 | 一种具有新型缓冲层结构的igbt及其制造方法 |
| CN104241338A (zh) * | 2014-09-29 | 2014-12-24 | 中国科学院微电子研究所 | 一种SiC金属氧化物半导体晶体管及其制作方法 |
| CN104299900A (zh) * | 2013-07-15 | 2015-01-21 | 无锡华润上华半导体有限公司 | 制造场截止型绝缘栅双极晶体管的方法 |
-
2019
- 2019-12-20 CN CN201911335633.7A patent/CN111048580A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856193A (zh) * | 2011-06-27 | 2013-01-02 | 中国科学院微电子研究所 | Igbt器件及其制作方法 |
| CN102683404A (zh) * | 2012-05-22 | 2012-09-19 | 上海宏力半导体制造有限公司 | 绝缘栅双极型晶体管及其制造方法 |
| CN104103682A (zh) * | 2013-04-09 | 2014-10-15 | 比亚迪股份有限公司 | 一种具有新型缓冲层结构的igbt及其制造方法 |
| CN104299900A (zh) * | 2013-07-15 | 2015-01-21 | 无锡华润上华半导体有限公司 | 制造场截止型绝缘栅双极晶体管的方法 |
| CN104241338A (zh) * | 2014-09-29 | 2014-12-24 | 中国科学院微电子研究所 | 一种SiC金属氧化物半导体晶体管及其制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111508837A (zh) * | 2020-04-23 | 2020-08-07 | 中国科学院微电子研究所 | N沟道SiC IGBT器件的制作方法 |
| CN112466936A (zh) * | 2020-12-21 | 2021-03-09 | 厦门芯一代集成电路有限公司 | 一种高压igbt器件及其制备方法 |
| CN112820778A (zh) * | 2021-03-29 | 2021-05-18 | 厦门芯一代集成电路有限公司 | 一种新型的高压vdmos器件及其制备方法 |
| CN114937690A (zh) * | 2022-06-06 | 2022-08-23 | 电子科技大学 | 一种平面型碳化硅绝缘栅双极晶体管及其制作方法 |
| CN114937690B (zh) * | 2022-06-06 | 2023-04-28 | 电子科技大学 | 一种平面型碳化硅绝缘栅双极晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731897B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN111048580A (zh) | 一种碳化硅绝缘栅双极晶体管及其制作方法 | |
| JP2007311627A (ja) | 半導体装置及びその製造方法 | |
| CN105789047A (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| JP6802454B2 (ja) | 半導体装置およびその製造方法 | |
| CN109616523B (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| US20190088745A1 (en) | Reverse conducting igbt incorporating epitaxial layer field stop zone | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| US11031465B2 (en) | Semiconductor device incorporating epitaxial layer field stop zone | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN114823911B (zh) | 集成高速续流二极管的沟槽碳化硅mosfet及制备方法 | |
| CN109192771B (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN109166916B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN108538911B (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN113838916A (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| JP2009283818A (ja) | 半導体装置およびその製造方法 | |
| CN108010964B (zh) | 一种igbt器件及制造方法 | |
| CN103681256A (zh) | 一种新型碳化硅mosfet器件及其制作方法 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN109346509B (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN111682064A (zh) | 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200421 |