CN104241338A - 一种SiC金属氧化物半导体晶体管及其制作方法 - Google Patents
一种SiC金属氧化物半导体晶体管及其制作方法 Download PDFInfo
- Publication number
- CN104241338A CN104241338A CN201410513040.6A CN201410513040A CN104241338A CN 104241338 A CN104241338 A CN 104241338A CN 201410513040 A CN201410513040 A CN 201410513040A CN 104241338 A CN104241338 A CN 104241338A
- Authority
- CN
- China
- Prior art keywords
- sic
- oxide semiconductor
- metal oxide
- region
- semiconductor transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- -1 SiC metal oxide Chemical class 0.000 title claims abstract description 41
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 230000000670 limiting effect Effects 0.000 claims abstract description 31
- 238000002347 injection Methods 0.000 claims abstract description 19
- 239000007924 injection Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000009826 distribution Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 58
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 239000003292 glue Substances 0.000 claims description 36
- 230000001413 cellular effect Effects 0.000 claims description 28
- 238000005468 ion implantation Methods 0.000 claims description 25
- 238000002513 implantation Methods 0.000 claims description 23
- 238000001259 photo etching Methods 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 230000000873 masking effect Effects 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 238000001035 drying Methods 0.000 claims description 9
- 230000003628 erosive effect Effects 0.000 claims description 9
- 238000005457 optimization Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000003763 carbonization Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000011161 development Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 239000011241 protective layer Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 230000008719 thickening Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000002360 preparation method Methods 0.000 abstract description 6
- 230000005669 field effect Effects 0.000 abstract 3
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000013461 design Methods 0.000 description 11
- 238000004088 simulation Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 108010063955 thrombin receptor peptide (42-47) Proteins 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 210000003850 cellular structure Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种SiC金属氧化物半导体晶体管及其制作方法，该SiC金属氧化物半导体晶体管包括：源极、栅极、SiO2氧化物介质、N+源区、P+接触区、优化掺杂的P阱、优化掺杂的主结、N-外延层、缓冲层、N+衬底、漏极、优化掺杂的场限环、截止区和隔离介质。本发明提出的制备SiC金属氧化物半导体场效应晶体管器件的方法，能够通过较少能量组合的Al注入，形成优化浓度分布的P-阱及终端结构的SiC金属氧化物半导体场效应晶体管器件，其制备工艺相对简单，并且可以兼顾器件导通特性和击穿特性。通过本发明制备的SiC金属氧化物半导体场效应晶体管器件，可用于功率开关电源电路，DC/DC、AC/DC、DC/AC变换器等。
Description
技术领域
本发明涉及SiC金属氧化物半导体晶体管技术领域，尤其涉及利用优化P阱及终端Al离子注入工艺，实现兼具高击穿和低导通特性，且工艺步骤简化的SiC金属氧化物半导体晶体管及其制作方法。
背景技术
碳化硅材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、耐高温、抗辐射器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。以SiC材料制备的电力电子器件已成为目前半导体领域的热点器件和前沿研究领域之一。
SiC MOSFET器件具有开关速度快、导通电阻小等优势，且在较小的漂移层厚度(相对与Si材料)下可以实现较高的击穿电压水平，可以大大减小功率开关模块的体积，并降低能耗，在功率开关、转换器等应用领域中优势明显。
传统的SiC MOSFET器件制作过程中，一般对P阱区域进行多能量不同剂量的组合，形成所谓“箱式掺杂”，达到P-阱的均匀掺杂，其器件设计时需要考虑P阱的穿通效应，P阱厚度需要大于某一临界值，避免零偏压下器件P阱内空间耗尽区穿通P阱，但在SiC材料工艺中，P型注入的深度和激活率长久以来就是SiC材料体系的主要障碍之一，高温高能离子注入效果随要求注入深度明显降低，且工艺费用较高。B.Jayant Baliga在《Advanced High Voltage Power Device Concepts》一书中讲到，通过在P阱下方引入P+遮蔽层达到器件结构优化，但其结构中，P阱中P+层和沟道区P-base分别进行讨论，两部分区域分别采取均匀模式，器件制作环节中并未提到如何实现这一结构，其工作主要集中在对器件结构的仿真。
SiC MOSFET器件终端设计在应用中同样是关键问题，由于器件应用场合电压较高，器件边缘电场集聚，容易发生提前击穿，因此，器件外围必须使用合理的终端设计。传统结构中，器件终端结构利用JTE、场限环等结构，实现元胞区电场扩展，从而实现器件外围保护，达到耐高压应用要求。但SiC MOSFET器件工艺中，离子注入实现困难，传统的终端结构与元胞区域分开设计的思路会造成工艺实现中多次注入，不利于器件制造。
发明内容
(一)要解决的技术问题
本发明的目的在于对上述已有技术的不足，结合目前SiC材料工艺问题，提出一种SiC金属氧化物半导体晶体管及其制作方法，以解决SiCMOSFET器件制备中P阱及终端结构设计复杂，且不易同时实现击穿电压及导通特性的优化问题，达到简化设计，提升SiC MOSFET器件综合性能的目的。
(二)技术方案
为达到上述目的，本发明提供了一种SiC金属氧化物半导体晶体管，该SiC金属氧化物半导体晶体管自下而上依次为N+衬底层10、缓冲层9和N-外延层8，其中：N-外延层8上部通过注入得到元胞区内优化掺杂的P阱6、终端区内优化掺杂的主结7、优化掺杂的场限环12和截止区13；P阱6上部通过注入掺杂有P+接触区5和N+源区4；P+接触区5的全部区域和N+源区4部分区域正上方通过金属蒸发得到源极1；元胞区相邻两P阱6之间留有未进行P型掺杂区域，该区域上方连同部分N+源区正上方有SiO2氧化物介质3；SiO2氧化物介质3之上沉有多晶硅栅极2，栅极2和源极1之间有隔离介质14；N+衬底层10的背面还具有漏极11。
上述方案中，该SiC金属氧化物半导体晶体管是在传统结构中引入优化注入浓度分布梯度的P阱6区域，在该优化掺杂的P阱6区域浓度从1e16cm-3到1e18cm-3缓变，深度为0.6～0.7μm。
上述方案中，该SiC金属氧化物半导体晶体管是在传统结终端结构中，利用元胞区注入时P阱和P+区注入组合形成场限环主环，该主环位于器件元胞区与外围场限环外环之间，其正上方从下至上依次有栅氧化层3和栅源电极隔离介质14。
上述方案中，该SiC金属氧化物半导体晶体管是在传统结终端结构中，利用元胞区注入时P阱和P+区注入组合形成场限环外环，场限环外环处于器件元胞区外围，其正上方从下至上依次有栅氧化层3和栅源电极隔离介质14。
为达到上述目的，本发明还提供了一种制备SiC金属氧化物半导体晶体管的方法，包括：
步骤1：在N+SiC衬底层正面依次生长N-SiC缓冲层及N-外延层，得到SiC外延片；
步骤2：对该SiC外延片进行三次离子注入并激活退火；
步骤3：在该SiC外延片上形成栅氧化层介质；
步骤4：在该栅氧化层介质上形成重掺杂的多晶硅栅极；
步骤5：在正面形成源极及截止环金属，在背面形成漏极。
上述方案中，步骤1中所述N+SiC衬底层是掺杂浓度为1018～1019cm-3水平的N+SiC衬底层，所述生长N-SiC缓冲层及N-外延层采用CVD方法外延实现；所述N-SiC缓冲层掺杂水平为5×1018cm-3，厚度为100～200nm；所述N-外延层掺杂水平为8×1015cm-3，厚度为13μm。
上述方案中，所述步骤2包括：
对步骤1得到的SiC外延片进行RCA清洗后，生长厚度为80nm的SiO2层作为注入掩蔽层，光刻得到P阱及主结、场限环、截止环的注入图形，500℃下对N-SiC外延层进行Al离子注入，于N-SiC外延层上部形成P阱区；注入能量为550keV、280keV，所述能量对应的剂量为2.1e13cm-2、2.8e12cm-2；完成离子注入后对SiO2注入掩蔽层进行腐蚀去除；
接着，生长厚度为80nm的SiO2层作为注入掩蔽层，光刻得到元胞P+区、场限环P+区、截止环P+区的注入图形，500℃下对P阱区进行Al离子注入，于P阱区上部形成P+区；注入能量为250keV、185keV、130keV、50keV，所述能量对应的剂量为5e14cm-2、2.5e13cm-2、3e14cm-2、1.5e14cm-2；完成离子注入后对SiO2注入掩蔽层进行腐蚀去除；
接着，生长厚度为100nm的SiO2层作为注入掩蔽层，光刻得到N+源区的注入图形，N离子注入，得到N+源区；注入能量为200keV、170keV、140keV、110keV、80keV、50keV、30keV，所述能量对应的剂量为1e14cm-2、1.78e13cm-2、5.08e13cm-2、4.1e13cm-2、4.5e13cm-2、3.85e13cm-2、2.7e13cm-2；完成离子注入后对注入掩蔽层进行腐蚀去除；
然后，采用RCA标准清洗对SiC外延片表面进行清洗，烘干，正面匀负胶，300℃下30min碳化，以作碳膜保护，在1500～1700℃的温度范围内，氩气环境中进行10～30min的离子激活退火，形成P+区、N+源区和P阱分布，最后1200℃高温牺牲氧化去除碳膜保护层。
上述方案中，所述步骤3包括：
干氧1200℃下热氧化2小时，接着在900℃下湿氧氧化1小时，形成厚度为60nm的SiO2氧化层；
NO环境中1300℃热退火5min，得到栅氧化层介质。
上述方案中，所述步骤4包括：
在该栅氧化层介质上采用LPCVD淀积450nm多晶硅作为栅极，工艺条件为：淀积温度650℃，淀积压强70Pa；
对多晶硅栅极进行N或者P离子注入，形成多晶硅栅极的重掺杂，注入能量为30～100keV，对应剂量为3e15cm-2～5e15cm-2，高温200℃左右推进；
匀胶，光刻，115℃热板后烘10min，300℃烘胶15min，打底胶，利用光刻胶做掩膜，ICP刻蚀多晶硅栅极，形成栅极图形；
LPCVD大面积淀积1.2μm厚SiO2，做为栅源隔离介质，匀胶，光刻，115℃热板后烘10min，300℃烘胶15min，打底胶，利用光刻胶做掩膜，刻蚀SiO2，得到重掺杂的多晶硅栅极。
上述方案中，所述步骤5包括：
正面匀胶保护，背面大面积蒸发金属400nm Ni，作为漏极；
正面去胶，匀胶、光刻、显影，形成P+区及N+源区和截止环开窗口，作为源极金属及截止环欧姆接触区域，蒸发100nm Ni，作为源极金属及截止环金属，欧姆接触退火，温度为1000℃，时间为5min，接着利用体积比H2SO4∶H202∶H2O＝3∶4∶1比例混合溶液剥离金属Ni，得到源极金属及截止环金属。
上述方案中，所述步骤5之后还包括对正面形成的源极及截止环金属以及背面形成的漏极进行金属加厚，具体包括：
在正面形成的源极及截止环金属上生长4μm Al金属，作为源极pad加厚金属，匀胶，光刻，115℃热板后烘10min，300℃烘胶15min，打底胶，利用光刻胶做掩膜，刻蚀金属，得到源极及截止环金属图形；
在背面形成的漏极上生长2μm Ag金属，作为漏极pad加厚金属。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明采用优化Al离子注入工艺形成P阱区，以较少注入能量组合实现P阱注入，相比于传统“箱型”分布设计，降低了器件设计复杂度，减小了由于多能量组合Al离子注入工艺引入不利影响因素的可能性。
2、注入浓度分布优化后的P阱结构，在器件表面沟道处浓度较低，器件深度区域浓度较高，从而有利于沟道反型，阈值电压较低，导通特性提升，同时，深度区域高浓度掺杂可以有效避免器件发生“Reach through”现象，达到良好击穿特性，可以兼顾器件导通特性和击穿耐压特性，具有良好的器件性能。
3、本发明利用元胞区注入时P+及P阱组合形成器件外围场限环结构，一次注入即可得到元胞区P阱注入及终端区的场限环注入，从而简化传统结构中场限环分开设计、额外注入步骤。
4、本发明利用元胞区注入时P+及P阱组合形成器件外围场限环结构，高浓度P+注入具备较强的电场调制效果，可以有效隔离器件表面电场；一定深度的P-注入得到较深PN结，进一步屏蔽表面电场，更有效地调制器件材料内部终端处电场分布，最终达到保护器件终端的目的。
附图说明
图1为传统SiC MOSFET器件P阱注入浓度理想分布图和仿真得到的浓度分布图，且作为比较，选用高、低掺杂两组均匀掺杂示例，图1(a)为器件P阱及漂移层简化示意图，图1(b)为均匀分布示意图。低掺杂情况中所用能量、剂量组合为550keV(8e12cm-2)、380keV(2.8e12cm-2)、250keV(4e12cm-2)、130keV(2.6e12cm-2)、50keV(1.25e12cm-2)，其注入浓度仿真结果如图1(c)所示；高掺杂情况中所用能量剂量组合为550keV(2.1e13cm-2)、380keV(1.1e13cm-2)、250keV(1.1e13cm-2)、130keV(1.1e13cm-2)、50keV(5e12cm-2)，其注入浓度仿真结果如图1(d)所示。
图2为本发明提出的SiC MOSFET器件P阱注入浓度理想分布图及仿真得到的浓度分布图，图2(a)为器件P阱及漂移层简化示意图，图2(b)为本发明浓度分布示意图。仿真所用能量组合为550keV、280keV，对应剂量为2.1e13cm-2、2.8e12cm-2其注入浓度仿真结果如图2(c)所示。
图3为对比不同掺杂浓分布下器件击穿仿真结果。图3(a)为传统均匀低浓度掺杂下器件击穿特性仿真结果，图3(b)为传统均匀高浓度掺杂下器件击穿特性仿真结果，图3(c)为本发明所述掺杂下器件击穿特性仿真结果，对比结果可以发现，均匀掺杂中，低浓度情形下VB＝i100V，高浓度情形下VB＝2000V，而优化浓度分布情形下击穿电压为VB＝2000V。
图4为对比不同掺杂浓分布下器件开启特性仿真结果。图4(a)为传统均匀低浓度掺杂下器件阈值电压仿真结果，图4(b)为传统均匀高浓度掺杂下器件阈值电压仿真结果，图4(c)为本发明所述掺杂下器件阈值电压仿真结果，对比结果可以发现，均匀掺杂中，低浓度情形下Vth＝7V，高浓度情形下Vth＝9.5V，而优化浓度分布击穿电压为Vth＝3.8V。
图5为依照本发明实施例的具有优化P阱及终端结构的SiC金属氧化物半导体晶体管的结构示意图，图中场限环数量为5，实际应用中，可根据器件耐压设计，数量可根据耐压设计改变场限环数量。
图6a至图6n为依照本发明实施例的制作SiC金属氧化物半导体晶体管的工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提出的SiC金属氧化物半导体晶体管及其制作方法，对于P阱，利用较少的能量组合，实现缓变升高的浓度梯度，同时兼顾器件耐压和导通特性；对于终端结构，利用元胞区P阱扩展形成终端结构主结；场限环区域采用P+与P阱相结合的方式，实现高压设计，且场限环设计中P+与P阱设计与元胞区域一致，且其注入形成于元胞注入时，简化了场限环注入工艺步骤。
如图5所示，图5为依照本发明实施例的具有优化P阱及终端结构的SiC金属氧化物半导体晶体管的结构示意图，该SiC金属氧化物半导体晶体管主要分两部分，即元胞区和终端区，终端区处在元胞区外围。整个器件自下而上依次为N+衬底层10、缓冲层9和N-外延层8；N-外延层8上部通过注入得到元胞区内优化掺杂的P阱6、终端区内优化掺杂的主结7、优化掺杂的场限环12和截止区13；P阱6上部通过注入掺杂有P+接触区5和N+源区4；P+接触区5的全部区域和N+源区4部分区域正上方通过金属蒸发得到源极1，元胞区相邻两P阱6之间留有未进行P型掺杂区域，该区域上方连同部分N+源区正上方有SiO2氧化物介质3，SiO2氧化物介质3之上沉有多晶硅栅极2，栅极2和源极1之间有隔离介质14，N+衬底层10的背面还具有漏极11。
其中，本发明提供的SiC金属氧化物半导体晶体管，在传统结构中引入优化注入浓度分布梯度的P阱6区域，在该优化掺杂的P阱区域浓度从1e16cm-3到1e18cm-3缓变，深度为0.6～0.7μm。
本发明提供的SiC金属氧化物半导体晶体管，在传统结终端结构中，利用元胞区注入时P阱和P+区注入组合形成场限环主环，该主环位于器件元胞区与外围场限环外环之间，其正上方从下至上依次有栅氧化层3和栅源电极隔离介质14。
本发明提供的SiC金属氧化物半导体晶体管，在传统结终端结构中，利用元胞区注入时P阱和P+区注入组合形成场限环外环，场限环外环处于器件元胞区外围，其正上方从下至上依次有栅氧化层3和栅源电极隔离介质14。
基于图5所示的SiC金属氧化物半导体晶体管的结构示意图，图6a至图6n示出了依照本发明实施例的制作SiC金属氧化物半导体晶体管的工艺流程图，具体包括以下步骤：
步骤1，如图6a所示，在N+SiC衬底层正面依次生长N-SiC缓冲层及N-外延层，得到SiC外延片。
在掺杂浓度为10181019cm-3水平的N+SiC衬底层正面利用CVD方法外延N-SiC缓冲层及N-外延层。N-SiC缓冲层掺杂水平为5×1018cm-3，厚度为100～200nm；N-外延层掺杂水平为8×1015cm-3，厚度为13μm。
步骤2，三次离子注入并激活退火。
2a.如图6b所示，对步骤1得到的SiC外延片进行RCA清洗后，生长厚度为80nm的SiO2层作为注入掩蔽层，光刻得到P阱及主结、场限环、截止环等的注入图形，500℃下对N-SiC外延层进行Al离子注入，于N-SiC外延层上部形成P阱区；注入能量为550keV、280keV，所述能量对应的剂量为2.1e13cm-2、2.8e12cm-2；完成离子注入后对SiO2注入掩蔽层进行腐蚀去除，得到的结构如图6c所示；
2b.如图6d所示，生长厚度为80nm的SiO2层作为注入掩蔽层，光刻得到元胞P+区、场限环P+区、截止环P+区等的注入图形，500℃下对P阱区进行Al离子注入，于P阱区上部形成P+区；注入能量为250keV、185keV、130keV、50keV，所述能量对应的剂量为5e14cm-2、2.5e13cm-2、3e14cm-2、1.5e14cm-2；完成离子注入后对SiO2注入掩蔽层进行腐蚀去除，得到的结构如图6e所示；
2c.如图6f所示，生长厚度为100nm的SiO2层作为注入掩蔽层，光刻得到N+源区的注入图形，N离子注入，得到N+源区；注入能量为200keV、170keV、140keV、110keV、80keV、50keV、30keV，所述能量对应的剂量为1e14cm-2、1.78e13cm-2、5.08e13cm-2、4.1e13cm-2、4.5e13cm-2、3.85e13cm-2、2.7e13cm-2；完成离子注入后对注入掩蔽层进行腐蚀去除，得到的结构如图6g所示；
2d.采用RCA标准清洗对图6g所示的SiC外延片表面进行清洗，烘干，正面匀负胶，300℃下30min碳化，以作碳膜保护，在1500～1700℃的温度范围内，氩气环境中进行10～30min的离子激活退火，形成P+区、N+源区和P阱分布，最后1200℃高温牺牲氧化去除碳膜保护层；
步骤3，栅氧化层介质形成及改善。
3a.干氧1200℃下热氧化2小时，接着在900℃下湿氧氧化1小时，形成厚度为60nm的SiO2氧化层；
3b.NO环境中1300℃热退火5min，得到的结构如图6h所示；
步骤4，LPCVD淀积形成多晶硅栅极，N注入形成重掺杂。
4a.使用LPCVD淀积450nm多晶硅作为栅极，工艺条件为：淀积温度650℃，淀积压强70Pa，得到的结构如图6i所示；
4b.N(或者P)离子注入，形成多晶硅栅的重掺杂，注入能量为30～100keV，对应剂量为3e15cm-2～5e15cm-2，高温200℃左右推进，以形成导电性良好的多晶硅栅电极，得到的结构如图6j所示；
4c.匀胶，光刻，115℃热板后烘10min，300℃烘胶15min，打底胶，利用光刻胶做掩膜，ICP刻蚀多晶硅，形成栅极图形；
4d.LPCVD大面积淀积1.2μm厚SiO2，做为栅源隔离介质，匀胶，光刻，115℃热板后烘10min，300℃烘胶15min，打底胶，利用光刻胶做掩膜，刻蚀SiO2，得到的结构如图6k所示；
步骤5，源漏极及截止环金属形成。
5a.正面匀胶保护，背面大面积蒸发金属400nm Ni，作为漏极；
5b.正面去胶，匀胶、光刻、显影，形成P+区及N+源区和截止环开窗口，作为源极金属及截止环欧姆接触区域，蒸发100nm Ni，作为源极金属及截止环金属，欧姆接触退火，温度为1000℃，时间为5min，接着利用体积比H2SO4∶H202∶H2O＝3∶4∶1比例混合溶液剥离金属Ni，得到源极金属及截止环金属图形，得到的结构如图61所示；
步骤6，金属加厚。
6a.正面生长4μm Al金属，作为源极pad加厚金属，匀胶，光刻，115℃热板后烘10min，300℃烘胶15min，打底胶，利用光刻胶做掩膜，刻蚀金属，得到金属图形，得到的结构如图6m所示；
6b.背面生长2μm Ag金属，作为漏极pad加厚金属；
最终得到的结构如图6n所示。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种SiC金属氧化物半导体晶体管，其特征在于，该SiC金属氧化物半导体晶体管自下而上依次为N+衬底层(10)、缓冲层(9)和N-外延层(8)，其中：
N-外延层(8)上部通过注入得到元胞区内优化掺杂的P阱(6)、终端区内优化掺杂的主结(7)、优化掺杂的场限环(12)和截止区(13)；
P阱(6)上部通过注入掺杂有P+接触区(5)和N+源区(4)；
P+接触区(5)的全部区域和N+源区(4)部分区域正上方通过金属蒸发得到源极(1)；
元胞区相邻两P阱(6)之间留有未进行P型掺杂区域，该区域上方连同部分N+源区正上方有SiO2氧化物介质(3)；
SiO2氧化物介质(3)之上沉有多晶硅栅极(2)，栅极(2)和源极(1)之间有隔离介质(14)；
N+衬底层(10)的背面还具有漏极(11)。
2.根据权利要求1所述的SiC金属氧化物半导体晶体管，其特征在于，该SiC金属氧化物半导体晶体管是在传统结构中引入优化注入浓度分布梯度的P阱(6)区域，在该优化掺杂的P阱(6)区域浓度从1e16cm-3到1e18cm-3缓变，深度为0.6～0.7μm。
3.根据权利要求1所述的SiC金属氧化物半导体晶体管，其特征在于，该SiC金属氧化物半导体晶体管是在传统结终端结构中，利用元胞区注入时P阱和P+区注入组合形成场限环主环，该主环位于器件元胞区与外围场限环外环之间，其正上方从下至上依次有栅氧化层(3)和栅源电极隔离介质(14)。
4.根据权利要求1所述的SiC金属氧化物半导体晶体管，其特征在于，该SiC金属氧化物半导体晶体管是在传统结终端结构中，利用元胞区注入时P阱和P+区注入组合形成场限环外环，场限环外环处于器件元胞区外围，其正上方从下至上依次有栅氧化层(3)和栅源电极隔离介质(14)。
5.一种制备权利要求1至4中任一项所述的SiC金属氧化物半导体晶体管的方法，其特征在于，包括：
步骤1：在N+SiC衬底层正面依次生长N-SiC缓冲层及N-外延层，得到SiC外延片；
步骤2：对该SiC外延片进行三次离子注入并激活退火；
步骤3：在该SiC外延片上形成栅氧化层介质；
步骤4：在该栅氧化层介质上形成重掺杂的多晶硅栅极；
步骤5：在正面形成源极及截止环金属，在背面形成漏极。
6.根据权利要求5所述的制备SiC金属氧化物半导体晶体管的方法，其特征在于，步骤1中所述N+SiC衬底层是掺杂浓度为1018～1019cm-3水平的N+SiC衬底层，所述生长N-SiC缓冲层及N-外延层采用CVD方法外延实现；所述N-SiC缓冲层掺杂水平为5×1018cm-3，厚度为100～200nm；所述N-外延层掺杂水平为8×1015cm-3，厚度为13μm。
7.根据权利要求5所述的制备SiC金属氧化物半导体晶体管的方法，其特征在于，所述步骤2包括：
对步骤1得到的SiC外延片进行RCA清洗后，生长厚度为80nm的SiO2层作为注入掩蔽层，光刻得到P阱及主结、场限环、截止环的注入图形，500℃下对N-SiC外延层进行Al离子注入，于N-SiC外延层上部形成P阱区；注入能量为550keV、280keV，所述能量对应的剂量为2.1e13cm-2、2.8e12cm-2；完成离子注入后对SiO2注入掩蔽层进行腐蚀去除；
接着，生长厚度为80nm的SiO2层作为注入掩蔽层，光刻得到元胞P+区、场限环P+区、截止环P+区的注入图形，500℃下对P阱区进行Al离子注入，于P阱区上部形成P+区；注入能量为250keV、185keV、130keV、50keV，所述能量对应的剂量为5e14cm-2、2.5e13cm-2、3e14cm-2、1.5e14cm-2；完成离子注入后对SiO2注入掩蔽层进行腐蚀去除；
接着，生长厚度为100nm的SiO2层作为注入掩蔽层，光刻得到N+源区的注入图形，N离子注入，得到N+源区；注入能量为200keV、170keV、140keV、110keV、80keV、50keV、30keV，所述能量对应的剂量为1e14cm-2、1.78e13cm-2、5.08e13cm-2、4.1e13cm-2、4.5e13cm-2、3.85e13cm-2、2.7e13cm-2；完成离子注入后对注入掩蔽层进行腐蚀去除；
然后，采用RCA标准清洗对SiC外延片表面进行清洗，烘干，正面匀负胶，300℃下30min碳化，以作碳膜保护，在1500～1700℃的温度范围内，氩气环境中进行10～30min的离子激活退火，形成P+区、N+源区和P阱分布，最后1200℃高温牺牲氧化去除碳膜保护层。
8.根据权利要求5所述的制备SiC金属氧化物半导体晶体管的方法，其特征在于，所述步骤3包括：
干氧1200℃下热氧化2小时，接着在900℃下湿氧氧化1小时，形成厚度为60nm的SiO2氧化层；
NO环境中1300℃热退火5min，得到栅氧化层介质。
9.根据权利要求5所述的制备SiC金属氧化物半导体晶体管的方法，其特征在于，所述步骤4包括：
在该栅氧化层介质上采用LPCVD淀积450nm多晶硅作为栅极，工艺条件为：淀积温度650℃，淀积压强70Pa；
对多晶硅栅极进行N或者P离子注入，形成多晶硅栅极的重掺杂，注入能量为30～100keV，对应剂量为3e15cm-2～5e15cm-2，高温200℃左右推进；
匀胶，光刻，115℃热板后烘10min，300℃烘胶15min，打底胶，利用光刻胶做掩膜，ICP刻蚀多晶硅栅极，形成栅极图形；
LPCVD大面积淀积1.2μm厚SiO2，做为栅源隔离介质，匀胶，光刻，115℃热板后烘10min，300℃烘胶15min，打底胶，利用光刻胶做掩膜，刻蚀SiO2，得到重掺杂的多晶硅栅极。
10.根据权利要求5所述的制备SiC金属氧化物半导体晶体管的方法，其特征在于，所述步骤5包括：
正面匀胶保护，背面大面积蒸发金属400nm Ni，作为漏极；
正面去胶，匀胶、光刻、显影，形成P+区及N+源区和截止环开窗口，作为源极金属及截止环欧姆接触区域，蒸发100nm Ni，作为源极金属及截止环金属，欧姆接触退火，温度为1000℃，时间为5min，接着利用体积比H2SO4∶H202∶H2O＝3∶4∶1比例混合溶液剥离金属Ni，得到源极金属及截止环金属。
11.根据权利要求5所述的制备SiC金属氧化物半导体晶体管的方法，其特征在于，所述步骤5之后还包括对正面形成的源极及截止环金属以及背面形成的漏极进行金属加厚，具体包括：
在正面形成的源极及截止环金属上生长4μm Al金属，作为源极pad加厚金属，匀胶，光刻，115℃热板后烘10min，300℃烘胶15min，打底胶，利用光刻胶做掩膜，刻蚀金属，得到源极及截止环金属图形；
在背面形成的漏极上生长2μm Ag金属，作为漏极pad加厚金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410513040.6A CN104241338B (zh) | 2014-09-29 | 2014-09-29 | 一种SiC金属氧化物半导体晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410513040.6A CN104241338B (zh) | 2014-09-29 | 2014-09-29 | 一种SiC金属氧化物半导体晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241338A true CN104241338A (zh) | 2014-12-24 |
| CN104241338B CN104241338B (zh) | 2017-06-13 |
Family
ID=52229104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410513040.6A Active CN104241338B (zh) | 2014-09-29 | 2014-09-29 | 一种SiC金属氧化物半导体晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104241338B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298469A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种SiC JBS器件的离子注入方法 |
| CN106298468A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种SiC器件终端结构的制作方法 |
| CN106340534A (zh) * | 2015-07-09 | 2017-01-18 | 北大方正集团有限公司 | 场限环和结终端扩展复合分压结构及该结构的制造方法 |
| CN106409884A (zh) * | 2016-11-07 | 2017-02-15 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件终端结构 |
| CN107785417A (zh) * | 2016-08-25 | 2018-03-09 | 比亚迪股份有限公司 | 碳化硅功率器件及其制造方法 |
| CN108231559A (zh) * | 2016-12-09 | 2018-06-29 | 全球能源互联网研究院 | 一种接触电极制备方法及mosfet功率器件 |
| CN110783173A (zh) * | 2019-10-22 | 2020-02-11 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅材料上制造栅氧化层的方法 |
| CN111048580A (zh) * | 2019-12-20 | 2020-04-21 | 中国科学院微电子研究所 | 一种碳化硅绝缘栅双极晶体管及其制作方法 |
| CN114335154A (zh) * | 2022-03-10 | 2022-04-12 | 深圳市威兆半导体有限公司 | 一种半导体器件、终端结构及其制造方法 |
| CN114530504A (zh) * | 2022-02-14 | 2022-05-24 | 南京晟芯半导体有限公司 | 一种高阈值SiC MOSFET器件及其制造方法 |
| US20220190105A1 (en) * | 2020-12-11 | 2022-06-16 | Hyundai Mobis Co., Ltd. | Power semiconductor device |
| US11923716B2 (en) | 2019-09-13 | 2024-03-05 | Milwaukee Electric Tool Corporation | Power converters with wide bandgap semiconductors |
| US12009389B2 (en) | 2021-11-30 | 2024-06-11 | Wolfspeed, Inc. | Edge termination for power semiconductor devices and related fabrication methods |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070029573A1 (en) * | 2005-08-08 | 2007-02-08 | Lin Cheng | Vertical-channel junction field-effect transistors having buried gates and methods of making |
| CN101097947A (zh) * | 2006-06-30 | 2008-01-02 | 株式会社东芝 | 半导体器件 |
| CN101540343A (zh) * | 2009-04-14 | 2009-09-23 | 西安电子科技大学 | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 |
| US20120097980A1 (en) * | 2010-02-16 | 2012-04-26 | Sumitomo Electric Industries, Ltd. | Silicon carbide insulating gate type semiconductor device and fabrication method thereof |
| CN103579375A (zh) * | 2013-11-18 | 2014-02-12 | 中国科学院微电子研究所 | 一种SiC肖特基二极管及其制作方法 |
-
2014
- 2014-09-29 CN CN201410513040.6A patent/CN104241338B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070029573A1 (en) * | 2005-08-08 | 2007-02-08 | Lin Cheng | Vertical-channel junction field-effect transistors having buried gates and methods of making |
| CN101097947A (zh) * | 2006-06-30 | 2008-01-02 | 株式会社东芝 | 半导体器件 |
| CN101540343A (zh) * | 2009-04-14 | 2009-09-23 | 西安电子科技大学 | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 |
| US20120097980A1 (en) * | 2010-02-16 | 2012-04-26 | Sumitomo Electric Industries, Ltd. | Silicon carbide insulating gate type semiconductor device and fabrication method thereof |
| CN103579375A (zh) * | 2013-11-18 | 2014-02-12 | 中国科学院微电子研究所 | 一种SiC肖特基二极管及其制作方法 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106298468A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种SiC器件终端结构的制作方法 |
| CN106298469A (zh) * | 2015-05-13 | 2017-01-04 | 国网智能电网研究院 | 一种SiC JBS器件的离子注入方法 |
| CN106340534A (zh) * | 2015-07-09 | 2017-01-18 | 北大方正集团有限公司 | 场限环和结终端扩展复合分压结构及该结构的制造方法 |
| CN107785417A (zh) * | 2016-08-25 | 2018-03-09 | 比亚迪股份有限公司 | 碳化硅功率器件及其制造方法 |
| CN106409884A (zh) * | 2016-11-07 | 2017-02-15 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件终端结构 |
| CN106409884B (zh) * | 2016-11-07 | 2019-06-28 | 株洲中车时代电气股份有限公司 | 一种功率半导体器件终端结构 |
| CN108231559A (zh) * | 2016-12-09 | 2018-06-29 | 全球能源互联网研究院 | 一种接触电极制备方法及mosfet功率器件 |
| US11923716B2 (en) | 2019-09-13 | 2024-03-05 | Milwaukee Electric Tool Corporation | Power converters with wide bandgap semiconductors |
| CN110783173A (zh) * | 2019-10-22 | 2020-02-11 | 中国电子科技集团公司第五十五研究所 | 一种在碳化硅材料上制造栅氧化层的方法 |
| CN111048580A (zh) * | 2019-12-20 | 2020-04-21 | 中国科学院微电子研究所 | 一种碳化硅绝缘栅双极晶体管及其制作方法 |
| US20220190105A1 (en) * | 2020-12-11 | 2022-06-16 | Hyundai Mobis Co., Ltd. | Power semiconductor device |
| US12107120B2 (en) * | 2020-12-11 | 2024-10-01 | Hyundai Mobis Co., Ltd. | Power semiconductor device |
| US12009389B2 (en) | 2021-11-30 | 2024-06-11 | Wolfspeed, Inc. | Edge termination for power semiconductor devices and related fabrication methods |
| CN114530504A (zh) * | 2022-02-14 | 2022-05-24 | 南京晟芯半导体有限公司 | 一种高阈值SiC MOSFET器件及其制造方法 |
| CN114530504B (zh) * | 2022-02-14 | 2023-10-10 | 南京晟芯半导体有限公司 | 一种高阈值电压SiC MOSFET器件及其制造方法 |
| CN114335154A (zh) * | 2022-03-10 | 2022-04-12 | 深圳市威兆半导体有限公司 | 一种半导体器件、终端结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104241338B (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104241338B (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN101540343B (zh) | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN105161539A (zh) | 碳化硅mosfet器件及其制作方法 | |
| CN102254946B (zh) | 一种射频横向扩散n型mos管及其制造方法 | |
| CN104409501A (zh) | 碳化硅金属氧化物半导体场效应晶体管 | |
| CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
| CN103887331A (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN106449760A (zh) | 基于soi衬底的环栅抗辐照mos场效应管 | |
| CN104143568A (zh) | 具有终端结构的场截止型igbt器件及其制造方法 | |
| CN103579375A (zh) | 一种SiC肖特基二极管及其制作方法 | |
| CN103178087A (zh) | 超高压ldmos器件结构及制备方法 | |
| CN107425054A (zh) | 一种功率半导体器件的终端结构 | |
| CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN103839990B (zh) | 一种igbt的缓冲层结构及其制作方法 | |
| CN103872108B (zh) | 一种igbt结构及其制备方法 | |
| CN104425260A (zh) | 反向导通场截止型绝缘栅双极型晶体管的制备方法 | |
| CN102054866B (zh) | 横向高压mos器件及其制造方法 | |
| CN109524474B (zh) | 具有栅边缘漏侧部分轻掺杂的4H-SiC金属半导体场效应晶体管 | |
| CN113270474B (zh) | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN115117151A (zh) | 一种具复合元胞结构的igbt芯片及其制作方法 | |
| CN205177857U (zh) | 一种快恢复二极管 | |
| CN104347403A (zh) | 一种绝缘栅双极性晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |