CN107785417A - 碳化硅功率器件及其制造方法 - Google Patents
碳化硅功率器件及其制造方法 Download PDFInfo
- Publication number
- CN107785417A CN107785417A CN201610719335.8A CN201610719335A CN107785417A CN 107785417 A CN107785417 A CN 107785417A CN 201610719335 A CN201610719335 A CN 201610719335A CN 107785417 A CN107785417 A CN 107785417A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon carbide
- power device
- carbide power
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 77
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 63
- 230000001413 cellular effect Effects 0.000 claims abstract description 61
- 238000005530 etching Methods 0.000 claims abstract description 52
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 239000007943 implant Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 230000003628 erosive effect Effects 0.000 claims 2
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 118
- 238000000407 epitaxy Methods 0.000 description 18
- 239000002184 metal Substances 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Abstract
本发明提出了一种碳化硅功率器件及其制造方法，该碳化硅功率器件通过在所述元胞区的外延区的上表面和所述终端区的外延层的上表面同时形成有位于同一平面上栅氧化层，而且所述栅氧化层的上表面有多个通过不完全刻蚀栅极材料层并对所述刻蚀后的栅极材料层进行热氧化后形成的相互隔离的栅极，通过热氧化所述刻蚀栅极材料层形成热氧化层，所述热氧化层覆盖在所述栅氧化层和栅极的上表面，使得不需要对栅氧化层进行刻蚀而造成损伤，同时消除了在形成绝缘介质层或热氧化层时与栅极之间形成的间隙。
Description
技术领域
本发明属于基本电气元件领域，涉及半导体器件，特别涉及一种碳化硅功率器件及其制造方法。
背景技术
图1为现有的碳化硅功率器件的剖面视图的局部结构示意图1，图1中形成栅极的时候，需要对形成栅极的材料层进行刻蚀，为了保证刻蚀完全，对栅氧化层也会刻蚀到，因此出现图中圆圈所示的损伤。进一步地，如图2所示，当在栅氧化层和栅极的上表面沉积绝缘物质层或形成热氧化层时，就会出现图中所示的间隙，损伤和间隙会增大器件的漏电和良率，并影响碳化硅功率器件的可靠性。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种碳化硅功率器件及其制造方法，该碳化硅功率器件不会对栅氧化层造成损伤，消除了在形成绝缘介质层或热氧化层时与栅极之间形成的间隙。
为了实现本发明的上述目的，本发明实施例提供了一种碳化硅功率器件，包括元胞区和环绕所述元胞区的终端区，所述元胞区的外延区的上表面和所述终端区的外延层的上表面同时形成有位于同一平面上的栅氧化层，所述栅氧化层的上表面有多个通过不完全刻蚀栅极材料层并对所述刻蚀后的栅极材料层进行热氧化后形成的相互隔离的栅极，所述栅氧化层和栅极的上表面覆盖有通过热氧化所述刻蚀栅极材料层形成的热氧化层
本发明的实施例碳化硅功率器件，通过在所述元胞区的外延区的上表面和所述终端区的外延层的上表面同时形成位于同一平面上栅氧化层，而且所述栅氧化层的上表面有多个通过不完全刻蚀栅极材料层并对所述刻蚀后的栅极材料层进行热氧化后形成的相互隔离的栅极，通过热氧化所述刻蚀栅极材料层形成热氧化层，所述热氧化层覆盖在所述栅氧化层和栅极的上表面，使得不需要对栅氧化层进行刻蚀而造成损伤，同时消除了在形成绝缘介质层或热氧化层时与栅极之间形成的间隙。
本发明的实施例还提供了一种碳化硅功率器件的制造方法，包括以下步骤：提供碳化硅衬底；在所述碳化硅衬底之上形成外延层；在所述外延层内进行多次注入形成元胞区和环绕所述元胞区的终端区，所述元胞区包括多个并联的碳化硅功率器件元胞，所述外延层内形成有源极注入区；在所述元胞区的外延层的上表面和所述终端区的外延层的上表面同时位于同一平面上形成栅氧化层；在所述栅氧化层的上表面沉积栅极材料层，对所述栅极材料层进行不完全刻蚀，刻蚀出台阶状的栅极材料层；对上述经过不完全刻蚀的栅极材料层进行热氧化形成相互隔离的栅极和热氧化层，所述热氧化层覆盖所述栅极的上表面和所述栅氧化层的上表面；对所述热氧化层和栅氧化层进行刻蚀，使得栅极的和源极注入区的上表面暴露。
根据本发明实施例的碳化硅功率器件的制造方法，通过在所述元胞区的外延区的上表面和所述终端区的外延层的上表面同时形成位于同一平面上栅氧化层，而且所述栅氧化层的上表面有多个通过不完全刻蚀栅极材料层并对所述刻蚀后的栅极材料层进行热氧化后形成的相互隔离的栅极，通过热氧化所述刻蚀栅极材料层形成热氧化层，所述热氧化层覆盖在所述栅氧化层和栅极的上表面，使得不需要对栅氧化层进行刻蚀而造成损伤，同时消除了在形成绝缘介质层或热氧化层时与栅极之间形成的间隙。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是现有的碳化硅功率器件的剖面视图的局部结构示意图1；
图2是现有的碳化硅功率器件的剖面视图的局部结构示意图2；
图3-8是本发明的一实施例中碳化硅功率器件的系列制作工艺完成后的剖面视图；
图9-10是本发明的另一实施例中碳化硅功率器件的系列制作工艺完成后的剖面视图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“正”、“背”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
本发明的碳化硅功率器件，包括元胞区和环绕所述元胞区的终端区，所述元胞区包括多个并联的碳化硅功率器件元胞，碳化硅功率器件元胞的类型可以是碳化硅IGBT元胞或碳化硅MOSFET元胞，下面以碳化硅功率器件元胞为碳化硅MOSFET元胞为例说明本发明的实施例。
下面结合图3-8说明本发明一实施例中碳化硅功率器件的制造方法，碳化硅功率器件的工艺步骤如下：
S11：如图3所示，提供碳化硅N型衬底10；
S12：在所述碳化硅N型衬底10之上形成N型外延层20；
S13：在所述N型外延层20内进行多次P型离子注入形成元胞区和环绕所述元胞区的终端区，所述元胞区包括多个并联的碳化硅功率器件元胞，所述N型外延层20内形成有源极注入区；
具体步骤如下：
S31：在所述终端区内的N型外延层20内通过离子注入形成至少一个P型环形区201，所述P型环形区201围绕所述元胞区,用来保护所述终端区域，如图3所示，有5个P型环形区201；
S32：在所述终端区的N型外延层20内通过离子注入形成一个P型主结区202，所述P型主结区202围绕所述元胞区且紧邻所述元胞区，该P型主结区202作为终端区的起始部分，电位与源极电位保持一致。具体地，如图3所示，该P型主结区202由一个P-well阱区和位于所述P-well阱区内的P+阱区组成，可以通过分别进行离子注入形成。
S33：如图3所示，在所述元胞区的N型外延层内通过离子注入形成至少一个P-well阱区204，在所述P-well阱区204的中间形成P型欧姆接触区203，在所述P型欧姆接触区203的两侧形成N+阱区205，所述P型欧姆接触区203、P-well阱区204和N+阱区205构成器件源极注入区。
上述三个步骤中不分先后，一般都是通过多次离子注入形成。
S34：在碳化硅功率器件的表面形成碳膜保护层，选择1500℃-1900℃高温激活退火，去除碳膜保护层，然后在碳化硅表面形成一层50nm左右的牺牲氧化层，该牺牲氧化层采用干氧氧化制备方法，湿法蚀刻完该牺牲氧化层，最后得到清洁的碳化硅表面。
S14：如图4所示，在所述元胞区的N型外延层的上表面和所述终端区的N型外延层的上表面同时形成位于同一平面上栅氧化层30，所述栅氧化层30厚度为35nm-100nm；
进一步地，对所述栅氧化层30采用氧化炉1300℃干氧氧化，然后通过在含氮或含磷气体氛围的1300℃高温下退火，从而提高栅氧化层的质量。
S15：如图5-6所示，在所述栅氧化层的上表面沉积栅极材料层40，对所述栅极材料层进行不完全刻蚀，刻蚀出栅极401的形状。所述栅极材料层40的材料多晶硅、非晶硅或无定形硅，本实施例里面采用多晶硅进行说明。
具体包括：在所述栅氧化层40的上表面淀积一层600nm-1000nm的多晶硅，注入掺杂并退火激活，采用干法蚀刻出栅极的形状，控制蚀刻精度，被蚀刻区域保留200nm左右的栅极材料层，避免完全蚀刻对栅氧化层的造成损伤。
其中，所述被蚀刻区域包括位于终端区上方、P+阱区203上方和部分N+阱区205上方的多晶硅，刻蚀后的多晶硅如图6所示。
S16：如图7所示，在氧化炉中对上述经过不完全刻蚀的栅极材料层进行干氧氧化形成与栅氧化层30和多晶硅紧密接触的热氧化层50，所述热氧化层50覆盖经过热氧化后的栅极401的上表面和所述栅氧化层30的上表面，所述热氧化层50厚度为400nm~800nm。
S17：如图8所示，对所述热氧化层50和栅氧化层30进行刻蚀，使得栅极401的和源极注入区的上表面暴露，形成所需的源极窗口和栅极窗口。
最后通过在碳化硅功率器件的正面沉积金属，该金属与栅极和源极注入区接触；对金属进行蚀刻，形成源极并与栅极隔离开；完成表面钝化层的淀积，并蚀刻钝化层露出源极和栅极绑线区域；最后在衬底背面淀积金属，形成背面漏极金属。
根据实施例的碳化硅功率器件的制造方法，通过在所述元胞区的N型外延区的上表面和所述终端区的N型外延层的上表面同时形成位于同一平面上栅氧化层，而且所述栅氧化层的上表面有多个通过不完全刻蚀栅极材料层形成的相互隔离的栅极，通过热氧化所述刻蚀栅极材料层形成热氧化层，所述热氧化层覆盖在所述栅氧化层和栅极的上表面，使得不需要对栅氧化层进行刻蚀而造成损伤，同时消除了热氧化层与栅极之间的间隙。
下面结合图9-10说明本发明另一实施例中碳化硅功率器件的制造方法，碳化硅功率器件的工艺步骤如下：
S18：在上述步骤S16之后，如图9所示，在所述热氧化层50上淀积绝缘介质层60，该绝缘介质层60除了电隔离作用，还起到防止离子污染和湿气的影响。
S19：如图10所示，对所述热氧化层50、栅氧化层30和绝缘介质层60进行刻蚀，使得栅极401的和源极注入区的上表面暴露，形成所需的源极窗口和删极窗口。
最后通过在碳化硅功率器件的正面沉积金属，该金属与栅极和源极接触；对金属进行蚀刻，使得栅极和源极隔离开；完成表面钝化层的淀积，并蚀刻钝化层露出源极和栅极绑线区域；最后在衬底背面淀积金属，形成背面漏极金属。
根据实施例的碳化硅功率器件的制造方法，通过在所述元胞区的N型外延区的上表面和所述终端区的N型外延层的上表面同时形成位于同一平面上栅氧化层，而且所述栅氧化层的上表面有多个通过不完全刻蚀栅极材料层并对所述刻蚀后的栅极材料层进行热氧化后形成的相互隔离的栅极，通过热氧化所述刻蚀栅极材料层形成热氧化层，所述热氧化层覆盖在所述栅氧化层和栅极的上表面，使得不需要对栅氧化层进行刻蚀而造成损伤，同时消除了绝缘介质层与栅极之间的间隙。
本发明还提供了一种碳化硅功率器件，下面以N型衬底为例说明本发明的碳化硅功率器件。下面结合图3-10说明本发明一实施例中碳化硅功率器件。
如图8所示，所示碳化硅功率器件包括：碳化硅N型衬底10；所述碳化硅N型衬底10之上的N型外延层20；所述外延层N型20内形成有元胞区和环绕所述元胞区的终端区，所述元胞区包括多个并联的碳化硅功率器件元胞。
所述终端区内的N型外延层20内有至少一个P型环形区201，所述P型环形区201围绕所述元胞区；所述终端区的N型外延层20内有一个P型主结区202，所述P型主结区202围绕所述元胞区且紧邻所述元胞区。具体地，该P型主结区202由一个P-well阱区和位于所述P-well阱区内的P+阱区组成。
所述元胞区的N型外延层20内有至少一个P-well阱区204，在所述P-well阱区204的中间形成P型欧姆接触区203，在所述P型欧姆接触区203的两侧形成N+阱区205，所述P型欧姆接触区203、P-well阱区204和N+阱区205构成器件源极注入区。
所述元胞区的N型外延层的20上表面和所述终端区的N型外延层20的上表面同时形成有位于同一平面上栅氧化层30，所述栅氧化层30厚度为35nm-100nm；
所述栅氧化层30的上表面有多个通过不完全刻蚀栅极材料层40形成的相互隔离的栅极401，栅极材料层40的材料为掺杂或非掺杂的多晶硅、非晶硅或无定形硅，所述栅极材料层的厚度为200nm~1000nm；所述栅氧化层30和栅极401的上表面覆盖有通过热氧化所述刻蚀栅极材料层形成的热氧化层50，所述热氧化层50厚度为400nm~800nm。
所述栅极401的上表面和源极注入区的上表面分别暴露有栅极窗口和源极窗口。
根据本发明实施例的碳化硅功率器件，通过在所述元胞区的N型外延区的上表面和所述终端区的N型外延层的上表面同时形成位于同一平面上栅氧化层，而且所述栅氧化层的上表面有多个通过不完全刻蚀栅极材料层并对所述刻蚀后的栅极材料层进行热氧化后形成形成的相互隔离的栅极，通过热氧化所述刻蚀栅极材料层形成热氧化层，所述热氧化层覆盖在所述栅氧化层和栅极的上表面，使得不需要对栅氧化层进行刻蚀而造成损伤，同时消除了热氧化层与栅极之间的间隙。
下面结合图9-10说明本发明另一实施例中碳化硅功率器件。如图9所示，本实施例中的碳化硅功率器件还包括绝缘介质层60，所述绝缘介质层60覆盖在所述热氧化层50的上表面。所述栅极401的上表面和源极注入区的上表面分别暴露有栅极窗口和源极窗口。
根据本发明实施例的碳化硅功率器件，通过在所述元胞区的N型外延区的上表面和所述终端区的N型外延层的上表面同时形成位于同一平面上栅氧化层，而且所述栅氧化层的上表面有多个通过不完全刻蚀栅极材料层并对所述刻蚀后的栅极材料层进行热氧化后形成的相互隔离的栅极，通过热氧化所述刻蚀栅极材料层形成热氧化层，所述热氧化层覆盖在所述栅氧化层和栅极的上表面，使得不需要对栅氧化层进行刻蚀而造成损伤，同时消除了绝缘介质层与栅极之间的间隙。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (19)
1.一种碳化硅功率器件，包括元胞区和环绕所述元胞区的终端区，所述元胞区包括多个并联的碳化硅功率器件元胞，其特征在于，
所述元胞区的外延区的上表面和所述终端区的外延层的上表面同时形成有位于同一平面上的栅氧化层，所述栅氧化层的上表面有多个通过不完全刻蚀栅极材料层并对所述刻蚀后的栅极材料层进行热氧化后形成的相互隔离的栅极，所述栅氧化层和栅极的上表面覆盖有通过热氧化所述刻蚀栅极材料层形成的热氧化层。
2.如权利要求1所述的碳化硅功率器件，其特征在于，所述热氧化层具体通过以下步骤形成：
在所述栅氧化层的上表面沉积栅极材料层，对所述栅极材料层进行不完全刻蚀，刻蚀出台阶状的栅极材料层；
对上述台阶状的栅极材料层进行热氧化后形成相互隔离的栅极和热氧化层，所述热氧化层覆盖所述栅极的上表面和经过热氧化后的所述栅氧化层的上表面。
3.如权利要求1所述的碳化硅功率器件，其特征在于，所述栅极材料层的材料为多晶硅、非晶硅或无定形硅。
4.如权利要求1所述的碳化硅功率器件，其特征在于，所述栅极材料层的厚度为200nm~1000nm。
5.如权利要求1所述的碳化硅功率器件，其特征在于，所述栅氧化层厚度为35nm-100nm。
6.如权利要求1所述的碳化硅功率器件，其特征在于，所述热氧化层厚度为400nm~800nm。
7.如权利要求1所述的碳化硅功率器件，其特征在于，所述终端区的外延层内形成有至少一个与所述外延层导电类型相反的环形区，所述环形区围绕所述元胞区。
8.如权利要求1所述的碳化硅功率器件，其特征在于，所述终端区的外延层内形成有一个与所述外层导电类型相反的主结区，所述主结区围绕所述元胞区且紧邻所述元胞区。
9.如权利要求1所述的碳化硅功率器件，其特征在于，还包括绝缘介质层，所述绝缘介质层覆盖在所述热氧化层的上表面。
10.如权利要求1所述的碳化硅功率器件，其特征在于，所述碳化硅功率器件元胞为碳化硅MOSFET元胞或碳化硅IGBT元胞。
11.一种碳化硅功率器件的制造方法，其特征在于，包括以下步骤：
提供碳化硅衬底；
在所述碳化硅衬底之上形成外延层；
在所述外延层内进行多次注入形成元胞区和环绕所述元胞区的终端区，所述元胞区包括多个并联的碳化硅功率器件元胞，所述外延层内形成有源极注入区；
在所述元胞区的外延层的上表面和所述终端区的外延层的上表面同时形成位于同一平面上栅氧化层；
在所述栅氧化层的上表面沉积栅极材料层，对所述栅极材料层进行不完全刻蚀，刻蚀出台阶状的栅极材料层；
对上述经过不完全刻蚀的栅极材料层进行热氧化形成相互隔离的栅极和热氧化层，所述热氧化层覆盖所述栅极的上表面和所述栅氧化层的上表面；
对所述热氧化层和栅氧化层进行刻蚀，使得栅极的和源极注入区的上表面暴露。
12.如权利要求11所述的碳化硅功率器件的制造方法，其特征在于，在所述元胞区和所述终端区的外延层的上表面同时形成栅氧化层之后，还包括：
对所述栅氧化层采用氧化炉1300℃干氧氧化，然后通过在含氮或含磷气体氛围的1300℃高温下退火。
13.如权利要求11所述的碳化硅功率器件的制造方法，其特征在于，所述在所述栅氧化层的上表面沉积栅极材料层，对所述栅极材料层进行不完全刻蚀，刻蚀出栅极的形状，具体包括：
在所述栅氧化层的上表面淀积一层600nm-1000nm的栅极材料层，注入掺杂并退火激活，采用干法蚀刻出栅极的形状，被蚀刻区域保留200nm左右的栅极材料层。
14.如权利要求11所述的碳化硅功率器件的制造方法，其特征在于，在所述对上述经过不完全刻蚀的栅极材料层进行热氧化形成热氧化层之后，还包括：
在所述热氧化层上淀积绝缘介质层，对所述热氧化层、栅氧化层和绝缘介质层进行刻蚀，使得栅极的和源极注入区的上表面暴露。
15.如权利要求11所述的碳化硅功率器件的制造方法，其特征在于，所述栅极材料层的材料为多晶硅、非晶硅或无定形硅。
16.如权利要求11所述的碳化硅功率器件的制造方法，其特征在于，所述栅氧化层厚度为35nm-100nm。
17.如权利要求11所述的碳化硅功率器件的制造方法，其特征在于，所述热氧化层厚度为400nm~800nm。
18.如权利要求11所述的碳化硅功率器件的制造方法，其特征在于，在所述终端区内形成至少一个与所述外层导电类型相反的环形区，所述环形区围绕所述元胞区。
19.如权利要求11所述的碳化硅功率器件的制造方法，其特征在于，在所述终端区内形成一个与所述外层导电类型相反的主结区，所述主结区围绕所述元胞区且紧邻所述元胞区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610719335.8A CN107785417A (zh) | 2016-08-25 | 2016-08-25 | 碳化硅功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610719335.8A CN107785417A (zh) | 2016-08-25 | 2016-08-25 | 碳化硅功率器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107785417A true CN107785417A (zh) | 2018-03-09 |
Family
ID=61393141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610719335.8A Pending CN107785417A (zh) | 2016-08-25 | 2016-08-25 | 碳化硅功率器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107785417A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020057425A1 (zh) * | 2018-09-21 | 2020-03-26 | 无锡华润上华科技有限公司 | 垂直双扩散半导体元器件及其制造方法 |
| CN113113487A (zh) * | 2020-01-13 | 2021-07-13 | 张清纯 | 半导体器件及其制备方法 |
| CN113594030A (zh) * | 2021-07-27 | 2021-11-02 | 中国科学院微电子研究所 | 一种场效应晶体管器件的栅极结构制作方法及场效应晶体管器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533776A (zh) * | 2008-03-11 | 2009-09-16 | 海力士半导体有限公司 | 制造半导体存储器件的方法 |
| CN104241338A (zh) * | 2014-09-29 | 2014-12-24 | 中国科学院微电子研究所 | 一种SiC金属氧化物半导体晶体管及其制作方法 |
| WO2016021077A1 (ja) * | 2014-08-08 | 2016-02-11 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両 |
-
2016
- 2016-08-25 CN CN201610719335.8A patent/CN107785417A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101533776A (zh) * | 2008-03-11 | 2009-09-16 | 海力士半导体有限公司 | 制造半导体存储器件的方法 |
| WO2016021077A1 (ja) * | 2014-08-08 | 2016-02-11 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両 |
| CN104241338A (zh) * | 2014-09-29 | 2014-12-24 | 中国科学院微电子研究所 | 一种SiC金属氧化物半导体晶体管及其制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020057425A1 (zh) * | 2018-09-21 | 2020-03-26 | 无锡华润上华科技有限公司 | 垂直双扩散半导体元器件及其制造方法 |
| CN113113487A (zh) * | 2020-01-13 | 2021-07-13 | 张清纯 | 半导体器件及其制备方法 |
| CN113594030A (zh) * | 2021-07-27 | 2021-11-02 | 中国科学院微电子研究所 | 一种场效应晶体管器件的栅极结构制作方法及场效应晶体管器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| JP5544918B2 (ja) | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 | |
| CN106847879B (zh) | 一种斜面沟道的SiC MOSFET器件及制备方法 | |
| WO2016002769A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2012036229A1 (ja) | 半導体装置およびその製造方法 | |
| CN103477439A (zh) | 半导体装置及其制造方法 | |
| CN109616523B (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
| CN107785417A (zh) | 碳化硅功率器件及其制造方法 | |
| CN103021849B (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| CN102856194A (zh) | 制造反向阻断绝缘栅双极晶体管的方法 | |
| CN103907195A (zh) | 半导体器件及其制造方法 | |
| CN106684146B (zh) | 一种栅自对准型碳化硅mosfet及其制备方法 | |
| WO2018000223A1 (zh) | 一种绝缘栅双极型晶体管结构及其制造方法 | |
| CN103928524A (zh) | 带有n型漂移层台面的碳化硅umosfet器件及制作方法 | |
| CN105118857A (zh) | 一种沟槽型功率mosfet的制造方法 | |
| US8772139B2 (en) | Method of manufacturing semiconductor device | |
| CN105789109B (zh) | 包括埋入式阳极氧化物结构的半导体装置及其制造方法 | |
| CN103928345A (zh) | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 | |
| CN102768993B (zh) | 一种应力记忆技术的nmos器件制作方法 | |
| JP2016046273A (ja) | 炭化珪素半導体装置の製造方法 | |
| US20170271486A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| CN104701405B (zh) | 碳化硅嵌入式电极异面型光导开关及其制作方法 | |
| US9331152B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN106098780A (zh) | 集成温度传感器的碳化硅vdmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20191202 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Applicant after: Shenzhen BYD Microelectronics Co., Ltd. Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009 Applicant before: Biyadi Co., Ltd. |
|
| TA01 | Transfer of patent application right | ||
| CB02 | Change of applicant information |
Address after: 518118 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kuiyong, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518118 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant before: BYD Semiconductor Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180309 |
|
| RJ01 | Rejection of invention patent application after publication |