JP5544918B2 - 炭化珪素絶縁ゲート型半導体素子およびその製造方法 - Google Patents

炭化珪素絶縁ゲート型半導体素子およびその製造方法 Download PDF

Info

Publication number
JP5544918B2
JP5544918B2 JP2010031507A JP2010031507A JP5544918B2 JP 5544918 B2 JP5544918 B2 JP 5544918B2 JP 2010031507 A JP2010031507 A JP 2010031507A JP 2010031507 A JP2010031507 A JP 2010031507A JP 5544918 B2 JP5544918 B2 JP 5544918B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
insulated gate
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010031507A
Other languages
English (en)
Other versions
JP2011171374A (ja
Inventor
健良 増田
圭司 和田
美紗子 穂永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010031507A priority Critical patent/JP5544918B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to KR1020127002567A priority patent/KR20120138734A/ko
Priority to EP11744541.1A priority patent/EP2538444B1/en
Priority to US13/381,605 priority patent/US8901568B2/en
Priority to PCT/JP2011/052531 priority patent/WO2011102254A1/ja
Priority to CA2766981A priority patent/CA2766981A1/en
Priority to CN201180003503.9A priority patent/CN102484126B/zh
Priority to TW100104673A priority patent/TW201140838A/zh
Publication of JP2011171374A publication Critical patent/JP2011171374A/ja
Application granted granted Critical
Publication of JP5544918B2 publication Critical patent/JP5544918B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices

Description

本発明は、炭化珪素（ＳｉＣ）を半導体材料として用いた絶縁ゲート型半導体素子およびその製造方法に関するものである。
近年、ＳｉＣは次世代半導体材料として脚光を浴びている。ＳｉＣは、珪素（Ｓｉ）と比べて、絶縁破壊電界が６ＭＶ／ｃｍと約１桁高く、このＳｉＣの高絶縁破壊耐性が半導体素子として、今日主役を演じているＳｉ系の半導体素子では実現できない、優れた特性をもたらす。とりわけＳｉＣ半導体素子は高耐圧かつ低損失であるため、電力、電車や自動車、家電製品などの分野において、小型・高効率なインバータやコンバータといった電力変換器の実現に向けて、その実用化が強く望まれている。
そのようなＳｉＣ半導体素子として絶縁ゲート型半導体素子、とりわけＤＭＯＳ（Double Diffusued Metal Oxide Semiconductor）構造の縦形ＭＯＳＦＥＴ（MOS Field Effect Transistor；金属−酸化膜−半導体電界効果トランジスタ）が提案されている（特許文献１参照）。特許文献１によれば、前記縦形ＭＯＳＦＥＴは、炭化珪素からなるｐベース（ボディー）領域、ｎ＋ソース領域、ｎ＋ドレイン領域と、ｐベース領域の表面に形成されたゲート絶縁膜と、そのゲート絶縁膜上に設けられたゲート電極と、電流を流す二つの主電極とを有する。前記ゲート電極に正電圧を印加してゲート絶縁膜の下方のｐベース領域の表面層に誘起された反転層の電子濃度を制御することにより主電極間の電流を制御している。
特許第３４９８４５９号公報
ＤＭＯＳ構造縦型ＭＯＳＦＥＴ素子は、各々がＤＭＯＳ構造ＭＯＳＦＥＴとして機能する複数の基本セルから構成され、隣り合う基本セルはその境界が接するように配置される。周囲を基本セルに囲まれた素子内部の基本セルは相互に影響を及ぼし合い、同じ振舞いをするが、最外周に位置する（終端部分の）基本セルは周囲から受ける影響が異なり、その振舞いを内部の基本セルと異にする。特に、主電極間に電流を流さない、オフ状態ではベース（ボディー）領域の一部に電界が集中し、素子の耐圧が劣化するといった問題が発生しやすい。本願発明は、このような終端部分の構造で起こり得る問題に対して、終端部分の構造を検討・最適化して、炭化珪素絶縁ゲート型半導体素子の高耐圧、高性能化を実現せしめるものである。
本願発明の炭化珪素絶縁ゲート型半導体素子は、基板上に形成され、基板に接する面とは反対側の面を第１の主面とする第１導電型の半導体層と、該第１の主面上に形成された電極および配線とを備え、前記半導体層は、前記第１の主面を含むように形成された能動領域と該能動領域の外周を囲むように帯状にかつ前記第１の主面を含むように形成された外周リサーフ領域とを備え、前記能動領域は、平面視多角形をなす仮想的な境界線で囲まれた複数の基本セルが該境界線で接するように隙間無く配置されてなり、前記複数の各基本セルは前記主面において前記多角形と略相似形をなす第２導電型のボディー領域を有し、前記外周リサーフ領域は第２導電型であり、前記能動領域の最外周を構成する基本セルに含まれる前記ボディー領域を含むように形成されており、前記外周リサーフ領域であって前記ボディー領域を含まない部分の幅は、少なくとも前記半導体層の厚みの１／２以上であることを特徴とする。
この発明によれば、前記最外周のボディー領域の一部に集中する電界を前記外周リサーフ領域が緩和する役割を果たし、炭化珪素絶縁ゲート型半導体素子の耐圧を向上することが可能となる。
前記外周リサーフ領域の第２導電型の平均不純物密度は、前記半導体層の第１の主面から半導体層内部への深さ０．０５μｍまでの表面領域において、前記第２導電型のボディー領域の平均不純物密度より高いことが好ましく、前記ボディー領域の第２導電型の平均不純物密度の３倍以上であることがより好ましい。
前記ボディー領域の前記表面領域の平均不純物密度は、炭化珪素絶縁ゲート型電界効果半導体素子の閾値電圧やチャネル移動度といった電気特性と密接に関係するため、１×１０１６ｃｍ−３前後、とりわけ２×１０１６ｃｍ−３程度である。前記外周リサーフ領域の前記表面領域の平均不純物密度が前記ボディー領域の前記表面領域の平均不純物密度よりも低いと、炭化珪素絶縁ゲート型半導体素子がオフ状態にあるとき、前記ボディー領域の表面領域が空乏化されて、炭化珪素絶縁ゲート型半導体素子のオン状態への移行を不安定にする。前記ボディー領域よりも外周リサーフ領域の表面領域の平均不純物密度を高くすることによって、前記ボディー領域の表面領域への空乏層の入り込みを阻止し、オン状態への移行を安定に行うことが可能となるためである。
前記ボディー領域は前記第１の主面から深さ方向に極大値をもつように第２導電型の不純物密度分布を有する。前記ボディー領域の極大値をもつ深さにおいて、前記外周リサーフ領域の第２導電型の不純物密度は、前記ボディー領域の第２導電型の不純物密度の極大値の１／３以下であることが好ましい。また、前記外周リサーフ領域の前記第１の主面からの深さは、前記ボディー領域の前記第１の主面からの深さよりも深いことが好ましい。
これにより、前記ボディー領域の一部に電界が集中することがなくなり、外周リサーフ領域が電界緩和層として充分に機能し、炭化珪素絶縁ゲート型半導体素子の耐圧が向上する。
前記外周リサーフ領域は、ｐ型の導電型であり、不純物種にボロンを含むことが好ましい。炭化珪素の場合、ｐ型不純物としてはアルミニウム、ボロンなどがあるが、ボロンは
イオン注入における飛程がアルミニウムに比べて大きく、深い不純物領域の形成が可能となる。
平面視帯状の前記外周リサーフ領域の外周は、四隅が丸められた面取り四角形の形状をなし、前記外周の面取り部分の半径は、前記ドリフト半導体層の厚み以上であることが好ましい。前記外周の四隅が丸められることにより、電界集中が緩和されて、絶縁ゲート型電界効果半導体素子の耐圧をより向上させることが可能である。
前記外周リサーフ領域を取り囲むように、外周リサーフ領域と同じ導電型の第２導電型を有するガードリングを少なくとも１つ以上備えることが好ましい。前記ガードリングが電界緩和の役割を果たすため、炭化珪素絶縁ゲート型電界効果半導体素子の耐圧をより向上させることが可能となる。
前記外周リサーフ領域上には、絶縁膜を介して金属からなる帯状のゲートライナー配線を配してなり、前記ゲートライナー配線は、最外周に位置する前記基本セルのゲート電極すべてと電気的に接続されることが好ましい。前記ゲートライナー配線と前記最外周のゲート電極すべてと電気的に接続することにより、炭化珪素絶縁ゲート型電界効果半導体素子としてのゲート抵抗を小さくすることが可能となり、高周波数での動作が可能となる。
最外周の前記基本セルと前記外周リサーフ領域とが平面的に見て重なり合う部分にある前記ゲート電極の略直下に、前記第１の主面を含むように前記ボディー領域よりも不純物密度の高い反転防止領域を形成することが好ましい。前記反転防止領域は、その導電型が第２導電型であり、その不純物密度は第２導電型の前記コンタクト領域の不純物密度と等しいことがより好ましい。前記反転防止領域を設けることにより、前記ゲート電極の略直下の半導体層表面を反転層の形成を起こりにくくして、炭化珪素絶縁ゲート型電界効果半導体素子の耐圧を向上させることが可能となる。
前記基本セルの形状は平面視六角形の形状であることが好ましい。この平面視六角形の形状にすることにより、基本セル内部に形成されるボディー領域もまた略相似の六角形状となり、ボディー領域の各頂角は鈍角となるため、電界の集中を少なくでき、炭化珪素絶縁ゲート型半導体素子の耐圧を向上するが可能となる。
前記第１の主面が｛０００１｝面に対して５０°以上６５°以下傾斜した面であることが好ましく、とりわけ前記第１の主面が｛０３−３８｝面であることがより好ましい。炭化珪素の場合、反転層が形成される前記第1の主面の面方位を上記のようにすることによって、反転層内の電子の移動度を大きくでき、低損失な炭化珪素絶縁ゲート型半導体素子が実現可能となる。
基板を準備する工程と、前記基板にイオン注入用マスク材を形成する工程と、フォトリソグラフィーにより前記マスク材を所定の形状に加工する工程と、前記マスク材をマスクとしてイオン注入を行う工程とを備え、前記外周リサーフ領域と前記ガードリングを同時に形成することが好ましい。前記外周リサーフ領域と前記ガードリングを同時に形成することにより、炭化珪素絶縁ゲート型半導体素子の製造工程を簡略化することが可能となる。
基板を準備する工程と、前記基板にイオン注入用マスク材を形成する工程と、フォトリソグラフィーにより前記マスク材を所定の形状に加工する工程と、前記マスク材をマスクとしてイオン注入を行う工程とを備え、前記コンタクト領域と前記反転防止領域を同時に形成することが好ましい。前記コンタクト領域と前記反転防止領域を同時に形成することにより、炭化珪素絶縁ゲート型半導体素子の製造工程を簡略化することが可能となる。
以上のように本発明の炭化珪素絶縁ゲート型半導体素子によれば、半導体素子の高耐圧化、高性能化が可能となる。
炭化珪素絶縁ゲート型半導体素子の終端部分の断面構造を示す図である。 炭化珪素絶縁ゲート型半導体素子の概略の平面構造を示す図であり、（ａ）が上方概観図を、（ｂ）が第１の主面上において不純物領域を示す図である。 炭化珪素絶縁ゲート型半導体素子の図２（ｂ）に図示されたＡ部を拡大して示す、第１の主面上における平面図であり、（ａ）は基本セルが四角形状の場合を、（ｂ）は基本セルが六角形状の場合を示す図である。 炭化珪素絶縁ゲート型半導体素子の基本セル構造を第１の主面上で示す平面図であり、（Ａ）は基本セルが四角形状の場合を、（Ｂ）は基本セルが六角形状の場合を示す図である。 炭化珪素絶縁ゲート型半導体素子の基本セルの断面構造を示す図である。 反転防止層を導入した炭化珪素絶縁ゲート型半導体素子の終端部分の断面構造を示す図である。 炭化珪素絶縁ゲート型半導体素子の製造工程を示すフローチャートである。 炭化珪素絶縁ゲート型半導体素子の各製造工程完了時点の上面および断面構造を示す図であり、（ａ）はエピタキシャル成長工程完了時点の上面図、（ｂ）はエピタキシャル成長工程完了時点のIII−IV断面構造図、（ｃ）はボディー領域、ソース領域、コンタクト領域の形成工程完了時点の上面図、（ｄ）はボディー領域、ソース領域、コンタクト領域の形成工程完了時点のIII−IV断面構造図、（ｅ）は外周リサーフ領域、ガードリングの形成工程完了時点の上面図、（ｆ）は外周リサーフ領域、ガードリングの形成工程完了時点のIII−IV断面構造図、（ｇ）は酸化とゲート電極の形成工程完了時点の上面図、（ｈ）は酸化とゲート電極の形成工程完了時点のIII−IV断面構造図、（ｉ）はオーミック電極の形成工程完了時点の上面図、（ｊ）はオーミック電極の形成工程完了時点のIII−IV断面構造図、（ｋ）は配線の形成工程完了時点の上面図、（ｌ）は配線の形成工程完了時点のIII−IV断面構造図、である。 炭化珪素絶縁ゲート型半導体素子のボディー領域の形成工程におけるイオン注入条件と、深さ方向の不純物分布をガウス近似により計算した結果を示す図である。 炭化珪素絶縁ゲート型半導体素子のソース領域の形成工程におけるイオン注入条件と、深さ方向の不純物分布をガウス近似により計算した結果を示す図である。 炭化珪素絶縁ゲート型半導体素子のコンタクト領域の形成工程におけるイオン注入条件と、深さ方向の不純物分布をガウス近似により計算した結果を示す図である。 炭化珪素絶縁ゲート型半導体素子の外周リサーフ領域の形成工程におけるイオン注入条件と、深さ方向の不純物分布をガウス近似により計算した結果を示す図である。
（第１の実施形態）
以下に、本発明の第１の実施形態を、図面を参照しながら詳細に説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
本発明の第１の実施形態における炭化珪素絶縁ゲート型半導体素子１００の終端部分の断面構造（後述する図３に図示された直線III−Ｖの部分）を図１に示す。図１を参照して、本実施の形態における絶縁ゲート型半導体素子は、基板１３１と、半導体層１３２と、ゲート酸化膜１４１と、ゲート電極１４２と、層間絶縁膜１４３と、オーミック電極１４４と、ソース配線１０１と、およびゲートライナー配線１４３とを備え、該半導体層１３２内に第１の主面１３７を含むように形成されたボディー領域１３３、ソース領域１３４、コンタクト領域１３５、外周リサーフ領域１０５、およびガードリング１０６、１０７とを備える。
基板１３１は、六方晶炭化珪素（ＳｉＣ）、たとえば結晶多形が４Ｈ型のＳｉＣからなり、基板１３１の導電型はｎ＋型で、厚みは約４００μｍ程度である。図１に図示されていないが、半導体層と接する主面と対向する基板の主面上にはドレイン電極が形成される。炭化珪素絶縁ゲート型半導体素子を低損失にするため、基板１３１も低抵抗が望まれ、基板１３１の不純物密度は５×１０１８ｃｍ−３〜６×１０１９ｃｍ−３の範囲にあり、その抵抗率は０．５〜２ｍΩ・ｃｍ２程度である。ｎ型不純物としては窒素が一般的である。不純物密度は高いほど低抵抗となるが、６×１０１９ｃｍ−３を超えると、結晶性を損なう。また、半導体層１３２の第２の主面１３８と接する基板の主面は面方位｛０００１｝であり、より好ましくは面方位｛０００１｝対するオフ角が５０°以上６５°以下、たとえば面方位｛０３−３８｝であることが好ましい。基板の主面が面方位｛０３−３８｝近傍であると、ホモエピタキシャル成長で半導体層１３２を基板上に形成するため、半導体層１３２の基板と接する第２の主面と対向する第１の主面１３７を面方位｛０３−３８｝近傍にすることができるためである。
半導体層１３２は、基板１３１上にエピタキシャル成長により形成されたＳｉＣ層である。半導体層１３２は、炭化珪素絶縁ゲート型半導体素子１００の耐圧と密に関係し、たとえば素子の耐圧が１ｋＶ程度であれば、ｎ型不純物密度が５×１０１５ｃｍ−３程度であり、厚みは１０μｍ程度である。半導体層１３２は、基板１３１と接する第２の主面１３８と、第２の主面１３８と対向する第１の主面１３７を有する。第１の主面１３７は面方位｛０００１｝であり、より好ましくは面方位｛０００１｝対するオフ角が５０°以上６５°以下、たとえば面方位｛０３−３８｝であることが好ましい。第１の主面１３７をこのような面方位にすることにより、後述するゲート電極１４２直下の半導体層内チャネル領域１４５に形成される反転層の電子の移動度を高くすることができ、炭化珪素絶縁ゲート型半導体素子１００の低損失が可能となる。なお図１には図示されていないが、半導体層１３２は第２の主面から厚さ約０．５μｍ程度で、ｎ型不純物密度が５×１０１７ｃｍ−３程度のバッファ層を含んでもよい。
ボディー領域１３３は、半導体層１３２の第１の主面１３７を含むように半導体層１３２内に形成される（図１参照）。図４は、半導体層１３２の第１の主面１３７上での各不純物の領域を平面的に示す図であり、（ａ）は基本セル１１０が平面視四角形の場合、（ｂ）は基本セル１２０が平面視六角形の場合である。図４を参照して、ボディー領域１３３は、平面視、基本セル（１１０あるいは１２０）の境界線（１１１あるいは１２１）と略相似形で、基本セル内に形成される。本実施の形態の一例として、ボディー領域１３３の形成のためのイオン注入条件と、不純物密度の深さ方向の分布を図９に示す。イオン注入条件は、注入種、加速電圧（ｋｅＶ）およびドーズ量（ａｔｏｍｓ／ｃｍ２）を注入パラメータとして、複数の注入１ｓｔ、２ｎｄ、・・・５ｔｈに対して表にまとめ、横軸にイオン注入時点での半導体層１３２の第１の主面１３７ａを基点とした深さ（μｍ）に対して、各注入の不純物密度（図中の破線）および各注入の総計の不純物密度（図中の太い実線）の深さ方向の分布を示した。また図中に半導体層１３２の不純物密度を点線の直線１５１で示した。イオン注入時点での半導体層１３２の第１の主面１３７ａは、後述する酸化工程で約０．０８μｍ消失するため、製造された炭化珪素絶縁ゲート型半導体素子１００の第１の主面１３７を図中に示す。この第１の主面１３７を基準とし、図９を参照して、ボディー領域１３３は、その導電型はｐ型であり、第１の主面から深さ０．０５μｍの表面領域で１×１０１６ｃｍ−３前後、とりわけ２×１０１６ｃｍ−３程度の平均不純物密度であり、深さ０．０５μｍより深い領域で極大値１×１０１８ｃｍ−３前後の極大値をもつ、深さ方向の不純物密度分布を有する。各注入の総計の不純物密度を示す太い実線と、半導体層１３２の不純物密度を示す点線の直線１５１とが交差位置から、ボディー領域１３２の深さは０．８μｍ程度である。ＳｉＣの場合、不純物の導入は主にイオン注入によってなされ、しかも導入された不純物はほとんど拡散しないため、深い不純物領域を形成することが困難である。このため、素子の耐圧を確保するためには、ｎ−型の半導体層１３２の不純物の総量よりもボディー領域１３３のｐ型不純物の総量を多くする必要がある。加えて、ゲート電極１４２直下のボディー領域１３３の表面にチャネル領域１４５が形成されるため、ボディー領域１３３の表面近傍の不純物密度は低くする必要がある。このような結果として、ボディー領域１３３は深さ方向に不純物密度の分布を有することになる。また、ｐ型不純物としてはボロン（Ｂ）やアルミニウム（Ａｌ）があるが、アクセプタ準位が浅いＡｌを採用する。アクセプタ準位が浅いとキャリアの活性化率が高く、低損失な絶縁ゲート型半導体素子１００が実現できるためである。
ソース領域１３４は、図１および図４を参照して、その導電型がｎ＋型であり、平面視ｐ型ボディー領域１３３内に第１の主面１３７を含むように形成される。本実施の形態の一例として、図１０は、ソース領域１３４の形成のためのイオン注入条件と、不純物密度の深さ方向の分布を示す。イオン注入条件は、注入種、加速電圧（ｋｅＶ）およびドーズ量（ａｔｏｍｓ／ｃｍ２）を注入パラメータとして、複数の注入１ｓｔ、２ｎｄ、３ｔｈに対して表にまとめ、横軸にイオン注入時点での半導体層１３２の第１の主面１３７ａを基点とした深さ（μｍ）に対して、各注入の不純物密度（図中の破線）および各注入の総計の不純物密度（図中の太い実線）の深さ方向の分布を示した。また図中にボディー領域１３３の不純物密度を点線の曲線１５２で示した。イオン注入時点での半導体層１３２の第１の主面１３７ａは、後述する酸化工程で約０．０８μｍ消失するため、製造された炭化珪素絶縁ゲート型半導体素子１００の第１の主面１３７を図中に示す。この第１の主面１３７を基準とし、図１０を参照して、図中の太い実線と点線の曲線１５２とが交差する位置から、第１の主面１３７からの深さは０．４５μｍ程度である。ソース領域１３４は良好なオーミック接触を得るため、第１の主面１３７を含む表面領域の不純物密度は１×１０１９ｃｍ−３以上、たとえば２×１０１９ｃｍ−３である。図１０の例示ではｎ型不純物としてリン（Ｐ）を用いているが、窒素（Ｎ）や砒素（Ａｓ）を用いても良い。
コンタクト領域１３５は、図１と図４を参照して、その導電型がｐ＋型であり、ｐ型のボディー領域内で、第１の主面１３７を含み、かつ平面視、ソース領域１３４に取り囲まれるように形成される。図１１は、コンタクト領域１３５の形成のためのイオン注入条件と、不純物密度の深さ方向の分布を示す。イオン注入条件は、注入種、加速電圧（ｋｅＶ）およびドーズ量（ａｔｏｍｓ／ｃｍ２）を注入パラメータとして、複数の注入１ｓｔ、２ｎｄ、３ｔｈに対して表にまとめ、横軸にイオン注入時点での半導体層１３２の第１の主面１３７ａを基点とした深さ（μｍ）に対して、各注入の不純物密度（図中の破線）および各注入の総計の不純物密度（図中の太い実線）の深さ方向の分布を示した。また図中にボディー領域１３３の不純物密度が点線の曲線１５３で示した。イオン注入時点での半導体層１３２の第１の主面１３７ａは、後述する酸化工程で約０．０８μｍ消失するため、製造された炭化珪素絶縁ゲート型半導体素子１００の第１の主面１３７を図中に示す。図１１を参照して、図中の太い実線と点線の曲線１５３とが交差する位置から、第１の主面１３７からのコンタクト領域１３５の深さは０．３３μｍ程度である。コンタクト領域１３５は良好なオーミック接触を得るため、第１の主面１３７を含む表面領域の不純物密度は１×１０１９ｃｍ−３以上、たとえば２×１０１９ｃｍ−３である。ｐ型不純物としてＡｌを用いても、Ｂを用いても良い。
外周リサーフ領域１０５は、能動領域１０８と能動領域１０８の外周を囲むように帯状にかつ第１の主面１３７を含むように形成される。この様子は、半導体層の第１の主面１３７上の絶縁ゲート型半導体素子１００の全体の外観平面を示めす図２（ｂ）に示される。図３は、図２（ｂ）のＡ部分の拡大平面図であり、（ａ）が基本セル１１０が四角形の場合を、（ｂ）が基本セル１２０が六角形の場合を示す。図３、図４を参照して、能動領域１０８では、平面視多角形をなす仮想的な境界線で囲まれた複数の基本セル（１１０あるいは１２０）がその境界線（１１１あるいは１２１）で接するように隙間無く配置される。複数の各基本セル（１１０あるいは１２１）は第１の主面１３７において多角形と略相似形をなすｐ型のボディー領域１３３を有する。外周リサーフ領域１０５はその導電型がｐ型であり、能動領域１０８の最外周を構成する基本セル（１１０あるいは１２０）内のボディー領域１３３を含むように形成され、外周リサーフ領域１０５であってボディー領域１３３を含まない部分の幅ｄ（図３参照）は、少なくとも半導体層１３２の厚みの１／２以上である。たとえば素子の耐圧が１ｋＶの場合、半導体層１３２は１０μｍ程度の厚さであり、前記幅ｄは５μｍ以上である。このように外周リサーフ領域１０５を形成することにより、最外周のボディー領域１３３の一部に集中する電界を外周リサーフ領域１０５が緩和する役割を果たし、炭化珪素絶縁ゲート型半導体素子１００の耐圧を向上することが可能となる。
また、図１２は、外周リサーフ領域１０５の形成のためのイオン注入条件と、不純物密度の深さ方向の分布を示す。イオン注入条件は、注入種、加速電圧（ｋｅＶ）およびドーズ量（ａｔｏｍｓ／ｃｍ２）を注入パラメータとして、複数の注入１ｓｔ、２ｎｄ、・・・７ｔｈに対して表にまとめ、横軸にイオン注入時点での半導体層１３２の第１の主面１３７ａを基点とした深さ（μｍ）に対して、各注入の不純物密度（図中の破線）および各注入の総計の不純物密度（図中の太い実線）の深さ方向の分布を示した。また図中に半導体層１３２の不純物密度を点線の直線１５４で示した。イオン注入時点での半導体層１３２の第１の主面１３７ａは、後述する酸化工程で約０．０８μｍ消失するため、製造された炭化珪素絶縁ゲート型半導体素子１００の第１の主面１３７を図中に示す。図１２を参照して、ｐ型の外周リサーフ領域１０５の不純物密度は、概ね１×１０１７ｃｍ−３程度である。図中の太い実線と点線の直線１５４とが交差する位置から、第１の主面１３７からの外周リサーフ１０５の深さは約１．１μｍである。本実施の形態では外周リサーフ領域１０５の不純物密度の深さ方向の分布は概ね一定となっているが、外周リサーフ１０５の不純物密度の深さ方向の分布はボディー領域１３３の不純物密度の深さ方向の分布と以下のような関係を満足する。
第１に、半導体層の第１の主面１３７から半導体層内部への深さ０．０５μｍまでの表面領域において、ボディー領域１３３の平均不純物密度は、炭化珪素絶縁ゲート型半導体素子１００の閾値電圧やチャネル移動度といった電気特性と密接に関係するため、１×１０１６ｃｍ−３前後、とりわけ２×１０１６ｃｍ−３程度である。表面領域において、外周リサーフ領域１０５の平均不純物密度がボディー領域１３３の平均不純物密度よりも低いと、絶縁ゲート型半導体素子１００がオフ状態にあるとき、ボディー領域１３３の表面領域が空乏化されて、絶縁ゲート型半導体素子１００のオン状態への移行を不安定にする。ボディー領域１３３よりも外周リサーフ領域１０５の表面領域の平均不純物密度を高くすることによって、ボディー領域１３３の表面領域への空乏層の入り込みを阻止し、オン状態への移行を安定に行うことが可能となる。表面領域において、ｐ型外周リサーフ領域１０５の平均不純物密度は、ｐ型のボディー領域１３３の平均不純物密度より高いことが好ましく、ボディー領域１３３のｐ型の平均不純物密度の３倍以上であるがより好ましい。図９と図１２の例では、ボディー領域１３３の平均不純物密度２×１０１６ｃｍ−３程度に対して、外周リサーフ領域１０５の平均不純物密度１×１０１７ｃｍ−３程度と約５倍となっている。
第２に、ボディー領域１３２は第１の主面１３７から深さ方向に極大値、図１２の例では１×１０１８ｃｍ−３程度、をもつようにｐ型の不純物密度分布を有する。ボディー領域１３３の極大値をもつ深さにおいて、外周リサーフ領域１０５のｐ型の不純物密度は、ボディー領域１３３のｐ型の不純物密度の極大値の１／３以下であることが好ましい。図９と図１２の例では第１の主面１３７を基準として、ｐ型ボディー領域１３３が極大値をもつ約０．４μｍにおいて、ボディー領域１３３の不純物密度１×１０１８ｃｍ−３程度に対して、外周リサーフ領域１０５の不純物密度１×１０１７ｃｍ−３程度と約１／１０となっている。また、外周リサーフ領域１０５の深さは、ボディー領域１３３の深さよりも深いことが好ましい。これにより、ボディー領域１３３の一部に電界が集中することがなくなり、外周リサーフ領域１０５が電界緩和層として充分に機能し、炭化珪素絶縁ゲート型半導体素子１００の耐圧が向上する。図９と図１２の例では第１の主面１３７を基準として、ボディー領域１３３の深さ０．８μｍに対して外周リサーフ領域１０５の深さは１．１μｍと深くなっている。
外周リサーフ領域１０５は、ボディー領域１３３に比して半導体層１３２内に深く形成するが、外周リサーフ領域１０５の深い部分はｐ型の不純物種にＢを用いることで容易に実現できる。図１２の例では、注入回数の１ｓｔ、２ｎｄ、３ｒｄにＡｌを注入種とし、注入回数の４ｔｈ、５ｔｈ、６ｔｈ、７ｔｈにＢを注入種としている。これは、Ａｌに対してＢのイオン注入における飛程が大きいためである。
平面視帯状の外周リサーフ領域１０５の外周は、図３（ａ）と（ｂ）を参照して、四隅が丸められた面取り四角形の形状をなす。面取り部分の半径Ｒは、半導体層１３２の厚み以上であることが好ましい。たとえば炭化珪素絶縁ゲート型半導体素子１００の耐圧が１ｋＶの場合、半導体層１３２の厚みは１０μｍ程度であり、半径Ｒは１０μｍ以上となる。外周リサーフ領域１０５の外周の四隅が丸められることにより、電界集中が緩和されて、絶縁ゲート型電界効果半導体素子１００の耐圧をより向上させることが可能である。
ガードリング１０６、１０７は、図２（ｂ）を参照して、外周リサーフ領域１０５を取り囲むように、外周リサーフ領域１０５と同じ導電型のｐ型を有し、本実施の形態では外周リサーフ領域と同時に形成され、同様の深さ方向の不純物密度の分布を有する。またガードリングを少なくとも１つ以上備えることが好ましく、図２（ｂ）では第１のガードリング１０６と第２のガードリング１０７を備えた場合を例示している。ガードリング１０６、１０７は電界緩和の役割を果たすため、炭化珪素絶縁ゲート型半導体素子１００の耐圧をより向上させることが可能となる。
本実施の形態の絶縁ゲート型半導体素子１００はさらに反転防止領域１３６を備えてもよい。図６は反転防止領域１３６を加えた絶縁ゲート型半導体素子１００の終端部分の断面構造を示す図である。図６を参照して、反転防止領域１３６は、最外周の基本セル（１１０あるいは１２０）と外周リサーフ領域とが平面的に見て重なり合う部分にあるゲート電極１４２の略直下に、第１の主面１３７を含むようにボディー領域１３３よりも不純物密度が高く形成される。反転防止領域１３６は、その導電型がｐ型であり、図６の例示ではｐ型のコンタクト領域１３５と同時に形成され、その不純物密度はｐ型のコンタクト領域１３５の不純物密度と同じである。反転防止領域１３６を設けることにより、ゲート電極１４２の略直下の半導体層１３２の表面領域に反転層の形成を起こりにくくして、炭化珪素絶縁ゲート型半導体素子１００の耐圧を向上させることが可能となる。
ゲート酸化膜１４１は、図１を参照して、半導体層１３２上に形成され、ＳｉＣの酸化物である二酸化珪素（ＳｉＯ２）からなっている。ゲート酸化膜１４１の厚みは、たとえば４０ｎｍ程度である。ゲート電極１４２は、ゲート酸化膜１４１上に所望の平面配置で形成され、Ｐを高濃度ドープされた多結晶Ｓｉからなり、厚みは０．５μｍ程度である。ゲート電極１４２のシート抵抗（縦と横の寸法比で抵抗値が決まる）は１０〜１００ｍΩ／□程度である。層間絶縁膜１４３は、ゲート酸化膜１４１とゲート電極１４２上に形成され、ＳｉＯ２からなる酸化物であり、厚さが０．６μｍ程度である。層間絶縁膜１４３はまた、ＰやＢを数％程度以下含むＳｉＯ２であってもよく、窒化珪素（ＳｉＮ）であってもよい。オーミック電極１４４は、ソース領域１３４およびコンタクト領域１３５と電気的に接続され、各基本セル（１１０あるいは１２０）のコンタクト領域１３５と、ソース領域１３４とを含むように、半導体層１３２の第１の主面１３７上に形成される。オーミック電極１４４は、チタン（Ｔｉ）、ＡｌおよびＳｉを含む合金からなり、厚みは０．１μｍ〜０．２μｍ程度であり、ｐ＋型であるコンタクト領域１３５およびｎ＋型であるソース領域１３４に対しても、１×１０−３Ωｃｍ−２以下のコンタクト抵抗を実現している。ソース配線１０１は、能動領域１０８（図２参照）をなす複数の基本セル（１１０あるいは１２０）が備えるオーミック電極１４４すべてと電気的に接続され、オーミック電極１４４および層間絶縁膜１４３上に、かつ平面視能動領域１０８の内側全面に形成される。またソース配線１０１は、ＡｌおよびＡｌ合金（Ｓｉ、Ｔｉ、銅（Ｃｕ）などを含む）、あるいはＣｕからなる金属であり、炭化珪素絶縁ゲート型半導体素子１００の電流容量にもよるが、厚みは２〜５μｍ程度である。
ゲートライナー配線１０２は、外周リサーフ領域１０５上に、層間絶縁膜１４３を介して帯状に配置され、ＡｌまたはＡｌ合金などの金属からなる。ゲートライナー配線１０２は、最外周に位置する基本セル（１１０または１２０）のゲート電極１４２すべてと電気的に接続されることが好ましい。ゲートライナー配線１０２と最外周のゲート電極１４２すべてと電気的に接続することにより、炭化珪素絶縁ゲート型半導体素子１００のゲート抵抗を小さくすることが可能となり、高周波数での動作が可能となる。
基本セル（１１０または１２０）は、図３と図４を参照して、仮想的な境界線（１１１、１２１）で囲まれた平面視多角形の形状をなし、能動領域１０８内に複数の基本セルが互いの境界線で接するように隙間無く配置される。基本セルは、平面視六角形の形状（１２０）であることが好ましい。この平面視六角形の形状にすることにより、基本セル内部に形成されるボディー領域もまた略相似の六角形状となり、ボディー領域の各頂角は鈍角となるため、電界の集中を少なくでき、炭化珪素絶縁ゲート型半導体素子１００の耐圧を向上するが可能となる。
また、ゲート電極１４２の平面的な構成は、図３と図４を参照して、各基本セル（１１０または１２０）において、各基本セルの仮想的な境界線（１１１または１２１）の内部であってソース領域（１１４または１２４）を含まない領域上に、ゲート酸化膜１４１を介して形成される。遵って、ゲート電極１４２は、能動領域１０８上に、多角形の網の目上に形成される。この網の目状にゲート電極１４２を形成することによって、たとえばゲート電極１４２の１カ所が断線しても、炭化珪素絶縁ゲート型半導体素子１００のゲート電極１４２の全体に電気的に導通が可能となる。
続いて、本実施の形態における炭化珪素絶縁ゲート型半導体素子１００の動作について、図５を参照して、以下に説明する。
まず、炭化珪素絶縁ゲート型半導体素子１００のオン状態について説明する。図５は、図４に図示された直線Ｉ−IIの断面構造を示す。図５を参照して、ソース配線１０１に対してゲート電極１４２に閾値電圧以上の電圧が印可されると、ゲート電極１４２の略直下であるｐ型ボディー領域１３３の半導体層１３２内において、第１の主面１３７を含むチャネル領域１４５に反転層（導電型がｎ型の層）が形成される。この反転層の形成により、ｎ＋型ソース領域１３４と、ｎ−型半導体層１３２を経由してｎ＋型基板１３１とが電気的に接続される。図５には図示していないが、半導体層と接する主面と対向する基板１３１の主面上にはドレイン電極が形成されており、反転層の形成の結果、ソース配線１０１とドレイン電極との間に電流が流れる。
ここで、本実施の形態における炭化珪素絶縁ゲート型半導体素子１００においては、半導体層１３２の第１の主面１３７は面方位｛０００１｝対するオフ角が５０°以上６５°以下の面方位であることが好ましく、たとえば面方位｛０３−３８｝であることが好ましい。このような面方位にすることによって、チャネル領域１４５におけるゲート酸化膜１４１と半導体層１３２との界面付近における界面準位の形成が低減され、反転層内における電子の移動度が向上し、低損失な炭化珪素絶縁ゲート型半導体素子１００が可能となる。
一方、ソース配線１０１に対してゲート電極１４２に閾値電圧以下、ソース配線１０１と同電位にすると、炭化珪素絶縁ゲート型半導体素子１００はオフ状態となり、ソース配線１０１とドレイン電極間には電流は流れない。これは、チャネル領域１４５に形成された反転層がなくなり、ｐ型ボディー領域１３３によりソース領域１３４とｎ−型半導体層１３２が電気的に接続されないからである。
このようなオフ状態では、ｐ型ボディー領域１３３とｎ−型半導体層１３２によるｐｎ接合部分に空乏層がｐ型ボディー領域１３３とｎ−型半導体層１３２に張り出す。このとき、ｐ型ボディー領域１３３における空乏層内のｐ型不純物の総量と、ｎ−型半導体層１３２における空乏層内のｎ型不純物の総量とは概ね等しい。このため、炭化珪素の場合、深い不純物領域を形成することが困難なため、ｐ型ボディー領域１３３は半導体層１３２内部に極大を持つような深さ方向の不純物密度分布を形成する必要がある。
特に、オフ状態にある炭化珪素絶縁ゲート型半導体素子１００の終端部分（図１参照）では、ボディー領域１３３の一部に電界集中が発生しやすく、前述のような外周リサーフ領域１０５やガードリング１０６，１０７による電界緩和層を設けることが重要である。また、反転防止層１３６（図６参照）を設けることも、炭化珪素絶縁ゲート型半導体素子１００の動作を安定にするためには有効である。さらに、能動領域に配置される複数の基本セルを、その頂角が鈍角となる、平面視六角形に形状にすることにより、電界の集中を避け、高耐圧な炭化珪素絶縁ゲート型半導体素子１００を実現するためには重要である。
加えて、炭化珪素絶縁ゲート型半導体素子１００を高速にスイッチング、または高周波数で動作させるためには、素子外部のゲート端子からみたゲート抵抗を小さくすることが肝要である。本実施の形態の絶縁ゲート型半導体素子１００では、能動領域１０８内に網の目上に形成されたゲート電極１４２を、最外周に位置する各基本セルのゲート電極すべてと、Ａｌなどの金属からなるゲートライナー配線１０２と電気的に接続することにより、ゲート抵抗を小さくし、高速動作、高周波数動作を可能としている。
本実施の形態における絶縁ゲート型半導体素子１００の製造方法について、図７に製造フローを、図８に各工程の完了時点での図を示す。図７を参照して、絶縁ゲート型半導体素子１００は、基板の準備工程（Ｐ１）、半導体層の形成工程（Ｐ２）、不純物領域の形成工程（Ｐ３）、活性化アニール工程（Ｐ４）、酸化工程（Ｐ５）、ゲート電極の形成工程（Ｐ６）、層間絶縁膜の形成工程（Ｐ７）、オーミック電極の形成工程（Ｐ８）、配線の形成工程（Ｐ９）、パッシベーション工程（Ｐ１０）を順に経て製造される。図８（ａ）〜（ｌ）は、製造過程における絶縁ゲート型半導体素子の平面構造と、平面構造に図示された直線III−Ｖの部分の断面構造とを示す。以下に、図８を参照しながら、詳細に記述する。
まず、基板の準備工程（Ｐ１）では基板１３１を準備する。Ｐ１では、たとえば、面方位｛０００１｝を主面とする４Ｈ型単結晶炭化珪素からなり、導電型がｎ型である基板１３１を準備する。また、基板１３１としては低抵抗率であることが要求され、ｎ型不純物密度が５×１０１８ｃｍ−３〜６×１０１９ｃｍ−３のものを準備する。より好適には、面方位｛０００１｝に対するオフ角が５０°以上６５°以下、とりわけ面方位｛０３−３８｝を主面とする４Ｈ型結晶多形の単結晶炭化珪素を準備する。
次に、半導体層の形成工程（Ｐ２）では基板１３１の上に半導体層１３２をする。図８の（ａ）平面構造と（ｂ）断面構造を参照して、Ｐ２では、基板１３１の主面上に、エピタキシャル成長により炭化珪素からなるｎ−型の半導体層１３２を形成する。エピタキシャル成長は、たとえばＳｉＨ４（シラン）とＣ３Ｈ８（プロパン）との混合ガスを原料ガスとし、さらにｎ型不純物を導入して実施する。このとき、素子の耐圧に応じて、所望の不純物密度となるようにｎ型不純物の導入量を変更して炭化珪素からなる半導体層１３２を所望の厚みになるように形成する。たとえば、素子の耐圧が１ｋＶであれば、半導体層１３２のｎ型不純物密度は５×１０１５ｃｍ−３程度、また厚みは１０μｍ程度である。ｎ型不純物としてはたとえば窒素が使用される。
半導体層１３２は、基板と接する第２の主面１３８と、反対側の第１の主面１３７ａと有する。基板１３１は半導体層１３２と同じ炭化珪素であるため、ホモ成長し、第１の主面１３７ａの面方位は、第２の主面と接する基板の主面の面方位と同じ面方位とすることが可能となる。半導体層１３２と接する基板の主面を｛０００１｝に対するオフ角が５０°以上６５°以下の面方位、とりわけ面方位｛０３−３８｝にすることにより、半導体層１３２の第１の主面１３７ａを上記のような面方位とすることができる。第１の主面１３７ａの面方位をこのようにすることにより、炭化珪素絶縁ゲート型半導体素子１００がオン時にチャネル領域１４５に形成される反転層内の電子の移動度を高くすることができ、炭化珪素絶縁ゲート型半導体素子１００の低損失を実現できる。
次に、不純物領域の形成工程（Ｐ３）で、半導体層１３２内に第１の主面１３７ａを含むように不純物領域を形成する。Ｐ３では、図８の平面構造（ｃ）と断面構造（ｄ）を参照してボディー領域１３３、ソース領域１３４、コンタクト領域１３５をイオン注入により形成し、図８の平面構造（ｅ）と断面構造（ｆ）を参照して外周リサーフ領域１０５、およびガードリング１０６、１０７をイオン注入により形成する。その後、熱処理による導入不純物の活性化アニールを行う。炭化珪素の場合、不純物がほとんど拡散せず、気相あるいは固体ソースから不純物の導入を行うことが困難なため、イオン注入により不純物の導入を行う。また、深さ方向の不純物分布は多数回のイオン注入により実現される。
イオン注入による不純物領域の形成方法を具体的に説明する。まず、半導体層１３２の第１の主面１３７ａ上に、たとえばＣＶＤ（Chemical Vapor Dwposition；気相化学堆積法）により二酸化珪素（ＳｉＯ２）からなる酸化膜を形成する。当該酸化膜上にレジストを塗布した後、露光および現像を行い、所望の各不純物領域に応じた形状に開口しているレジスト膜を形成する。レジスト膜をマスクとして用いて、たとえばＲＩＥ（Reactive Ion Etching；反応性イオンエッチング）により、レジスト膜の開口部分に露出した酸化膜を除去する。酸化膜とレジスト膜をマスクとしてイオン注入を行い、開口部分の半導体層１３２に不純物を導入する。イオン注入後、レジスト膜および酸化膜をそれぞれ酸素プラズマアッシングおよびフッ酸系溶液により除去する。
ボディー領域１３３は、導電型がｐ型であり、半導体層１３２の第１の主面１３７ａから深さ方向に不純物密度を変化させて、ボディー領域１３３を形成する。例示である図９を参照して、第１の主面１３７ａを基準として、深さが０．１５μｍ程度までの表面近傍ではｐ型不純物密度が２×１０１６ｃｍ−３程度であり、０．１５μｍ以上の深さで２×１０１７ｃｍ−３の極大値をもち、領域の深さが０．９μｍ程度である、不純物密度の深さ方向の分布を有するボディー領域１３３を形成する。ｐ型不純物としてはＢやＡｌがあるが、アクセプタ準位が浅いＡｌを採用する。アクセプタ準位が浅いとキャリアの活性化率が高く、低損失な炭化珪素絶縁ゲート型半導体素子１００が実現できるためである。また、後述する酸化工程（Ｐ５）により半導体層１３２は消失するため、製造された半導体素子１００における半導体層の第１の主面１３７は、この段階では深さ０．０８μｍ程度のところにあることになる。
ソース領域１３４は、導電型がｎ型であり、ｎ型不純物としてＰを多数回イオン注入して形成される。ｎ型不純物としてはＮや砒素（Ａｓ）を用いても良い。例示である図１０を参照して、第１の主面１３７ａを基準として、深さが０．０８μｍ前後でｎ型不純物密度が２×１０１９ｃｍ−３程度であり、領域の深さが０．５３μｍ程度である、不純物密度の深さ方向の分布を有するソース領域１３４を形成する。
コンタクト領域１３５は、導電型がｐ型であり、ｐ型不純物としてＡｌを多数回イオン注入して形成される。ｐ型不純物としてはＢであってもよい。例示である図１１を参照して、第１の主面１３７ａを基準として、深さが０．０８μｍ前後でｐ型不純物密度が２×１０１９ｃｍ−３程度であり、領域の深さが０．４μｍ程度である、不純物密度の深さ方向の分布を有するコンタクト領域１３５を形成する。
後述する酸化工程（Ｐ５）により半導体層１３２は消失するため、後述するオーミック電極が形成される半導体層１３２の第１の主面１３７は、この段階では深さ０．０８μｍ程度のところにあることになる。当該０．０８μｍ前後の深さの不純物密度を２×１０１９ｃｍ−３程度にすることにより、良好なオーミック接触が実現できる。
外周リサーフ領域１０５は、導電型がｐ型であり、半導体層１３２の第１の主面１３７ａから深さ方向に不純物密度を変化させて形成する。例示である図１２を参照して、第１の主面１３７ａを基準として、深さが０．１５μｍ程度までの表面近傍ではｐ型不純物密度が１×１０１７ｃｍ−３程度であり、深さ０．１５μｍ以上で２×１０１７ｃｍ−３の極大値をもち、領域の深さが１．２μｍ程度である、不純物密度の深さ方向の分布を有する外周リサーフ領域１０５を形成する。ｐ型不純物としてはＢやＡｌを用い、深さが浅い部分はＡｌ、深い部分をＢにより形成する。後述する酸化工程（Ｐ５）により半導体層１３２は消失するため、半導体層１３２の第１の主面１３７は、この段階では深さ０．０８μｍ程度のところにあることになる。
ガードリング１０６、１０７の形成は、外周リサーフ領域１０５の形成またはコンタクト領域１３５の形成と同時に行うことができる。本実施の形態では、ガードリング１０６、１０７を外周リサーフ領域１０５の形成と同時に行っている。また、実施の形態では反転防止領域１３６は、コンタクト領域１３５の形成と同時に行っている。
次に、イオン注入により形成された、ボディー領域１３３、ソース領域１３４、コンタクト領域１３５、外周リサーフ領域１０５、およびガードリング１０６、１０７などの不純物領域を電気的に活性化にするために、一括して活性化アニール工程（Ｐ４）を行う。Ｐ４では、たとえばアルゴンガス雰囲気中において、１７００℃に３０分間保持する熱処理を実施することができる。
次に、半導体層の主面を熱酸化する。この熱酸化工程（Ｐ５）では、半導体層１３２の第１の主面１３７ａの表面に存在するイオン注入等によるダメージ（欠陥）を除去するため、一度熱酸化（犠牲酸化）を施し、犠牲酸化により形成られた酸化膜を除去して後、再度熱酸化を行い、ゲート酸化膜１３６を形成する。犠牲酸化およびゲート酸化はともに、製造過程にある基板を、たとえば温度が１３００℃で乾燥酸素雰囲気中に６０分間晒すことにより行う。このとき、熱酸化により形成される１回の酸化膜の厚みは、４０ｎｍ程度である。また酸化膜の成長（形成）に伴い、炭化珪素の場合、酸化膜の厚みとほぼ同程度の厚みの半導体層１３２が消費されるため、半導体層の第１の主面１３７は、酸化工程前の第１の主面１３７ａを基準として、半導体層内部へ８０ｎｍ（０．０８μｍ）程度後退する。
次に、図８の平面構造（ｇ）と断面構造（ｈ）を参照して、ゲート酸化膜１４１上にゲート電極１４２を形成する。このゲート電極１４２の形成工程（Ｐ６）では、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition；減圧気相化学堆積法）により多結晶珪素膜を形成して、フォトリソグラフィーにより当該多結晶珪素膜を所望の形状にエッチングしてゲート電極を形成する。ＬＰＣＶＤでは、たとえば原料ガスとしてＳｉＨ２Ｃｌ２（ジクロールシラン）を用い、ｎ型不純物としてＰＨ３（ホスフィン）を導入して、温度を１０００℃、圧力を３０Ｐａの減圧下で不純物がドープされた多結晶珪素膜を形成することができる。多結晶珪素膜は、たとえば０．５μｍ程度の厚みで、シート抵抗は２０ｍΩ／□である。エッチングは、たとえばＣＦ４（フレオン）系のガスを用いたＲＩＥにより行うことができる。
次に、図８の平面構造（ａ）と断面構造（ｂ）を参照して、ゲート電極１４２上に層間絶縁膜１４３およびオーミック電極１４４を形成する。層間絶縁膜１４３の形成工程（Ｐ７）では、たとえばＣＶＤによりＳｉＯ２膜を厚さ０．６μｍ程度に、製造過程にある絶縁ゲート型半導体素子１００のゲート電極１４２が露出する表面の前面に堆積する。層間絶縁膜１４３の形成方法は、ＣＶＤの代わりにＰＣＶＤ（Plasma Chemical Vapor Deposition；プラズマＣＶＤ）を用いてもよく、層間絶縁膜１４３は窒化珪素（ＳｉＮ）でもよい。
次に、ソース領域１３４およびコンタクト領域１３５と電気的に接続するオーミック電極１４４を形成する。このオーミック電極形成工程（Ｐ８）では、まずソース領域１３４およびコンタクト領域１３５を含み、フォトリソグラフィーによりエッチングにより半導体層１３２の第１の主面１３７が露出するように、ゲート酸化膜１４１および層間絶縁膜１４３を開口し、レジストを除去せずに、電子線蒸着（Electron Beam Deposition）により、チタン（Ｔｉ）、Ａｌ、Ｓｉを、それぞれの厚さが２００ｎｍ、４００ｎｍ、２５０ｎｍ、順に堆積させる。その後、レジストとともに、レジスト上に堆積したＴｉ、Ａｌ、Ｓｉ堆積層を除去する（いわゆる、リフトオフ法）。この後に、アルゴン（Ａｒ）やＮなどの不活性雰囲気中、温度約９５０℃で、時間３０秒の熱処理を行い、半導体層１３２の炭化珪素とＴｉ、Ａｌ、Ｓｉとの合金層を形成して、オーミック電極１４５とする。
次に、図８の平面構造（ｋ）と断面構造（ｌ）を参照して、各基本セル（１１０または１２０）内のすべてのオーミック電極１４５と、最外周に位置する各基本セルのゲート電極と、それぞれ電気的に接続するソース配線１０１およびゲートライナー配線１０２を層間絶縁膜１４３上に形成する。この配線の形成工程（Ｐ９）では、まず、最外周にあるすべての基本セル（１１０あるいは１２０）に対して、フォトリソグラフィー技術を適用して、外周リサーフ領域１０５上に位置するゲート電極１４５上の層間絶縁膜１４２を開口する。続いて、レジスト除去後に、スパッタリング等によりＡｌあるいはＡｌ合金を厚さ２〜５μｍ程度形成する。その後、ＡｌあるいはＡｌ合金をエッチングして、ソース配線１０１とゲートナイナー配線１０２を形成する。ＡｌあるいはＡｌ合金のエッッチングは、塩素（Ｃｌ）系ガスを用いたＲＩＥにより可能である。
最後に、図示していないが、ポリイミドなどの有機系保護膜、あるいはＳｉＯ２やＳｉＮなどの保護膜を形成して、本実施の形態１における炭化珪素絶縁ゲート型半導体素子１００が完成する。
なお、今回開示された実施の形態はあくまでも例示であって制限的なものではなく、本発明の範囲は特許請求の範囲によって示される。
１００ 絶縁ゲート型半導体素子、１０１ ソース配線、１０２ ゲートナイナー配線、１０３ ゲートパッド、１０４ 半導体素子の端面、１０５ 外周リサーフ領域、１０６ 第１のガードリング、１０７ 第２のガードリング、１０８ 能動領域、
１１０ 四角形基本セル、１１１ 四角形基本セルの仮想境界線、１１２ 四角形基本セルのボディー領域、１１３ 四角形基本セルのコンタクト領域、１１４ 四角形基本セルのソース領域、
１２０ 六角形基本セル、１２１ 六角形基本セルの仮想境界線、１２２ 六角形基本セルのボディー領域、１２３ 六角形基本セルのコンタクト領域、１２４ 六角形基本セルのソース領域、
１３０ 基本セルの断面構造、１３１ 基板、１３２ 半導体層、１３３ ボディー領域、１３４ ソース領域、１３５ コンタクト領域、１３６ 反転防止領域、 １３７ 半導体層の第１の主面、１３７ａ 酸化工程以前お半導体層の第１の主面、 １３８ 半導体層の第２の主面、
１４１ ゲート酸化膜、１４２ ゲート電極、１４３ 層間絶縁膜、１４４ オーミック電極、１４５ チャネル領域、
１５１ 半導体層の不純物密度、１５２ ボディー領域の不純物密度、１５３ ボディー領域の不純物密度、 １５４ 半導体層の不純物密度

Claims (15)

  1. 支持基板上に形成され、支持基板に接する面とは反対側の面を第1の主面とする第１導電型の半導体層と、該主面上に形成された電極および配線とを有する炭化珪素絶縁ゲート型半導体素子であって、
    前記半導体層は、前記第１の主面を含むように形成された能動領域と、
    該能動領域の外周を囲むように帯状にかつ前記第１の主面を含むように形成された外周リサーフ領域とを備え、
    前記能動領域は、平面視多角形をなす仮想的な境界線で囲まれた複数の基本セルが該境界線で接するように隙間無く配置されてなり、
    前記複数の各基本セルは前記主面において前記多角形と略相似形をなす第２導電型のボディー領域を有し、
    前記外周リサーフ領域は第２導電型であり、前記能動領域の最外周を構成する基本セルに含まれる前記ボディー領域を含むように形成されており、
    前記外周リサーフ領域であって前記ボディー領域を含まない部分の幅は、少なくとも前記半導体層の厚みの１／２以上である
    ことを特徴とする炭化珪素絶縁ゲート型半導体素子。
  2. 前記半導体層の第１の主面から深さ０．０５μｍまでの表面領域において、
    前記第２導電型の外周リサーフ領域の平均不純物密度は、前記第２導電型のボディー領域の平均不純物密度より高い
    ことを特徴とする請求項１に記載の炭化珪素絶縁ゲート型半導体素子。
  3. 前記第１の主面から深さ０．０５μｍまでの表面領域において、
    前記外周リサーフ領域の第２導電型の平均不純物密度は、前記ボディー領域の第２導電型の平均不純物密度の３倍以上である
    ことを特徴とする請求項１または２に記載の炭化珪素絶縁ゲート型半導体素子。
  4. 前記ボディー領域は、前記第１の主面から深さ方向に極大値をもつように第２導電型の不純物密度が変化し、前記極大値をもつ深さにおいて、
    前記外周リサーフ領域の第２導電型の不純物密度は、前記ボディー領域の不純物密度の極大値の１／３以下である
    ことを特徴とする請求項１〜３に記載の炭化珪素絶縁ゲート型半導体素子。
  5. 前記外周リサーフ領域の前記第１の主面からの深さは、前記ボディー領域の前記第１の主面からの深さよりも深い
    ことを特徴とする請求項１〜４に記載の炭化珪素絶縁ゲート型半導体素子。
  6. 前記外周リサーフ領域は、ｐ型の導電型であり、不純物種にボロンを含む
    ことを特徴とする請求項１〜５に記載の炭化珪素絶縁ゲート型半導体素子。
  7. 平面視帯状の前記外周リサーフ領域の外周は、四隅が丸められた面取り四角形の形状をなし、
    前記外周の面取り部分の半径は、前記半導体層の厚み以上である
    ことを特徴とする請求項１〜６に記載の炭化珪素絶縁ゲート型半導体素子。
  8. 前記外周リサーフ領域を取り囲むように、外周リサーフ領域と同じ導電型の第２導電型有するガードリングを少なくとも１つ以上備える
    ことを特徴とする請求項１〜７に記載の炭化珪素絶縁ゲート型半導体素子。
  9. 前記外周リサーフ領域上には、絶縁膜を介して金属からなる帯状のゲートライナー配線を配してなり、
    前記ゲートライナー配線は、最外周に位置する前記基本セルのゲート電極すべてと電気的に接続される
    ことを特徴とする請求項１〜８に記載の炭化珪素絶縁ゲート型半導体素子。
  10. 最外周の前記基本セルと前記外周リサーフ領域とが平面的に見て重なり合う部分にある前記ゲート電極の略直下に、前記第１の主面を含むように前記ボディー領域よりも不純物密度の高い反転防止領域を形成する
    ことを特徴とする請求項１〜９に記載の炭化珪素絶縁ゲート型半導体素子。
  11. 前記基本セルは、前記第１の主面を含むように前記ボディー領域内に第２導電型のコンタクト領域を含み、
    前記反転防止領域は、その導電型が第２導電型であり、その不純物密度は第２導電型の前記コンタクト領域の不純物密度と等しい
    ことを特徴とする請求項１０に記載の炭化珪素絶縁ゲート型半導体素子。
  12. 平面的に見た前記基本セルの形状が六角形である
    ことを特徴とする請求項１〜１１に記載の炭化珪素絶縁ゲート型半導体素子。
  13. 前記第１の主面が｛０００１｝面に対して５０°以上６５°以下傾斜した面である
    ことを特徴とする請求項１〜１２に記載の炭化珪素絶縁ゲート型半導体素子。
  14. 前記第１の主面が｛０３−３８｝面である
    ことを特徴とする請求項１〜１３に記載の炭化珪素絶縁ゲート型半導体素子。
  15. 基板を準備する工程と、
    前記基板にイオン注入用マスク材を形成する工程と、
    フォトリソグラフィーにより前記マスク材を所定の形状に加工する工程と、
    前記マスク材をマスクとしてイオン注入を行う工程とを備え、
    前記コンタクト領域と前記反転防止領域を同時に形成する
    ことを特徴とする炭化珪素絶縁ゲート型半導体素子の製造方法。
JP2010031507A 2010-02-16 2010-02-16 炭化珪素絶縁ゲート型半導体素子およびその製造方法 Active JP5544918B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2010031507A JP5544918B2 (ja) 2010-02-16 2010-02-16 炭化珪素絶縁ゲート型半導体素子およびその製造方法
EP11744541.1A EP2538444B1 (en) 2010-02-16 2011-02-07 Silicon carbide insulated gate semiconductor device and method for producing the same
US13/381,605 US8901568B2 (en) 2010-02-16 2011-02-07 Silicon carbide insulating gate type semiconductor device and fabrication method thereof
PCT/JP2011/052531 WO2011102254A1 (ja) 2010-02-16 2011-02-07 炭化珪素絶縁ゲート型半導体素子およびその製造方法
KR1020127002567A KR20120138734A (ko) 2010-02-16 2011-02-07 탄화규소 절연 게이트형 반도체 소자 및 그 제조 방법
CA2766981A CA2766981A1 (en) 2010-02-16 2011-02-07 Silicon carbide insulating gate type semiconductor device and fabrication method thereof
CN201180003503.9A CN102484126B (zh) 2010-02-16 2011-02-07 碳化硅绝缘栅型半导体器件及其制造方法
TW100104673A TW201140838A (en) 2010-02-16 2011-02-11 Silicon carbide insulated gate semiconductor element and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010031507A JP5544918B2 (ja) 2010-02-16 2010-02-16 炭化珪素絶縁ゲート型半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011171374A JP2011171374A (ja) 2011-09-01
JP5544918B2 true JP5544918B2 (ja) 2014-07-09

Family

ID=44482841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010031507A Active JP5544918B2 (ja) 2010-02-16 2010-02-16 炭化珪素絶縁ゲート型半導体素子およびその製造方法

Country Status (8)

Country Link
US (1) US8901568B2 (ja)
EP (1) EP2538444B1 (ja)
JP (1) JP5544918B2 (ja)
KR (1) KR20120138734A (ja)
CN (1) CN102484126B (ja)
CA (1) CA2766981A1 (ja)
TW (1) TW201140838A (ja)
WO (1) WO2011102254A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010046997A1 (ja) * 2008-10-24 2010-04-29 株式会社アドバンテスト 電子デバイスおよび製造方法
JP5701447B2 (ja) 2012-03-05 2015-04-15 三菱電機株式会社 半導体装置
JP5939127B2 (ja) 2012-10-22 2016-06-22 住友電気工業株式会社 炭化珪素半導体装置
JP2014138048A (ja) * 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP6222771B2 (ja) 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2015155828A1 (ja) * 2014-04-08 2015-10-15 日産自動車株式会社 半導体装置及びその製造方法
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
EP2947691B1 (en) * 2014-05-19 2020-05-27 Nexperia B.V. Semiconductor device
JP6253518B2 (ja) * 2014-05-30 2017-12-27 三菱電機株式会社 炭化珪素半導体装置の製造方法
CN104241338B (zh) * 2014-09-29 2017-06-13 中国科学院微电子研究所 一种SiC金属氧化物半导体晶体管及其制作方法
JP6511848B2 (ja) * 2015-02-13 2019-05-15 住友電気工業株式会社 半導体装置
WO2017006594A1 (ja) * 2015-07-08 2017-01-12 住友電気工業株式会社 炭化珪素半導体基板および炭化珪素半導体装置の製造方法
JP6473073B2 (ja) * 2015-12-15 2019-02-20 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
JP2016167632A (ja) * 2016-05-17 2016-09-15 住友電気工業株式会社 炭化珪素半導体装置
US10541300B2 (en) * 2016-05-26 2020-01-21 General Electric Company Semiconductor device and method of making thereof
US9991379B1 (en) * 2016-11-17 2018-06-05 Sanken Electric Co., Ltd. Semiconductor device with a gate insulating film formed on an inner wall of a trench, and method of manufacturing the same
JP6918154B2 (ja) 2018-02-13 2021-08-11 新電元工業株式会社 半導体装置及び半導体装置の製造方法
EP3853893A4 (en) 2019-02-11 2023-08-16 Yangtze Memory Technologies Co., Ltd. BONDED SEMICONDUCTIVE STRUCTURES HAVING BOND CONTACTS MADE OF NON-DIFFUSIBLE CONDUCTIVE MATERIALS AND METHODS FOR FORMING THEM
CN114144893A (zh) 2019-08-01 2022-03-04 日立能源瑞士股份公司 用于平面型SiC MOSFET的优化的倒掺杂沟道注入
JP7294083B2 (ja) * 2019-11-20 2023-06-20 株式会社デンソー 半導体装置とその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173764A (ja) * 1986-01-27 1987-07-30 Matsushita Electric Works Ltd 半導体装置
JPH01292862A (ja) * 1988-05-20 1989-11-27 Toshiba Corp 半導体装置
JPH04159776A (ja) * 1990-10-23 1992-06-02 Mitsubishi Electric Corp プレーナ形半導体装置
JPH07240518A (ja) * 1994-02-28 1995-09-12 Sanyo Electric Co Ltd 縦型ｍｏｓ半導体装置及びその製造方法
TW286435B (ja) * 1994-07-27 1996-09-21 Siemens Ag
JPH10261787A (ja) * 1997-03-18 1998-09-29 Toshiba Corp 電力用半導体装置
JP3854508B2 (ja) * 1999-09-07 2006-12-06 株式会社シクスオン ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
JP3708057B2 (ja) * 2001-07-17 2005-10-19 株式会社東芝 高耐圧半導体装置
JP2003078138A (ja) * 2001-08-31 2003-03-14 Nec Kansai Ltd 半導体装置
JP2004158844A (ja) * 2002-10-15 2004-06-03 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
US7214984B2 (en) * 2003-11-25 2007-05-08 Matsushita Electric Industrial Co., Ltd. High-breakdown-voltage insulated gate semiconductor device
KR20060120070A (ko) * 2004-02-27 2006-11-24 로무 가부시키가이샤 반도체 장치 및 그 제조 방법
US7659570B2 (en) * 2005-05-09 2010-02-09 Alpha & Omega Semiconductor Ltd. Power MOSFET device structure for high frequency applications
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
JP4367508B2 (ja) * 2007-03-13 2009-11-18 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2009004668A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 半導体装置
JP2009289904A (ja) 2008-05-28 2009-12-10 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
US8901568B2 (en) 2014-12-02
CN102484126A (zh) 2012-05-30
US20120097980A1 (en) 2012-04-26
JP2011171374A (ja) 2011-09-01
EP2538444B1 (en) 2021-03-24
EP2538444A4 (en) 2015-04-29
EP2538444A1 (en) 2012-12-26
CA2766981A1 (en) 2011-08-25
WO2011102254A1 (ja) 2011-08-25
CN102484126B (zh) 2014-11-12
WO2011102254A9 (ja) 2012-02-09
TW201140838A (en) 2011-11-16
KR20120138734A (ko) 2012-12-26

Similar Documents

Publication Publication Date Title
JP5544918B2 (ja) 炭化珪素絶縁ゲート型半導体素子およびその製造方法
JP5907940B2 (ja) 半導体素子
US9006745B2 (en) Semiconductor device and fabrication method thereof
WO2014112204A1 (ja) 炭化珪素半導体装置
US20140042523A1 (en) Semiconductor device and manufacturing method of the same
JP5102411B2 (ja) 半導体装置およびその製造方法
US20110012132A1 (en) Semiconductor Device
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
JP2006303469A (ja) ＳｉＣ半導体装置
JP2008153445A (ja) 横型接合型電界効果トランジスタ
JP2022088613A (ja) 半導体装置の製造方法
JP2017092355A (ja) 半導体装置および半導体装置の製造方法
JP5985105B2 (ja) 半導体装置
JP5802492B2 (ja) 半導体素子及びその製造方法
JP2008270681A (ja) 炭化珪素半導体装置
JP2012064741A (ja) 半導体装置およびその製造方法
JP2005051096A (ja) 半導体装置及び半導体装置の製造方法
JP2011040431A (ja) 半導体装置およびその製造方法
US8802552B2 (en) Method for manufacturing semiconductor device
JP2018206872A (ja) 半導体装置
JP5470254B2 (ja) 接合型半導体装置およびその製造方法
JP2015028994A (ja) 半導体装置の製造方法および半導体装置
JP6771433B2 (ja) 半導体装置
TWI829086B (zh) 利用新的單元幾何結構增強固態功率半導體器件特性
JP5514726B2 (ja) 接合型半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R150 Certificate of patent or registration of utility model

Ref document number: 5544918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250