JPH10261787A - 電力用半導体装置 - Google Patents
電力用半導体装置Info
- Publication number
- JPH10261787A JPH10261787A JP6464697A JP6464697A JPH10261787A JP H10261787 A JPH10261787 A JP H10261787A JP 6464697 A JP6464697 A JP 6464697A JP 6464697 A JP6464697 A JP 6464697A JP H10261787 A JPH10261787 A JP H10261787A
- Authority
- JP
- Japan
- Prior art keywords
- type
- power semiconductor
- silicon substrate
- diffusion layer
- bevel structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 78
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 35
- 229910052710 silicon Inorganic materials 0.000 abstract description 35
- 239000010703 silicon Substances 0.000 abstract description 35
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 230000005684 electric field Effects 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000014509 gene expression Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】接合終端が浅い高耐圧ダイオードの耐圧を改善
すること。 【解決手段】ｎ型シリコン基板１と、ｎ型シリコン基板
１の表面に形成されたｐ型エミッタ拡散層２と、ｎ型シ
リコン基板１の表面にｐ型エミッタ拡散層２に接して選
択的に形成されたｐ型リサーフ層３と、ｎ型シリコン基
板１の裏面に形成されたｎ型エミッタ拡散層とを有する
高耐圧ダイオードにおいて、ｎ型シリコン基板１の端面
にベベル構造を形成し、さらに、Ｄ≦２．６７×１０10
・ＮD -7/8（ＮD ：基板不純物濃度（ｃｍ-3）、Ｄ：接
合終端と端面との間の距離（ｃｍ））の関係を満たすよ
うにする。
すること。 【解決手段】ｎ型シリコン基板１と、ｎ型シリコン基板
１の表面に形成されたｐ型エミッタ拡散層２と、ｎ型シ
リコン基板１の表面にｐ型エミッタ拡散層２に接して選
択的に形成されたｐ型リサーフ層３と、ｎ型シリコン基
板１の裏面に形成されたｎ型エミッタ拡散層とを有する
高耐圧ダイオードにおいて、ｎ型シリコン基板１の端面
にベベル構造を形成し、さらに、Ｄ≦２．６７×１０10
・ＮD -7/8（ＮD ：基板不純物濃度（ｃｍ-3）、Ｄ：接
合終端と端面との間の距離（ｃｍ））の関係を満たすよ
うにする。
Description
【０００１】
【発明の属する技術分野】本発明は、電力用半導体装置
に係り、特にベベル構造を有する電力用半導体装置に関
する。
に係り、特にベベル構造を有する電力用半導体装置に関
する。
【０００２】
【従来の技術】電力用半導体装置における接合終端技術
の１つして、ベベル構造が良く知られている。図６に、
従来のベベル構造の１種であるダブルポジティブベベル
構造を示す。
の１つして、ベベル構造が良く知られている。図６に、
従来のベベル構造の１種であるダブルポジティブベベル
構造を示す。
【０００３】図中、２１はｎ型シリコン基板を示してお
り、このｎ型シリコン基板２１の端面はΣ状に研磨さ
れ、ダブルポジティブベベル構造が形成されている。ｎ
型シリコン基板２１の表面には、ＳｉＯ2 膜２２で表面
保護されたｐ型拡散層２３が形成されている。一方、ｎ
型シリコン基板２１の裏面には、電極２４が設けられた
ｐ型拡散層２５が形成されている。
り、このｎ型シリコン基板２１の端面はΣ状に研磨さ
れ、ダブルポジティブベベル構造が形成されている。ｎ
型シリコン基板２１の表面には、ＳｉＯ2 膜２２で表面
保護されたｐ型拡散層２３が形成されている。一方、ｎ
型シリコン基板２１の裏面には、電極２４が設けられた
ｐ型拡散層２５が形成されている。
【０００４】ここで、ｐ型拡散層２３、電極２４、ｐ型
拡散層２５の具体的な名称は素子によって異なり、例え
ば、ダブルポジティブベベル構造をＧＴＯに適用した場
合には、ｎ型シリコン基板２１はｎ型ベース層、ｐ型拡
散層２３はｐ型ベース層、電極２４はアノード電極、ｐ
型拡散層２５はｐ型エミッタ層となる。
拡散層２５の具体的な名称は素子によって異なり、例え
ば、ダブルポジティブベベル構造をＧＴＯに適用した場
合には、ｎ型シリコン基板２１はｎ型ベース層、ｐ型拡
散層２３はｐ型ベース層、電極２４はアノード電極、ｐ
型拡散層２５はｐ型エミッタ層となる。
【０００５】このように基板端面にダブルポジティブベ
ベル構造を形成することにより、ｎ型シリコン基板２１
とｐ型拡散層２３とによる接合終端に逆バイアス電圧が
印加されるときに発生する接合終端における電界が緩和
されるため、高耐圧の電力用半導体素子を実現できるよ
うになる。
ベル構造を形成することにより、ｎ型シリコン基板２１
とｐ型拡散層２３とによる接合終端に逆バイアス電圧が
印加されるときに発生する接合終端における電界が緩和
されるため、高耐圧の電力用半導体素子を実現できるよ
うになる。
【０００６】しかしながら、この種の従来のダブルポジ
ティブベベル構造を用いた電力用半導体装置には以下の
ような問題がある。ダブルポジティブベベル構造はｎ型
シリコン基板２１を機械的に研磨して形成するため、ダ
ブルポジティブベベル構造の先端部２６は丸まって形成
され、さらに表面の結晶欠陥密度も高くなる。
ティブベベル構造を用いた電力用半導体装置には以下の
ような問題がある。ダブルポジティブベベル構造はｎ型
シリコン基板２１を機械的に研磨して形成するため、ダ
ブルポジティブベベル構造の先端部２６は丸まって形成
され、さらに表面の結晶欠陥密度も高くなる。
【０００７】ｐ型拡散層２３が深い場合には、ｐ型拡散
層２３内の空乏層は、先端部２６まで達しないので、先
端部２６には電界がかからない。しかしながら、ｐ型拡
散層２３を１０μｍ程度の浅い深さに形成すると（近年
開発されている素子の多くはこの程度の浅いｐ型拡散層
を有する）、すなわち、ｐ型拡散層２３の全体または大
部分が先端部２６内に収まるようになると、先端部２６
に強電界がかかり、ダブルポジティブベベル構造による
電界緩和効果が不十分になる。この結果、電力用半導体
素子の耐圧は低下し、したがって、装置の耐圧も低下す
るという問題が生じる。なお、ダブルポジティブベベル
構造以外の他のベベル構造も機械的な研磨により形成す
るので、他のベベル構造を用いた場合にも同様の問題が
生じる。
層２３内の空乏層は、先端部２６まで達しないので、先
端部２６には電界がかからない。しかしながら、ｐ型拡
散層２３を１０μｍ程度の浅い深さに形成すると（近年
開発されている素子の多くはこの程度の浅いｐ型拡散層
を有する）、すなわち、ｐ型拡散層２３の全体または大
部分が先端部２６内に収まるようになると、先端部２６
に強電界がかかり、ダブルポジティブベベル構造による
電界緩和効果が不十分になる。この結果、電力用半導体
素子の耐圧は低下し、したがって、装置の耐圧も低下す
るという問題が生じる。なお、ダブルポジティブベベル
構造以外の他のベベル構造も機械的な研磨により形成す
るので、他のベベル構造を用いた場合にも同様の問題が
生じる。
【０００８】
【発明が解決しようとする課題】上述の如く、ベベル構
造は、基板端面を機械的に研磨することにより形成され
るため、その先端部の表面状態は悪い。このため、接合
終端を構成する拡散層の全体または大部分が、ベベル構
造の先端部内に収まるようになると、ベベル構造による
電界緩和効果が不十分になり、電力用半導体素子の耐圧
が低下し、装置の耐圧が低下するという問題があった。
造は、基板端面を機械的に研磨することにより形成され
るため、その先端部の表面状態は悪い。このため、接合
終端を構成する拡散層の全体または大部分が、ベベル構
造の先端部内に収まるようになると、ベベル構造による
電界緩和効果が不十分になり、電力用半導体素子の耐圧
が低下し、装置の耐圧が低下するという問題があった。
【０００９】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、電力用半導体素子の接
合終端が浅くなっても、電力用半導体素子の耐圧の低下
を防止できる電力用半導体装置を提供することにある。
ので、その目的とするところは、電力用半導体素子の接
合終端が浅くなっても、電力用半導体素子の耐圧の低下
を防止できる電力用半導体装置を提供することにある。
【００１０】
［構成］上記目的を達成するために、本発明に係る電力
用半導体装置（請求項１）は、一導電型の半導体基板に
形成された電力用半導体素子と、前記半導体基板の端面
に形成されたベベル構造とを備えており、前記電力用半
導体素子の接合終端が、前記ベベル構造が形成された端
面よりも内側の前記半導体基板の表面に形成され、かつ
前記接合終端が、該接合終端に逆バイアス電圧が印加さ
れたときに、前記接合終端から広がる空乏層が、前記ベ
ベル構造が形成された端面に到達しない位置に形成され
ていることを特徴とする。
用半導体装置（請求項１）は、一導電型の半導体基板に
形成された電力用半導体素子と、前記半導体基板の端面
に形成されたベベル構造とを備えており、前記電力用半
導体素子の接合終端が、前記ベベル構造が形成された端
面よりも内側の前記半導体基板の表面に形成され、かつ
前記接合終端が、該接合終端に逆バイアス電圧が印加さ
れたときに、前記接合終端から広がる空乏層が、前記ベ
ベル構造が形成された端面に到達しない位置に形成され
ていることを特徴とする。
【００１１】また、本発明に係る他の電力用半導体装置
（請求項２）は、一導電型の半導体基板に形成された電
力用半導体素子と、前記半導体基板の端面に形成された
ベベル構造とを備えており、前記半導体基板の不純物濃
度をＮD （ｃｍ-3）、前記電力用半導体素子の接合終端
と前記ベベル構造が形成された端面との間の距離をＤ
（ｃｍ）としたときに、Ｄ≦２．６７×１０10・ＮD
-7/8の関係を満たすことを特徴とする。
（請求項２）は、一導電型の半導体基板に形成された電
力用半導体素子と、前記半導体基板の端面に形成された
ベベル構造とを備えており、前記半導体基板の不純物濃
度をＮD （ｃｍ-3）、前記電力用半導体素子の接合終端
と前記ベベル構造が形成された端面との間の距離をＤ
（ｃｍ）としたときに、Ｄ≦２．６７×１０10・ＮD
-7/8の関係を満たすことを特徴とする。
【００１２】また、本発明に係る他の電力用半導体装置
（請求項３）は、上記電力用半導体装置（請求項１、請
求項２）において、前記電力用半導体素子が、プレーナ
型電力用半導体素子であることを特徴とする。
（請求項３）は、上記電力用半導体装置（請求項１、請
求項２）において、前記電力用半導体素子が、プレーナ
型電力用半導体素子であることを特徴とする。
【００１３】本発明において、接合終端の表面は絶縁膜
で覆われていることが好ましい。これにより、接合終端
の汚れなどを防止できるようになる。 ［作用］本発明（請求項１）では、接合終端がベベル構
造が形成された端面よりも内側の基板表面に形成されて
いる。このような構造であれば、半導体基板を機械的に
研磨してベベル構造を形成するときに、接合終端までも
機械的に研磨するということは起こらない。すなわち、
接合終端を構成する拡散層は、機械的に研磨されること
はない。このため、従来とは異なり、接合終端が浅くな
っても、その表面状態が悪くなることはない。
で覆われていることが好ましい。これにより、接合終端
の汚れなどを防止できるようになる。 ［作用］本発明（請求項１）では、接合終端がベベル構
造が形成された端面よりも内側の基板表面に形成されて
いる。このような構造であれば、半導体基板を機械的に
研磨してベベル構造を形成するときに、接合終端までも
機械的に研磨するということは起こらない。すなわち、
接合終端を構成する拡散層は、機械的に研磨されること
はない。このため、従来とは異なり、接合終端が浅くな
っても、その表面状態が悪くなることはない。
【００１４】また、本発明では、接合終端に逆バイアス
電圧を印加したときに、接合終端から広がる空乏層が、
ベベル構造が形成された端面に到達する位置に、接合終
端を形成しているので、ベベル構造による接合終端の電
界緩和効果が得られる。
電圧を印加したときに、接合終端から広がる空乏層が、
ベベル構造が形成された端面に到達する位置に、接合終
端を形成しているので、ベベル構造による接合終端の電
界緩和効果が得られる。
【００１５】したがって、本発明によれば、電力用半導
体素子の接合終端が浅くなっても、電力用半導体素子の
耐圧の低下を防止できる電力用半導体装置を実現できる
ようになる。
体素子の接合終端が浅くなっても、電力用半導体素子の
耐圧の低下を防止できる電力用半導体装置を実現できる
ようになる。
【００１６】また、本発明者の研究によれば、半導体基
板の不純物濃度ＮD （ｃｍ-3）、前記接合終端と前記ベ
ベル構造が形成された端面との間の距離Ｄ（ｃｍ）との
間に、Ｄ≦２．６７×１０10・ＮD -7/8の関係がある
と、本発明（請求項１）の作用効果が奏されることが分
かった。
板の不純物濃度ＮD （ｃｍ-3）、前記接合終端と前記ベ
ベル構造が形成された端面との間の距離Ｄ（ｃｍ）との
間に、Ｄ≦２．６７×１０10・ＮD -7/8の関係がある
と、本発明（請求項１）の作用効果が奏されることが分
かった。
【００１７】したがって、本発明（請求項２）によれ
ば、上記関係式を利用することにより、電力用半導体素
子の接合終端が浅くなっても、電力用半導体素子の耐圧
の低下を防止できる電力用半導体装置を容易に実現でき
るようになる。
ば、上記関係式を利用することにより、電力用半導体素
子の接合終端が浅くなっても、電力用半導体素子の耐圧
の低下を防止できる電力用半導体装置を容易に実現でき
るようになる。
【００１８】以下に、Ｄの限定理由の根拠について図５
を用いて説明する。Ｄはリサーフ層の不純物濃度ρとリ
サーフ長Ｌの関数である。Ｄを求めるには２次元のポア
ソン方程式を解く必要があるが、これは解析的に解くこ
とはできず、したがってＤを正確に表わす解析式は存在
しない。
を用いて説明する。Ｄはリサーフ層の不純物濃度ρとリ
サーフ長Ｌの関数である。Ｄを求めるには２次元のポア
ソン方程式を解く必要があるが、これは解析的に解くこ
とはできず、したがってＤを正確に表わす解析式は存在
しない。
【００１９】また、各場所における空乏層の幅ＷPP，Ｗ
R1，ＷR2の大小関係は、ＷPP＞ＷR1＞ＷR2である。以上
の前提をふまえて、Ｄをできるだけ大きくするために、
空乏層の幅は全ての場所において等しくＷPPであるとし
た。ＷPPの最大値（ＷPP(max) ）は、階段接合の平行・
平板ｐｎ接合がアバランシェ降伏するときであり、この
ときのＷPP(max) は、次式（１）〜（３）から求めるこ
とができる。
R1，ＷR2の大小関係は、ＷPP＞ＷR1＞ＷR2である。以上
の前提をふまえて、Ｄをできるだけ大きくするために、
空乏層の幅は全ての場所において等しくＷPPであるとし
た。ＷPPの最大値（ＷPP(max) ）は、階段接合の平行・
平板ｐｎ接合がアバランシェ降伏するときであり、この
ときのＷPP(max) は、次式（１）〜（３）から求めるこ
とができる。
【００２０】
【数１】
【００２１】式（１）はイオン化係数αと電界Ｅとの関
係式、式（２）はアバランシェ降伏の空乏層の判定条件
の式、式（３）は空乏層中の電界の式である。なお、ｘ
は空乏層の厚さ方向の位置、ＮD は基板の不純物濃度、
εs は基板の誘電率を示している。式（１）〜式（３）
より、ＷPP(max) は、
係式、式（２）はアバランシェ降伏の空乏層の判定条件
の式、式（３）は空乏層中の電界の式である。なお、ｘ
は空乏層の厚さ方向の位置、ＮD は基板の不純物濃度、
εs は基板の誘電率を示している。式（１）〜式（３）
より、ＷPP(max) は、
【００２２】
【数２】 を解き、ＷPP(max) ＝２．６７×１０10ＮD -7/8とな
る。これにより、Ｄの条件をＤ≦２．６７×１０10ＮD
-7/8とした。
る。これにより、Ｄの条件をＤ≦２．６７×１０10ＮD
-7/8とした。
【００２３】また、プレーナ型電力用半導体素子は、一
般に、それを構成する各拡散層の接合深さは浅いが、本
発明（請求項１、本発明２）を適用することにより、高
耐圧のプレーナ型電力用半導体素子を有する電力用半導
体装置を実現できるようになる（請求項３）。
般に、それを構成する各拡散層の接合深さは浅いが、本
発明（請求項１、本発明２）を適用することにより、高
耐圧のプレーナ型電力用半導体素子を有する電力用半導
体装置を実現できるようになる（請求項３）。
【００２４】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態（以下、実施形態という）を説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係る電力用半導体装置の高耐圧ダイオードおよび接合終
端構造を示す断面図である。
の実施の形態（以下、実施形態という）を説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係る電力用半導体装置の高耐圧ダイオードおよび接合終
端構造を示す断面図である。
【００２５】図中、１は高抵抗のｎ型シリコン基板を示
しており、このｎ型シリコン基板１の表面には、深さ１
０μｍ程度の浅い高不純物濃度のｐ型エミッタ拡散層２
が形成されている。また、ｎ型シリコン基板１の表面に
は、電界緩和のための浅い低不純物濃度のｐ型リサーフ
層３が、ｐ型エミッタ拡散層２に接して選択的に形成さ
れている。
しており、このｎ型シリコン基板１の表面には、深さ１
０μｍ程度の浅い高不純物濃度のｐ型エミッタ拡散層２
が形成されている。また、ｎ型シリコン基板１の表面に
は、電界緩和のための浅い低不純物濃度のｐ型リサーフ
層３が、ｐ型エミッタ拡散層２に接して選択的に形成さ
れている。
【００２６】ｐ型エミッタ拡散層２およびｐ型リサーフ
層３が形成された側の基板表面は、ＳｉＯ2 膜４で保護
されている。また、ｐ型エミッタ拡散層２は図示しない
アノード電極に接続している。
層３が形成された側の基板表面は、ＳｉＯ2 膜４で保護
されている。また、ｐ型エミッタ拡散層２は図示しない
アノード電極に接続している。
【００２７】一方、ｎ型シリコン基板１の裏面には、高
不純物濃度のｎ型エミッタ拡散層５が形成されている。
このｎ型エミッタ拡散層５にはカソード電極６が設けら
れている。
不純物濃度のｎ型エミッタ拡散層５が形成されている。
このｎ型エミッタ拡散層５にはカソード電極６が設けら
れている。
【００２８】また、ｎ型シリコン基板１、ＳｉＯ2 膜４
およびカソード電極６の端面は、斜めに機械的に研磨さ
れ、ベベル構造が形成されている。ここで、ｎ型シリコ
ン基板１の不純物濃度をＮD （ｃｍ-3）、ｎ型シリコン
基板１とｐ型リサーフ層３との接合の終端（接合終端）
とベベル構造が形成された端面との間の距離をＤ（ｃ
ｍ）としたときに、本実施形態では、Ｄ≦２．６７×１
０10・ＮD -7/8の関係を満たしている。
およびカソード電極６の端面は、斜めに機械的に研磨さ
れ、ベベル構造が形成されている。ここで、ｎ型シリコ
ン基板１の不純物濃度をＮD （ｃｍ-3）、ｎ型シリコン
基板１とｐ型リサーフ層３との接合の終端（接合終端）
とベベル構造が形成された端面との間の距離をＤ（ｃ
ｍ）としたときに、本実施形態では、Ｄ≦２．６７×１
０10・ＮD -7/8の関係を満たしている。
【００２９】また、本実施形態では、ｎ型シリコン基板
１とｐ型リサーフ層３との接合の終端が、ベベル構造が
形成された端面よりも内側のｎ型シリコン基板１の表面
に形成されている。このような構造であれば、従来とは
異なり、浅いｐ型リサーフ層３の接合終端面は研磨面に
なく、その表面状態が悪くなることはない。
１とｐ型リサーフ層３との接合の終端が、ベベル構造が
形成された端面よりも内側のｎ型シリコン基板１の表面
に形成されている。このような構造であれば、従来とは
異なり、浅いｐ型リサーフ層３の接合終端面は研磨面に
なく、その表面状態が悪くなることはない。
【００３０】したがって、本実施形態によれば、ｐ型リ
サーフ層３が浅くても、ｐ型リサーフ層３が深い場合と
同程度に、ベベル構造による接合終端の電界緩和効果が
得られ、十分に耐圧の高い高耐圧ダイオードが得られる
ようになる。
サーフ層３が浅くても、ｐ型リサーフ層３が深い場合と
同程度に、ベベル構造による接合終端の電界緩和効果が
得られ、十分に耐圧の高い高耐圧ダイオードが得られる
ようになる。
【００３１】また、本実施形態によれば、ｐ型リサーフ
層３はＳｉＯ2 膜４で保護されているので、ｐ型リサー
フ層３の汚染による耐圧低下を防止できるようになる。
以上述べたように、本実施形態によれば、ｐ型リサーフ
層３が浅くても、高耐圧ダイオードの耐圧は十分に高く
なるので、高耐圧の電力用半導体装置を実現できるよう
になる。
層３はＳｉＯ2 膜４で保護されているので、ｐ型リサー
フ層３の汚染による耐圧低下を防止できるようになる。
以上述べたように、本実施形態によれば、ｐ型リサーフ
層３が浅くても、高耐圧ダイオードの耐圧は十分に高く
なるので、高耐圧の電力用半導体装置を実現できるよう
になる。
【００３２】なお、プレーナ型電力用半導体素子は、一
般に、そのプロセスはもともと工程数が多く、複雑であ
るので、本実施形態のようにベベル構造を形成するため
の研磨工程が追加されると、工程は複雑になる。しかし
ながら、拡散技術による終端構造では実現できない、十
分な耐圧が得られるようになる。 （第２の実施形態）図２は、本発明の第２の実施形態に
係る電力用半導体装置の高耐圧ダイオードおよび接合終
端構造を示す断面図である。なお、図１の電力用半導体
装置と対応する部分には図１と同一符号を付してあり、
詳細な説明は省略する。
般に、そのプロセスはもともと工程数が多く、複雑であ
るので、本実施形態のようにベベル構造を形成するため
の研磨工程が追加されると、工程は複雑になる。しかし
ながら、拡散技術による終端構造では実現できない、十
分な耐圧が得られるようになる。 （第２の実施形態）図２は、本発明の第２の実施形態に
係る電力用半導体装置の高耐圧ダイオードおよび接合終
端構造を示す断面図である。なお、図１の電力用半導体
装置と対応する部分には図１と同一符号を付してあり、
詳細な説明は省略する。
【００３３】本実施形態が第１の実施形態と異なる点
は、ベベル構造が形成された側のｎ型シリコン基板１の
表面端部に、高不純物濃度のｎ型拡散層７を形成したこ
とにある。
は、ベベル構造が形成された側のｎ型シリコン基板１の
表面端部に、高不純物濃度のｎ型拡散層７を形成したこ
とにある。
【００３４】すなわち、本実施形態では、耐圧低下が起
こりやすいベベル構造の表面端部にｎ型拡散層７を形成
している。これにより、接合終端から広がる空乏層が、
ベベル構造の表面端部に達するのを確実に防止できるよ
うになり、第１の実施形態の効果を確実に発揮できるよ
うになる。 （第３の実施形態）図３は、本発明の第３の実施形態に
係る電力用半導体装置の終端部の高耐圧半導体素子およ
び接合終端構造を示す断面図である。
こりやすいベベル構造の表面端部にｎ型拡散層７を形成
している。これにより、接合終端から広がる空乏層が、
ベベル構造の表面端部に達するのを確実に防止できるよ
うになり、第１の実施形態の効果を確実に発揮できるよ
うになる。 （第３の実施形態）図３は、本発明の第３の実施形態に
係る電力用半導体装置の終端部の高耐圧半導体素子およ
び接合終端構造を示す断面図である。
【００３５】図中、１１はｎ型シリコン基板を示してお
り、このｎ型シリコン基板１１の表面には、深さ１０μ
ｍ程度の浅い高不純物濃度のｐ型拡散層１２が形成され
ている。また、ｎ型シリコン基板１１の表面には、電界
緩和のための浅い低不純物濃度のｐ型リサーフ層１３
が、ｐ型拡散層１２に接して選択的に形成されている。
り、このｎ型シリコン基板１１の表面には、深さ１０μ
ｍ程度の浅い高不純物濃度のｐ型拡散層１２が形成され
ている。また、ｎ型シリコン基板１１の表面には、電界
緩和のための浅い低不純物濃度のｐ型リサーフ層１３
が、ｐ型拡散層１２に接して選択的に形成されている。
【００３６】ｐ型拡散層１２およびｐ型リサーフ層１３
が形成された側の基板表面は、ＳｉＯ2 膜１４で保護さ
れている。これにより、ｐ型リサーフ層１３の汚染によ
る耐圧低下を防止できるようになる。
が形成された側の基板表面は、ＳｉＯ2 膜１４で保護さ
れている。これにより、ｐ型リサーフ層１３の汚染によ
る耐圧低下を防止できるようになる。
【００３７】一方、ｎ型シリコン基板１１の裏面には、
電極１５が設けられたｐ型拡散層１６が形成されてい
る。ここで、ｎ型シリコン基板１１、ｐ型拡散層１２、
電極１５、ｐ型拡散層１６の具体的な名称は素子によっ
て異なり、例えば、ＧＴＯの場合には、ｎ型シリコン基
板１１はｎ型ベース層、ｐ型拡散層１２はｐ型ベース
層、電極１５はアノード電極、ｐ型拡散層１６はｐ型エ
ミッタ層となる。
電極１５が設けられたｐ型拡散層１６が形成されてい
る。ここで、ｎ型シリコン基板１１、ｐ型拡散層１２、
電極１５、ｐ型拡散層１６の具体的な名称は素子によっ
て異なり、例えば、ＧＴＯの場合には、ｎ型シリコン基
板１１はｎ型ベース層、ｐ型拡散層１２はｐ型ベース
層、電極１５はアノード電極、ｐ型拡散層１６はｐ型エ
ミッタ層となる。
【００３８】また、ＩＧＢＴの場合には、ｎ型シリコン
基板１１は高抵抗のｎ型ベース層、ｐ型拡散層１２はｐ
型ベース層、電極１５はドレイン（コレクタ）電極、ｐ
型拡散層１６はｐ型ドレイン（コレクタ）層となる。
基板１１は高抵抗のｎ型ベース層、ｐ型拡散層１２はｐ
型ベース層、電極１５はドレイン（コレクタ）電極、ｐ
型拡散層１６はｐ型ドレイン（コレクタ）層となる。
【００３９】また、ｎ型シリコン基板１１、ＳｉＯ2 膜
１４および電極１６の端面は、ベベル角θが９０度より
大きくなるように、斜めに機械的に研磨され、さらにこ
の斜めに研磨された端面から内側に斜めに向かって溝１
７が基板表面に形成されている。このようなベベル構造
をグルーブベベル構造という。
１４および電極１６の端面は、ベベル角θが９０度より
大きくなるように、斜めに機械的に研磨され、さらにこ
の斜めに研磨された端面から内側に斜めに向かって溝１
７が基板表面に形成されている。このようなベベル構造
をグルーブベベル構造という。
【００４０】ここで、ｎ型シリコン基板１１の不純物濃
度をＮD （ｃｍ-3）、ｎ型シリコン基板１１とｐ型リサ
ーフ層１３との接合の終端（接合終端）とベベル構造が
形成された端面との間の距離をＤ（ｃｍ）としたとき
に、本実施形態では、Ｄ≦２．６７×１０10・ＮD -7/8
の関係を満たしている。したがって、本実施形態でも、
第１の実施形態と同様の効果が得られる。 （第４の実施形態）図４は、本発明の第４の実施形態に
係る電力用半導体装置の終端部の高耐圧半導体素子およ
び接合終端構造を示す断面図である。なお、図３の電力
用半導体装置と対応する部分には図３と同一符号を付し
てあり、詳細な説明は省略する。
度をＮD （ｃｍ-3）、ｎ型シリコン基板１１とｐ型リサ
ーフ層１３との接合の終端（接合終端）とベベル構造が
形成された端面との間の距離をＤ（ｃｍ）としたとき
に、本実施形態では、Ｄ≦２．６７×１０10・ＮD -7/8
の関係を満たしている。したがって、本実施形態でも、
第１の実施形態と同様の効果が得られる。 （第４の実施形態）図４は、本発明の第４の実施形態に
係る電力用半導体装置の終端部の高耐圧半導体素子およ
び接合終端構造を示す断面図である。なお、図３の電力
用半導体装置と対応する部分には図３と同一符号を付し
てあり、詳細な説明は省略する。
【００４１】本実施形態が第３の実施形態と異なる点
は、ｎ型シリコン基板１１、ＳｉＯ2膜１４、電極１５
およびｐ型拡散層１６の端部がΣ状に機械的に研磨され
ていることにある。すなわち、本実施形態では、グルー
ブベベル構造ではなく、ダブルポジティブベベル構造が
形成されている。本実施形態でも、第３の実施形態と同
様の効果が得られる。
は、ｎ型シリコン基板１１、ＳｉＯ2膜１４、電極１５
およびｐ型拡散層１６の端部がΣ状に機械的に研磨され
ていることにある。すなわち、本実施形態では、グルー
ブベベル構造ではなく、ダブルポジティブベベル構造が
形成されている。本実施形態でも、第３の実施形態と同
様の効果が得られる。
【００４２】なお、本発明は上記実施形態に限定される
ものではない。例えば、上記実施形態では、電力用半導
体素子の例として、高耐圧ダイオード、ＧＴＯ、ＩＧＢ
Ｔをあげたが、本発明は他の電力用半導体素子の場合に
も有効である。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
ものではない。例えば、上記実施形態では、電力用半導
体素子の例として、高耐圧ダイオード、ＧＴＯ、ＩＧＢ
Ｔをあげたが、本発明は他の電力用半導体素子の場合に
も有効である。その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
【００４３】
【発明の効果】以上詳述したように、本発明によれば、
電力用半導体素子の接合終端が浅くても、接合終端が深
い場合と同程度に、ベベル構造による接合終端の電界緩
和効果が得られる。したがって、本発明によれば、電力
用半導体素子の接合終端が浅くても、耐圧が十分な電力
用半導体素子を有する電力用半導体装置を実現できるよ
うになる。
電力用半導体素子の接合終端が浅くても、接合終端が深
い場合と同程度に、ベベル構造による接合終端の電界緩
和効果が得られる。したがって、本発明によれば、電力
用半導体素子の接合終端が浅くても、耐圧が十分な電力
用半導体素子を有する電力用半導体装置を実現できるよ
うになる。
【図１】本発明の第１の実施形態に係る電力用半導体装
置の高耐圧ダイオードおよび接合終端構造を示す断面図
置の高耐圧ダイオードおよび接合終端構造を示す断面図
【図２】本発明の第２の実施形態に係る電力用半導体装
置の高耐圧ダイオードおよび接合終端構造を示す断面図
置の高耐圧ダイオードおよび接合終端構造を示す断面図
【図３】本発明の第３の実施形態に係る電力用半導体装
置の終端部の高耐圧半導体素子および接合終端構造を示
す断面図
置の終端部の高耐圧半導体素子および接合終端構造を示
す断面図
【図４】本発明の第４の実施形態に係る電力用半導体装
置の終端部の高耐圧半導体素子および接合終端構造を示
す断面図
置の終端部の高耐圧半導体素子および接合終端構造を示
す断面図
【図５】本発明の作用を説明するための図
【図６】従来の電力用半導体装置の終端部の高耐圧半導
体素子および接合終端構造を示す断面図
体素子および接合終端構造を示す断面図
１…ｎ型シリコン基板 ２…ｐ型エミッタ拡散層 ３…ｐ型リサーフ層 ４…ＳｉＯ2 膜 ５…ｎ型エミッタ拡散層 ６…カソード電極 ７…ｎ型拡散層 １１…ｎ型シリコン基板 １２…ｐ型拡散層 １３…ｐ型リサーフ層 １４…ＳｉＯ2 膜 １５…電極 １６…ｐ型拡散層 １７…溝
Claims (3)
- 【請求項１】一導電型の半導体基板に形成された電力用
半導体素子と、 前記半導体基板の端面に形成されたベベル構造とを具備
してなり、 前記電力用半導体素子の接合終端は、前記ベベル構造が
形成された端面よりも内側の前記半導体基板の表面に形
成され、かつ前記接合終端は、該接合終端に逆バイアス
電圧が印加されたときに、前記接合終端から広がる空乏
層が、前記ベベル構造が形成された端面に到達する位置
に形成されていることを特徴とする電力用半導体装置。 - 【請求項２】一導電型の半導体基板に形成された電力用
半導体素子と、 前記半導体基板の端面に形成されたベベル構造とを具備
してなり、 前記半導体基板の不純物濃度をＮD （ｃｍ-3）、前記電
力用半導体素子の接合終端と前記ベベル構造が形成され
た端面との間の距離をＤ（ｃｍ）としたときに、Ｄ≦
２．６７×１０10・ＮD -7/8の関係を満たすことを特徴
とする電力用半導体装置。 - 【請求項３】前記電力用半導体素子は、プレーナ型電力
用半導体素子であることを特徴とする請求項１または請
求項２に記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6464697A JPH10261787A (ja) | 1997-03-18 | 1997-03-18 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6464697A JPH10261787A (ja) | 1997-03-18 | 1997-03-18 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10261787A true JPH10261787A (ja) | 1998-09-29 |
Family
ID=13264233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6464697A Pending JPH10261787A (ja) | 1997-03-18 | 1997-03-18 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10261787A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102254A1 (ja) * | 2010-02-16 | 2011-08-25 | 住友電気工業株式会社 | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 |
| JP2014123633A (ja) * | 2012-12-20 | 2014-07-03 | Renesas Electronics Corp | 半導体装置 |
-
1997
- 1997-03-18 JP JP6464697A patent/JPH10261787A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011102254A1 (ja) * | 2010-02-16 | 2011-08-25 | 住友電気工業株式会社 | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 |
| JP2011171374A (ja) * | 2010-02-16 | 2011-09-01 | Sumitomo Electric Ind Ltd | 炭化珪素絶縁ゲート型半導体素子およびその製造方法 |
| US8901568B2 (en) | 2010-02-16 | 2014-12-02 | Sumitomo Electric Industries, Ltd. | Silicon carbide insulating gate type semiconductor device and fabrication method thereof |
| JP2014123633A (ja) * | 2012-12-20 | 2014-07-03 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| JP5613995B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US6281521B1 (en) | Silicon carbide horizontal channel buffered gate semiconductor devices | |
| JP2002185015A (ja) | 高耐電圧半導体装置 | |
| JP2001135819A (ja) | 超接合半導体素子 | |
| JP2009088159A (ja) | 半導体装置 | |
| JP2004535064A (ja) | 半導体装置用のトレンチ構造 | |
| WO2017029719A1 (ja) | 半導体装置 | |
| JP5601863B2 (ja) | 電力半導体装置 | |
| JPH05102497A (ja) | 電力用半導体素子 | |
| CN104103691A (zh) | 具有补偿区的半导体器件 | |
| JP4631268B2 (ja) | 半導体装置 | |
| JP2003142698A (ja) | 電力用半導体装置 | |
| JP2002518843A (ja) | 上部酸化膜及びドリフト領域が傾斜した横型薄膜ｓｏｉ装置 | |
| JP2004335922A (ja) | 半導体装置 | |
| JP2003017695A (ja) | 半導体装置 | |
| JP2005051111A (ja) | メサ型半導体装置 | |
| JPH10261787A (ja) | 電力用半導体装置 | |
| JP3297087B2 (ja) | 高耐圧半導体装置 | |
| JPH06140633A (ja) | Ｍｏｓ駆動型半導体装置 | |
| US10600898B2 (en) | Vertical bidirectional insulated gate turn-off device | |
| JPH0992826A (ja) | 半導体素子及びそのシミュレーション方法 | |
| JP3204752B2 (ja) | 半導体装置 | |
| JP4678077B2 (ja) | ダイオード | |
| JP2860089B2 (ja) | 高耐圧半導体素子 |