JP5613995B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5613995B2 JP5613995B2 JP2009109994A JP2009109994A JP5613995B2 JP 5613995 B2 JP5613995 B2 JP 5613995B2 JP 2009109994 A JP2009109994 A JP 2009109994A JP 2009109994 A JP2009109994 A JP 2009109994A JP 5613995 B2 JP5613995 B2 JP 5613995B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- base layer
- region
- layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 54
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000010410 layer Substances 0.000 claims description 173
- 239000012535 impurity Substances 0.000 claims description 48
- 239000002344 surface layer Substances 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 15
- 238000010030 laminating Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 13
- 230000005684 electric field Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
まず、実施の形態1にかかる半導体装置について説明する。図1は、実施の形態1にかかる半導体装置の断面構造について示す断面図である。実施の形態1にかかる半導体装置は、エピタキシャルウエハーを用いて作製される。エピタキシャルウエハーは、n+型4H−SiC基板1の上に、n型バッファー層2と、n-型ドリフト層3とが、この順に積層されている。
つぎに、実施の形態2にかかる半導体装置について説明する。図4は、実施の形態2にかかる半導体装置の断面構造について示す断面図である。図4に示すように、実施の形態2にかかる半導体装置は、第1トレンチが形成されず、p型ベース層5の一部が、第1主面から突き出た形状である。そして、p型ベース層5における突出領域15の表面層に、p+型ボディコンタクト領域6が設けられている。その他の構成は、実施の形態1と同様のため説明を省略する。
2 n型バッファー層
3 n-型ドリフト層
4 第1トレンチ
5 p型ベース層
6 p+型ボディコンタクト領域
7 n+型ソース領域
8 第2トレンチ
9 ゲート酸化膜
10 ゲート電極
11 層間絶縁膜
12 ソース電極
13 ドレイン電極
14 メタル
Claims (6)
- 第1導電型炭化珪素半導体基板のおもて面側の全面に設けられた第1導電型ドリフト層と、
前記第1導電型ドリフト層の全面に設けられた第2導電型ベース層と、
前記第2導電型ベース層の表面層に選択的に設けられた第2導電型不純物領域と、
前記第2導電型ベース層の表面層に、前記第2導電型不純物領域と離れて設けられたトレンチと、
前記トレンチの内部に、ゲート酸化膜を介して埋め込まれたゲート電極と、
前記第2導電型ベース層の表面層に、前記トレンチと接し、前記第2導電型不純物領域と離れて設けられた第1導電型ソース領域と、
前記ゲート電極を覆うように設けられた絶縁膜と、
前記第2導電型不純物領域および前記第1導電型ソース領域に接するように設けられたソース電極と、
前記第1導電型炭化珪素半導体基板の裏面側に設けられたドレイン電極と、
を備え、
前記第2導電型ベース層の、前記第2導電型不純物領域と前記第1導電型ドリフト層とに挟まれた部分の厚さは、前記第2導電型ベース層の、前記第2導電型不純物領域と前記第1導電型ドリフト層とに挟まれた部分以外の領域の厚さよりも厚く、
前記第2導電型ベース層の、前記第2導電型不純物領域と前記第1導電型ドリフト層とに挟まれた部分の幅は、前記第2導電型不純物領域の幅と等しく、
前記第2導電型ベース層の、前記第2導電型不純物領域と前記第1導電型ドリフト層とに挟まれた部分は、前記第2導電型ベース層の、前記第2導電型不純物領域と前記第1導電型ドリフト層とに挟まれた部分以外の領域よりも前記ソース電極側に突出していることを特徴とする炭化珪素半導体装置。 - 前記第2導電型不純物領域の底部から前記第2導電型ベース層と前記第1導電型ドリフト層との界面までの距離は、4μm以上であることを特徴とする請求項1に記載の炭化珪素半導体装置。
- 第1導電型炭化珪素半導体基板のおもて面側の全面に第1導電型ドリフト層を積層する工程と、
前記第1導電型ドリフト層の一部に、第1トレンチを形成する工程と、
前記第1トレンチの形成された前記第1導電型ドリフト層の全面に第2導電型ベース層を積層する工程と、
前記第2導電型ベース層の表面層の、前記第1トレンチの上の領域に、前記第1トレンチと同じ幅を有する第2導電型不純物領域を形成する工程と、
前記第2導電型ベース層の表面層に、前記第2導電型不純物領域と離れて、第1導電型ソース領域を形成する工程と、
前記第1導電型ソース領域および前記第2導電型ベース層を貫通するように第2トレンチを形成する工程と、
前記第2トレンチの内部に、ゲート酸化膜を介してゲート電極を形成する工程と、
前記第1導電型ソース領域および前記第2導電型不純物領域に接するようにソース電極を形成する工程と、
前記第1導電型炭化珪素半導体基板の裏面側にドレイン電極を形成する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。 - 前記第1トレンチを形成する工程においては、前記第1トレンチの深さが、当該第1トレンチの上に形成される前記第2導電型ベース層の厚さと合わせて、4μm以上になるように形成することを特徴とする請求項3に記載の炭化珪素半導体装置の製造方法。
- 第1導電型炭化珪素半導体基板のおもて面側の全面に第1導電型ドリフト層を積層する工程と、
前記第1導電型ドリフト層の全面に第2導電型ベース層を積層する工程と、
前記第2導電型ベース層を所定深さでかつ選択的にエッチングし、前記第2導電型ベース層の一部を突出領域として残す工程と、
前記突出領域の表面層に第2導電型不純物領域を形成する工程と、
前記第2導電型ベース層の表面層の、前記突出領域以外の領域に第1導電型ソース領域を形成する工程と、
前記第1導電型ソース領域および前記第2導電型ベース層を貫通するように第2トレンチを形成する工程と、
前記第2トレンチの内部に、ゲート酸化膜を介してゲート電極を形成する工程と、
前記第1導電型ソース領域および前記第2導電型不純物領域に接するようにソース電極を形成する工程と、
前記第1導電型炭化珪素半導体基板の裏面側にドレイン電極を形成する工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。 - 前記第2導電型ベース層を積層する工程においては、厚さが4μm以上となるように、前記第1導電型ドリフト層の全面に前記第2導電型ベース層を積層することを特徴とする請求項5に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009109994A JP5613995B2 (ja) | 2009-04-28 | 2009-04-28 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009109994A JP5613995B2 (ja) | 2009-04-28 | 2009-04-28 | 炭化珪素半導体装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013215126A Division JP5630552B2 (ja) | 2013-10-15 | 2013-10-15 | 炭化珪素半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258386A JP2010258386A (ja) | 2010-11-11 |
JP5613995B2 true JP5613995B2 (ja) | 2014-10-29 |
Family
ID=43318923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009109994A Expired - Fee Related JP5613995B2 (ja) | 2009-04-28 | 2009-04-28 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5613995B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6524279B2 (ja) * | 2011-08-24 | 2019-06-05 | ローム株式会社 | 半導体装置およびその製造方法 |
JP6290526B2 (ja) | 2011-08-24 | 2018-03-07 | ローム株式会社 | 半導体装置およびその製造方法 |
JP5790573B2 (ja) * | 2012-04-03 | 2015-10-07 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2014034592A (ja) * | 2012-08-07 | 2014-02-24 | Sekisui Chem Co Ltd | エレクトレットシート |
JP5961563B2 (ja) | 2013-01-25 | 2016-08-02 | 株式会社豊田中央研究所 | 半導体装置の製造方法 |
US9012984B2 (en) * | 2013-03-13 | 2015-04-21 | Cree, Inc. | Field effect transistor devices with regrown p-layers |
US9142668B2 (en) | 2013-03-13 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with buried well protection regions |
US9240476B2 (en) | 2013-03-13 | 2016-01-19 | Cree, Inc. | Field effect transistor devices with buried well regions and epitaxial layers |
US9306061B2 (en) * | 2013-03-13 | 2016-04-05 | Cree, Inc. | Field effect transistor devices with protective regions |
JP6107597B2 (ja) * | 2013-03-26 | 2017-04-05 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
JP6092680B2 (ja) * | 2013-03-26 | 2017-03-08 | 新電元工業株式会社 | 半導体装置及び半導体装置の製造方法 |
DE102013209256A1 (de) * | 2013-05-17 | 2014-11-20 | Robert Bosch Gmbh | Metall-Oxid-Halbleiter-Feldeffekttransistor und Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekttransistors |
DE112014003712T5 (de) * | 2013-12-16 | 2016-04-28 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung |
JP6341074B2 (ja) * | 2014-01-24 | 2018-06-13 | 株式会社デンソー | 半導体装置の製造方法 |
JP6179409B2 (ja) | 2014-01-24 | 2017-08-16 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP6229511B2 (ja) * | 2014-01-27 | 2017-11-15 | トヨタ自動車株式会社 | 半導体装置 |
WO2016042738A1 (ja) * | 2014-09-16 | 2016-03-24 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6428489B2 (ja) | 2014-09-16 | 2018-11-28 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
KR101655153B1 (ko) | 2014-12-12 | 2016-09-22 | 현대자동차 주식회사 | 반도체 소자 및 그 제조 방법 |
WO2018117061A1 (ja) * | 2016-12-19 | 2018-06-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7318553B2 (ja) * | 2020-02-10 | 2023-08-01 | 株式会社デンソー | スイッチング素子の製造方法 |
CN113690302A (zh) | 2020-05-18 | 2021-11-23 | 华润微电子(重庆)有限公司 | 半导体器件及其制备方法 |
CN113130635B (zh) * | 2021-04-22 | 2022-09-20 | 厦门芯一代集成电路有限公司 | 一种i型栅的mos器件及其制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6291298B1 (en) * | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
JP4738562B2 (ja) * | 2000-03-15 | 2011-08-03 | 三菱電機株式会社 | 半導体装置の製造方法 |
JP5721308B2 (ja) * | 2008-03-26 | 2015-05-20 | ローム株式会社 | 半導体装置 |
-
2009
- 2009-04-28 JP JP2009109994A patent/JP5613995B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010258386A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5613995B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP7241848B2 (ja) | 絶縁ゲート型炭化珪素半導体装置 | |
CN108735817B (zh) | 具有沟槽底部中的偏移的SiC半导体器件 | |
JP3979788B2 (ja) | 炭化ケイ素ディバイス | |
WO2013001677A1 (ja) | 半導体装置とその製造方法 | |
EP3552239A1 (en) | Power semiconductor devices having gate trenches and buried termination structures and related methods | |
JP2008016747A (ja) | トレンチmos型炭化珪素半導体装置およびその製造方法 | |
JP2012059841A (ja) | 半導体装置 | |
US10263105B2 (en) | High voltage semiconductor device | |
US11961904B2 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
WO2012131768A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5630552B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5463725B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018022852A (ja) | 半導体装置およびその製造方法 | |
JP7030665B2 (ja) | 半導体装置 | |
JP5233158B2 (ja) | 炭化珪素半導体装置 | |
US9018633B2 (en) | Semiconductor device | |
KR20140044075A (ko) | 반도체 소자 및 그 제조 방법 | |
JP5556862B2 (ja) | トレンチmos型炭化珪素半導体装置の製造方法 | |
JP2016195226A (ja) | 半導体装置 | |
JP2018082056A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3963151B2 (ja) | 炭化珪素半導体装置 | |
JP5059989B1 (ja) | 半導体装置とその製造方法 | |
JP2006237116A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5613995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |