CN113130635B - 一种i型栅的mos器件及其制备方法 - Google Patents

一种i型栅的mos器件及其制备方法 Download PDF

Info

Publication number
CN113130635B
CN113130635B CN202110437726.1A CN202110437726A CN113130635B CN 113130635 B CN113130635 B CN 113130635B CN 202110437726 A CN202110437726 A CN 202110437726A CN 113130635 B CN113130635 B CN 113130635B
Authority
CN
China
Prior art keywords
type
region
heavily doped
semiconductor substrate
doped source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110437726.1A
Other languages
English (en)
Other versions
CN113130635A (zh
Inventor
陈利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Xinyidai Integrated Circuit Co ltd
Original Assignee
Xiamen Xinyidai Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Xinyidai Integrated Circuit Co ltd filed Critical Xiamen Xinyidai Integrated Circuit Co ltd
Priority to CN202110437726.1A priority Critical patent/CN113130635B/zh
Publication of CN113130635A publication Critical patent/CN113130635A/zh
Application granted granted Critical
Publication of CN113130635B publication Critical patent/CN113130635B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种I型栅的MOS器件及其制备方法，其包括：N型衬底，P型阱区，N型轻掺杂区，P型重掺杂源/漏极区，N型重掺杂源/漏极区，高K绝缘区，栅极多晶硅区，栅极电极，第一源/漏极电极和第二源/漏极电极；其中N型衬底的中间设有I型栅结构，N型衬底的上表面和下表面都设有P型阱区，P型阱区是以N型衬底的中心线上下对称，P型阱区上都设有N型轻掺杂区，N型轻掺杂区上都设有N型重掺杂源/漏极区，N型重掺杂源/漏极区连接有P型重掺杂源/漏极区；I型栅结构包括高K绝缘区和栅极多晶硅区，高K绝缘区上设有栅极多晶硅区，所述栅极多晶硅区上设有栅极电极，N/P型重掺杂源/漏极区上设有源/漏极电极。

Description

一种I型栅的MOS器件及其制备方法
技术领域
本发明涉及半导体功率技术领域，具体涉及一种I型栅的MOS器件及其制备方法。
背景技术
功率半导体器件是任何电子系统不可缺少的电子器件，其主要应用在各种电源和驱动负载上。随着功率半导体器件的更新换代，新型功率半导体器件逐渐向实现节能、节材、环保和微型化等效益方面发展。
目前，传统的MOS器件有平面型MOS器件、槽栅型MOS器件、分裂栅型MOS器件和超结MOS器件。传统平面型VDMOS存在JFET区域，拥有JFET颈区电阻，会使沟道电阻所占比例明显增大；传统槽栅VDMOS可以消除传统平面栅VDMOS中存在的JFET区域，增大了器件的沟道密度，降低了器件的比导通电阻，但传统的槽栅VDMOS具有很大的栅漏交叠电容，影响了器件的电学性能；因此为了降低栅漏电容、改善槽栅VDMOS的电学性能，分裂栅结构被提出；传统的超结MOS器件虽然导通速度快和开关损耗低等优点被广泛关注，但传统的超结MOS器件具有较大的栅沟道导通电阻；以上传统的MOS器件都是由一个整体栅极实现一个器件的运行，使得器件的结构单一。
碳化硅材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。
因此，亟待一种I型栅的MOS器件，可以实现一个栅极驱动两个MOS器件。
发明内容
本发明所要解决的技术问题是：提供一种I型栅的MOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备；采用I型栅结构，可以实现一个栅极驱动两个MOS沟道的导通和截止；采用MOS器件的上、下源/漏电极，可以实现MOS器件的纵向工作；采用N型轻掺杂区，可以降低MOS器件的比导通电阻；采用高K绝缘区，可以提高MOS器件的耐压性能；采用I型栅结构两侧的MOS不同的掺杂浓度，可以实现同一栅极驱动不同MOS器件。
为了解决上述技术问题，本发明的技术方案具体如下：
一种I型栅的MOS器件，所述器件包括：N型衬底，第一P型阱区，第二P型阱区，第一N型轻掺杂区，第二N型轻掺杂区，第一P型重掺杂源/漏极区，第二P型重掺杂源/漏极区，第一N型重掺杂源/漏极区，第二N型重掺杂源/漏极区，高K绝缘区，栅极多晶硅区，栅极电极，第一源/漏极电极和第二源/漏极电极；
进一步地，所述N型衬底的中间设有I型栅结构，所述N型衬底的上表面和下表面都设有所述第一P型阱区和第二P型阱区，所述第一P型阱区是以所述N型衬底的中心线上下对称，所述第二P型阱区是以所述N型衬底的中心线上下对称，所述第一P型阱区和第二P型阱区与所述I型栅结构相接触，且所述第一P型阱区和第二P型阱区分别设置在所述I型栅结构的两侧，所述第一P型阱区上都设有所述第一N型轻掺杂区，所述第二P型阱区都设有所述第二N型轻掺杂区，所述第一N型轻掺杂区上都设有所述第一N型重掺杂源/漏极区，所述第一N型重掺杂源/漏极区在远离所述I型栅结构的一侧连接有第一P型重掺杂源/漏极区，所述第二N型轻掺杂区上都设有所述第二N型重掺杂源/漏极区，所述第二N型重掺杂源/漏极区在远离所述I型栅结构的一侧连接有第二P型重掺杂源/漏极区。
进一步地，所述I型栅结构的两个横向结构为连接在所述衬底基片的上表面和下表面，且与其相对应的第一N型轻掺杂区和第二N型轻掺杂区有重合区域，所述I型栅结构的一个竖向结构为贯穿所述衬底基片，且与所述两个横向结构连接，所述I型栅结构包括高K绝缘区和栅极多晶硅区，所述高K绝缘区上设有栅极多晶硅区，所述栅极多晶硅区上设有栅极电极，所述第一P型重掺杂源/漏极区上设有第一源/漏极电极，所述第二P型重掺杂源/漏极区上设有第二源/漏极电极。
进一步地，所述衬底基片为制造所述器件选用的半导体材料，类似晶圆片。
进一步地，所述两个横向结构相同或者不同。
进一步地，所述两个横向结构的宽度相等或者不等。
进一步地，所述两个横向结构的厚度相等或者不等。
进一步地，所述N型衬底的厚度分别比所述第一P型阱区的厚度和所述第二P型阱区的厚度大。
进一步地，所述第一P型阱区的厚度和所述第二P型阱区的厚度相等。
进一步地，所述高K绝缘区是一种单质或者化合物的高K绝缘材料。
进一步地，所述栅极电极、所述第一源/漏极电极和所述第二源/漏极电极的金属电极采用金属铜材料或者铝材料。
进一步地，所述N型衬底的材料选用半导体SiC基材料。
一种I型栅的MOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：选用带有N型掺杂的半导体衬底，将半导体衬底进行双面清洗、烘干，在其上、下表面涂一层光刻胶，采用有所述第一P型阱区定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一P型阱区的定义；
S2、第一P型阱区的形成：通过离子注入方式，在所述半导体衬底中形成所述双面的第一P型阱区；
S3、第二P型阱区的定义：去除所述半导体衬底双面的第一P型阱区定义的光刻胶，对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述第二P型阱区定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第二P型阱区的定义；
S4、第二P型阱区的形成：通过离子注入方式，在所述半导体衬底中形成所述双面的第二P型阱区；
S5、I型栅结构的第一槽型结构的定义：去除所述半导体衬底双面的第二P型阱区定义的光刻胶，对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述I型栅结构的第一槽型结构的定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的I型栅结构的第一槽型结构的定义；
S6、I型栅结构的第一槽型结构的形成：采用刻蚀技术，对所述半导体衬底进行双向刻蚀，刻蚀出所述半导体衬底的上下表面相通的第一槽型结构；
S7、高K绝缘区的形成：去除所述半导体衬底双面的I型栅结构定义的光刻胶，对所述半导体衬底进行双面沉积高K绝缘材料，填满所述的第一槽型结构；
S8、栅极多晶硅区的第二槽型结构的定义：对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述栅极多晶硅区的第二槽型结构的定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的栅极多晶硅区的第二槽型结构的定义；
S9、栅极多晶硅区的第二槽型结构的形成：采用刻蚀技术，对所述半导体衬底进行双向刻蚀，刻蚀出所述半导体衬底的上下表面相通的第二槽型结构；
S10、栅极多晶硅区的形成：去除所述半导体衬底双面的栅极多晶硅区定义的光刻胶，对所述半导体衬底进行双面沉积多晶硅材料，填满所述的第二槽型结构；
S11、I型栅结构的定义：在对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述I型栅结构的定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的I型栅结构的定义；
S12、I型栅结构的形成：采用刻蚀技术，对所述半导体衬底进行双向刻蚀，刻蚀出所述半导体衬底的上下表面的栅极多晶硅区和高K绝缘区；
S13、第一N型轻掺杂区和第二N型轻掺杂区的定义：去除所述半导体衬底双面的I型栅结构定义的光刻胶，对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述第一N型轻掺杂区和/或第二N型轻掺杂区定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一N型轻掺杂区和/或第二N型轻掺杂区的定义；
S14、第一N型轻掺杂区和/或第二N型轻掺杂区的形成：通过离子注入方式，在所述半导体衬底中，且在所述第一P型阱区和/或第二P型阱区上形成与之对应的所述第一N型轻掺杂区和/或第二N型轻掺杂区；
S15、第一N型重掺杂源/漏极区和/或第二N型重掺杂源/漏极区的定义：去除所述第一N型轻掺杂区和/或第二N型轻掺杂区的光刻胶，采用有所述第一N型重掺杂源/漏极区和/或第二N型重掺杂源/漏极区定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一N型重掺杂源/漏极区和/或第二N型重掺杂源/漏极区的定义；
S16、第一N型重掺杂源/漏极区和/或第二N型重掺杂源/漏极区的形成：通过离子注入方式，在所述半导体衬底中，且在所述第一N型轻掺杂区和/或第二N型轻掺杂区上形成所述第一N型重掺杂源/漏极区和/或第二N型重掺杂源/漏极区；
S17、第一P型重掺杂源/漏极区和/或第二P型重掺杂源/漏极区的定义：去除所述第一N型重掺杂源/漏极区和/或第二N型重掺杂源/漏极区定义的光刻胶，采用有所述第一P型重掺杂源/漏极区和/或第二P型重掺杂源/漏极区定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一P型重掺杂源/漏极区和/或第二P型重掺杂源/漏极区的定义；
S18、第一P型重掺杂源/漏极区和/或第二P型重掺杂源/漏极区的形成：通过离子注入方式，在所述半导体衬底中，且在所述第一P型阱区和/或第二P型阱区上形成所述第一P型重掺杂源/漏极区和/或第二P型重掺杂源/漏极区；
S19、电极的形成：去除所述第一P型重掺杂源/漏极区和/或第二P型重掺杂源/漏极区定义的光刻胶，在所述栅极多晶硅区上沉积金属电极，在所述第一N型重掺杂源/漏极区、第二N型重掺杂源/漏极区、第一P型重掺杂源/漏极区和第二P型重掺杂源/漏极区上沉积金属电极。
有益效果
本发明专利为一种I型栅的MOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备；采用I型栅结构，可以实现一个栅极驱动两个MOS沟道的导通和截止；采用MOS器件的上、下源/漏电极，可以实现MOS器件的纵向工作；采用N型轻掺杂区，可以降低MOS器件的比导通电阻；采用高K绝缘区，可以提高MOS器件的耐压性能；采用I型栅结构两侧的MOS不同的掺杂浓度，可以实现同一栅极驱动不同MOS器件。
附图说明
图1为本发明一种I型栅的MOS器件的结构示意图。
图2为本发明一种I型栅的MOS器件的制备流程图。
附图标号：1、N型衬底；2、第一P型阱区；22、第二P型阱区；3、第一N型轻掺杂区；23、第二N型轻掺杂区；4、第一P型重掺杂源/漏极区；24、第二P型重掺杂源/漏极区；5、第一N型重掺杂源/漏极区；25、第二N型重掺杂源/漏极区；6、高K绝缘区；7、栅极多晶硅区；S、源极电极；D、漏极电极；G、栅极电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1所示，图1为本发明一种I型栅的MOS器件的结构示意图。
本发明提供的一种I型栅的MOS器件，所述器件包括：N型衬底1，第一P型阱区2，第二P型阱区22，第一N型轻掺杂区3，第二N型轻掺杂区23，第一P型重掺杂源/漏极区4，第二P型重掺杂源/漏极区24，第一N型重掺杂源/漏极区5，第二N型重掺杂源/漏极区25，高K绝缘区6，栅极多晶硅区7，栅极电极G，第一源/漏极电极S1/D1和第二源/漏极电极S2/D2；
其中所述N型衬底1的材料选用半导体SiC基材料，所述N型衬底1的中间设有I型栅结构，所述N型衬底1的上表面和下表面都设有所述第一P型阱区2和第二P型阱区22，所述第一P型阱区2是以所述N型衬底1的中心线上下对称，所述第二P型阱区22是以所述N型衬底1的中心线上下对称，所述第一P型阱区2和第二P型阱区22与所述I型栅结构相接触，且所述第一P型阱区2和第二P型阱区22分别设置在所述I型栅结构的两侧，所述第一P型阱区2上都设有所述第一N型轻掺杂区3，所述第二P型阱区22都设有所述第二N型轻掺杂区23，所述第一N型轻掺杂区3上都设有所述第一N型重掺杂源/漏极区5，所述第一N型重掺杂源/漏极区5在远离所述I型栅结构的一侧连接有第一P型重掺杂源/漏极区4，所述第二N型轻掺杂区23上都设有所述第二N型重掺杂源/漏极区25，所述第二N型重掺杂源/漏极区25在远离所述I型栅结构的一侧连接有第二P型重掺杂源/漏极区24；
其中所述I型栅结构的两个横向结构为连接在所述衬底基片的上表面和下表面，且与其相对应的第一N型轻掺杂区3和第二N型轻掺杂区23有重合区域，所述I型栅结构的一个竖向结构为贯穿所述衬底基片，且与所述两个横向结构连接，所述I型栅结构包括高K绝缘区6和栅极多晶硅区7，所述高K绝缘区6上设有栅极多晶硅区7，所述栅极多晶硅区7上设有栅极电极G，所述第一P型重掺杂源/漏极区4上设有第一源/漏极电极S1/D1，所述第二P型重掺杂源/漏极区24上设有第二源/漏极电极S2/D2。
参阅图2所示，一种I型栅的MOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：选用带有N型掺杂的半导体衬底，将半导体衬底进行双面清洗、烘干，在其上、下表面涂一层光刻胶，采用有所述第一P型阱区2定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一P型阱区2的定义；
S2、第一P型阱区2的形成：通过离子注入方式，在所述半导体衬底中形成所述双面的第一P型阱区2；
S3、第二P型阱区22的定义：去除所述半导体衬底双面的第一P型阱区2定义的光刻胶，对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述第二P型阱区22定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第二P型阱区22的定义；
S4、第二P型阱区22的形成：通过离子注入方式，在所述半导体衬底中形成所述双面的第二P型阱区22；
S5、I型栅结构的第一槽型结构的定义：去除所述半导体衬底双面的第二P型阱区22定义的光刻胶，对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述I型栅结构的第一槽型结构的定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的I型栅结构的第一槽型结构的定义；
S6、I型栅结构的第一槽型结构的形成：采用刻蚀技术，对所述半导体衬底进行双向刻蚀，刻蚀出所述半导体衬底的上下表面相通的第一槽型结构；
S7、高K绝缘区6的形成：去除所述半导体衬底双面的I型栅结构定义的光刻胶，对所述半导体衬底进行双面沉积高K绝缘材料，填满所述的第一槽型结构；
S8、栅极多晶硅区7的第二槽型结构的定义：对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述栅极多晶硅区7定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的栅极多晶硅区7的定义；
S9、栅极多晶硅区7的第二槽型结构的形成：采用刻蚀技术，对所述半导体衬底进行双向刻蚀，刻蚀出所述半导体衬底的上下表面相通的第二槽型结构；
S10、栅极多晶硅区7的形成：去除所述半导体衬底双面的栅极多晶硅区7定义的光刻胶，对所述半导体衬底进行双面沉积多晶硅材料，填满所述的第二槽型结构；
S11、I型栅结构的定义：在对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述I型栅结构的定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的I型栅结构的定义；
S12、I型栅结构的形成：采用刻蚀技术，对所述半导体衬底进行双向刻蚀，刻蚀出所述半导体衬底的上下表面的栅极多晶硅区7和高K绝缘区6；
S13、第一N型轻掺杂区3和第二N型轻掺杂区23的定义：去除所述半导体衬底双面的I型栅结构定义的光刻胶，对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述第一N型轻掺杂区3和/或第二N型轻掺杂区23定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一N型轻掺杂区3和/或第二N型轻掺杂区23的定义；
S14、第一N型轻掺杂区3和/或第二N型轻掺杂区23的形成：通过离子注入方式，在所述半导体衬底中，且在所述第一P型阱区2和/或第二P型阱区22上形成与之对应的所述第一N型轻掺杂区3和/或第二N型轻掺杂区23；
S15、第一N型重掺杂源/漏极区5和/或第二N型重掺杂源/漏极区25的定义：去除所述第一N型轻掺杂区3和/或第二N型轻掺杂区23定义的光刻胶，采用有所述第一N型重掺杂源/漏极区5和/或第二N型重掺杂源/漏极区25定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一N型重掺杂源/漏极区5和/或第二N型重掺杂源/漏极区25的定义；
S16、第一N型重掺杂源/漏极区5和/或第二N型重掺杂源/漏极区25的形成：通过离子注入方式，在所述半导体衬底中，且在所述第一N型轻掺杂区3和/或第二N型轻掺杂区23上形成所述第一N型重掺杂源/漏极区5和/或第二N型重掺杂源/漏极区25；
S17、第一P型重掺杂源/漏极区4和/或第二P型重掺杂源/漏极区24的定义：去除所述第一N型重掺杂源/漏极区5和/或第二N型重掺杂源/漏极区25定义的光刻胶，采用有所述第一P型重掺杂源/漏极区4和/或第二P型重掺杂源/漏极区24定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一P型重掺杂源/漏极区4和/或第二P型重掺杂源/漏极区24的定义；
S18、第一P型重掺杂源/漏极区4和/或第二P型重掺杂源/漏极区24的形成：通过离子注入方式，在所述半导体衬底中，且在所述第一P型阱区2和/或第二P型阱区22上形成所述第一P型重掺杂源/漏极区4和/或第二P型重掺杂源/漏极区24；
S19、电极的形成：去除所述第一P型重掺杂源/漏极区4和/或第二P型重掺杂源/漏极区24定义的光刻胶，在所述栅极多晶硅区7上沉积金属电极，在所述第一N型重掺杂源/漏极区5、第二N型重掺杂源/漏极区25、第一P型重掺杂源/漏极区4和第二P型重掺杂源/漏极区24上沉积金属电极。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (6)

1.一种I型栅的MOS器件，其特征在于，所述器件包括：N型衬底(1)，第一P型阱区(2)，第二P型阱区(22)，第一N型轻掺杂区(3)，第二N型轻掺杂区(23)，第一P型重掺杂源/漏极区(4)，第二P型重掺杂源/漏极区(24)，第一N型重掺杂源/漏极区(5)，第二N型重掺杂源/漏极区(25)，高K绝缘区(6)，栅极多晶硅区(7)，栅极电极(G)，第一源/漏极电极(S1/D1)和第二源/漏极电极(S2/D2)；
其中所述N型衬底(1)的中间设有I型栅结构，所述N型衬底(1)的上表面和下表面都设有所述第一P型阱区(2)和第二P型阱区(22)，所述第一P型阱区(2)是以所述N型衬底(1)的中心线上下对称，所述第二P型阱区(22)是以所述N型衬底(1)的中心线上下对称，所述第一P型阱区(2)和第二P型阱区(22)与所述I型栅结构相接触，且所述第一P型阱区(2)和第二P型阱区(22)分别设置在所述I型栅结构的两侧，所述第一P型阱区(2)上都设有所述第一N型轻掺杂区(3)，所述第二P型阱区(22)都设有所述第二N型轻掺杂区(23)，所述第一N型轻掺杂区(3)上都设有所述第一N型重掺杂源/漏极区(5)，所述第一N型重掺杂源/漏极区(5)在远离所述I型栅结构的一侧连接有第一P型重掺杂源/漏极区(4)，所述第二N型轻掺杂区(23)上都设有所述第二N型重掺杂源/漏极区(25)，所述第二N型重掺杂源/漏极区(25)在远离所述I型栅结构的一侧连接有第二P型重掺杂源/漏极区(24)；
其中所述I型栅结构的两个横向结构为连接在所述衬底基片的上表面和下表面，且与其相对应的第一N型轻掺杂区(3)和第二N型轻掺杂区(23)有重合区域，所述I型栅结构的一个竖向结构为贯穿所述衬底基片，且与所述两个横向结构连接，所述I型栅结构包括高K绝缘区(6)和栅极多晶硅区(7)，所述高K绝缘区(6)上设有栅极多晶硅区(7)，所述栅极多晶硅区(7)上设有栅极电极(G)，所述第一P型重掺杂源/漏极区(4)上设有第一源/漏极电极(S1/D1)，所述第二P型重掺杂源/漏极区(24)上设有第二源/漏极电极(S2/D2)；
所述N型衬底(1)的材料选用半导体SiC基材料。
2.根据权利要求1所述的一种I型栅的MOS器件，其特征在于，所述N型衬底(1)的厚度分别比所述第一P型阱区(2)的厚度和所述第二P型阱区(22)的厚度大。
3.根据权利要求2所述的一种I型栅的MOS器件，其特征在于，所述第一P型阱区(2)的厚度和所述第二P型阱区(22)的厚度相等。
4.根据权利要求1所述的一种I型栅的MOS器件，其特征在于，所述高K绝缘区(6)是一种单质或者化合物的高K绝缘材料。
5.根据权利要求1所述的一种I型栅的MOS器件，其特征在于，所述栅极电极(G)、所述第一源/漏极电极(S1/D1)和所述第二源/漏极电极(S2/D2)的金属电极采用金属铜材料或者铝材料。
6.一种I型栅的MOS器件的制备方法，其特征在于，所述方法包括以下步骤：
S1、清洗、曝光：选用带有N型掺杂的半导体衬底，将半导体衬底进行双面清洗、烘干，在其上、下表面涂一层光刻胶，采用有第一P型阱区(2)定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一P型阱区(2)的定义；
S2、第一P型阱区(2)的形成：通过离子注入方式，在所述半导体衬底中形成所述双面的第一P型阱区(2)；
S3、第二P型阱区(22)的定义：去除所述半导体衬底双面的第一P型阱区(2)定义的光刻胶，对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述第二P型阱区(22)定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第二P型阱区(22)的定义；
S4、第二P型阱区(22)的形成：通过离子注入方式，在所述半导体衬底中形成所述双面的第二P型阱区(22)；
S5、I型栅结构的第一槽型结构的定义：去除所述半导体衬底双面的第二P型阱区(22)定义的光刻胶，对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述I型栅结构的第一槽型结构的定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的I型栅结构的第一槽型结构的定义；
S6、I型栅结构的第一槽型结构的形成：采用刻蚀技术，对所述半导体衬底进行双向刻蚀，刻蚀出所述半导体衬底的上下表面相通的第一槽型结构；
S7、高K绝缘区(6)的形成：去除所述半导体衬底双面的I型栅结构的第一槽型结构定义的光刻胶，对所述半导体衬底进行双面沉积高K绝缘材料，填满所述的第一槽型结构；
S8、栅极多晶硅区(7)的第二槽型结构的定义：对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述栅极多晶硅区(7)的第二槽型结构定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的栅极多晶硅区(7)的第二槽型结构的定义；
S9、栅极多晶硅区(7)的第二槽型结构的形成：采用刻蚀技术，对所述半导体衬底进行双向刻蚀，刻蚀出所述半导体衬底的上下表面相通的第二槽型结构；
S10、栅极多晶硅区(7)的形成：去除所述半导体衬底双面的栅极多晶硅区(7)的第二槽型结构定义的光刻胶，对所述半导体衬底进行双面沉积多晶硅材料，填满所述的第二槽型结构；
S11、I型栅结构的定义：在对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述I型栅结构定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的I型栅结构的定义；
S12、I型栅结构的形成：采用刻蚀技术，对所述半导体衬底进行双向刻蚀，刻蚀出所述半导体衬底的上下表面的栅极多晶硅区(7)和高K绝缘区(6)；
S13、第一N型轻掺杂区(3)和第二N型轻掺杂区(23)的定义：去除所述半导体衬底双面的I型栅结构定义的光刻胶，对所述半导体衬底的上、下表面涂一层新的光刻胶，采用有所述第一N型轻掺杂区(3)和/或第二N型轻掺杂区(23)定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一N型轻掺杂区(3)和/或第二N型轻掺杂区(23)的定义；
S14、第一N型轻掺杂区(3)和/或第二N型轻掺杂区(23)的形成：通过离子注入方式，在所述半导体衬底中，且在所述第一P型阱区(2)和/或第二P型阱区(22)上形成与之对应的所述第一N型轻掺杂区(3)和/或第二N型轻掺杂区(23)；
S15、第一N型重掺杂源/漏极区(5)和/或第二N型重掺杂源/漏极区(25)的定义：去除第一N型轻掺杂区(3)和/或第二N型轻掺杂区(23)定义的光刻胶，采用有所述第一N型重掺杂源/漏极区(5)和/或第二N型重掺杂源/漏极区(25)定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一N型重掺杂源/漏极区(5)和/或第二N型重掺杂源/漏极区(25)的定义；
S16、第一N型重掺杂源/漏极区(5)和/或第二N型重掺杂源/漏极区(25)的形成：通过离子注入方式，在所述半导体衬底中，且在所述第一N型轻掺杂区(3)和/或第二N型轻掺杂区(23)上形成所述第一N型重掺杂源/漏极区(5)和/或第二N型重掺杂源/漏极区(25)；
S17、第一P型重掺杂源/漏极区(4)和/或第二P型重掺杂源/漏极区(24)的定义：去除所述第一N型重掺杂源/漏极区(5)和/或第二N型重掺杂源/漏极区(25)定义的光刻胶，采用有所述第一P型重掺杂源/漏极区(4)和/或第二P型重掺杂源/漏极区(24)定义的掩膜版和激光器曝光，显影后形成所述半导体衬底双面的第一P型重掺杂源/漏极区(4)和/或第二P型重掺杂源/漏极区(24)的定义；
S18、第一P型重掺杂源/漏极区(4)和/或第二P型重掺杂源/漏极区(24)的形成：通过离子注入方式，在所述半导体衬底中，且在所述第一P型阱区(2)和/或第二P型阱区(22)上形成所述第一P型重掺杂源/漏极区(4)和/或第二P型重掺杂源/漏极区(24)；
S19、电极的形成：去除所述第一P型重掺杂源/漏极区(4)和/或第二P型重掺杂源/漏极区(24)定义的光刻胶，在所述栅极多晶硅区(7)上沉积金属电极，在所述第一N型重掺杂源/漏极区(5)、第二N型重掺杂源/漏极区(25)、第一P型重掺杂源/漏极区(4)和第二P型重掺杂源/漏极区(24)上沉积金属电极；
N型衬底(1)的材料选用半导体SiC基材料。
CN202110437726.1A 2021-04-22 2021-04-22 一种i型栅的mos器件及其制备方法 Active CN113130635B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110437726.1A CN113130635B (zh) 2021-04-22 2021-04-22 一种i型栅的mos器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110437726.1A CN113130635B (zh) 2021-04-22 2021-04-22 一种i型栅的mos器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113130635A CN113130635A (zh) 2021-07-16
CN113130635B true CN113130635B (zh) 2022-09-20

Family

ID=76779554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110437726.1A Active CN113130635B (zh) 2021-04-22 2021-04-22 一种i型栅的mos器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113130635B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0521700A1 (en) * 1991-07-02 1993-01-07 Motorola, Inc. Logic circuit using vertically stacked heterojunction field effect transistors
US5808344A (en) * 1996-12-13 1998-09-15 International Business Machines Corporation Single-transistor logic and CMOS inverters
JP2010258386A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体装置およびその製造方法
CN107078158A (zh) * 2014-11-06 2017-08-18 三菱电机株式会社 碳化硅半导体装置及其制造方法
CN110352495A (zh) * 2017-01-31 2019-10-18 超威半导体公司 采用混合晶片键合技术的全包围栅极器件架构
CN111129119A (zh) * 2019-12-30 2020-05-08 北京工业大学 一种碳化硅mos的单粒子加固器件结构及其制备方法
CN212659542U (zh) * 2020-08-31 2021-03-05 厦门芯一代集成电路有限公司 一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件
CN112466936A (zh) * 2020-12-21 2021-03-09 厦门芯一代集成电路有限公司 一种高压igbt器件及其制备方法
CN212907744U (zh) * 2020-09-22 2021-04-06 厦门芯一代集成电路有限公司 一种浅沟道超结mos半导体功率器件
CN212907746U (zh) * 2020-09-22 2021-04-06 厦门芯一代集成电路有限公司 一种槽栅型超结mos半导体功率器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462862B1 (ko) * 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0521700A1 (en) * 1991-07-02 1993-01-07 Motorola, Inc. Logic circuit using vertically stacked heterojunction field effect transistors
US5808344A (en) * 1996-12-13 1998-09-15 International Business Machines Corporation Single-transistor logic and CMOS inverters
JP2010258386A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体装置およびその製造方法
CN107078158A (zh) * 2014-11-06 2017-08-18 三菱电机株式会社 碳化硅半导体装置及其制造方法
CN110352495A (zh) * 2017-01-31 2019-10-18 超威半导体公司 采用混合晶片键合技术的全包围栅极器件架构
CN111129119A (zh) * 2019-12-30 2020-05-08 北京工业大学 一种碳化硅mos的单粒子加固器件结构及其制备方法
CN212659542U (zh) * 2020-08-31 2021-03-05 厦门芯一代集成电路有限公司 一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件
CN212907744U (zh) * 2020-09-22 2021-04-06 厦门芯一代集成电路有限公司 一种浅沟道超结mos半导体功率器件
CN212907746U (zh) * 2020-09-22 2021-04-06 厦门芯一代集成电路有限公司 一种槽栅型超结mos半导体功率器件
CN112466936A (zh) * 2020-12-21 2021-03-09 厦门芯一代集成电路有限公司 一种高压igbt器件及其制备方法

Also Published As

Publication number Publication date
CN113130635A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
CN109065542B (zh) 一种屏蔽栅功率mosfet器件及其制造方法
US10680095B2 (en) Power device having super junction and schottky diode
CN107464837B (zh) 一种超结功率器件
JP2014135494A (ja) 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法
EP3089216A1 (en) Split-gate power semiconductor field-effect transistor
CN114267739A (zh) 一种双沟槽型SiC MOSFET元胞结构、器件及制造方法
WO2022035839A1 (en) Mosfet with distributed doped p-shield zones under trenches
CN114023810B (zh) 一种L型基区SiC MOSFET元胞结构、器件及制造方法
WO2022121306A1 (zh) 高压非对称结构ldmos器件及其制备方法
KR100290913B1 (ko) 고전압 소자 및 그 제조방법
CN110416309B (zh) 一种超结功率半导体器件及其制作方法
CN114664934B (zh) 一种含有场板的dmos晶体管及其制作方法
CN113130635B (zh) 一种i型栅的mos器件及其制备方法
CN113241381B (zh) 一种高压槽栅mos器件及其制备方法
CN112713195B (zh) 一种高压vdmos器件及其制备方法
CN112750912A (zh) 一种高压碳化硅mos器件及其制备方法
CN114256355A (zh) 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法
CN210156383U (zh) 一种超结功率半导体器件
RU2749386C2 (ru) Способ производства структуры единичной ячейки силиконово-карбидного моп-транзистора
CN107863378B (zh) 超结mos器件及其制造方法
CN113410299A (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN116598347B (zh) 具有曲面栅极沟槽的SiC MOSFET元胞结构、器件及制备方法
CN213546323U (zh) 一种t型栅结构的mos器件
TWI817719B (zh) 半導體結構及其形成方法
CN114093950B (zh) 一种阶梯型sti辅助式场板的ldmos器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant