CN113241381B - 一种高压槽栅mos器件及其制备方法 - Google Patents
一种高压槽栅mos器件及其制备方法 Download PDFInfo
- Publication number
- CN113241381B CN113241381B CN202110566933.7A CN202110566933A CN113241381B CN 113241381 B CN113241381 B CN 113241381B CN 202110566933 A CN202110566933 A CN 202110566933A CN 113241381 B CN113241381 B CN 113241381B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- heavily doped
- substrate
- lightly doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 36
- 238000005468 ion implantation Methods 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 238000004140 cleaning Methods 0.000 claims description 15
- 238000001035 drying Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 33
- 229910010271 silicon carbide Inorganic materials 0.000 description 33
- 230000005684 electric field Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种新型的高压槽栅MOS器件及其制备方法，其包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源极区，N型轻掺杂区，P型掺杂区，N型重掺杂源极区，高K绝缘层，栅极多晶硅区；漏极电极设在N型重掺杂衬底下表面，N型重掺杂衬底上有N型轻掺杂缓冲区，N型轻掺杂缓冲区上有P型阱区、N型轻掺杂区和槽栅结构区，N型轻掺杂区和槽栅结构区设在P型阱区之间，N型轻掺杂区上设P型掺杂区，P型掺杂区上设N型重掺杂源极区；另一个P型阱区上设N型重掺杂源极区，在P型阱区上设P型重掺杂源极区；槽栅结构区包括高K绝缘层和栅极多晶硅区，栅极多晶硅区上设栅极电极，P型重掺杂源极区和N型重掺杂源极区上设源极电极。
Description
技术领域
本发明涉及半导体功率技术领域，具体涉及一种高压槽栅MOS器件及其制备方法。
背景技术
功率MOS器件是一种电子开关，其开关状态受控于栅极电压，导通时由电子或空穴导电，其具有控制简单和开关快速的优点，因而被广泛应用于功率电子系统，主要包括开关电源和电机驱动等。击穿电压、短路电流和比导通电阻为功率MOS器件的主要参数，其中短路电流会对功率器件产生一定的损伤，甚至使该功率器件失效，短路电流的产生会持续一段时间，且会使该功率器件在这段时间产生较高的温度，目前的硅基功率器件一般在短路电流产生时，存在较高的温度，且硅基功率器件本身并不耐高温。
碳化硅材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。
针对上述问题，传统的硅基MOS功率器件有以下不足：
(1)在高温条件下运行较慢；
(2)在高温条件下损耗较高；
(3)不耐高温；
(4)短路电流产生，会快速增加功率器件的温度。
因此，亟待一种高压槽栅MOS器件，在高温条件下运行快、功耗低，且可以实现通过降低自身的短路电流，进而降低自身温度。
发明内容
本发明所要解决的技术问题是：提供一种高压槽栅MOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备，采用槽栅结构，可以有效地降低该功率器件的比导通电阻；采用N型轻掺杂区，进一步降低该功率器件的比导通电阻，且可以有效地为N型轻掺杂缓冲区提供集聚载流子；采用非对称沟道槽栅结构的MOS器件，可以有效地实现功率器件的运行快和损耗低的性能，还可以实现通过降低自身的短路电流，进而降低自身温度。
为了解决上述技术问题，本发明的技术方案具体如下：
一种高压槽栅MOS器件，包括：包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源极区，N型轻掺杂区，P型掺杂区，N型重掺杂源极区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；
进一步地，所述漏极电极形成在所述N型重掺杂衬底的下表面，在所述N型重掺杂衬底上设有所述N型轻掺杂缓冲区，在所述N型轻掺杂缓冲区的上表面设有两个所述P型阱区、一个所述N型轻掺杂区和一个槽栅结构区，所述N型轻掺杂区和所述槽栅结构区设置在两个所述P型阱区之间，且所述N型轻掺杂区与所述槽栅结构区彼此接触，所述槽栅结构区的另一侧与彼此相邻的所述P型阱区接触，所述N型轻掺杂区的另一侧与彼此相邻的所述P型阱区接触；
进一步地，在与N型轻掺杂区相接触的P型阱区上表面上，设有所述P型重掺杂源极区，在所述N型轻掺杂区的上表面设有所述P型掺杂区，且所述P型掺杂区分别与所述槽栅结构区和与其相邻的所述P型阱区接触，所述P型掺杂区的上表面设有所述N型重掺杂源极区；
进一步地，在与槽栅结构区相接触的P型阱区的上表面设有所述N型重掺杂源极区，且所述N型重掺杂源极区与所述槽栅结构区彼此接触，在所述N型重掺杂源极区的另一侧彼此连接所述P型重掺杂源极区；
进一步地，所述槽栅结构区包括所述高K绝缘层和所述栅极多晶硅区，在所述高K绝缘层上表面设有所述栅极多晶硅区，在所述栅极多晶硅区的上表面设有所述栅极电极，在所述P型重掺杂源极区和所述N型重掺杂源极区的上表面设有所述源极电极。
进一步地，所述基片为半导体衬底材料片。
进一步地，所述N型轻掺杂缓冲区的厚度小于所述N型重掺杂衬底的厚度。
进一步地，所述N型轻掺杂缓冲区的厚度大于所述P型阱区的厚度。
进一步地，所述高K绝缘层为一种单质或者化合物的高K绝缘材料。
进一步地，所述栅极电极、源极电极和漏极电极的材料为铜材料或者铝材料。
进一步地，所述P型掺杂区的厚度小于所述N型轻掺杂区的厚度。
进一步地，所述两个P型阱区的宽度相等。
进一步地，所述两个P型重掺杂源极区的厚度相等。
进一步地，所述两个N型重掺杂源极区的厚度相等。
进一步地，所述两个P型阱区的厚度相等。
进一步地，半导体衬底材料为半导体SiC基材料。
一种上述高压槽栅MOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：将N型SiC衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有N型重掺杂衬底定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂衬底定义；
S2、N型重掺杂衬底的形成：通过离子注入方式，在所述N型SiC衬底中形成所述N型重掺杂衬底；
S3、N型轻掺杂缓冲区的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型重掺杂衬底的上表面形成所述N型轻掺杂缓冲区；
S4、氧化层的形成：去除N型重掺杂衬底定义的光刻胶，清洗、烘干后，在基片表面沉积一层氧化物；
S5、槽栅结构区的槽的定义：在具有氧化物层的基片表面，涂一层新的光刻胶，采用有所述槽栅结构区的槽的定义的掩膜版和激光器曝光，显影后形成所述槽栅结构区的槽的定义；
S6、槽栅结构区的槽的形成：通过刻蚀技术，在N型SiC衬底上进行刻蚀，并蚀刻到N型轻掺杂缓冲区上，形成槽栅结构区的槽；
S7、高K绝缘层的形成：去除槽栅结构区的槽定义的光刻胶，清洗、烘干后，对基片进行高K绝缘材料的沉积，槽内会形成一层高K绝缘材料；
S8、栅极多晶硅的形成：基于步骤S7，在基片的高K绝缘层上沉积多晶硅材料，多晶硅材料填满整个槽；
S9、槽栅结构区的形成：采用化学机械研磨技术，清除掉基片表面的多晶硅层、高K绝缘层和氧化层，形成槽栅结构区；
S10、P型阱区的定义：基于步骤S9，在基片上表面涂一层光刻胶，采用有所述P型阱区定义的掩膜版和激光器曝光，显影后形成所述P型阱区的定义；
S11、P型阱区的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型轻掺杂缓冲区的上表面形成所述P型阱区；
S12、N型轻掺杂区的定义：去除P型阱区定义的光刻胶，涂一层新的光刻胶，采用有所述N型轻掺杂区定义的掩膜版和激光器曝光，显影后形成所述N型轻掺杂区定义；
S13、N型轻掺杂区的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型轻掺杂缓冲区的上表面形成所述N型轻掺杂区；
S14、P型掺杂区的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型轻掺杂区的上表面形成所述P型掺杂区；
S15、N型重掺杂源极区的形成：去除N型轻掺杂区定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源极区定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源极区定义，通过离子注入方式，在所述N型SiC衬底中，且在所述P型掺杂区和P型阱区的上表面形成所述N型重掺杂源极区；
S16、P型重掺杂源极区的形成：去除N型重掺杂源极区定义的光刻胶，涂一层新的光刻胶，采用有所述P型重掺杂源极区定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源极区定义，通过离子注入方式，在所述N型SiC衬底中，且在所述P型阱区的上表面形成所述P型重掺杂源极区；
S17、电极的形成：去除P型重掺杂源极区定义的光刻胶，清洗、烘干后，对具有槽栅结构的SiC基片进行栅极、源极和漏极的金属沉积，形成栅极电极、源极电极和漏极电极。
有益效果
本发明专利为一种高压槽栅MOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行MOS器件的制备，采用槽栅结构，可以有效地降低该功率器件的比导通电阻；采用N型轻掺杂区，进一步降低该功率器件的比导通电阻，且可以有效地为N型轻掺杂缓冲区提供集聚载流子；采用非对称沟道槽栅结构的MOS器件，可以有效地实现功率器件的运行快和损耗低的性能，还可以实现通过降低自身的短路电流，进而降低自身温度。
附图说明
图1为本发明一种高压槽栅MOS器件的结构示意图。
图2为本发明一种高压槽栅MOS器件的制备流程图。
图3为本发明一种高压槽栅MOS器件在短路条件下的短路时间与Vds的关系图。
图4为本发明一种高压槽栅MOS器件在短路条件下的短路时间与温度的关系图。
附图标号：1、N型重掺杂衬底；2、N型轻掺杂缓冲区；3、P型阱区；4、P型重掺杂源极区；5、N型轻掺杂区；6、P型掺杂区；7、N型重掺杂源极区；8、高K绝缘层；9、栅极多晶硅区；S、源极电极；D、漏极电极；G、栅极电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1所示，图1为一种高压槽栅MOS器件的结构示意图。
本发明提供的一种高压槽栅MOS器件，包括：N型重掺杂衬底1，N型轻掺杂缓冲区2，P型阱区3，P型重掺杂源极区4，N型轻掺杂区5，P型掺杂区6，N型重掺杂源极区7，高K绝缘层8，栅极多晶硅区9，栅极电极G，源极电极S和漏极电极D；
其中所述漏极电极D形成在所述N型重掺杂衬底1的下表面，在所述N型重掺杂衬底1上设有所述N型轻掺杂缓冲区2，在所述N型轻掺杂缓冲区2的上表面设有两个所述P型阱区3、一个所述N型轻掺杂区5和一个槽栅结构区，所述N型轻掺杂区5和所述槽栅结构区设置在两个所述P型阱区3之间，且所述N型轻掺杂区5与所述槽栅结构区彼此接触，所述槽栅结构区的另一侧与彼此相邻的所述P型阱区3接触，所述N型轻掺杂区5的另一侧与彼此相邻的所述P型阱区3接触；
在与N型轻掺杂区5相接触的P型阱区3上表面上，设有所述P型重掺杂源极区4，在所述N型轻掺杂区5的上表面设有所述P型掺杂区6，且所述P型掺杂区6分别与所述槽栅结构区和与其相邻的所述P型阱区3接触，所述P型掺杂区6的上表面设有所述N型重掺杂源极区7；
在与槽栅结构区相接触的P型阱区3的上表面设有所述N型重掺杂源极区7，且所述N型重掺杂源极区7与所述槽栅结构区彼此接触，在所述N型重掺杂源极区7的另一侧彼此连接所述P型重掺杂源极区4；
所述槽栅结构区包括所述高K绝缘层8和所述栅极多晶硅区9，在所述高K绝缘层8上表面设有所述栅极多晶硅区9，在所述栅极多晶硅区9的上表面设有所述栅极电极G，在所述P型重掺杂源极区4和所述N型重掺杂源极区7的上表面设有所述源极电极S。
实施例一
所述N型重掺杂衬底1的厚度为350μm，所述N型轻掺杂缓冲区2的厚度为11μm，且其掺杂浓度为1×1016cm-3；所述P型阱区3的厚度都为3μm，且其掺杂浓度为5×1019cm-3；所述N型轻掺杂区5的厚度为2μm，且其宽度为2μm，所述N型轻掺杂区5的掺杂浓度为1.5×1016cm-3；所述P型掺杂区6的厚度为0.5μm，且其宽度为2μm，所述P型掺杂区6的掺杂浓度为5×1017cm-3；所述高K绝缘层8的厚度为75nm；所述栅极多晶硅区9的厚度为3μm，且其宽度为6μm。
参阅图2，一种上述的高压槽栅MOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：将N型SiC衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有N型重掺杂衬底1定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂衬底1定义；
S2、N型重掺杂衬底1的形成：通过离子注入方式，在所述N型SiC衬底中形成所述N型重掺杂衬底1；
S3、N型轻掺杂缓冲区2的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型重掺杂衬底1的上表面形成所述N型轻掺杂缓冲区2；
S4、氧化层的形成：去除N型重掺杂衬底1定义的光刻胶，清洗、烘干后，在基片表面沉积一层氧化物；
S5、槽栅结构区的槽的定义：在具有氧化物层的基片表面，涂一层新的光刻胶，采用有所述槽栅结构区的槽的定义的掩膜版和激光器曝光，显影后形成所述槽栅结构区的槽的定义；
S6、槽栅结构区的槽的形成：通过刻蚀技术，在N型SiC衬底上进行刻蚀，并蚀刻到N型轻掺杂缓冲区2上，形成槽栅结构区的槽；
S7、高K绝缘层8的形成：去除槽栅结构区的槽定义的光刻胶，清洗、烘干后，对基片进行高K绝缘材料的沉积，槽内会形成一层高K绝缘材料；
S8、栅极多晶硅的形成：基于步骤S7，在基片的高K绝缘层上沉积多晶硅材料，多晶硅材料填满整个槽；
S9、槽栅结构区的形成：采用化学机械研磨技术，清除掉基片表面的多晶硅层、高K绝缘层和氧化层，形成槽栅结构区；
S10、P型阱区3的定义：基于步骤S9，在基片上表面涂一层光刻胶，采用有所述P型阱区3定义的掩膜版和激光器曝光，显影后形成所述P型阱区3的定义；
S11、P型阱区3的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型轻掺杂缓冲区2的上表面形成所述P型阱区3；
S12、N型轻掺杂区5的定义：去除P型阱区3定义的光刻胶，涂一层新的光刻胶，采用有所述N型轻掺杂区5定义的掩膜版和激光器曝光，显影后形成所述N型轻掺杂区5定义；
S13、N型轻掺杂区5的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型轻掺杂缓冲区2的上表面形成所述N型轻掺杂区5；
S14、P型掺杂区6的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型轻掺杂区5的上表面形成所述P型掺杂区6；
S15、N型重掺杂源极区7的形成：去除N型轻掺杂区5定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源极区7定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源极区7定义，通过离子注入方式，在所述N型SiC衬底中，且在所述P型掺杂区6和P型阱区3的上表面形成所述N型重掺杂源极区7；
S16、P型重掺杂源极区4的形成：去除N型重掺杂源极区7定义的光刻胶，涂一层新的光刻胶，采用有所述P型重掺杂源极区4定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源极区4定义，通过离子注入方式，在所述N型SiC衬底中，且在所述P型阱区3的上表面形成所述P型重掺杂源极区4；
S17、电极的形成：去除P型重掺杂源极区4定义的光刻胶，清洗、烘干后，对具有栅结构的SiC基片进行栅极、源极和漏极的金属沉积，形成栅极电极、源极电极和漏极电极。
基于实施例一，参阅图3所示，为一种高压槽栅MOS器件在短路条件下的短路时间与Vds的关系图，随着Vds的减小，短路时间也会随之增加；参阅图4所示，为一种高压槽栅MOS器件在短路条件下的短路时间与温度的关系图，选取Vds＝800V时，进行的短路时间与温度的关系测量，随着短路时间的增加，温度随之先增加后降低。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (9)
1.一种高压槽栅MOS器件，其特征在于，包括：N型重掺杂衬底(1)，N型轻掺杂缓冲区(2)，P型阱区(3)，P型重掺杂源极区(4)，N型轻掺杂区(5)，P型掺杂区(6)，N型重掺杂源极区(7)，高K绝缘层(8)，栅极多晶硅区(9)，栅极电极(G)，源极电极(S)和漏极电极(D)；
其中所述漏极电极(D)形成在所述N型重掺杂衬底(1)的下表面，在所述N型重掺杂衬底(1)上设有所述N型轻掺杂缓冲区(2)，在所述N型轻掺杂缓冲区(2)的上表面设有两个所述P型阱区(3)、一个所述N型轻掺杂区(5)和一个槽栅结构区，所述N型轻掺杂区(5)和所述槽栅结构区设置在两个所述P型阱区(3)之间，且所述N型轻掺杂区(5)与所述槽栅结构区彼此接触，所述槽栅结构区的另一侧与彼此相邻的所述P型阱区(3)接触，所述N型轻掺杂区(5)的另一侧与彼此相邻的所述P型阱区(3)接触；
在与N型轻掺杂区(5)相接触的P型阱区(3)上表面上，设有所述P型重掺杂源极区(4)，在所述N型轻掺杂区(5)的上表面设有所述P型掺杂区(6)，且所述P型掺杂区(6)分别与所述槽栅结构区和与其相邻的所述P型阱区(3)接触，所述P型掺杂区(6)的上表面设有所述N型重掺杂源极区(7)；
在与槽栅结构区相接触的P型阱区(3)的上表面设有所述N型重掺杂源极区(7)，且所述N型重掺杂源极区(7)与所述槽栅结构区彼此接触，在所述N型重掺杂源极区(7)的另一侧彼此连接所述P型重掺杂源极区(4)；
所述槽栅结构区包括所述高K绝缘层(8)和所述栅极多晶硅区(9)，在所述高K绝缘层(8)上表面设有所述栅极多晶硅区(9)，在所述栅极多晶硅区(9)的上表面设有所述栅极电极(G)，在所述P型重掺杂源极区(4)和所述N型重掺杂源极区(7)的上表面设有所述源极电极(S)。
2.根据权利要求1所述的一种高压槽栅MOS器件，其特征在于，所述N型轻掺杂缓冲区(2)的厚度小于所述N型重掺杂衬底(1)的厚度。
3.根据权利要求1所述的一种高压槽栅MOS器件，其特征在于，所述N型轻掺杂缓冲区(2)的厚度大于所述P型阱区(3)的厚度。
4.根据权利要求1所述的一种新型的高压槽栅MOS器件，其特征在于，所述高K绝缘层(8)为一种单质或者化合物的高K绝缘材料。
5.根据权利要求1所述的一种高压槽栅MOS器件，其特征在于，所述栅极电极(G)、源极电极(S)和漏极电极(D)的材料为铜材料或者铝材料。
6.根据权利要求1所述的一种高压槽栅MOS器件，其特征在于，所述P型掺杂区(6)的厚度小于所述N型轻掺杂区(5)的厚度。
7.根据权利要求1所述的一种高压槽栅MOS器件，其特征在于，所述两个P型阱区(3)的宽度相等。
8.根据权利要求1所述的一种高压槽栅MOS器件，其特征在于，半导体衬底材料为半导体SiC基材料。
9.一种权利要求1-8任意一项所述的高压槽栅MOS器件的制备方法，其特征在于，所述方法包括以下步骤：
S1、清洗、曝光：将N型SiC衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有N型重掺杂衬底(1)定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂衬底(1)定义；
S2、N型重掺杂衬底(1)的形成：通过离子注入方式，在所述N型SiC衬底中形成所述N型重掺杂衬底(1)；
S3、N型轻掺杂缓冲区(2)的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型重掺杂衬底(1)的上表面形成所述N型轻掺杂缓冲区(2)；
S4、氧化层的形成：去除N型重掺杂衬底(1)定义的光刻胶，清洗、烘干后，在基片表面沉积一层氧化物；
S5、槽栅结构区的槽的定义：在具有氧化物层的基片表面，涂一层新的光刻胶，采用有所述槽栅结构区的槽的定义的掩膜版和激光器曝光，显影后形成所述槽栅结构区的槽的定义；
S6、槽栅结构区的槽的形成：通过刻蚀技术，在N型SiC衬底上进行刻蚀，并蚀刻到N型轻掺杂缓冲区(2)上，形成槽栅结构区的槽；
S7、高K绝缘层(8)的形成：去除槽栅结构区的槽定义的光刻胶，清洗、烘干后，对基片进行高K绝缘材料的沉积，槽内会形成一层高K绝缘材料；
S8、栅极多晶硅的形成：基于步骤S7，在基片的高K绝缘层上沉积多晶硅材料，多晶硅材料填满整个槽；
S9、槽栅结构区的形成：采用化学机械研磨技术，清除掉基片表面的多晶硅层、高K绝缘层和氧化层，形成槽栅结构区；
S10、P型阱区(3)的定义：基于步骤S9，在基片上表面涂一层光刻胶，采用有所述P型阱区(3)定义的掩膜版和激光器曝光，显影后形成所述P型阱区(3)的定义；
S11、P型阱区(3)的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型轻掺杂缓冲区(2)的上表面形成所述P型阱区(3)；
S12、N型轻掺杂区(5)的定义：去除P型阱区(3)定义的光刻胶，涂一层新的光刻胶，采用有所述N型轻掺杂区(5)定义的掩膜版和激光器曝光，显影后形成所述N型轻掺杂区(5)定义；
S13、N型轻掺杂区(5)的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型轻掺杂缓冲区(2)的上表面形成所述N型轻掺杂区(5)；
S14、P型掺杂区(6)的形成：通过离子注入方式，在所述N型SiC衬底中，且在所述N型轻掺杂区(5)的上表面形成所述P型掺杂区(6)；
S15、N型重掺杂源极区(7)的形成：去除N型轻掺杂区(5)定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂源极区(7)定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂源极区(7)定义，通过离子注入方式，在所述N型SiC衬底中，且在所述P型掺杂区(6)和P型阱区(3)的上表面形成所述N型重掺杂源极区(7)；
S16、P型重掺杂源极区(4)的形成：去除N型重掺杂源极区(7)定义的光刻胶，涂一层新的光刻胶，采用有所述P型重掺杂源极区(4)定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源极区(4)定义，通过离子注入方式，在所述N型SiC衬底中，且在所述P型阱区(3)的上表面形成所述P型重掺杂源极区(4)；
S17、电极的形成：去除P型重掺杂源极区(4)定义的光刻胶，清洗、烘干后，对具有槽栅结构的SiC基片进行栅极、源极和漏极的金属沉积，形成栅极电极、源极电极和漏极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110566933.7A CN113241381B (zh) | 2021-05-24 | 2021-05-24 | 一种高压槽栅mos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110566933.7A CN113241381B (zh) | 2021-05-24 | 2021-05-24 | 一种高压槽栅mos器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113241381A CN113241381A (zh) | 2021-08-10 |
| CN113241381B true CN113241381B (zh) | 2024-05-14 |
Family
ID=77138441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110566933.7A Active CN113241381B (zh) | 2021-05-24 | 2021-05-24 | 一种高压槽栅mos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113241381B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI832716B (zh) * | 2023-03-02 | 2024-02-11 | 鴻海精密工業股份有限公司 | 製作半導體裝置的方法與半導體裝置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110036461A (zh) * | 2016-12-08 | 2019-07-19 | 克里公司 | 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法 |
| JP2019165164A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| CN110676322A (zh) * | 2018-07-03 | 2020-01-10 | 英飞凌科技股份有限公司 | 碳化硅器件和用于形成碳化硅器件的方法 |
| CN112262478A (zh) * | 2018-03-20 | 2021-01-22 | 株式会社电装 | 半导体装置及其制造方法 |
| CN112382655A (zh) * | 2020-11-12 | 2021-02-19 | 中国科学院半导体研究所 | 一种宽禁带功率半导体器件及制备方法 |
| CN214672630U (zh) * | 2021-05-24 | 2021-11-09 | 厦门芯一代集成电路有限公司 | 一种新型的高压槽栅mos器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4798119B2 (ja) * | 2007-11-06 | 2011-10-19 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
-
2021
- 2021-05-24 CN CN202110566933.7A patent/CN113241381B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110036461A (zh) * | 2016-12-08 | 2019-07-19 | 克里公司 | 具有带有注入侧壁的栅极沟槽的功率半导体器件及相关方法 |
| JP2019165164A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| CN112262478A (zh) * | 2018-03-20 | 2021-01-22 | 株式会社电装 | 半导体装置及其制造方法 |
| CN110676322A (zh) * | 2018-07-03 | 2020-01-10 | 英飞凌科技股份有限公司 | 碳化硅器件和用于形成碳化硅器件的方法 |
| CN112382655A (zh) * | 2020-11-12 | 2021-02-19 | 中国科学院半导体研究所 | 一种宽禁带功率半导体器件及制备方法 |
| CN214672630U (zh) * | 2021-05-24 | 2021-11-09 | 厦门芯一代集成电路有限公司 | 一种新型的高压槽栅mos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113241381A (zh) | 2021-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5323040A (en) | Silicon carbide field effect device | |
| US20050266623A1 (en) | Trench power MOSFET in silicon carbide and method of making the same | |
| CN107464837B (zh) | 一种超结功率器件 | |
| US20190013383A1 (en) | Silicon carbide mosfet device and method for manufacturing the same | |
| US5844273A (en) | Vertical semiconductor device and method of manufacturing the same | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| JP2002009082A (ja) | 半導体装置および半導体装置の製造方法 | |
| CN113241381B (zh) | 一种高压槽栅mos器件及其制备方法 | |
| CN112466936A (zh) | 一种高压igbt器件及其制备方法 | |
| JP2023162328A (ja) | 縦型電界効果トランジスタおよびその形成のための方法 | |
| CN112713195B (zh) | 一种高压vdmos器件及其制备方法 | |
| CN214672630U (zh) | 一种新型的高压槽栅mos器件 | |
| CN112750912A (zh) | 一种高压碳化硅mos器件及其制备方法 | |
| JP2008078175A (ja) | トレンチｍｏｓ型炭化珪素半導体装置の製造方法 | |
| CN112838131B (zh) | 基于碳化硅平面型mos结构的肖特基二极管 | |
| CN114256355A (zh) | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 | |
| CN113130635B (zh) | 一种i型栅的mos器件及其制备方法 | |
| JP3916874B2 (ja) | 半導体装置 | |
| CN116635984B (zh) | 半导体装置及其制造方法 | |
| CN112928166A (zh) | 一种新型的槽栅型mos器件及其制备方法 | |
| EP3637474A1 (en) | Silicon carbide switch device and manufacturing method therefor | |
| CN214176043U (zh) | 一种基于sic的高压mos器件 | |
| US20220223731A1 (en) | Vertical trench gate fet with split gate | |
| CN116779537B (zh) | 半导体结构的制作方法以及半导体结构 | |
| CN110277439B (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |