CN112928166A - 一种新型的槽栅型mos器件及其制备方法 - Google Patents
一种新型的槽栅型mos器件及其制备方法 Download PDFInfo
- Publication number
- CN112928166A CN112928166A CN202110346031.2A CN202110346031A CN112928166A CN 112928166 A CN112928166 A CN 112928166A CN 202110346031 A CN202110346031 A CN 202110346031A CN 112928166 A CN112928166 A CN 112928166A
- Authority
- CN
- China
- Prior art keywords
- type
- region
- heavily doped
- type heavily
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 15
- 238000000576 coating method Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 8
- 229910010271 silicon carbide Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种新型的槽栅型MOS器件及其制备方法，包括：N型衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源极区，N型重掺杂区，P型掺杂区，N型重掺杂源极区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；N型衬底的下面做漏极电极，N型衬底上有N型轻掺杂缓冲区，N型轻掺杂缓冲区上有P型阱区和N型重掺杂区，N型重掺杂区在P型阱区之间，N型重掺杂区上有P型掺杂区，P型掺杂区上有N型重掺杂源极区，N型重掺杂源极区中间有槽型栅结构区，槽型栅结构区贯穿N型重掺杂源极区和P型掺杂区，并延伸到N型重掺杂区，P型阱区上有P型重掺杂源极区，在源极区做源极电极，栅极多晶硅区做栅极电极。该器件可以提高开关速度。
Description
技术领域
本发明涉及半导体功率技术领域，具体涉及一种新型的槽栅型MOS器件及其制备方法。
背景技术
功率半导体器件是任何电子系统不可缺少的电子器件，其主要应用在各种电源和驱动负载上。随着功率半导体器件的更新换代，新型功率半导体器件逐渐向实现节能、节材、环保和微型化等效益方面发展。
在功率MOS器件中，传统的表面栅MOS器件存在较大的比导通电阻和较高的功耗问题，无法很好地满足功率器件的需求。随后便产生了槽栅MOS器件，将传统的平面型生长栅结构，改变成基片内刻蚀出槽型结构，对其进行生长和填充栅结构，进而形成槽栅型MOS器件的槽栅结构。但传统的槽栅型结构会出现槽栅结构附近电子不均匀现象，致使该MOS器件还会具有很大的比导通电阻，且不能使电流均匀的分布和流向漏极端。传统的功率MOS器件依然采用硅半导体材料做基片，硅半导体材料在性能方面具有一定的局限性。
碳化硅材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。
针对上述问题，传统的MOS功率器件有以下不足：
(1)不耐高温；
(2)功耗较大；
(3)比导通电阻较大；
(4)电流分布不均匀。
因此，目前的槽栅型MOS器件有待进一步改进。
发明内容
本发明所要解决的技术问题是：提供一种新型的槽栅型MOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行槽栅型MOS器件的制备；由于在半导体材料中，电子的运动速率比空穴的运动速率快，因此采用N型衬底，可以有效地提高该槽栅型MOS器件的开关速度；采用SiC半导体材料，可以增强该MOS器件的耐热性，进而可以在高温下工作；采用槽栅型结构，可以有效地降低该MOS器件的比导通电阻；采用N型重掺杂区，由于N型重掺杂区内有一部分槽栅结构，该部分槽栅结构可以活化N型重掺杂区，且可以均匀N型重掺杂区的电子-空穴，有助于电流更均匀地进入N型轻掺杂缓冲区。
为了解决上述技术问题，本发明的技术方案具体如下：
一种新型的槽栅型MOS器件，包括：N型衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源极区，N型重掺杂区，P型掺杂区，N型重掺杂源极区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；
进一步地，所述漏极电极形成在所述N型衬底的下表面，在所述N型衬底的上表面设有所述N型轻掺杂缓冲区，在所述N型轻掺杂缓冲区的上表面设有两个P型阱区和一个N型重掺杂区，所述N型重掺杂区设置在所述两个P型阱区之间，在所述N型重掺杂区的上表面设有所述P型掺杂区，在所述P型掺杂区的上表面设有N型重掺杂源极区，在所述N型重掺杂源极区的中间设有槽型栅结构区，所述槽型栅结构区包括高K绝缘层和栅极多晶硅区，所述高K绝缘层设置在所述栅极多晶硅区的侧面和底面上，所述槽型栅结构区贯穿N型重掺杂源极区和P型掺杂区，并延伸到N型重掺杂区，所述两个P型阱区的上表面都设置所述P型重掺杂源极区，在所述P型重掺杂源极区和所述N型重掺杂源极区的上表面设有所述源极电极，在所述栅极多晶硅区的上表面设有所述栅极电极。
进一步地，所述N型衬底的厚度大于所述N型轻掺杂缓冲区的厚度。
进一步地，所述N型轻掺杂缓冲区的厚度大于所述P型阱区的厚度。
进一步地，所述高K绝缘层为一种单质或者化合物的高K绝缘材料。
进一步地，所述源极电极、栅极电极和漏极电极的材料为铜材料或者铝材料。
进一步地，所述P型掺杂区的厚度大于所述N型重掺杂源极区的厚度。
进一步地，所述P型掺杂区的厚度小于所述N型重掺杂区的厚度。
进一步地，半导体衬底材料为半导体SiC基材料。
一种新型的槽栅型MOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：将半导体衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型衬底定义的掩膜版和激光器曝光，显影后形成所述N型衬底定义；
S2、N型衬底的形成：通过离子注入方式，在所述半导体衬底中形成所述N型衬底；
S3、N型轻掺杂缓冲区的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型衬底的上表面形成所述N型轻掺杂缓冲区；
S4、P型阱区的定义：去除N型衬底定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区定义的掩膜版和激光器曝光，显影后形成所述P型阱区的定义；
S5、P型阱区的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型轻掺杂缓冲区的上表面形成所述P型阱区；
S6、N型重掺杂区的定义：去除P型阱区定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂区定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂区的定义；
S7、N型重掺杂区的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型轻掺杂缓冲区的上表面形成所述N型重掺杂区；
S8、P型掺杂区的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型重掺杂区的上表面形成所述P型掺杂区；
S9、N型重掺杂源极区的形成：通过离子注入方式，在所述半导体衬底中，且在所述P型掺杂区的上表面形成所述N型重掺杂源极区；
S10、槽栅结构区的形成：去除N型重掺杂区定义的光刻胶，涂一层新的光刻胶，采用有所述槽栅结构区定义的掩膜版和激光器曝光，显影后形成所述槽栅结构区的定义，采用刻蚀技术，在所述半导体衬底上蚀刻出槽型结构区；
S11、高K绝缘层和栅极多晶硅区的沉积：去除所述槽栅结构区定义的光刻胶，在步骤S10形成的槽型结构区上沉积一层高K绝缘材料，在所述高K绝缘材料上表面沉积栅极多晶硅材料；
S12、P型重掺杂源极区的定义：在所述半导体衬底表面涂一层光刻胶，采用有所述P型重掺杂源极区定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源极区的定义；
S13、P型重掺杂源极区的形成：通过离子注入方式，在所述半导体衬底中，且在所述P型阱区的上表面形成所述P型重掺杂源极区；
S14、电极的形成：去除P型重掺杂源极区定义的光刻胶，对步骤S13形成的半导体衬底进行源极、漏极和栅极的金属沉积，形成源极电极、漏极电极和栅极电极。
有益效果
本发明专利为一种新型的槽栅型MOS器件及其制备方法，利用SiC的耐高温、高临界电场和高热电导率等特性，对其进行槽栅型MOS器件的制备；由于在半导体材料中，电子的运动速率比空穴的运动速率快，因此采用N型衬底，可以有效地提高该槽栅型MOS器件的开关速度；采用SiC半导体材料，可以增强该MOS器件的耐热性，进而可以在高温下工作；采用槽栅型结构，可以有效地降低该MOS器件的比导通电阻；采用N型重掺杂区，由于N型重掺杂区内有一部分槽栅结构，该部分槽栅结构可以活化N型重掺杂区，且可以均匀N型重掺杂区的电子-空穴，有助于电流更均匀地进入N型轻掺杂缓冲区。可以有效地实现功率器件的运行快和损耗低的性能，还可以提高开关速度。
附图说明
图1为本发明一种新型的槽栅型MOS器件的结构示意图。
图2为本发明一种新型的槽栅型MOS器件的制备流程图。
图3为本发明一种新型的槽栅型MOS器件中的Ids-Vds关系图。
附图标号：1、N型衬底；2、N型轻掺杂缓冲区；3、P型阱区；4、P型重掺杂源极区；5、N型重掺杂区；6、P型掺杂区；7、N型重掺杂源极区；8、高K绝缘层；9、栅极多晶硅区；G、栅极电极；S、源极电极；D、漏极电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参阅图1所示，图1为本发明一种新型的槽栅型MOS器件的结构示意图。
本发明提供的一种新型的槽栅型MOS器件，包括：N型衬底1，N型轻掺杂缓冲区2，P型阱区3，P型重掺杂源极区4，N型重掺杂区5，P型掺杂区6，N型重掺杂源极区7，高K绝缘层8，栅极多晶硅区9，栅极电极G，源极电极S和漏极电极D；
其中所述漏极电极D形成在所述N型衬底1的下表面，在所述N型衬底1的上表面设有所述N型轻掺杂缓冲区2，在所述N型轻掺杂缓冲区2的上表面设有两个P型阱区3和一个N型重掺杂区5，所述N型重掺杂区5设置在所述两个P型阱区3之间，在所述N型重掺杂区5的上表面设有所述P型掺杂区6，在所述P型掺杂区6的上表面设有N型重掺杂源极区7，在所述N型重掺杂源极区7的中间设有槽型栅结构区，所述槽型栅结构区包括高K绝缘层8和栅极多晶硅区9，所述高K绝缘层8设置在所述栅极多晶硅区9的侧面和底面上，所述槽型栅结构区贯穿N型重掺杂源极区7和P型掺杂区6，并延伸到N型重掺杂区5，所述两个P型阱区3的上表面都设置所述P型重掺杂源极区4，在所述P型重掺杂源极区4和所述N型重掺杂源极区7的上表面设有所述源极电极S，在所述栅极多晶硅区9的上表面设有所述栅极电极G。
实施例一
所述N型衬底1的厚度为300μm，所述N型轻掺杂缓冲区2的厚度为8μm，且其掺杂浓度为1.2×1016cm-3；所述P型阱区3的厚度为2.5μm，且其掺杂浓度为4×1018cm-3；所述N型重掺杂区5的厚度为1.3μm，宽度为2.6μm，且其掺杂浓度为1×1017cm-3；所述P型掺杂区6的厚度是1μm，且其掺杂浓度为1×1017cm-3；所述高K绝缘层8的厚度为50nm；所述栅极多晶硅区9的厚度为1.7μm，且其宽度为0.9μm。
参阅图2，一种新型的槽栅型MOS器件的制备方法，所述方法包括以下步骤：
S1、清洗、曝光：将半导体衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型衬底1定义的掩膜版和激光器曝光，显影后形成所述N型衬底1定义；
S2、N型衬底1的形成：通过离子注入方式，在所述半导体衬底中形成所述N型衬底1；
S3、N型轻掺杂缓冲区2的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型衬底1的上表面形成所述N型轻掺杂缓冲区2；
S4、P型阱区3的定义：去除N型衬底1定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区3定义的掩膜版和激光器曝光，显影后形成所述P型阱区3的定义；
S5、P型阱区3的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型轻掺杂缓冲区2的上表面形成所述P型阱区3；
S6、N型重掺杂区5的定义：去除P型阱区3定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂区5定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂区5的定义；
S7、N型重掺杂区5的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型轻掺杂缓冲区2的上表面形成所述N型重掺杂区5；
S8、P型掺杂区6的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型重掺杂区5的上表面形成所述P型掺杂区6；
S9、N型重掺杂源极区7的形成：通过离子注入方式，在所述半导体衬底中，且在所述P型掺杂区6的上表面形成所述N型重掺杂源极区7；
S10、槽栅结构区的形成：去除N型重掺杂区5定义的光刻胶，涂一层新的光刻胶，采用有所述槽栅结构区定义的掩膜版和激光器曝光，显影后形成所述槽栅结构区的定义，采用刻蚀技术，在所述半导体衬底上蚀刻出槽型结构区；
S11、高K绝缘层8和栅极多晶硅区9的沉积：去除所述槽栅结构区定义的光刻胶，在步骤S10形成的槽型结构区上沉积一层高K绝缘材料，在所述高K绝缘材料上表面沉积栅极多晶硅材料；
S12、P型重掺杂源极区4的定义：在所述半导体衬底表面涂一层光刻胶，采用有所述P型重掺杂源极区4定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源极区4的定义；
S13、P型重掺杂源极区4的形成：通过离子注入方式，在所述半导体衬底中，且在所述P型阱区3的上表面形成所述P型重掺杂源极区4；
S14、电极的形成：去除P型重掺杂源极区4定义的光刻胶，对步骤S13形成的半导体衬底进行源极、漏极和栅极的金属沉积，形成源极电极、漏极电极和栅极电极。
基于实施例一，参阅图3所示，该槽栅型MOS器件的电性中，随着Vds的逐渐增加，会使得其Ids也逐渐增加，且Ids的增加幅度逐渐减小；Ids在0～1kA/cm2的范围内，Ids与Vds呈现线性关系；在Ids＝100A/cm2的情况下，比导通电阻Ron＝0.51mΩ·cm2。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (9)
1.一种新型的槽栅型MOS器件，其特征在于，包括：N型衬底(1)，N型轻掺杂缓冲区(2)，P型阱区(3)，P型重掺杂源极区(4)，N型重掺杂区(5)，P型掺杂区(6)，N型重掺杂源极区(7)，高K绝缘层(8)，栅极多晶硅区(9)，栅极电极(G)，源极电极(S)和漏极电极(D)；
其中所述漏极电极(D)形成在所述N型衬底(1)的下表面，在所述N型衬底(1)的上表面设有所述N型轻掺杂缓冲区(2)，在所述N型轻掺杂缓冲区(2)的上表面设有两个P型阱区(3)和一个N型重掺杂区(5)，所述N型重掺杂区(5)设置在所述两个P型阱区(3)之间，在所述N型重掺杂区(5)的上表面设有所述P型掺杂区(6)，在所述P型掺杂区(6)的上表面设有N型重掺杂源极区(7)，在所述N型重掺杂源极区(7)的中间设有槽型栅结构区，所述槽型栅结构区包括高K绝缘层(8)和栅极多晶硅区(9)，所述高K绝缘层(8)设置在所述栅极多晶硅区(9)的侧面和底面上，所述槽型栅结构区贯穿N型重掺杂源极区(7)和P型掺杂区(6)，并延伸到N型重掺杂区(5)，所述两个P型阱区(3)的上表面都设置所述P型重掺杂源极区(4)，在所述P型重掺杂源极区(4)和所述N型重掺杂源极区(7)的上表面设有所述源极电极(S)，在所述栅极多晶硅区(9)的上表面设有所述栅极电极(G)。
2.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述N型衬底(1)的厚度大于所述N型轻掺杂缓冲区(2)的厚度。
3.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述N型轻掺杂缓冲区(2)的厚度大于所述P型阱区(3)的厚度。
4.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述高K绝缘层(8)为一种单质或者化合物的高K绝缘材料。
5.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述源极电极(S)、栅极电极(G)和漏极电极(D)的材料为铜材料或者铝材料。
6.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述P型掺杂区(6)的厚度大于所述N型重掺杂源极区(7)的厚度。
7.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，所述P型掺杂区(6)的厚度小于所述N型重掺杂区(5)的厚度。
8.根据权利要求1所述的一种新型的槽栅型MOS器件，其特征在于，半导体衬底材料为半导体SiC基材料。
9.一种新型的槽栅型MOS器件的制备方法，其特征在于，所述方法包括以下步骤：
S1、清洗、曝光：将半导体衬底进行清洗、烘干，在其上表面涂一层光刻胶，采用有所述N型衬底(1)定义的掩膜版和激光器曝光，显影后形成所述N型衬底(1)定义；
S2、N型衬底(1)的形成：通过离子注入方式，在所述半导体衬底中形成所述N型衬底(1)；
S3、N型轻掺杂缓冲区(2)的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型衬底(1)的上表面形成所述N型轻掺杂缓冲区(2)；
S4、P型阱区(3)的定义：去除N型衬底(1)定义的光刻胶，涂一层新的光刻胶，采用有所述P型阱区(3)定义的掩膜版和激光器曝光，显影后形成所述P型阱区(3)的定义；
S5、P型阱区(3)的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型轻掺杂缓冲区(2)的上表面形成所述P型阱区(3)；
S6、N型重掺杂区(5)的定义：去除P型阱区(3)定义的光刻胶，涂一层新的光刻胶，采用有所述N型重掺杂区(5)定义的掩膜版和激光器曝光，显影后形成所述N型重掺杂区(5)的定义；
S7、N型重掺杂区(5)的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型轻掺杂缓冲区(2)的上表面形成所述N型重掺杂区(5)；
S8、P型掺杂区(6)的形成：通过离子注入方式，在所述半导体衬底中，且在所述N型重掺杂区(5)的上表面形成所述P型掺杂区(6)；
S9、N型重掺杂源极区(7)的形成：通过离子注入方式，在所述半导体衬底中，且在所述P型掺杂区(6)的上表面形成所述N型重掺杂源极区(7)；
S10、槽栅结构区的形成：去除N型重掺杂区(5)定义的光刻胶，涂一层新的光刻胶，采用有所述槽栅结构区定义的掩膜版和激光器曝光，显影后形成所述槽栅结构区的定义，采用刻蚀技术，在所述半导体衬底上蚀刻出槽型结构区；
S11、高K绝缘层(8)和栅极多晶硅区(9)的沉积：去除所述槽栅结构区定义的光刻胶，在步骤S10形成的槽型结构区上沉积一层高K绝缘材料，在所述高K绝缘材料上表面沉积栅极多晶硅材料；
S12、P型重掺杂源极区(4)的定义：在所述半导体衬底表面涂一层光刻胶，采用有所述P型重掺杂源极区(4)定义的掩膜版和激光器曝光，显影后形成所述P型重掺杂源极区(4)的定义；
S13、P型重掺杂源极区(4)的形成：通过离子注入方式，在所述半导体衬底中，且在所述P型阱区(3)的上表面形成所述P型重掺杂源极区(4)；
S14、电极的形成：去除P型重掺杂源极区(4)定义的光刻胶，对步骤S13形成的半导体衬底进行源极、漏极和栅极的金属沉积，形成源极电极、漏极电极和栅极电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110346031.2A CN112928166A (zh) | 2021-03-31 | 2021-03-31 | 一种新型的槽栅型mos器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110346031.2A CN112928166A (zh) | 2021-03-31 | 2021-03-31 | 一种新型的槽栅型mos器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112928166A true CN112928166A (zh) | 2021-06-08 |
Family
ID=76176719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110346031.2A Pending CN112928166A (zh) | 2021-03-31 | 2021-03-31 | 一种新型的槽栅型mos器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112928166A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120261714A1 (en) * | 2011-04-12 | 2012-10-18 | Denso Corporation | Semiconductor device and manufacturing method of the same |
| CN104779289A (zh) * | 2014-01-10 | 2015-07-15 | 株式会社东芝 | 半导体装置 |
| US9698217B1 (en) * | 2016-06-15 | 2017-07-04 | Kyocera Document Solutions Inc. | Semiconductor device |
| JP2020109810A (ja) * | 2019-01-07 | 2020-07-16 | 株式会社デンソー | 半導体装置 |
| CN112262478A (zh) * | 2018-03-20 | 2021-01-22 | 株式会社电装 | 半导体装置及其制造方法 |
| CN214279987U (zh) * | 2021-03-31 | 2021-09-24 | 厦门芯一代集成电路有限公司 | 一种新型的槽栅型mos器件 |
-
2021
- 2021-03-31 CN CN202110346031.2A patent/CN112928166A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120261714A1 (en) * | 2011-04-12 | 2012-10-18 | Denso Corporation | Semiconductor device and manufacturing method of the same |
| CN104779289A (zh) * | 2014-01-10 | 2015-07-15 | 株式会社东芝 | 半导体装置 |
| US9698217B1 (en) * | 2016-06-15 | 2017-07-04 | Kyocera Document Solutions Inc. | Semiconductor device |
| CN112262478A (zh) * | 2018-03-20 | 2021-01-22 | 株式会社电装 | 半导体装置及其制造方法 |
| JP2020109810A (ja) * | 2019-01-07 | 2020-07-16 | 株式会社デンソー | 半導体装置 |
| CN214279987U (zh) * | 2021-03-31 | 2021-09-24 | 厦门芯一代集成电路有限公司 | 一种新型的槽栅型mos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110473916B (zh) | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 | |
| CN107464837B (zh) | 一种超结功率器件 | |
| CN111799322B (zh) | 面向高频应用的双沟槽型SiC MOSFET结构及制造方法 | |
| CN112466936A (zh) | 一种高压igbt器件及其制备方法 | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| CN112713195B (zh) | 一种高压vdmos器件及其制备方法 | |
| CN113241381B (zh) | 一种高压槽栅mos器件及其制备方法 | |
| CN214279987U (zh) | 一种新型的槽栅型mos器件 | |
| CN112750912A (zh) | 一种高压碳化硅mos器件及其制备方法 | |
| CN116230770A (zh) | 肖特基结辅助耗尽镇流电阻的碳化硅mosfet器件及制备方法 | |
| CN214672630U (zh) | 一种新型的高压槽栅mos器件 | |
| CN112928166A (zh) | 一种新型的槽栅型mos器件及其制备方法 | |
| CN113130635B (zh) | 一种i型栅的mos器件及其制备方法 | |
| CN109817711B (zh) | 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法 | |
| JP6182921B2 (ja) | Ｍｏｓ型半導体装置 | |
| CN111969055A (zh) | 一种GaN高电子迁移率晶体管结构及其制作方法 | |
| CN117497488B (zh) | 一种集成jfet的mos器件制备方法及mos器件 | |
| CN214203695U (zh) | 一种基于sic的高压vdmos器件 | |
| CN214176043U (zh) | 一种基于sic的高压mos器件 | |
| CN113707722B (zh) | 基于自对准的半导体器件及其制作方法 | |
| CN114203797B (zh) | 基于异质结的超结氧化镓晶体管及其制作方法与应用 | |
| CN218414587U (zh) | 插指栅结构的hemt射频器件 | |
| CN116504841B (zh) | 一种高可靠性碳化硅mosfet器件及其形成方法 | |
| CN117317024B (zh) | 高开关特性半导体器件、工艺、芯片及电子设备 | |
| CN116635984B (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |