CN116504841B - 一种高可靠性碳化硅mosfet器件及其形成方法 - Google Patents

一种高可靠性碳化硅mosfet器件及其形成方法 Download PDF

Info

Publication number
CN116504841B
CN116504841B CN202310764107.2A CN202310764107A CN116504841B CN 116504841 B CN116504841 B CN 116504841B CN 202310764107 A CN202310764107 A CN 202310764107A CN 116504841 B CN116504841 B CN 116504841B
Authority
CN
China
Prior art keywords
type
source electrode
forming
different
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310764107.2A
Other languages
English (en)
Other versions
CN116504841A (zh
Inventor
朱袁正
黄薛佺
杨卓
叶鹏
朱晨凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi NCE Power Co Ltd
Original Assignee
Wuxi NCE Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi NCE Power Co Ltd filed Critical Wuxi NCE Power Co Ltd
Priority to CN202310764107.2A priority Critical patent/CN116504841B/zh
Publication of CN116504841A publication Critical patent/CN116504841A/zh
Application granted granted Critical
Publication of CN116504841B publication Critical patent/CN116504841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种高可靠性碳化硅MOSFET器件及其形成方法，本发明的高可靠性碳化硅MOSFET器件包括至少两个不同的元胞结构，所述不同元胞结构的源极相连组成MOSFET器件的源极，栅极相连组成MOSFET器件的栅极，漏极相连组成MOSFET器件的漏极，不同元胞结构的JFET区宽度不同。本发明通过设计多段具有不同JFET区宽度、不同N型JFET注入区宽度、不同JFET注入区浓度的元胞结构，使得元胞之间具有不同的跨导gm，这些不同跨导的元胞结构能够限制电流大小，避免器件发生热失效，使得碳化硅MOSFET器件在面临高压大电流情况时具有更好的耐受能力，能够提高碳化硅MOSFET器件的可靠性。

Description

一种高可靠性碳化硅MOSFET器件及其形成方法
技术领域
本发明涉及一种半导体器件，尤其是一种高可靠性碳化硅MOSFET器件及其形成方法。
背景技术
碳化硅（Silicon Carbide，简称SiC）作为第三代宽禁带半导体材料的典型代表，相比于传统硅（Si）材料，SiC具有禁带宽度宽（3.3eV，Si材料的3倍）、临界击穿电场高（3MV/cm，Si材料的5倍）、饱和漂移速度大（2×107cm/s，Si材料的2倍）和热导率高（4.9Wcm-1K-1,Si材料的3倍）等优点，是制备高压大功率器件的理想材料。
基于碳化硅制备的功率MOSFET器件具有电流密度大、击穿电压高、损耗低及耐辐射等优点，相比传统的Si基功率MOSFET器件，可简化功率电子系统的拓扑结构，减小系统体积，降低功率损耗，上述器件优势带来的市场潜力巨大。
对于相同电流等级的碳化硅MOSFET和硅MOSFET而言，由于碳化硅MOSFET器件相比于硅MOSFET器件尺寸要小得多，因此碳化硅 MOSFET器件的单位面积的电流能力也就远高于硅MOSFET，以上特性使得碳化硅MOSFET在面临高压大电流情况时发热更为严重，虽然碳化硅本身具有较好的高温特性，然而用于电极之间互联的金属引线的熔点要低于碳化硅，使得金属引线提前发生热烧毁，引发碳化硅MOSFET器件失效。
发明内容
本发明的目的是在于克服现有技术中存在的不足，提供了一种高可靠性碳化硅MOSFET器件及其形成方法。本发明的MOSFET器件结构使得碳化硅MOSFET器件在面临高压大电流情况时具有更好的耐受能力，能够提高碳化硅MOSFET器件的可靠性。
为实现以上技术目的，本发明的技术方案是：
第一方面，本发明实施例提供了一种高可靠性碳化硅MOSFET器件，包括至少两个不同的元胞结构，不同元胞结构的源极相连组成MOSFET器件的源极，栅极相连组成MOSFET器件的栅极，漏极相连组成MOSFET器件的漏极，不同元胞结构的JFET区的宽度不同。
进一步地，所述高可靠性碳化硅MOSFET器件为沟槽栅器件，包括第一元胞结构和第二元胞结构，所述第一元胞结构和第二元胞结构均包括漏极金属，在所述漏极金属上设有N型衬底，在所述N型衬底上设有N型外延层，在所述N型外延层中设有纵向沟槽，所述纵向沟槽内设有栅极，所述栅极外围被氧化层包裹，所述N型外延层表面还设有第一P型体区，所述第一P型体区的深度小于所述纵向沟槽的深度；
在所述第一P型体区的表面还设有重掺杂的N型源极，在所述第一P型体区的下方设有第二P型体区，所述第二P型体区在第一P型体区的下方间隔分布，所述第二P型体区位于所述纵向沟槽两侧且和纵向沟槽之间间隔设有N型外延层，所述第二P型体区的深度大于所述纵向沟槽的深度；
所述第二P型体区内还设有重掺杂的P型源极，所述重掺杂的N型源极表面设有源极金属，所述源极金属与重掺杂的N型源极相连，所述源极金属穿过重掺杂的N型源极、第一P型体区与第二P型体区内的重掺杂的P型源极相连，所述纵向沟槽表面还设有将栅极和源极金属隔离的介质层，相邻第二P型体区之间的N型外延层为JFET区，相邻第二P型体区之间的距离为JFET区宽度，所述第一元胞结构的JFET区宽度和所述第二元胞结构的JFET区宽度不相等。
进一步地，所述高可靠性碳化硅MOSFET器件为平面栅器件，包括第一元胞结构和第二元胞结构，所述第一元胞结构和第二元胞结构均包括漏极金属，在所述漏极金属上设有N型衬底，在所述N型衬底上设有N型外延层，在所述N型外延层表面间隔设有P型体区，所述P型体区内设有重掺杂的P型源极和重掺杂的N型源极，所述重掺杂的P型源极位于所述重掺杂的N型源极外侧，在所述N型外延层及其两侧的P型体区表面设有栅氧化层，所述栅氧化层起止于相邻P型体区内部的所述N型源极表面，所述栅氧化层表面设有栅极多晶硅，所述重掺杂的N型源极表面和重掺杂的P型源极表面还设有源极金属，所述源极金属和栅极多晶硅之间设有隔离所述源极金属和栅极多晶硅的介质层，相邻P型体区之间的N型外延层为JFET区，相邻P型体区之间的距离为JFET区宽度，所述第一元胞结构的JFET区宽度和第二元胞结构的JFET区宽度不相等。
进一步地，所述JFET区中还设有N型注入区，所述N型注入区在所述第一元胞结构和第二元胞结构中的宽度不同。
进一步地，具有不同JFET区宽度的所述第一元胞结构和第二元胞结构的面积占总芯片面积的比例根据需要进行调整。
第二方面，本发明实施例提供了一种形成高可靠性碳化硅MOSFET器件的方法，应用于第一方面所述的高可靠性碳化硅MOSFET器件，包括以下步骤：
步骤一：形成漏极，选取N型衬底材料作为器件漏极并外延生长N型外延层；
步骤二：形成P型体区，利用掩膜窗口定义多段不同P型体区的间距，用离子注入或者表面扩散的方法形成P型体区，形成具有多段不同JFET区宽度的MOSFET器件；
步骤三：形成N型源极和P型源极，利用掩膜窗口定义N型源极和P型源极的区域，利用离子注入的方法形成N型源极和P型源极；
步骤四：形成栅极，在N型外延层表面生长栅氧化层，随后淀积栅极多晶硅，利用掩膜窗口去除多余的栅氧化层及其上方的栅极多晶硅，随后进一步淀积介质层；
步骤五：形成源极金属和漏极金属，利用掩膜窗口选择性去除N型源极和P型源极表面的介质层，淀积金属并在正面选择性刻蚀形成源极金属，在器件背面淀积漏极金属形成漏极金属。
第三方面，本发明实施例提供了一种形成高可靠性碳化硅MOSFET器件的方法，应用于第一方面所述的高可靠性碳化硅MOSFET器件，包括以下步骤：
步骤S1：形成漏极，选取N型衬底材料作为器件漏极并外延生长N型外延层；
步骤S2：形成P型体区，利用掩膜窗口定义出P型体区，用离子注入或者表面扩散的方法形成P型体区；
步骤S3：形成N型JFET区，利用掩膜窗口定义多段不同的N型注入区宽度，用离子注入或者表面扩散的方法形成N型JEFT区，形成具有多段不同宽度的N型JFET注入区的MOSFET器件；
步骤S4：形成N型源极和P型源极，利用掩膜窗口定义N型源极和P型源极的区域，利用离子注入的方法形成N型源极和P型源极；
步骤S5：形成栅极，在N型外延层表面生长栅氧化层，随后淀积栅极多晶硅，利用掩膜窗口去除多余的栅氧化层及其上方的栅极多晶硅，随后进一步淀积介质层；
步骤S6：形成源极金属和漏极金属，利用掩膜窗口选择性去除N型源极和P型源极表面的介质层，淀积金属并在正面选择性刻蚀形成源极金属，在器件背面淀积漏极金属形成漏极金属。
第四方面，本发明实施例提供了一种形成高可靠性碳化硅MOSFET器件的方法，应用于第一方面所述的高可靠性碳化硅MOSFET器件，与第二方面的区别在于步骤二：
形成P型体区，利用不同剂量、能量或不同扩散系数的P型杂质形成不同浓度或不同形貌的P型体区，获得多种不同的JFET区宽度或浓度，形成具有多段不同跨导的MOSFET器件。
第五方面，本发明实施例提供了一种形成高可靠性碳化硅MOSFET器件的方法，应用于第一方面所述的高可靠性碳化硅MOSFET器件，与第三方面的区别在于步骤S3：
形成N型JFET区，利用多种不同浓度的N型JFET区注入，调制不同的JFET区浓度，形成具有多段不同JFET浓度的MOSFET器件。
与现有技术相比，本发明的主要优点在于：
本发明通过设计多段具有不同JFET区宽度、不同N型JFET注入区宽度、不同JFET注入区浓度的元胞结构，使得元胞之间具有不同的跨导gm，这些不同跨导的元胞结构能够限制电流大小，避免器件发生热失效，使得碳化硅MOSFET器件在面临高压大电流情况时具有更好的耐受能力，能够提高碳化硅MOSFET器件的可靠性。
附图说明
图1是本发明实施例1的高可靠性碳化硅MOSFET器件的剖面结构示意图。
图2是本发明提供的高可靠性碳化硅MOSFET器件的一种版图布局。
图3是本发明提供的高可靠性碳化硅MOSFET器件的另一种版图布局。
图4是本发明实施例2中高可靠性碳化硅MOSFET器件的剖面结构示意图。
图5是本发明实施例3中高可靠性碳化硅MOSFET器件的剖面结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本发明提供了一种高可靠性碳化硅MOSFET器件，包括至少两个不同的元胞结构，不同元胞结构的源极相连组成MOSFET器件的源极，栅极相连组成MOSFET器件的栅极，漏极相连组成MOSFET器件的漏极，不同元胞结构的JFET区的宽度不同。
下面结合具体附图和实施例对本发明的技术方案作进一步说明。
实施例1
一种高可靠性碳化硅MOSFET器件，如图1所示，所述高可靠性碳化硅MOSFET器件为沟槽栅器件，包括第一元胞结构002和第二元胞结构003，第一元胞结构002和第二元胞结构003均包括漏极金属101，在漏极金属101上设有N型衬底102，在N型衬底102上设有N型外延层103，在N型外延层103中设有纵向沟槽109，纵向沟槽109内设有由多晶硅材质组成的栅极108，栅极108的外围被氧化层112包裹，N型外延层103表面还设有第一P型体区106，第一P型体区106的深度小于纵向沟槽109的深度；
在第一P型体区106表面还设有重掺杂的N型源极107，在第一P型体区106下方还设有第二P型体区104，第二P型体区104在第一P型体区106下方间隔分布，第二P型体区104位于纵向沟槽109两侧且和纵向沟槽109之间间隔有N型外延层103，第二P型体区104的深度大于纵向沟槽109的深度；
第二P型体区104内还设有重掺杂的P型源极105，重掺杂的N型源极107表面设有源极金属111，源极金属111与重掺杂的N型源极107相连，源极金属111穿过重掺杂的N型源极107、第一P型体区106与第二P型体区104内的重掺杂的P型源极105相连，纵向沟槽109表面还设有介质层110，介质层110用于将栅极108和源极金属111隔离，相邻的第二P型体区104之间的N型外延层103为JFET区，相邻的第二P型体区104之间的距离为JFET区宽度，第一元胞结构002的JFET区宽度w1和第二元胞结构003的JFET区宽度w2不相等。
重掺杂的P型源极105和重掺杂的N型源极107，其掺杂浓度大于1e17cm-3。
碳化硅MOSFET器件一般作为开关器件使用，其正常的工作状态为导通和关断两种状态，器件开通时，器件漏源两端会流过大电流但是其两端电压值较小，耗散功率也较小，器件关断时，器件漏源两端会承担较大的漏源电压但是其漏电流也较小，相应的耗散功率也很小，以上两种状态器件都不会大量产热。
碳化硅MOSFET器件在开关过程的瞬间会同时经历高电压和大电流，然而由于其开关过程很短，一般在微秒级别，因此不会有较多的热积累使得器件发生热失效。
碳化硅MOSFET会在短路过程中或线性工作模式下发生热失效，短路过程中器件会同时承担高压和大电流，且一般会经历较长的时间，此时器件发热较为严重，就会发生热失效。所谓线性工作模式，即要求器件能在较长时间内缓慢导通，MOSFET的电流会逐步增加，此时器件的电压会在较长时间内保持在高电位，因此当器件工作在线性模式下，器件也极易因为长时间的热积累而发生失效。
若要求MOSFET器件能够在高压和大电流的情况下正常工作更长的时间而不发生失效，往往要求器件具有较小的跨导。MOSFET器件跨导的定义为在漏源电压一定时，栅极电压每变化1V所引起的漏源电流的变化。较小的跨导即意味着器件在相同栅压下的导通电流能力较小，即器件导通电阻较大，这和目前所追求的极低比导通电阻是矛盾的。
本发明提供的MOSFET器件在提高器件可靠性的同时，避免器件的导通电阻过度增加，减小器件的芯片面积，从而降低器件的成本。
本发明第一元胞结构002和第二元胞结构003的JFET区宽度w1和w2不相等，使得这两个元胞结构的JFET区电阻也不相等，进而这两个元胞的整体导通电阻也有差异。在器件导通即栅极接正压，漏极和源极的电压差大于0V时，器件就会导通，此时电流从N型源极，经过沟道进入JFET区、N型外延层最后通过漏极流出器件。对于典型的1200V级别的碳化硅MOSFET而言，优化较好的JFET区电阻一般会占整体导通电阻的20%~30%，如果JFET区没有优化好，其JFET电阻甚至会占整体导通电阻的40%及以上，因此无论JFET区是否得到了较好的优化，JFET区电阻都会较大程度地影响器件的导通电阻。
JFET区的宽度会严重影响器件的JFET区电阻，一般而言，JFET区宽度越小，JFET区电阻也就越大。对于本实施例来说，第一元胞结构002的JFET区宽度w1大于第二元胞结构003的JFET区宽度w2，第一元胞结构002的导通电阻也就小于第二元胞结构003的导通电阻，考虑到跨导Gm，即第一元胞结构002的跨导会大于第二元胞结构003的跨导，相应地，第二元胞结构003的可靠性也会优于第一元胞结构002的可靠性。
对于跨导较小的第二元胞结构而言，器件导通时从该处流过的电流会小于第一元胞结构，在面临高电压和大电流时的产热也就较小，在相同的时间内发生热失效的可能性也就较低。对于跨导较大的第一元胞结构而言，虽然其在导通时从该处流过的电流会较大，但是在面临高电压和大电流时，该处积累的热量能够迅速扩散到周围跨导较小的元胞中，第一元胞结构的核心温度也会降低，即周围导通电流较小的第二元胞结构可以作为第一元胞结构的“散热器”，避免温度在某一元胞中急剧增加，引发器件发生热失效。
综上所述，对于由第一元胞结构和第二元胞结构组成的碳化硅MOSFET器件而言，其在面临高电压和大电流时的耐受能力能更好，即器件能有较好的可靠性。同时，若SiCMOSFET器件的元胞均由跨导较小的元胞结构组成，其虽然能获得较好的可靠性，但对导通电阻的影响较大，器件的导通电阻会急剧增加。
对于具体的实际器件，可以调节第一元胞结构和第二元胞结构的比例来折衷考虑器件可靠性和导通电阻，当第一元胞结构的比例较高时，器件的导通电阻相对较低，可靠性相对较差；当第二元胞结构的比例较高时，器件的导通电阻相对较高而可靠性则相对较好。设计者可以通过不同的应用需求来权衡考虑。
在设计器件版图时，对于条胞结构而言，如图2所示，为了清楚表示JFET区宽度，图中仅绘制了第二P型体区104和纵向沟槽109，图中，第二P型体区104可以设计成分段凸出和凹陷的形式，也就获得了不同的JFET区宽度，纵向沟槽109和位于纵向沟槽内部的栅极108位于两个P型体区104中央，在图2的版图结构中，第一元胞结构002和第二元胞结构003的面积比约为1：1，在实际设计时，该比例可以随着应用的需要灵活调整。
更进一步地，还可以设计具有多段不同JFET区宽度的元胞结构，且各元胞结构的面积占总芯片面积的比例根据需求进行调整。
对于方胞结构的版图而言，如图3所示，可以通过设计不同的横向和纵向的JFET区宽度来实现本器件结构。
实施例2
一种高可靠性碳化硅MOSFET器件，如图4所示，所述高可靠性碳化硅MOSFET器件为平面栅器件，包括第一元胞结构004和第二元胞结构005，第一元胞结构004和第二元胞结构005均包括漏极金属201，在漏极金属201上设有N型衬底202，在N型衬底202上设有N型外延层203，在N型外延层203表面间隔设有P型体区204，P型体区204内设有重掺杂的P型源极205和重掺杂的N型源极207，重掺杂的P型源极205位于重掺杂的N型源极207的外侧，在N型外延层203及其两侧的P型体区204表面设有栅氧化层206，栅氧化层206起止于相邻P型体区204内部的N型源极207的表面，栅氧化层206表面设有栅极多晶硅208，重掺杂的N型源极207的表面和重掺杂的P型源极205的表面还设有源极金属210，源极金属210和栅极多晶硅208之间设有介质层209，介质层209用于将源极金属210和栅极多晶硅208隔离，相邻P型体区204之间的N型外延层203为JFET区，相邻P型体区204之间的距离为JFET区宽度，第一元胞结构004的JFET区宽度w1和第二元胞结构005的JFET区宽度w2不相等。
重掺杂的P型源极205和重掺杂的N型源极207，其掺杂浓度大于1e17cm-3。
本实施例为平面碳化硅MOSFET器件，本发明提供的平面型器件相较于实施例1中的沟槽型器件来说，其栅氧化层位于器件表面，在器件工作过程中，位于表面的栅氧化层具有更好的栅氧可靠性。
进一步地，本发明提出的器件结构对于普通硅基MOSFET器件而言也同样适用，若器件结构中存在JFET区，就可以通过调整JFET区宽度来实现不同的JFET区电阻，进而实现差异化的器件跨导，最终能满足器件的高可靠性需求。
实施例3
一种高可靠性碳化硅MOSFET器件，如图5所示，所述高可靠性碳化硅MOSFET器件为平面栅器件，包括第一元胞结构004和第二元胞结构005，第一元胞结构004和第二元胞结构005均包括漏极金属201，在漏极金属201上设有N型衬底202，在N型衬底202上设有N型外延层203，在N型外延层203表面间隔设有P型体区204，P型体区204设置在N型外延层203的表面两侧，P型体区204内设有重掺杂的P型源极205和重掺杂的N型源极207，重掺杂的P型源极205位于重掺杂的N型源极207的外侧，在N型外延层203及P型体区204的表面设有栅氧化层206，栅氧化层206起止于相邻P型体区204内部的N型源极207的表面，栅氧化层206表面设有栅极多晶硅208，重掺杂的N型源极207的表面和重掺杂的P型源极205表面还设有源极金属210，源极金属210和栅极多晶硅208之间设有介质层209，介质层209用于将源极金属210和栅极多晶硅208隔离，相邻P型体区204之间的N型外延层203为JFET区，JFET区中还设有N型注入区211，N型注入区211在第一元胞结构004和第二元胞结构005中的宽度w3、w4不相等。
重掺杂的P型源极205和重掺杂的N型源极207，其掺杂浓度大于1e17cm-3。
N型注入区可以调节器件JFET区电阻，其宽度决定了对器件JFET区电阻影响的程度，N型注入区宽度越宽，JFET区电阻越小，相应的导通电阻也就越小，而器件的跨导也就越大。因此，可以通过不同的N型注入区的宽度来调节不同元胞结构的跨导。
进一步地，存在N型注入区的MOSFET器件结构的导通电阻会比没有N型注入区的MOSFET器件结构导通电阻更小，这是由于N型注入区增加了JFET区的浓度，从而降低了器件的导通电阻。
上述N型注入区也可以设置在沟槽栅SiC MOSFET器件中，其能达到和平面型SiCMOSFET器件相同的效果。
一种形成高可靠性碳化硅MOSFET器件的方法，选取重掺杂的N型衬底材料，外延形成掺杂浓度适中的N型外延层，对于平面型MOSFET器件而言，在N型外延层表面使用氧化和淀积的方法形成栅极氧化层及其上方的栅极多晶硅，再利用掩膜窗口定义多段不同的P型体区的间距，用离子注入或者表面扩散的方法形成P型体区，再在P型体区中利用离子注入的方法形成重掺杂的N型源极和P型源极区域，最后在源极区域制备源极金属形成具有多段不同JFET区宽度的MOSFET器件，不同JFET区宽度意味着不同的跨导，也就能实现提高MOSFET可靠性的目的。
所述重掺杂的N型衬底材料，原则上来说，其掺杂浓度越高则导通电阻越小，因此其掺杂浓度越高越好。然而，限于掺杂离子（一般为氮离子）在SiC中的电离水平，其掺杂浓度一般为1e17cm-3~1e21cm-3。
在本实施例中，对于沟槽栅MOSFET器件，则需要在制备N型外延层后，刻蚀栅极沟槽，在所刻蚀的沟槽中利用氧化或者淀积的方法形成栅极氧化层，形成栅极氧化层后再淀积形成栅极多晶硅，后续的工艺步骤则和平面型MOSFET器件的工艺步骤相同。
除了使用多段不同的P型体区间距来定义不同宽度的JFET区，进而实现不同跨导的MOSFET器件，还可以使用掩模版来定义多段不同的N型注入区宽度，使用离子注入或者表面扩散的方法形成N型JFET区，不同宽度的N型JFET区能实现差异化的JFET区电阻，进而产生差异化的器件导通电阻，最终也能实现多段不同跨导的MOSFET器件。
进一步地，还可以通过多种不同浓度的N型JFET注入来实现不同的JFET区浓度，不同的JFET区浓度意味着差异化的JFET区电阻，进而形成具有多段不同跨导的MOSFET器件。该方法需要使用多块光刻版，会在一定程度上提高器件制造成本，但可在一定程度上降低设计的难度。
进一步地，还可以通过不同剂量、能量或不同扩散系数的P型杂质形成不同浓度或不同形貌的P型体区，常见的P型掺杂离子包括铝离子、硼离子和铟离子等，这些杂质离子的扩散系数不同，注入到半导体中也就能获得多种不同的JFET区宽度或浓度，形成具有多段不同跨导的MOSFET器件。
作为一种实施方式，一种形成高可靠性碳化硅MOSFET器件的方法，包括以下步骤：
步骤一：形成漏极，选取N型衬底材料作为器件漏极并外延生长N型外延层；
步骤二：形成P型体区，利用掩膜窗口定义多段不同P型体区的间距，用离子注入或者表面扩散的方法形成P型体区，形成具有多段不同JFET区宽度的MOSFET器件；
步骤三：形成N型源极和P型源极，利用掩膜窗口定义N型源极和P型源极的区域，利用离子注入的方法形成N型源极和P型源极；
步骤四：形成栅极，在N型外延层表面生长栅氧化层，随后淀积栅极多晶硅，利用掩膜窗口去除多余的栅氧化层及其上方的栅极多晶硅，随后进一步淀积介质层；
步骤五：形成源极金属和漏极金属，利用掩膜窗口选择性去除N型源极和P型源极表面的介质层，淀积金属并在正面选择性刻蚀形成源极金属，在器件背面淀积漏极金属形成漏极金属。
其中，在形成P型体区时，还可以利用不同剂量、能量或不同扩散系数的P型杂质形成不同浓度或不同形貌的P型体区，获得多种不同的JFET区宽度或浓度，形成具有多段不同跨导的MOSFET器件。
作为另一种实施方式，一种形成高可靠性碳化硅MOSFET器件的方法，包括以下步骤：
步骤S1：形成漏极，选取N型衬底材料作为器件漏极并外延生长N型外延层；
步骤S2：形成P型体区，利用掩膜窗口定义出P型体区，用离子注入或者表面扩散的方法形成P型体区；
步骤S3：形成N型JFET区，利用掩膜窗口定义多段不同的N型注入区宽度，用离子注入或者表面扩散的方法形成N型JEFT区，形成具有多段不同宽度的N型JFET注入区的MOSFET器件。
步骤S4：形成N型源极和P型源极，利用掩膜窗口定义N型源极和P型源极的区域，利用离子注入的方法形成N型源极和P型源极；
步骤S5：形成栅极，在N型外延层表面生长栅氧化层，随后淀积栅极多晶硅，利用掩膜窗口去除多余的栅氧化层及其上方的栅极多晶硅，随后进一步淀积介质层；
步骤S6：形成源极金属和漏极金属，利用掩膜窗口选择性去除N型源极和P型源极表面的介质层，淀积金属并在正面选择性刻蚀形成源极金属，在器件背面淀积漏极金属形成漏极金属。
其中，形成N型JFET区时，还可以利用多种不同浓度的N型JFET区注入，调制不同的JFET区浓度，形成具有多段不同JFET浓度的MOSFET器件。
以上对本发明及其实施方式进行了描述，该描述没有限制性，实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (8)

1.一种碳化硅MOSFET器件，其特征在于，包括至少两个不同的元胞结构，不同元胞结构的源极相连组成MOSFET器件的源极，栅极相连组成MOSFET器件的栅极，漏极相连组成MOSFET器件的漏极，不同元胞结构的JFET区的宽度不同；
所述JFET区中还设有N型注入区，所述N型注入区在第一元胞结构和第二元胞结构中的宽度不同。
2.根据权利要求1所述的碳化硅MOSFET器件，其特征在于，所述碳化硅MOSFET器件为沟槽栅器件，包括第一元胞结构和第二元胞结构，所述第一元胞结构和第二元胞结构均包括漏极金属，在所述漏极金属上设有N型衬底，在所述N型衬底上设有N型外延层，在所述N型外延层中设有纵向沟槽，所述纵向沟槽内设有栅极，所述栅极外围被氧化层包裹，所述N型外延层表面还设有第一P型体区，所述第一P型体区的深度小于所述纵向沟槽的深度；
在所述第一P型体区的表面还设有重掺杂的N型源极，在所述第一P型体区的下方设有第二P型体区，所述第二P型体区在第一P型体区的下方间隔分布，所述第二P型体区位于所述纵向沟槽两侧且和纵向沟槽之间间隔设有N型外延层，所述第二P型体区的深度大于所述纵向沟槽的深度；
所述第二P型体区内还设有重掺杂的P型源极，所述重掺杂的N型源极表面设有源极金属，所述源极金属与重掺杂的N型源极相连，所述源极金属穿过重掺杂的N型源极、第一P型体区与第二P型体区内的重掺杂的P型源极相连，所述纵向沟槽表面还设有将栅极和源极金属隔离的介质层，相邻第二P型体区之间的N型外延层为JFET区，相邻第二P型体区之间的距离为JFET区宽度，所述第一元胞结构的JFET区宽度和所述第二元胞结构的JFET区宽度不相等。
3.根据权利要求1所述的碳化硅MOSFET器件，其特征在于，所述碳化硅MOSFET器件为平面栅器件，包括第一元胞结构和第二元胞结构，所述第一元胞结构和第二元胞结构均包括漏极金属，在所述漏极金属上设有N型衬底，在所述N型衬底上设有N型外延层，在所述N型外延层表面间隔设有P型体区，所述P型体区内设有重掺杂的P型源极和重掺杂的N型源极，所述重掺杂的P型源极位于所述重掺杂的N型源极外侧，在所述N型外延层及其两侧的P型体区表面设有栅氧化层，所述栅氧化层起止于相邻P型体区内部的所述N型源极表面，所述栅氧化层表面设有栅极多晶硅，所述重掺杂的N型源极表面和重掺杂的P型源极表面还设有源极金属，所述源极金属和栅极多晶硅之间设有隔离所述源极金属和栅极多晶硅的介质层，相邻P型体区之间的N型外延层为JFET区，相邻P型体区之间的距离为JFET区宽度，所述第一元胞结构的JFET区宽度和第二元胞结构的JFET区宽度不相等。
4.根据权利要求2或3所述的碳化硅MOSFET器件，其特征在于，具有不同JFET区宽度的所述第一元胞结构和第二元胞结构的面积占总芯片面积的比例根据需要进行调整。
5.一种形成碳化硅MOSFET器件的方法，其特征在于，应用于权利要求1所述的碳化硅MOSFET器件，包括以下步骤：
步骤一：形成漏极，选取N型衬底材料作为器件漏极并外延生长N型外延层；
步骤二：形成P型体区，利用掩膜窗口定义多段不同P型体区的间距，用离子注入或者表面扩散的方法形成P型体区，形成具有多段不同JFET区宽度的MOSFET器件；
步骤三：形成N型源极和P型源极，利用掩膜窗口定义N型源极和P型源极的区域，利用离子注入的方法形成N型源极和P型源极；
步骤四：形成栅极，在N型外延层表面生长栅氧化层，随后淀积栅极多晶硅，利用掩膜窗口去除多余的栅氧化层及其上方的栅极多晶硅，随后进一步淀积介质层；
步骤五：形成源极金属和漏极金属，利用掩膜窗口选择性去除N型源极和P型源极表面的介质层，淀积金属并在正面选择性刻蚀形成源极金属，在器件背面淀积漏极金属形成漏极金属。
6.一种形成碳化硅MOSFET器件的方法，其特征在于，应用于权利要求1所述的碳化硅MOSFET器件，包括以下步骤：
步骤S1：形成漏极，选取N型衬底材料作为器件漏极并外延生长N型外延层；
步骤S2：形成P型体区，利用掩膜窗口定义出P型体区，用离子注入或者表面扩散的方法形成P型体区；
步骤S3：形成N型JFET区，利用掩膜窗口定义多段不同的N型注入区宽度，用离子注入或者表面扩散的方法形成N型JEFT区，形成具有多段不同宽度的N型JFET注入区的MOSFET器件；
步骤S4：形成N型源极和P型源极，利用掩膜窗口定义N型源极和P型源极的区域，利用离子注入的方法形成N型源极和P型源极；
步骤S5：形成栅极，在N型外延层表面生长栅氧化层，随后淀积栅极多晶硅，利用掩膜窗口去除多余的栅氧化层及其上方的栅极多晶硅，随后进一步淀积介质层；
步骤S6：形成源极金属和漏极金属，利用掩膜窗口选择性去除N型源极和P型源极表面的介质层，淀积金属并在正面选择性刻蚀形成源极金属，在器件背面淀积漏极金属形成漏极金属。
7.一种形成碳化硅MOSFET器件的方法，其特征在于，应用于权利要求1所述的碳化硅MOSFET器件，与权利要求5的区别在于步骤二：
形成P型体区，利用不同剂量、能量或不同扩散系数的P型杂质形成不同浓度或不同形貌的P型体区，获得多种不同的JFET区宽度或浓度，形成具有多段不同跨导的MOSFET器件。
8.一种形成碳化硅MOSFET器件的方法，其特征在于，应用于权利要求1所述的碳化硅MOSFET器件，与权利要求6的区别在于步骤S3：
形成N型JFET区，利用多种不同浓度的N型JFET区注入，调制不同的JFET区浓度，形成具有多段不同JFET浓度的MOSFET器件。
CN202310764107.2A 2023-06-27 2023-06-27 一种高可靠性碳化硅mosfet器件及其形成方法 Active CN116504841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310764107.2A CN116504841B (zh) 2023-06-27 2023-06-27 一种高可靠性碳化硅mosfet器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310764107.2A CN116504841B (zh) 2023-06-27 2023-06-27 一种高可靠性碳化硅mosfet器件及其形成方法

Publications (2)

Publication Number Publication Date
CN116504841A CN116504841A (zh) 2023-07-28
CN116504841B true CN116504841B (zh) 2023-10-03

Family

ID=87330520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310764107.2A Active CN116504841B (zh) 2023-06-27 2023-06-27 一种高可靠性碳化硅mosfet器件及其形成方法

Country Status (1)

Country Link
CN (1) CN116504841B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049104A (en) * 1997-11-28 2000-04-11 Magepower Semiconductor Corp. MOSFET device to reduce gate-width without increasing JFET resistance
CN111341850A (zh) * 2020-03-16 2020-06-26 电子科技大学 一种GaN纵向逆导结场效应管
TW202316675A (zh) * 2021-01-12 2023-04-16 美商半導體元件工業有限責任公司 具有起伏的通道之mosfet裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049104A (en) * 1997-11-28 2000-04-11 Magepower Semiconductor Corp. MOSFET device to reduce gate-width without increasing JFET resistance
CN111341850A (zh) * 2020-03-16 2020-06-26 电子科技大学 一种GaN纵向逆导结场效应管
TW202316675A (zh) * 2021-01-12 2023-04-16 美商半導體元件工業有限責任公司 具有起伏的通道之mosfet裝置

Also Published As

Publication number Publication date
CN116504841A (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
US7728336B2 (en) Silicon carbide semiconductor device and method for producing the same
US6396102B1 (en) Field coupled power MOSFET bus architecture using trench technology
CN102810566B (zh) 具有高阻断电压能力的功率半导体器件
JPH11135512A (ja) 電力用半導体装置及びその製造方法
TWI229941B (en) High voltage metal-oxide semiconductor device
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN102760754B (zh) 耗尽型vdmos及其制造方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN112701151B (zh) SiC MOSFET器件的制造方法及SiC MOSFET器件
CN109065623A (zh) 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法
CN107785365B (zh) 集成有结型场效应晶体管的器件及其制造方法
CN105529369A (zh) 一种半导体元胞结构和功率半导体器件
CN116504841B (zh) 一种高可靠性碳化硅mosfet器件及其形成方法
CN116404032A (zh) 一种实现低导通电阻的n沟道增强型mosfet器件的制备方法
CN115714141A (zh) JFET注入型N沟道SiC MOSFET器件及其制备方法
KR20190124894A (ko) 반도체 소자 및 그 제조 방법
CN111725318B (zh) 一种功率半导体器件的元胞结构及其制作方法
CN211017082U (zh) 一种超结型mosfet器件
CN113241381A (zh) 一种新型的高压槽栅mos器件及其制备方法
CN107895738B (zh) 一种阱局部高掺的mos型器件及制备方法
CN111564486B (zh) 具有横向电场夹断结构的功率半导体器件及其制造方法
CN111354642B (zh) 一种低导通电阻低压槽栅mos器件的制造方法
CN114388613B (zh) 一种双向阻断功率mos器件及其制造方法
CN116779537B (zh) 半导体结构的制作方法以及半导体结构
CN108766885B (zh) 具有三维沟道的复合栅igbt芯片的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant