CN214203695U - 一种基于sic的高压vdmos器件 - Google Patents

Abstract

本实用新型公开了一种基于SIC的高压VDMOS器件，包括：N型重掺杂衬底，P型掺杂区，N型掺杂区，超结区，P型阱区，P型重掺杂源区，N型重掺杂源区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；其中漏极电极设在N型重掺杂衬底下表面，N型重掺杂衬底上设有P型掺杂区、N型掺杂区、超结区，超结区设在中间，超结区的两侧设有N型掺杂区，N型掺杂区的两侧设有P型掺杂区，在P型掺杂区和N型掺杂区上设有P型阱区，在P型阱区上设有P型重掺杂源区和N型重掺杂源区，P型重掺杂源区远离栅结构区，栅结构区设在超结区上，对源极、漏极和栅极沉积金属电极。该高压VDMOS器件可以提高击穿电压和降低比导通电阻，在高频条件下提高开关速度。

Description

一种基于SIC的高压VDMOS器件

技术领域

本实用新型涉及半导体功率技术领域，具体涉及一种基于SIC的高压VDMOS器件。

背景技术

功率VDMOS器件是一种电子开关，其开关状态受控于栅极电压，导通时由电子或空穴导电，其具有控制简单和开关快速的优点，因而被广泛应用于功率电子系统，主要包括开关电源和电机驱动等。击穿电压和比导通电阻为功率VDMOS的两个主要参数，其中随着功率器件的击穿电压的增大，其比导通电阻也急剧增加，对于高压VDMOS器件更加明显。传统的VDMOS器件采用硅材料为基底，对硅片进行VDMOS器件的制作，这种硅基VDMOS器件在高温条件下运行较慢、击穿电压低、比导通电阻大且损耗较高，这将影响高温条件下的电力电子设备的工作。

碳化硅材料有着优异的电学性能，如较大的禁带宽度、较高的热导率、较高的电子饱和漂移速度以及较高的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。碳化硅半导体材料在电力领域中被广泛应用于制备大功率电子器件。目前，出现的传统的碳化硅VDMOS器件有着较低的击穿电压和较大的比导通电阻，这种碳化硅VDMOS功率器件在高温条件下运行较慢，且损耗较高，这将影响高温条件下的电力电子设备的工作。

针对上述问题，传统的VDMOS功率器件有以下不足：

(1)在高温条件下运行较慢；

(2)在高温条件下损耗较高；

(3)较低的击穿电压；

(4)较大的比导通电阻。

因此，亟待一种基于SIC的高压VDMOS器件，可以解决高温条件下运行慢和损耗高的现象，以及提高击穿电压和降低比导通电阻。

实用新型内容

本实用新型所要解决的技术问题是：提供一种基于SIC的高压VDMOS器件，利用碳化硅材料的优异的电学性能，对其进行VDMOS功率器件的制备，采用超结区形成的超结结构，结合高K绝缘层和栅极多晶硅，可以有效地实现该高压VDMOS器件的运行快和损耗低的性能，还可以提高击穿电压和降低比导通电阻，进而可以在高频条件下提高开关速度。

为了解决上述技术问题，本实用新型的技术方案具体如下：

一种基于SIC的高压VDMOS器件，包括：N型重掺杂衬底，P型掺杂区，N型掺杂区，超结区，P型阱区，P型重掺杂源区，N型重掺杂源区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极。

进一步地，所述漏极电极形成在所述N型重掺杂衬底的下表面，在所述N型重掺杂衬底上设有所述P型掺杂区、所述N型掺杂区、所述超结区，所述超结区设在中间，所述超结区的两侧设有相连接的所述N型掺杂区，所述N型掺杂区的两侧设有相连接的P型掺杂区，在所述P型掺杂区和N型掺杂区的上表面设有所述P型阱区，在所述P型阱区的上表面设有所述P型重掺杂源区和所述N型重掺杂源区，所述P型重掺杂源区远离栅结构区，所述N型重掺杂源区连接栅结构区，所述栅结构区设在所述超结区上，且所述栅结构区包括高K绝缘层和栅极多晶硅区，所述P型重掺杂源区上设有源极电极，所述栅极多晶硅区上设有栅极电极。

进一步地，所述超结区的厚度小于所述N型掺杂区的厚度。

进一步地，所述P型掺杂区的厚度和所述N型掺杂区的厚度相同，且所述P型掺杂区的宽度大于所述N型掺杂区的宽度。

进一步地，所述高K绝缘层为一种单质或者化合物的高K绝缘材料。

进一步地，所述栅极电极、源极电极和漏极电极的材料为铜材料或者铝材料。

进一步地，所述P型重掺杂源区选用掺杂P型的多晶硅材料。

进一步地，所述超结区为本征半导体材料或者硅氧化物绝缘材料

进一步地，所述半导体衬底材料为半导体SiC基材料。

有益效果

本实用新型专利为一种基于SIC的高压VDMOS器件，利用碳化硅材料的优异的电学性能，对其进行VDMOS功率器件的制备，采用超结区形成的超结结构，结合高K绝缘层和栅极多晶硅，可以有效地实现该高压VDMOS器件的运行快和损耗低的性能，还可以提高击穿电压和降低比导通电阻，进而可以在高频条件下提高开关速度。该VDMOS功率器件可以广泛的应用在电力电子中。

附图说明

图1为本实用新型一种基于SIC的高压VDMOS器件的结构示意图。

附图标号：1、N型重掺杂衬底；2、P型掺杂区；3、N型掺杂区；4、超结区；5、P型阱区；6、P型重掺杂源区；7、N型重掺杂源区；8、高K绝缘层；9、栅极多晶硅区；G、栅极电极；S、源极电极；D、漏极电极。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

参阅图1所示，图1为本实用新型一种基于SIC的高压VDMOS器件的结构示意图。

本实用新型提供的一种基于SIC的高压VDMOS器件，包括：N型重掺杂衬底1，P型掺杂区2，N型掺杂区3，超结区4，P型阱区5，P型重掺杂源区6，N型重掺杂源区7，高K绝缘层8，栅极多晶硅区9，栅极电极G，源极电极S和漏极电极D；

其中所述漏极电极D形成在所述N型重掺杂衬底1的下表面，在所述N型重掺杂衬底1上设有所述P型掺杂区2、所述N型掺杂区3、所述超结区4，所述超结区4设在中间，所述超结区4的两侧设有相连接的所述N型掺杂区3，所述N型掺杂区3的两侧设有相连接的P型掺杂区2，在所述P型掺杂区2和N型掺杂区3的上表面设有所述P型阱区5，在所述P型阱区5的上表面设有所述P型重掺杂源区6和所述N型重掺杂源区7，所述P型重掺杂源区6远离栅结构区，所述N型重掺杂源区7连接栅结构区，所述栅结构区设在所述超结区4上，且所述栅结构区包括高K绝缘层8和栅极多晶硅区9，所述P型重掺杂源区6上设有源极电极S，所述栅极多晶硅区9上设有栅极电极G。

尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种基于SIC的高压VDMOS器件，其特征在于，包括：N型重掺杂衬底(1)，P型掺杂区(2)，N型掺杂区(3)，超结区(4)，P型阱区(5)，P型重掺杂源区(6)，N型重掺杂源区(7)，高K绝缘层(8)，栅极多晶硅区(9)，栅极电极(G)，源极电极(S)和漏极电极(D)；

其中所述漏极电极(D)形成在所述N型重掺杂衬底(1)的下表面，在所述N型重掺杂衬底(1)上设有所述P型掺杂区(2)、所述N型掺杂区(3)、所述超结区(4)，所述超结区(4)设在中间，所述超结区(4)的两侧设有相连接的所述N型掺杂区(3)，所述N型掺杂区(3)的两侧设有相连接的P型掺杂区(2)，在所述P型掺杂区(2)和N型掺杂区(3)的上表面设有所述P型阱区(5)，在所述P型阱区(5)的上表面设有所述P型重掺杂源区(6)和所述N型重掺杂源区(7)，所述P型重掺杂源区(6)远离栅结构区，所述N型重掺杂源区(7)连接栅结构区，所述栅结构区设在所述超结区(4)上，且所述栅结构区包括高K绝缘层(8)和栅极多晶硅区(9)，所述P型重掺杂源区(6)上设有源极电极(S)，所述栅极多晶硅区(9)上设有栅极电极(G)。

2.根据权利要求1所述的一种基于SIC的高压VDMOS器件，其特征在于，所述超结区(4)的厚度小于所述N型掺杂区(3)的厚度。

3.根据权利要求1所述的一种基于SIC的高压VDMOS器件，其特征在于，所述P型掺杂区(2)的厚度和所述N型掺杂区(3)的厚度相同，且所述P型掺杂区(2)的宽度大于所述N型掺杂区(3)的宽度。

4.根据权利要求1所述的一种基于SIC的高压VDMOS器件，其特征在于，所述高K绝缘层(8)为一种单质或者化合物的高K绝缘材料。

5.根据权利要求1所述的一种基于SIC的高压VDMOS器件，其特征在于，所述栅极电极(G)、源极电极(S)和漏极电极(D)的材料为铜材料或者铝材料。

6.根据权利要求1所述的一种基于SIC的高压VDMOS器件，其特征在于，所述P型重掺杂源区(6)选用掺杂P型的多晶硅材料。

7.根据权利要求1所述的一种基于SIC的高压VDMOS器件，其特征在于，所述超结区(4)为本征半导体材料或者硅氧化物绝缘材料。

8.根据权利要求1所述的一种基于SIC的高压VDMOS器件，其特征在于，半导体衬底材料为半导体SiC基材料。

Images