JP2004535064A - 半導体装置用のトレンチ構造 - Google Patents

半導体装置用のトレンチ構造 Download PDF

Info

Publication number
JP2004535064A
JP2004535064A JP2003511285A JP2003511285A JP2004535064A JP 2004535064 A JP2004535064 A JP 2004535064A JP 2003511285 A JP2003511285 A JP 2003511285A JP 2003511285 A JP2003511285 A JP 2003511285A JP 2004535064 A JP2004535064 A JP 2004535064A
Authority
JP
Japan
Prior art keywords
trench
parallel
semiconductor
trenches
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003511285A
Other languages
English (en)
Other versions
JP2004535064A5 (ja
JP4328616B2 (ja
Inventor
アショク シャラ
Original Assignee
フェアチャイルド・セミコンダクター・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フェアチャイルド・セミコンダクター・コーポレーション filed Critical フェアチャイルド・セミコンダクター・コーポレーション
Publication of JP2004535064A publication Critical patent/JP2004535064A/ja
Publication of JP2004535064A5 publication Critical patent/JP2004535064A5/ja
Application granted granted Critical
Publication of JP4328616B2 publication Critical patent/JP4328616B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半導体装置の絶縁破壊特性を向上させるために半導体装置と一体化されたMOSトレンチ構造は、以下を含む：半導体基板；半導体基板（604および606）内に形成された複数の並列トレンチ（612）；半導体基板内に形成され、並列トレンチから間隔を置いて配置され、かつ少なくとも部分的に並列トレンチを囲む、周辺トレンチ（614）；各トレンチを裏打ちする誘電材料（616）；および誘電体に裏打ちされたトレンチを実質的に満たす導電材料（図示せず）。

Description

【技術分野】
【０００１】
発明の背景
本発明は、概して半導体装置に関する。具体的には、本発明は、半導体構造の性能を高めるのに用いることのできるトレンチ構造に関する。
【背景技術】
【０００２】
電力用途には、様々な半導体装置が広く用いられている。1つのそのような装置とはショットキー障壁である。ショットキー障壁は、電流の移動を制御するための整流器として機能する、金属半導体界面を含む。
【０００３】
ショットキー障壁整流器の阻止能力を測定するのに用いられる性能指数とは、絶縁破壊電圧である。ここでの絶縁破壊電圧とは、装置の両端間に維持されうる一方で阻止機能を発揮することのできる、最大逆電圧を指す。ショットキー障壁整流器における絶縁破壊とは通常、主として「衝突イオン化」と呼ばれる現象に起因する「アバランシェ」型絶縁破壊である。
【０００４】
図1は、基本的なショットキー障壁整流器10の断面を示している。第1の金属層100は、半導体層102上に形成されている。通常、半導体層102は、ドリフト領域に適したエピタキシャル層104および、より大量にドーピングされた基板106から構成される。より大量にドーピングされた基板106と第2の金属層108は、装置のオーム端子を構成する。
【０００５】
ショットキー障壁整流器10の両端間に逆バイアス電圧VREVを印加すると空乏領域110が形成され、この全体にわたって、印加した電圧の大部分が低下する。逆電圧を高くするにつれて、空乏領域110内の電界は大きくなっていく。この電界の増大によって電荷担体が加速し、十分に加速したら、ドーパント原子との衝突によって電子-ホール対を形成することができる。生成される担体が増えるにつれて、衝突イオン化を起こすのに十分なエネルギーを有する担体が増える。したがって、衝突イオン化は雪だるま式の効果であり、これにより衝突が連続かつ倍増することによって、縦続的電子-ホール対が形成される。最終的に、衝突イオン化速度が非常に速くなって、装置がその両端間に印加される逆バイアスをそれ以上維持できなくなる点に達する。この電圧限界は一般に、当技術分野で「アバランシェ絶縁破壊電圧」と呼ばれている。
【０００６】
電界が金属層100の縁部に収束する傾向があるため、図1に示されている基本的なショットキー障壁整流器10は、その逆阻止機能によって制限される。このため、ショットキー障壁整流器の終端を形成する技術が追求されている。縁効果を軽減する技術として、シリコンの局部酸化（LOCOS）構造と、「現代の電力デバイス（Moderun Power Devices）」B.J.Baliga、1987、再版、437頁〜438頁に記載された拡散電界リング構造の2つが広く使用されている。これら2つの手法は、本明細書の図2および図3に示されている。これらの先行技術はそれぞれ、金属縁部での電界の集中を軽減する効果を有しており、したがって、より高い絶縁破壊電圧が実現される。
【０００７】
ショットキー障壁整流器においてずっと優れた逆阻止機能を実現するために提唱された技術は、Wiliamowski, B.M.、「高絶縁破壊電圧を有するショットキー・ダイオード（Schottky Diodes with High Breakdown Voltages）」Solid State Electron.、26、491〜493（1983）に記載されている。接合障壁制御ショットキー整流器（すなわち、「JBS整流器」）と呼ばれる、この論文で提唱された構造の断面が図4に示されている。装置のドリフト領域402の表面に一連のp型領域400が形成されている。これらp型領域400は、表面近くの電界を低下させるスクリーンとして働く。表面の電界は、装置の絶縁破壊電圧を決定するものであるので、p領域400を導入すると絶縁破壊電圧が高くなる。
【０００８】
JBS整流器の望ましくない特徴とは、p領域400とドリフト領域402との間に形成されるp-n接合に関するものである。高い逆絶縁破壊電圧を有するシリコン装置の場合、ショットキー障壁のかなりの順方向電流を実現するには、0.7ボルトを超える順方向バイアスが必要である。残念なことに、0.7ボルトを上回る電圧は、p-n接合をオンにする効果を有する。オンになると、少数担体が導入され、それによって装置のスイッチング速度が遅くなる。スイッチング速度が遅くなることは、特に、たとえばスイッチ・モード電源などのスイッチング用途にショットキー障壁整流器を用いる場合には、望ましくない。
【０００９】
JBS整流器に伴う順方向バイアスの制限を解消するために、p型領域の代わりに一連の並列金属酸化物半導体（MOS）トレンチを利用する代替的装置構造が提唱されている。このMOS障壁ショットキー整流器（すなわち、「MBS整流器」）は、B.J.Baliga「電力整流器における新概念（New Concepts in Power Rectifiers）」Proceedings of the Third International Workshop on the Physics of Semiconductor Devices、11月24日〜28日、World Scientific Publ.、シンガポール、1985年で提唱されている。MBS整流器50の断面図が図5Aに示されている。MBS整流器50は第1の金属層508を含んでおり、その上に半導体層502が形成されている。通常、半導体層502は、ドリフト領域に適したエピタキシャル層504と、より大量にドーピングされた基板506から構成される。より大量にドーピングされた基板506と第1の金属層508は装置のオーム端子を構成する。MBS整流器50はまた、エピタキシャル層504内に形成されたいくつかの並列トレンチ512も含んでおり、各トレンチは、終端トレンチ514で終結する（または終端トレンチ514と「合体」する）端部を有しており、終端トレンチ514は、並列トレンチ512に対して本質的に垂直に延びているセグメントを含む。終端トレンチ514と並列トレンチ512には、誘電体516、たとえば二酸化ケイ素が裏打ちされており、かつこれらトレンチは導電材料518、たとえば（図5Aに示されているように）金属またはドーピングされたポリシリコンで満たされている。構造の表面全体にわたって第2の金属層520が形成されている。図5Aでは、金属層520がごく部分的に表面を覆っているように示されていることに留意されたい。しかし、これは、さもなくば金属層520で覆われている、整流器50の下部にある要素が見えるようにするためである。MBS整流器50の金属/半導体障壁は、第2の金属層520と（並列トレンチ512間に形成された）メサ522の上面との間の接合部に形成されている。
【００１０】
多数の点において、MBS整流器はJBS整流器よりも優れている。しかし、MBS整流器の逆阻止能力にも限界がある。図5AのMBS整流器の平面図すなわち「レイアウト」図を示している図5Bを参照し、このような限界を例示することができる。メサ522の端部にある矢印は、参照符号「E」（電界「E」）を指しており、電界が逆バイアス条件下でメサ522の端部の方へどのくらい集中する傾向があるかを示すために提示されている。この電界集中現象は、これらの領域では、半導体層502の他の領域と比べて、空乏化が速いことに起因する。このように、図5Aに示されているMBS整流器の絶縁破壊電圧は、図5Bに示されているトレンチ構造形状によって決定および、したがって制限される。
【発明の開示】
【００１１】
発明の概要
本発明の様々な局面によると、一般に、分断（broken）トレンチ構造は、半導体装置の絶縁破壊特性を向上させる。たとえば、以下に詳しく説明するように、ショットキー障壁整流器が、本発明の分断トレンチ局面と一体化されると、先行技術の構造で実現可能なものと比べて、逆阻止能力が改善される。
【００１２】
本発明の第1の局面によれば、半導体装置の絶縁破壊特性を向上させるために半導体装置と一体化されたMOSトレンチ構造は、以下を含む：半導体基板；各並列トレンチが端壁、側壁、および底部によって規定され、隣接するそれぞれ2つの並列トレンチが、半導体装置を含むメサによって分離され、かつメサがメサ幅を有する、半導体基板内に形成された複数の並列トレンチ；端部、側壁、および底部によって規定され、並列トレンチを少なくとも部分的に囲み、かつ並列トレンチ-周辺トレンチ間隔の分、並列トレンチの端部から離して配置された周辺トレンチ；並列トレンチおよび周辺トレンチの端部および側壁を裏打ちする誘電材料；ならびに誘電体に裏打ちされたトレンチを実質的に満たす導電材料とを含む。
【００１３】
本発明のこの局面およびその他の局面、ならびに本明細書で開示されてさらに理解される本発明の性質および利点について、本明細書の残りの部分および添付の図面を参照して、以下で説明する。
【００１４】
発明の詳細な説明
まず図6Aを参照すると、本発明の一態様による、MOSトレンチ構造と一体化されたショットキー障壁整流器を含む半導体装置構造60が示されている。装置構造60は第1の金属層600を含んでおり、この上部に半導体層602が形成されている。半導体層602は、単一のシリコン層を含みうり、または、図6Aに示されているように、エピタキシャル層604（もしくは「ドリフト」層）およびより大量にドーピングされた基板606を含みうる。より大量にドーピングされた基板606と第1の金属層600は装置のオーム端子を構成している。装置構造60はまた、エピタキシャル層604に形成された複数の並列トレンチ612および周辺トレンチ614を含む、MOSトレンチ構造を含む。周辺トレンチ614は所定の寸法および並列トレンチ614からの所定の間隔を有しており、好ましい寸法および間隔は以下に示されている。周辺トレンチ614および並列トレンチ512は、誘電体616に裏打ちされている。誘電体に裏打ちされたこれらのトレンチには、たとえば、金属またはドーピングされたポリシリコンなどの導電材料（図6Aには示されていない）が満たされている。図6Aには示されていないが、装置構造の全面にわたって第2の金属層が形成されている。第2の金属層と、並列トレンチ612間に形成されたメサ618の上面との間の接合部に、金属/半導体障壁が形成されている。
【００１５】
図6Aのショットキー障壁整流器の平面図すなわち「レイアウト」図が、図6Bに示されている。図示のように、並列トレンチ612は、幅WTを有し、互いにメサ幅WMだけ分離されており、かつ、寸法WGのギャップの分、周辺トレンチ614から間隔を置いて配置されている。このようなギャップは、図5Aおよび図5Bに示された先行技術のMBS整流器に見られる電界集中効果を軽減する機能を有する。好ましい態様では、WGはWM/2にほぼ等しい。
【００１６】
図6Aおよび図6Bに示されている「分断トレンチ」構造を用いると、図5Bに示されている先行技術のトレンチ構造を用いて得られるよりも実質的に高い絶縁破壊電圧が得られる。図7は、図6Aおよび図6Bに示されたものと同様のトレンチ構造を有するいくつかのショットキー障壁整流器の絶縁破壊電圧測定値と、図5Aおよび図5Bに示されたものと同様のトレンチ構造を有するいくつかのショットキー障壁整流器の絶縁破壊電圧測定値を比較した図である。これらの例示的な試料の絶縁破壊電圧は、先行技術のトレンチ構造を有する試料の絶縁破壊電圧よりも10ボルト以上高いことが分かる。
【００１７】
本発明の「分断トレンチ」局面は、ショットキー障壁整流器型装置における使用に限定されない。実際に、本発明の発明者は、その存在により恩恵を受けられると考えられる他の任意の半導体装置と、このような「分断トレンチ」構造を一体化できると考えた。本基本概念とは、半導体層内に形成された一連の並列トレンチおよび垂直トレンチを含めることである。本発明の本局面の応用例を、図8に示す。
【００１８】
本発明の他の態様により、図8は、このようなトレンチ構造と二重拡散無線周波数電界効果トランジスタ（すなわちRF FET）との一体化を示している。RF FETは直立構造であり、以下を含む：第2の導電型（たとえば、p型）を有するウェル802内に形成された第1の導電型（たとえば、n型）を有するソース領域800；ドレーン端子806を有する第1の導電型のドレーン804；ウェル802とドレーン804との間に形成された第1の導電型のエピタキシャル層808；およびゲート酸化物812を覆うゲート810。図8には示されていないが、ソース領域800同士は、単一のソースを形成するように相互接続されている。RF FET自体の動作は当技術分野で既知であり、したがって本明細書中では論じない。
【００１９】
本発明の他の態様により、RF FETには、一連の並列トレンチ814および周辺トレンチ816が一体化されており、これによりMOSトレンチRF FET80が形成される。周辺トレンチ816および並列トレンチ814は、誘電体818に裏打ちされている。誘電体に裏打ちされたこれらのトレンチには、たとえば、金属またはドーピングされたポリシリコンなどの導電材料（図8には示されていない）が満たされている。また、図8には示されていないが、RF FET構造80の上面全体にわたって導電材料が形成されている。
【００２０】
上記に本発明の好ましい態様について完全に説明したが、様々な改変、修正、および同等物を用いることができる。たとえば、本発明の基本的な「分断トレンチ」局面を他の種類の半導体装置と一体化してその絶縁破壊特性を向上させることができる。したがって、本発明の分断トレンチ局面が、本明細書に示されたショットキー障壁整流器およびRF FET装置の例のみに適用されると決してみなされてはならない。よって、このためおよびその他の理由で、添付の特許請求の範囲に定義されている本発明の範囲を、上記の説明が制限するものとみなされてはならない。
【図面の簡単な説明】
【００２１】
【図１】基本的なショットキー障壁整流器の断面図である。
【図２】縁効果を軽減するためのシリコンの局部酸化（LOCOS）構造を有する、ショットキー障壁整流器の断面図である。
【図３】縁効果を軽減するための拡散電界リング構造を有する、ショットキー障壁整流器の断面図である。
【図４】整流器の逆阻止能力を高めるように全体でスクリーンとして機能する複数の拡散領域を有する、ショットキー障壁整流器の断面図である。
【図５】図5Aは、MOS障壁ショットキー整流器の断面斜視図である。図5Bは、図5Aに示されているMOS障壁ショットキー整流器のレイアウト図である。
【図６】図6Aは、本発明の態様による、本発明の分断トレンチ構造局面とショットキー障壁整流器との一体化を示す、断面斜視図である。図6Bは、図6Aに示されている装置のレイアウト図である。
【図７】図6Aおよび図6Bに示されたものと同様のトレンチ構造を有するいくつかのショットキー障壁整流器と、図5Aおよび図5Bに示されたものと同様のトレンチ構造を有するいくつかのショットキー障壁整流器との絶縁破壊電圧測定値を示して比較したプロットである。
【図８】本発明の分断トレンチ構造局面と二重拡散無線周波数電界効果トランジスタとの一体化を示す断面斜視図である。

Claims (12)

  1. 以下を含む、半導体装置の絶縁破壊特性を向上させるために半導体装置と一体化されたMOSトレンチ構造：
    半導体基板；
    各並列トレンチが端部、側壁、および底部によって規定され、隣接するそれぞれ2つの並列トレンチが、半導体装置を含むメサによって分離され、かつメサがメサ幅を有する、半導体基板内に形成された複数の並列トレンチ；
    半導体基板内に形成され、端部、側壁、および底部によって規定され、並列トレンチを少なくとも部分的に囲み、かつ、並列トレンチ-周辺トレンチ間隔の分、並列トレンチの端部から離して配置された部分を有する、周辺トレンチ；
    並列トレンチおよび周辺トレンチを裏打ちする誘電材料；ならびに
    誘電体に裏打ちされたトレンチを実質的に満たす導電材料。
  2. 並列トレンチ-周辺トレンチ間隔が、メサ幅の2分の1にほぼ等しい、請求項1記載のMOSトレンチ構造。
  3. 半導体基板が以下を含む、請求項1記載のMOSトレンチ構造：
    内部にトレンチが形成された半導体接触層；および
    接触層の第1の主面上に形成され、接触層のドーピング濃度よりも低いドーピング濃度を有する、エピタキシャル成長した半導体層。
  4. 半導体接触層の反対側の第2の主面上に形成された第1の金属接触層をさらに含む、請求項3記載のMOSトレンチ構造。
  5. 半導体装置が、メサ上、ならびに、誘導体に裏打ちされ導電材料で満たされた並列トレンチおよび周辺トレンチ上に形成された第2の金属層をさらに含む、請求項4記載のMOSトレンチ構造。
  6. 半導体装置の絶縁破壊特性を向上させるために半導体装置と一体化されたMOSトレンチ構造であって、以下を含むMOSトレンチ構造：
    半導体接触層；
    半導体接触層の第1の主面上に形成され、半導体接触層のドーピング濃度よりも低いドーピング濃度を有する、エピタキシャル成長した半導体層；
    半導体接触層の反対側の第2の主面上に形成された、第1の金属接触層；
    各並列トレンチが端壁、側壁、および底部によって規定され、隣接するそれぞれ2つの並列トレンチが、メサ幅を有するメサによって分離された、エピタキシャル成長した半導体層内に形成された複数の並列トレンチ；
    エピタキシャル成長した半導体層内に形成され、側壁および底部によって規定され、並列トレンチを少なくとも部分的に囲み、かつ、並列トレンチ-周辺トレンチ間隔の分、並列トレンチの端部から離して配置された部分を有する、周辺トレンチ；
    並列トレンチおよび周辺トレンチを裏打ちする誘電材料；
    誘電体に裏打ちされたトレンチを実質的に満たす導電材料；ならびに
    メサおよび導電材料で満たされた並列トレンチと周辺トレンチを覆う、第2の金属接触層。
  7. 第1および第2の金属接触層が、ショットキー障壁整流器用の陰極端子および陽極端子を含む、請求項6記載の構造。
  8. 並列トレンチ-周辺トレンチ間隔が、メサ幅の2分の1にほぼ等しい、請求項6記載の構造。
  9. 無線周波数電界効果トランジスタ（RF FET）の絶縁破壊特性を向上させるためにRF FETと一体化されたMOSトレンチ構造であって、以下を含むMOSトレンチ構造：
    第1の導電型を有する半導体接触層；
    半導体接触層の第1の主面上に形成され、かつ、ドーピング濃度は低いが半導体接触層と同じ導電型を有する、エピタキシャル成長した半導体層；
    半導体接触層の反対側の第2の主面上に形成された、第1の金属接触層；
    各並列トレンチが端部、側壁、および底部によって規定され、互いに隣接する並列トレンチが、RF FETを含むメサによって分離された、エピタキシャル成長した半導体層内に形成された複数の並列トレンチ；
    エピタキシャル成長した半導体層内に形成され、側壁および底部によって規定され、並列トレンチを少なくとも部分的に囲み、かつ、並列トレンチ-周辺トレンチ間隔の分、並列トレンチの端部から離して配置された部分を有する、周辺トレンチ；
    並列トレンチおよび周辺トレンチを裏打ちする誘電材料；ならびに
    誘電体に裏打ちされたトレンチを実質的に満たす導電材料。
  10. RF FETが以下を含む、請求項9記載の構造：
    メサ内のそれぞれ2つのウェル領域がギャップによって分離された、メサの上部コーナーに形成された第2の導電型のウェル領域；
    ウェル領域内に形成された、第1の導電型のソース領域；ならびに
    ソース領域部分および各メサ内のギャップ部分上に形成されたゲート領域。
  11. 並列トレンチ-周辺トレンチ間隔が、メサ幅の2分の1にほぼ等しい、請求項9記載の構造。
  12. 半導体装置の絶縁破壊特性を向上させるために半導体装置と一体化されたMOSトレンチ構造であって、以下を含むMOSトレンチ構造：
    半導体基板；
    隣接するそれぞれ2つの並列トレンチが、半導体装置を含むメサによって分離された、半導体基板内に形成された複数の並列トレンチ；
    半導体基板内に形成され、並列トレンチから分離され、かつ並列トレンチを少なくとも部分的に囲んでいる、周辺トレンチ；
    各トレンチの底部および側壁を裏打ちする誘電材料；ならびに
    誘電体に裏打ちされたトレンチを実質的に満たす導電材料。
JP2003511285A 2001-07-03 2002-07-03 半導体装置用のトレンチ構造 Expired - Fee Related JP4328616B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/898,133 US6683363B2 (en) 2001-07-03 2001-07-03 Trench structure for semiconductor devices
PCT/US2002/021185 WO2003005416A2 (en) 2001-07-03 2002-07-03 Trench structure for semiconductor devices

Publications (3)

Publication Number Publication Date
JP2004535064A true JP2004535064A (ja) 2004-11-18
JP2004535064A5 JP2004535064A5 (ja) 2005-11-17
JP4328616B2 JP4328616B2 (ja) 2009-09-09

Family

ID=25408993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003511285A Expired - Fee Related JP4328616B2 (ja) 2001-07-03 2002-07-03 半導体装置用のトレンチ構造

Country Status (6)

Country Link
US (1) US6683363B2 (ja)
JP (1) JP4328616B2 (ja)
AU (1) AU2002329197A1 (ja)
DE (1) DE10297021B4 (ja)
TW (1) TW550739B (ja)
WO (1) WO2003005416A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017187856A1 (ja) * 2016-04-27 2018-05-10 三菱電機株式会社 半導体装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
JP3701227B2 (ja) * 2001-10-30 2005-09-28 三菱電機株式会社 半導体装置及びその製造方法
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
FR2879024A1 (fr) * 2004-12-08 2006-06-09 St Microelectronics Sa Peripherie de composant unipolaire vertical
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
US7595542B2 (en) 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US8012806B2 (en) * 2007-09-28 2011-09-06 Icemos Technology Ltd. Multi-directional trenching of a die in manufacturing superjunction devices
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
CN102315253A (zh) * 2010-06-30 2012-01-11 力士科技股份有限公司 一种半导体功率器件的布局设计
CN102569428B (zh) * 2010-12-21 2015-06-03 上海华虹宏力半导体制造有限公司 纵向电压控制变容器及其制备方法
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10600903B2 (en) * 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US9553184B2 (en) * 2014-08-29 2017-01-24 Nxp Usa, Inc. Edge termination for trench gate FET
US9397213B2 (en) 2014-08-29 2016-07-19 Freescale Semiconductor, Inc. Trench gate FET with self-aligned source contact
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
US9680003B2 (en) 2015-03-27 2017-06-13 Nxp Usa, Inc. Trench MOSFET shield poly contact

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08512430A (ja) * 1993-07-06 1996-12-24 ノース カロライナ ステート ユニバーシティ Ｍｏｓトレンチを有するショットキー障壁整流装置
JP2000512075A (ja) * 1996-05-13 2000-09-12 ノース・キャロライナ・ステイト・ユニヴァーシティ ショットキー障壁整流器およびその製造方法
JP2001102576A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体装置
JP2003506903A (ja) * 1999-08-10 2003-02-18 イノベイティブ・テクノロジー・ライセンシング・エルエルシー ハイパワー整流器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US4796070A (en) * 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
EP0698919B1 (en) 1994-08-15 2002-01-16 Siliconix Incorporated Trenched DMOS transistor fabrication using seven masks
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5972741A (en) * 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6104054A (en) * 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08512430A (ja) * 1993-07-06 1996-12-24 ノース カロライナ ステート ユニバーシティ Ｍｏｓトレンチを有するショットキー障壁整流装置
JP2000512075A (ja) * 1996-05-13 2000-09-12 ノース・キャロライナ・ステイト・ユニヴァーシティ ショットキー障壁整流器およびその製造方法
JP2003506903A (ja) * 1999-08-10 2003-02-18 イノベイティブ・テクノロジー・ライセンシング・エルエルシー ハイパワー整流器
JP2001102576A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017187856A1 (ja) * 2016-04-27 2018-05-10 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
TW550739B (en) 2003-09-01
DE10297021B4 (de) 2012-02-23
US6683363B2 (en) 2004-01-27
DE10297021T5 (de) 2004-08-05
WO2003005416A3 (en) 2003-09-25
WO2003005416A2 (en) 2003-01-16
US20030006452A1 (en) 2003-01-09
JP4328616B2 (ja) 2009-09-09
AU2002329197A1 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
JP4328616B2 (ja) 半導体装置用のトレンチ構造
US9209242B2 (en) Semiconductor device with an edge termination structure having a closed vertical trench
US6917054B2 (en) Semiconductor device
US6303969B1 (en) Schottky diode with dielectric trench
US6281521B1 (en) Silicon carbide horizontal channel buffered gate semiconductor devices
US9947741B2 (en) Field-effect semiconductor device having pillar regions of different conductivity type arranged in an active area
US6303410B1 (en) Methods of forming power semiconductor devices having T-shaped gate electrodes
US8816355B2 (en) Semiconductor device
US8884360B2 (en) Semiconductor device with improved robustness
US10340336B2 (en) Power semiconductor device having fully depleted channel regions
US9887261B2 (en) Charge compensation device and manufacturing therefor
US20160343848A1 (en) Transistor Arrangement Including Power Transistors and Voltage Limiting Means
US10573731B2 (en) Semiconductor transistor and method for forming the semiconductor transistor
US9525058B2 (en) Integrated circuit and method of manufacturing an integrated circuit
US20220173227A1 (en) Finfet power semiconductor devices
US6753588B2 (en) Semiconductor rectifier
US10950718B2 (en) IGBT with fully depletable n- and p-channel regions
JP2000049361A (ja) 双極性整流素子
JPH10335655A (ja) 横型絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4328616

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees