DE10297021T5 - Grabenstruktur für Halbleiterbauelemente - Google Patents
Grabenstruktur für Halbleiterbauelemente Download PDFInfo
- Publication number
- DE10297021T5 DE10297021T5 DE10297021T DE10297021T DE10297021T5 DE 10297021 T5 DE10297021 T5 DE 10297021T5 DE 10297021 T DE10297021 T DE 10297021T DE 10297021 T DE10297021 T DE 10297021T DE 10297021 T5 DE10297021 T5 DE 10297021T5
- Authority
- DE
- Germany
- Prior art keywords
- trench
- trenches
- semiconductor
- parallel
- parallel trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 230000002093 peripheral effect Effects 0.000 claims abstract description 23
- 230000015556 catabolic process Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 239000003989 dielectric material Substances 0.000 claims abstract description 7
- 230000004888 barrier function Effects 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 26
- 230000005669 field effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 27
- 230000005684 electric field Effects 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 235000019013 Viburnum opulus Nutrition 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
MOS-Grabenstruktur mit einem darin eingebundenen Halbleiterbauelement zur Verbesserung der Durchschlageigenschaften des Halbleiterbauelements, wobei die MOS-Grabenstruktur umfasst:
ein Halbleitersubstrat;
mehrere in dem Halbleitersubstrat ausgebildete parallele Gräben, wobei jeder parallele Graben durch Enden, Seitenwände und einen Boden definiert ist und wobei jeweils zwei benachbarte parallele Gräben durch eine Mesa, die das Halbleiterbauelement enthält, voneinander getrennt sind, wobei die Mesas eine Mesabreite aufweisen;
einen Umfangsgraben, der in dem Halbleitersubstrat ausgebildet und durch Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben die parallelen Gräben zumindest teilweise umgibt und einen Abschnitt aufweist, der durch einen Abstand zwischen den parallelen Gräben und dem Umfangsgraben von den Enden der parallelen Gräben beabstandet ist;
ein dielektrisches Material, das die parallelen Gräben und den Umfangsgraben auskleidet; und
ein leitfähiges Material, das die dielektrisch ausgekleideten Gräben im Wesentlichen ausfüllt.
ein Halbleitersubstrat;
mehrere in dem Halbleitersubstrat ausgebildete parallele Gräben, wobei jeder parallele Graben durch Enden, Seitenwände und einen Boden definiert ist und wobei jeweils zwei benachbarte parallele Gräben durch eine Mesa, die das Halbleiterbauelement enthält, voneinander getrennt sind, wobei die Mesas eine Mesabreite aufweisen;
einen Umfangsgraben, der in dem Halbleitersubstrat ausgebildet und durch Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben die parallelen Gräben zumindest teilweise umgibt und einen Abschnitt aufweist, der durch einen Abstand zwischen den parallelen Gräben und dem Umfangsgraben von den Enden der parallelen Gräben beabstandet ist;
ein dielektrisches Material, das die parallelen Gräben und den Umfangsgraben auskleidet; und
ein leitfähiges Material, das die dielektrisch ausgekleideten Gräben im Wesentlichen ausfüllt.
Description
- HINTERGRUND DER ERFINDUNG
- Die vorliegende Erfindung betrifft allgemein Halbleiterbauelemente. Genauer gesagt betrifft die vorliegende Erfindung Grabenstrukturen, die verwendet werden können, um die Leistung von Halbleiterbauelementen zu verbessern.
- Es existiert eine Vielfalt von Halbleiterbauelementen, die üblicherweise bei Leistungsanwendungen verwendet werden. Ein derartiges Bauelement ist die Schottky-Barriere. Eine Schottky-Barriere umfasst eine Metallhalbleitergrenzfläche, die zur Steuerung des Stromtransports als Gleichrichter arbeitet.
- Eine Gütezahl, die zur Messung der Sperrfähigkeit eines Schottky-Barrierengleichrichters verwendet wird, ist dessen Durchschlagspannung. Eine Durchschlagspannung bezieht sich in diesem Zusammenhang auf die maximale Sperrspannung, die über dem Bauelement ausgehalten werden kann, während es noch in der Lage ist, für eine Sperrfunktion zu sorgen. Der Durchschlag in einem Schottky-Barrierengleichrichter ist normalerweise ein "lawinenartiger" Durchschlag, der hauptsächlich einem Phänomen zugeordnet werden kann, das als "Stoßionisation" bekannt ist.
-
1 zeigt einen Querschnitt eines elementaren Schottky-Barrierengleichrichters10 . Eine erste Metallschicht100 ist auf einer Halbleiterschicht102 ausgebildet. Typischerweise umfasst die Halbleiterschicht102 eine epitaktische Schicht104 , die als Driftbereich wirkt, und ein stärker dotiertes Substrat106 . Das stark dotierte Substrat106 und eine zweite Metallschicht108 schaffen einen ohmschen Kontakt für das Bauelement. - Das Anlegen einer Sperrspannung VREV über den Schottky-Barrierengleichrichter
10 erzeugt einen Verarmungsbereich110 , über den ein größter Teil der angelegten Spannung abfällt. Wenn die Sperrspannung erhöht wird, werden die elektrischen Felder in dem Verarmungsbereich110 größer. Diese stärker werdenden elektrischen Felder bewirken, dass die Ladungsträger beschleunigen, und können, falls ausreichend beschleunigt, die Erzeugung von Elektronenlochpaaren durch Kollision mit Dotierstoffatomen bewirken. Je mehr Ladungsträger erzeugt werden, desto mehr Ladungsträger werden es, die eine ausreichende Energie aufweisen, um eine Stoßionisation zu bewirken. Die Stoßionisation ist somit ein Schneeballeffekt, wodurch eine Kaskade von Elektronenlochpaaren durch eine Aufeinanderfolge und Vervielfältigung von Kollisionen erzeugt wird. Irgendwann wird ein Punkt erreicht, an dem die Stoßionisationsrate so groß ist, dass das Bauelement keine weitere, über das Bauelement angelegte Sperrspannung mehr aushalten kann. Diese Spannungsgrenze wird auf dem Fachgebiet üblicherweise als "Lawinendurchschlagspannung" bezeichnet. - Der in
1 gezeigte grundlegende Schottky-Barrierengleichrichter10 ist durch seine Sperrfähigkeit begrenzt, da elektrische Felder dazu tendieren, an den Rändern der Metallschicht100 zusammenzulaufen. Aus diesem Grund wurde nach Techniken zum Abschließen des Schottky-Barrierengleichrichters gesucht. Zwei üblicherweise verwendete Techniken, welche die Randeffekte verringern, sind eine Struktur mit lokaler Siliciumoxidation (LOCOS) und die Ringstruktur mit diffundiertem Feld, die in "Modern Power Devices" von B. J. Baglia, 1987, Reprinted Edition, S. 437–438 beschrieben ist. Diese beiden Ansätze sind hier in den2 und3 gezeigt. Jede dieser Techniken nach dem Stand der Technik bewirkt eine Verringerung der Anhäufung elektrischer Felder an den Metallrändern, und folglich wird eine höhere Durchschlagspannung erreicht. - In Wilamowski, B. M., "Schottky diodes with High Brakedown Voltages," Solid State Electron., 26, 491–493 (1983) wird eine Technik beschrieben, die vorgeschlagen wurde, um noch bessere Sperrfähigkeiten bei einem Schottky-Barrierengleichrichter zu erreichen. Ein Querschnitt der in diesem Artikel vorgeschlagenen Struktur, die als ein übergangsbarrierengesteuerter Schottky-Gleichrichter (Junction Barrier Controlled Schottky Rectifier, d.h. "JBS-Gleichrichter") bezeichnet wird, ist hier in
4 gezeigt. Eine Reihe von P-Typ-Bereichen400 sind in und an der Oberfläche des Driftbereichs402 des Bauelements ausgebildet. Diese P-Typ-Bereiche400 wirken als Abschirmungen, um das elektrische Feld nahe der Oberfläche zu verringern. Da es die elektrischen Felder an der Oberfläche sind, welche die Durchschlagspannung des Bauelements bestimmen, resultiert die Einführung der P-Bereiche400 in einer höheren Durchschlagspannung. - Eine unerwünschte Eigenschaft des JBS-Gleichrichters betrifft die PN-Übergänge, die zwischen den P- Bereichen
400 und dem Driftbereich402 ausgebildet werden. Für Siliciumbauelemente mit einer hohen Sperrdurchschlagspannung ist eine Vorwärtsspannung erforderlich, die 0,7 Volt überschreitet, bevor ein nennenswerter Vorwärtsleitungsstrom der Schottky-Barriere realisiert werden kann. Unglücklicherweise bewirken Spannungen, die höher als 0,7 Volt sind, ein Einschalten der PN-Übergänge. Wenn diese eingeschaltet sind, werden Minoritätsladungsträger eingeführt, welche die Schaltgeschwindigkeit des Bauelements verlangsa men. Eine Verringerung der Schaltgeschwindigkeit ist unerwünscht, insbesondere wenn der Schottky-Barrierengleichrichter in Schaltanwendungen, wie beispielsweise Schaltmodusstromversorgungen, verwendet werden soll. - Um die mit dem JBS-Gleichrichter verbundenen Begrenzungen der Vorwärtsspannung zu überwinden, wurde eine alternative Bauelementstruktur vorgeschlagen, die anstelle der P-Typ-Bereiche eine Reihe von parallelen Metalloxidhalbleiter-(MOS)-Gräben verwendet. Dieser MOS-Barrieren-Schottky-Gleichrtchter (d.h. "MBS-Gleichrichter") ist in B. J. Baliga, "New Concepts in Power Rectifiers", Proceedings of the Third International Workshop on the Physics of Semiconductor Devices, November 24–28, World Scientific Publ. Singapore, 1985 vorgeschlagen. Ein Querschnitt eines MBS-Gleichrichters
50 ist in5A gezeigt. Er umfasst eine erste Metallschicht508 , über der eine Halbleiterschicht502 ausgebildet ist. Typischerweise umfasst die Halbleiterschicht502 eine epitaktische Schicht504 , die als Driftbereich dient, und ein stärker dotiertes Substrat506 . Das stark dotierte Substrat506 und eine erste Metallschicht508 schaffen einen ohmschen Kontakt für das Bauelement. Der MBS-Gleichrichter50 weist außerdem eine Anzahl von in der epitaktischen Schicht504 ausgebildeten parallelen Gräben512 auf, von denen jeder ein Ende aufweist, das mit einem Abschlussgraben514 abschließt (oder "zusammenläuft"), der einen Abschnitt aufweist, der im Wesentlichen rechtwinklig zu den parallelen Gräben512 verläuft. Der Abschlussgraben514 und die parallelen Gräben512 sind mit einem Dielektrikum 516, zum Beispiel einem Siliciumdioxid, ausgekleidet und mit einem leitfähigen Material518 gefüllt, z.B. einem Metall (wie es in5A gezeigt ist) oder dotiertem Polysilicium. Eine zweite Metallschicht520 ist über der gesamten Oberfläche der Struktur ausgebildet. Man beachte, dass die Metallschicht520 in5A so dargestellt ist, dass sie die Oberfläche nur teilweise bedeckt. Dies ist aber nur deshalb so gemacht, damit die darunter liegenden Elemente des Gleichrichters50 , die andernfalls durch die Metallschicht520 bedeckt wären, zu sehen sind. Die Metall/ Halbleiter-Barriere des MBS-Gleichrichters50 ist an dem Übergang zwischen der zweiten Metallschicht520 und oberen Oberflächen von Mesas522 ausgebildet, die zwischen den parallelen Gräben512 ausgebildet sind. - In vielerlei Hinsicht ist der MBS-Gleichrichter dem JBS-Gleichrichter überlegen. Auch er weist aber Grenzen in seinen Sperrfähigkeiten auf. Diese Grenzen können mit Bezug auf
5B dargestellt werden, die eine Draufsicht oder einen "Aufriss" des MBS-Gleichrichters von5A zeigt. Die Pfeile an den Enden der Mesas522 , die zu den Bezeichnungen "E" ("E" elektrisches Feld) zeigen, sind da, um zu zeigen, auf welche Weise unter Sperrspannungsbedingungen elektrische Felder dazu tendieren, in Richtung der Enden der Mesas522 zusammenzulaufen. Dieses Phänomen der Anhäufung elektrischer Felder liegt an einer schnelleren Verarmung in diesen Bereichen verglichen mit anderen Bereichen in der Halbleiterschicht502 . Dementsprechend ist die Durchschlagspannung des in5A gezeigten MBS-Gleichrichters durch die in5B dargestellte Geometrie der Grabenstruktur bestimmt und deshalb begrenzt. - ZUSAMMENFASSUNG DER ERFINDUNG
- Gemäß verschiedener Aspekte der vorliegenden Erfindung verbessert allgemein eine unterbrochene Grabenstruktur die Durchschlageigenschaften von Halbleiterbauelementen. Wie weiter unten detaillierter beschrieben wird, zeigt z.B. ein Schottky-Barrierengleichrichter, wenn er in den erfindungsgemäßen Aspekt unterbrochener Gräben eingebunden ist, verbesserte Sperrfähigkeiten verglichen mit denen, die in Strukturen gemäß dem Stand der Technik erreichbar sind.
- Gemäß einem ersten Aspekt der Erfindung umfasst eine MOS-Grabenstruktur, in die ein Halbleiterbauelement zur Verbesserung der Durchschlageigenschaften des Halbleiterbauelements integriert ist, ein Halbleitersubstrat; mehrere in dem Halbleitersubstrat ausgebildete parallele Gräben, wobei jeder parallele Graben durch Endwände, Seitenwände und einen Boden definiert ist und jeweils zwei benachbarte parallele Gräben durch Mesas voneinander getrennt sind, die das Halbleiterbauelement enthalten, wobei die Mesas eine Mesabreite aufweisen; und einen Umfangsgraben, der durch Enden, Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben die parallelen Gräben zumindest teilweise umgibt und wobei der Umfangsgraben durch einen Abstand zwischen den parallelen Gräben und dem Umfangsgraben zu den Enden der parallelen Gräben beabstandet ist; ein dielektrisches Material, das die Enden, die Böden und die Seitenwände der parallelen Gräben und des Umfangsgrabens auskleidet; und ein elektrisch leitfähiges Material, das die dielektrisch ausgekleideten Gräben im Wesentlichen ausfüllt.
- Dieser Aspekt und andere Aspekte der Erfindung werden nun, zusammen mit einem tieferen Verständnis der Natur und der Vorteile der hier offenbarten Erfindung, mit Bezug auf die verbleibenden Abschnitte der Beschreibung und die beigefügten Zeichnungen beschrieben.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist eine Querschnittsansicht eines einfachen Schottky-Barrierengleichrichters; -
2 ist eine Querschnittsansicht eines Schottky-Barrierengleichrichters mit einer Struktur mit lokaler Siliciumoxidation (LOCOS) zur Verringerung von Randeffekten; -
3 ist eine Querschnittsansicht eines Schottky-Barrierengleichrichters mit einer Ringstruktur eines diffundierten Feldes zur Verringerung von Randeffekten; -
4 ist eine Querschnittsansicht eines Schottky-Barrierengleichrichters mit mehreren diffundierten Bereichen, die zusammen als Abschirmung wirken, um die Sperrfähigkeiten des Gleichrichters zu verbessern, -
5A ist eine perspektivische Querschnittsansicht eines MOS-Barrieren-Schottky-Gleichrichters; -
5B ist eine Draufsicht auf den in5A gezeigten MOS-Barrieren-Schottky-Gleichrichter; -
6A ist eine perspektivische Querschnittsansicht, die gemäß einer Ausführungsform der vorliegenden Erfindung die Integration eines Schottky-Barrierengleichrichters in den erfindungsgemäßen Aspekt der Struktur mit unterbrochenen Gräben darstellt; -
6B ist eine Draufsicht auf das in6A gezeigte Bauelement; -
7 ist ein Graph, der gemessene Durchschlagspannungen von einer Anzahl von Schottky-Barrierengleichrichtern mit Grabenstrukturen, die den in6A und6B gezeigten ähnlich sind, und einer Anzahl von Schottky-Barrierengleichrichtern mit Grabenstrukturen zeigt und vergleicht, die den in5A und5B gezeigten ähnlich sind; und -
8 ist eine perspektivische Querschnittsansicht, welche die Integration eines doppelt diffundierten Hochfrequenz-Feldeffekttransistors in den erfindungsgemäßen Aspekt der Struktur mit unterbrochenen Gräben darstellt. - DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
- In
6A ist gemäß einer Ausführungsform der vorliegenden Erfindung eine Halbleiterbauelementstruktur60 mit einem Schottky-Barrierengleichrichter gezeigt, der in eine MOS-Grabenstruktur eingebunden ist. Die Bauelementstruktur60 umfasst eine erste Metallschicht600 , über der eine Halbleiterschicht602 ausgebildet ist. Die Halbleiterschicht602 kann eine einzelne Schicht aus Silicium umfassen oder, wie es in6A gezeigt ist, eine epitaktische Schicht604 (oder "Drift"-Region) und ein stärker dotiertes Substrat606 umfassen. Das stark dotierte Substrat606 und eine erste Metallschicht600 schaffen einen ohmschen Kontakt für das Bauelement. Die Bauelementstruktur60 weist außerdem eine MOS-Grabenstruktur auf, die mehrere parallele Gräben612 und einen Umfangsgraben614 umfasst, die in der epitaktischen Schicht604 ausgebildet sind. Der Umfangsgraben614 weist vorbestimmte Dimensionen und Abstände zu den parallelen Gräben614 auf, von denen die bevorzugten weiter unten angegeben sind. Der Umfangsgraben614 und die parallelen Gräben612 sind mit einem Dielektrikum616 ausgekleidet. Diese dielektrisch ausgekleideten Gräben sind mit einem leitfähigen Material (in6A nicht gezeigt) ausgefüllt, wie zum Beispiel einem Metall oder dotiertem Polysilicium. Obwohl sie in6A nicht gezeigt ist, ist eine zweite Metallschicht über der gesamten Oberfläche der Bauelementstruktur ausgebildet. Eine Metall/Halbleiter-Barriere ist an dem Übergang zwischen der zweiten Metallschicht und oberen Oberflächen von Mesas618 ausgebildet, die zwischen den parallelen Gräben612 ausgebildet sind. - Eine Draufsicht oder ein "Aufriss" des Schottky-Barrierengleichrichters von
6A ist in6B gezeigt. Wie gezeigt ist, weisen die parallelen Gräben612 eine Breite WT auf, und sind die parallelen Gräben612 durch Mesabreiten WM voneinander getrennt und durch Lücken mit einem Ausmaß WG von dem Umfangsgraben614 getrennt. Diese Lücken bewirken eine Verringerung des Effekts der Anhäufung elektrischer Felder, der in dem in5A und5B gezeigten MBS-Gleichrichter gemäß dem Stand der Technik beobachtet wird. Bei einer bevorzugten Ausführungsform ist Wo in etwa gleich WM/2. - Die Verwendung der in
6A und6B gezeigten Struktur "unterbrochener Gräben" führt zu einer wesentlich höheren Durchschlagspannung als die, die unter Verwendung der in5B gezeigten Grabenstruktur gemäß dem Stand der Technik erreichbar ist.7 vergleicht die gemessenen Durchschlagspannungen einer Anzahl von Schottky-Barrierengleichrichtern mit einer Grabenstruktur, die der in6A und6B gezeigten ähnlich ist, mit einer Anzahl von Schottky-Barrierengleichrichtern mit einer Grabenstruktur, die der in5A und5B gezeigten ähnlich ist. Bei diesen beispielhaften Proben kann man sehen, dass die Durchschlagspannung um mehr als 10 Volt höher ist als die Durchschlagspannungen von Proben, welche die Grabenstruktur gemäß dem Stand der Technik aufweisen. - Der erfindungsgemäße Aspekt der "unterbrochenen Gräben" ist nicht auf die Verwendung bei Bauelementen vom Typ der Schottky-Barrierengleichrichter begrenzt. In der Tat hat der Erfinder der vorliegenden Erfindung daran gedacht, dass in eine derartige Struktur "unterbrochener Gräben" jedes beliebige andere Halbleiterbauelement, das von deren Präsenz profitieren würde, eingebunden werden könnte. Das grundlegende Konzept besteht darin, dass es eine Reihe von parallelen Gräben und einen rechtwinkligen Gaben umfasst, die in einer Halbleiterschicht ausgebildet sind. Ein Beispiel einer Anwendung dieses Aspektes der Erfindung ist in
8 gezeigt. - Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung stellt
8 die Integration eines doppelt diffundierten Hochfrequenz-Feldeffekttransistors (d.h. RF FET) in eine derartige Grabenstruktur dar. Der RF FET ist ein vertikales Bauelement und umfasst Source-Bereiche800 , die einen ersten Leitfähigkeitstyp (z.B. N-Typ) aufweisen und in Wannen (wells)802 ausgebildet sind, die einen zweiten Leitfähigkeitstyp (z.B. P-Typ) aufweisen; eine Drain804 des ersten Leitfähigkeitstyps mit einem Drain-Kontakt806 ; eine epitaktische Schicht808 des ersten Leitfähigkeitstyps, die zwischen den Wannen802 und der Drain804 ausgebildet ist; und ein Gate810 , das über einem Gateoxid812 liegt. Obwohl es nicht in8 gezeigt ist, sind die Source-Bereiche800 miteinander verbunden, um eine einzelne Source zu bilden. Die Arbeitsweise des RF FET selbst ist auf dem Fachgebiet bekannt und wird deshalb hier nicht weiter diskutiert. - Der RF FET ist in eine Reihe von parallelen Gräben
814 und einen Umfangsgraben816 integriert, die gemäß einer weiteren Ausführungsform der vorliegenden Erfindung einen RF FET80 mit MOS-Gräben bilden. Der Umfangsgraben816 und die parallelen Gräben814 sind mit einem Dielek trikum818 ausgekleidet. Diese dielektrisch ausgekleideten Gräben sind mit einem leitfähigen Material (in8 nicht gezeigt) ausgefüllt, wie z.B. einem Metall oder dotiertem Polysilicium. Obwohl es in8 nicht gezeigt ist, ist außerdem ein leitfähiges Material über der gesamten oberen Oberfläche der RF FET-Struktur80 ausgebildet. - Während das Voranstehende eine vollständige Beschreibung der bevorzugten Ausführungsformen der Erfindung ist, können verschiedene Alternativen, Veränderungen und Äquivalente verwendet werden. Zum Beispiel können in den grundlegenden Aspekt "unterbrochener Gräben" der vorliegenden Erfindung andere Arten von Halbleiterbauelementen eingebunden werden, um deren Durchschlageigenschaften zu verbessern. Dementsprechend sollte der erfindungsgemäße Aspekt unterbrochener Gräben keinesfalls so gesehen werden, dass er lediglich auf die hier angegebenen Bauelementbeispiele des Schottky-Barrierengleichrichters und des RF FET angewendet werden könnte. Aus diesem Grund und aus anderen Gründen sollte die voranstehende Beschreibung deshalb nicht als den Umfang der Erfindung begrenzend angenommen werden, der durch die beigefügten Ansprüche definiert ist.
- Zusammenfassung
- MOS-Grabenstruktur mit einem darin eingebundenen Halbleiterbauelement zur Verbesserung der Durchschlageigenschaften des Halbleiterbauelements, umfassend ein Halbleitersubstrat, mehrere in dem Halbleitersubstrat ausgebildete parallele Gräben, einen Umfangsgraben, der in dem Halbleitersubstrat ausgebildet und von den parallelen Gräben beabstandet ist und diese zumindest teilweise umgibt, ein dielektrisches Material, das die parallelen Gräben auskleidet und ein leitfähiges Material, das die dielektrisch ausgekleideten Gräben im Wesentlichen ausfüllt.
Claims (12)
- MOS-Grabenstruktur mit einem darin eingebundenen Halbleiterbauelement zur Verbesserung der Durchschlageigenschaften des Halbleiterbauelements, wobei die MOS-Grabenstruktur umfasst: ein Halbleitersubstrat; mehrere in dem Halbleitersubstrat ausgebildete parallele Gräben, wobei jeder parallele Graben durch Enden, Seitenwände und einen Boden definiert ist und wobei jeweils zwei benachbarte parallele Gräben durch eine Mesa, die das Halbleiterbauelement enthält, voneinander getrennt sind, wobei die Mesas eine Mesabreite aufweisen; einen Umfangsgraben, der in dem Halbleitersubstrat ausgebildet und durch Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben die parallelen Gräben zumindest teilweise umgibt und einen Abschnitt aufweist, der durch einen Abstand zwischen den parallelen Gräben und dem Umfangsgraben von den Enden der parallelen Gräben beabstandet ist; ein dielektrisches Material, das die parallelen Gräben und den Umfangsgraben auskleidet; und ein leitfähiges Material, das die dielektrisch ausgekleideten Gräben im Wesentlichen ausfüllt.
- MOS-Grabenstruktur nach Anspruch 1, wobei der Abstand zwischen den parallelen Gräben und dem Umfangsgraben etwa gleich der halben Mesabreite ist.
- MOS-Grabenstruktur nach Anspruch 1, wobei das Halbleitersubstrat umfasst: eine Halbleiterkontaktschicht, in der die Gräben ausgebildet sind; und eine epitaktisch gewachsene Halbleiterschicht, die auf einer ersten Hauptoberfläche der Kontaktschicht ausgebildet ist, wobei die epitaktisch gewachsene Halbleiterschicht eine Dotierkonzentration aufweist, die niedriger als eine Dotierkonzentration der Kontaktschicht ist.
- MOS-Grabenstruktur nach Anspruch 3, ferner umfassend: eine erste Metallkontaktschicht, die auf einer gegenüber liegenden zweiten Hauptoberfläche der Halbleiterkontaktschicht ausgebildet ist.
- MOS-Grabenstruktur nach Anspruch 4, wobei das Halbleiterbauelement ferner eine zweite Metallschicht umfasst, die über den Mesas, den dielektrisch ausgekleideten und mit dem leitfähigen Material gefüllten parallelen Gräben und dem dielektrisch ausgekleideten und mit dem leitfähigen Material gefüllten Umfangsgraben ausgebildet ist.
- MOS-Grabenstruktur mit einem darin eingebundenen Halbleiterbauelement zur Verbesserung der Durchschlageigenschaften des Halbleiterbauelements, wobei die MOS-Grabenstruktur umfasst: eine Halbleiterkontaktschicht; eine epitaktisch gewachsene Halbleiterschicht, die auf einer ersten Hauptoberfläche der Halbleiterkontaktschicht ausgebildet ist, wobei die epitaktisch gewachsene Halbleiterschicht eine Dotierkon zentration aufweist, die niedriger als eine Dotierkonzentration der Halbleiterkontaktschicht ist; eine erste Metallkontaktschicht, die auf einer gegenüber liegenden und zweiten Hauptoberfläche der Halbleiterkontaktschicht ausgebildet ist; mehrere in der epitaktisch gewachsenen Halbleiterschicht ausgebildete parallele Gräben, wobei jeder parallele Graben durch Enden, Seitenwände und einen Boden definiert ist und wobei jeweils zwei benachbarte parallele Gräben durch eine Mesa mit einer Mesabreite voneinander getrennt sind; und einen Umfangsgraben, der in der epitaktisch gewachsenen Halbleiterschicht ausgebildet und durch Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben die parallelen Gräben zumindest teilweise umgibt und einen Abschnitt aufweist, der durch einen Abstand zwischen den parallelen Gräben und dem Umfangsgraben von den Enden der parallelen Gräben beabstandet ist; ein dielektrisches Material, das die parallelen Gräben und den Umfangsgraben auskleidet; ein leitfähiges Material, das die dielektrisch ausgekleideten Gräben im Wesentlichen ausfüllt; und eine zweite Metallkontaktschicht, welche die Mesas, die mit dem leitfähigen Material ausgefüllten parallelen Gräben und den mit dem leitfähigen Material ausgefüllten Umfangsgraben überdeckt.
- Struktur nach Anspruch 6, wobei die erste und die zweite Metallkontaktschicht den Kathoden- und den Anodenkontakt für den Schottky-Barrierengleichrichter umfassen.
- Struktur nach Anspruch 6, wobei der Abstand zwischen den paral-lelen Gräben und dem Umfangsgraben etwa gleich einer halben Mesabreite ist.
- MOS-Grabenstruktur mit einem darin eingebundenen Hochfrequenz-Feldeffekttransistor (RF FET) zur Verbesserung der Durchschlageigenschaften des RF FET, wobei die MOS-Grabenstruktur umfasst: eine Halbleiterkontaktschicht, die einen ersten Leitfähigkeitstyp aufweist; eine epitaktisch gewachsene Halbleiterschicht, die auf einer ersten Hauptoberfläche der Halbleiterkontaktschicht ausgebildet ist, wobei die epitaktisch gewachsene Halbleiterschicht den gleichen Leitfähigkeitstyp wie die Halbleiterkontaktschicht, aber eine niedrigere Dotierkonzentration aufweist; eine erste Metallkontaktschicht, die auf einer gegenüber liegenden und zweiten Hauptoberfläche der Halbleiterkontaktschicht ausgebildet ist; mehrere in der epitaktisch gewachsenen Halbleiterschicht ausgebildete parallele Gräben, wobei jeder parallele Graben durch Enden, Seitenwände und einen Boden definiert ist und benachbarte parallele Gräben durch Mesas, die den RF FET enthalten, voneinander getrennt sind; einen Umfangsgraben, der in der epitaktisch gewachsenen Halbleiterschicht ausgebildet und durch Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben die parallelen Gräben zumindest teilweise umgibt und einen Abschnitt aufweist, der durch einen Abstand zwischen den parallelen Gräben und dem Umfangsgraben von den Enden der parallelen Gräben beabstandet ist; ein dielektrisches Material, das die parallelen Gräben und den Umfangsgraben auskleidet; und ein leitfähiges Material, das die dielektrisch ausgekleideten Gräben im Wesentlichen ausfüllt.
- Struktur nach Anspruch 9, wobei der RF FET umfasst: Wannenbereiche eines zweiten Leitfähigkeitstyps, die in oberen Ecken der Mesas ausgebildet sind, wobei die zwei Wannenbereiche in einer Mesa jeweils durch eine Lücke voneinander getrennt sind; Source-Bereiche des ersten Leitfähigkeitstyps, die in den Wannenbereichen ausgebildet sind; und Gate-Bereiche, die über Abschnitten der Source-Bereiche und einem Abschnitt der Lücke in jeder Mesa ausgebildet sind.
- Struktur nach Anspruch 9, wobei der Abstand zwischen den parallelen Gräben und dem Umfangsgraben etwa gleich der Hälfte einer Breite der Mesas ist.
- MOS-Grabenstruktur mit einem darin eingebundenen Halbleiterbauelement zur Verbesserung der Durchschlageigenschaften des Halbleiterbauelements, umfassend: ein Halbleitersubstrat; mehrere in dem Halbleitersubstrat ausgebildete parallele Gräben, wobei jeweils zwei benachbarte parallele Gräben durch eine Mesa, die das Halbleiterbauelement enthält, voneinander getrennt sind; einen in dem Halbleitersubstrat ausgebildeten Umfangsgraben, der von den parallelen Gräben getrennt ist und die parallelen Gräben zumindest teilweise umgibt; ein dielektrisches Material, dass die Böden und Seitenwände der Gräben bedeckt; und ein leitfähiges Material, das die dielektrisch ausgekleideten Gräben im Wesentlichen ausfüllt.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/898,133 US6683363B2 (en) | 2001-07-03 | 2001-07-03 | Trench structure for semiconductor devices |
US09/898,133 | 2001-07-03 | ||
PCT/US2002/021185 WO2003005416A2 (en) | 2001-07-03 | 2002-07-03 | Trench structure for semiconductor devices |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10297021T5 true DE10297021T5 (de) | 2004-08-05 |
DE10297021B4 DE10297021B4 (de) | 2012-02-23 |
Family
ID=25408993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10297021T Expired - Fee Related DE10297021B4 (de) | 2001-07-03 | 2002-07-03 | Grabenstruktur für Halbleiterbauelemente |
Country Status (6)
Country | Link |
---|---|
US (1) | US6683363B2 (de) |
JP (1) | JP4328616B2 (de) |
AU (1) | AU2002329197A1 (de) |
DE (1) | DE10297021B4 (de) |
TW (1) | TW550739B (de) |
WO (1) | WO2003005416A2 (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
JP3701227B2 (ja) * | 2001-10-30 | 2005-09-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP4903055B2 (ja) * | 2003-12-30 | 2012-03-21 | フェアチャイルド・セミコンダクター・コーポレーション | パワー半導体デバイスおよびその製造方法 |
FR2879024A1 (fr) * | 2004-12-08 | 2006-06-09 | St Microelectronics Sa | Peripherie de composant unipolaire vertical |
US7535057B2 (en) * | 2005-05-24 | 2009-05-19 | Robert Kuo-Chang Yang | DMOS transistor with a poly-filled deep trench for improved performance |
US7595542B2 (en) | 2006-03-13 | 2009-09-29 | Fairchild Semiconductor Corporation | Periphery design for charge balance power devices |
US7592668B2 (en) * | 2006-03-30 | 2009-09-22 | Fairchild Semiconductor Corporation | Charge balance techniques for power devices |
CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
US20090085148A1 (en) * | 2007-09-28 | 2009-04-02 | Icemos Technology Corporation | Multi-directional trenching of a plurality of dies in manufacturing superjunction devices |
US8304829B2 (en) | 2008-12-08 | 2012-11-06 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
US8227855B2 (en) * | 2009-02-09 | 2012-07-24 | Fairchild Semiconductor Corporation | Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same |
US8148749B2 (en) * | 2009-02-19 | 2012-04-03 | Fairchild Semiconductor Corporation | Trench-shielded semiconductor device |
US8049276B2 (en) | 2009-06-12 | 2011-11-01 | Fairchild Semiconductor Corporation | Reduced process sensitivity of electrode-semiconductor rectifiers |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
CN102315253A (zh) * | 2010-06-30 | 2012-01-11 | 力士科技股份有限公司 | 一种半导体功率器件的布局设计 |
CN102569428B (zh) * | 2010-12-21 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 纵向电压控制变容器及其制备方法 |
US8872278B2 (en) | 2011-10-25 | 2014-10-28 | Fairchild Semiconductor Corporation | Integrated gate runner and field implant termination for trench devices |
US9331197B2 (en) | 2013-08-08 | 2016-05-03 | Cree, Inc. | Vertical power transistor device |
US10600903B2 (en) * | 2013-09-20 | 2020-03-24 | Cree, Inc. | Semiconductor device including a power transistor device and bypass diode |
US10868169B2 (en) | 2013-09-20 | 2020-12-15 | Cree, Inc. | Monolithically integrated vertical power transistor and bypass diode |
US9553184B2 (en) * | 2014-08-29 | 2017-01-24 | Nxp Usa, Inc. | Edge termination for trench gate FET |
US9397213B2 (en) | 2014-08-29 | 2016-07-19 | Freescale Semiconductor, Inc. | Trench gate FET with self-aligned source contact |
US20160247879A1 (en) * | 2015-02-23 | 2016-08-25 | Polar Semiconductor, Llc | Trench semiconductor device layout configurations |
US9680003B2 (en) | 2015-03-27 | 2017-06-13 | Nxp Usa, Inc. | Trench MOSFET shield poly contact |
WO2017187856A1 (ja) * | 2016-04-27 | 2017-11-02 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4974059A (en) * | 1982-12-21 | 1990-11-27 | International Rectifier Corporation | Semiconductor high-power mosfet device |
US5262336A (en) | 1986-03-21 | 1993-11-16 | Advanced Power Technology, Inc. | IGBT process to produce platinum lifetime control |
US4796070A (en) * | 1987-01-15 | 1989-01-03 | General Electric Company | Lateral charge control semiconductor device and method of fabrication |
US5233215A (en) | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
US5430324A (en) | 1992-07-23 | 1995-07-04 | Siliconix, Incorporated | High voltage transistor having edge termination utilizing trench technology |
US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
DE69525003T2 (de) | 1994-08-15 | 2003-10-09 | Siliconix Inc | Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken |
US5597765A (en) | 1995-01-10 | 1997-01-28 | Siliconix Incorporated | Method for making termination structure for power MOSFET |
US5949124A (en) | 1995-10-31 | 1999-09-07 | Motorola, Inc. | Edge termination structure |
DE19611045C1 (de) * | 1996-03-20 | 1997-05-22 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
US5972741A (en) * | 1996-10-31 | 1999-10-26 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
US5877528A (en) | 1997-03-03 | 1999-03-02 | Megamos Corporation | Structure to provide effective channel-stop in termination areas for trenched power transistors |
US6104054A (en) * | 1998-05-13 | 2000-08-15 | Texas Instruments Incorporated | Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies |
US6252258B1 (en) * | 1999-08-10 | 2001-06-26 | Rockwell Science Center Llc | High power rectifier |
JP2001102576A (ja) * | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | 半導体装置 |
-
2001
- 2001-07-03 US US09/898,133 patent/US6683363B2/en not_active Expired - Lifetime
-
2002
- 2002-07-02 TW TW091114617A patent/TW550739B/zh not_active IP Right Cessation
- 2002-07-03 WO PCT/US2002/021185 patent/WO2003005416A2/en active Application Filing
- 2002-07-03 AU AU2002329197A patent/AU2002329197A1/en not_active Abandoned
- 2002-07-03 JP JP2003511285A patent/JP4328616B2/ja not_active Expired - Fee Related
- 2002-07-03 DE DE10297021T patent/DE10297021B4/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6683363B2 (en) | 2004-01-27 |
JP2004535064A (ja) | 2004-11-18 |
TW550739B (en) | 2003-09-01 |
DE10297021B4 (de) | 2012-02-23 |
US20030006452A1 (en) | 2003-01-09 |
WO2003005416A3 (en) | 2003-09-25 |
JP4328616B2 (ja) | 2009-09-09 |
WO2003005416A2 (en) | 2003-01-16 |
AU2002329197A1 (en) | 2003-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10297021B4 (de) | Grabenstruktur für Halbleiterbauelemente | |
EP0772889B1 (de) | Halbleiterbauelement mit hochsperrendem randabschluss | |
DE102009047786B4 (de) | Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen | |
DE102009038731B4 (de) | Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102007024113B4 (de) | Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben | |
DE102015104504B4 (de) | Grabentransistorbauelement | |
DE102019121859B3 (de) | Siliziumcarbid-vorrichtung mit graben-gate | |
DE102012217626B4 (de) | Halbleiterbauelement mit selbstladenden Feldelektroden | |
EP0760528B1 (de) | Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss | |
DE102014107833B4 (de) | Halbleiterbauelement mit selbstladenden Feldelektroden | |
DE102014105353B4 (de) | Halbleiterbauelement mit kompensationsgebieten | |
DE102018203693A1 (de) | Halbleitervorrichtung | |
DE102015121100B4 (de) | Halbleiterbauelement mit grabenrandabschluss | |
DE102019108062B4 (de) | Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren | |
EP0913000B1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
EP0748520A1 (de) | Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit | |
DE102021108386A1 (de) | Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode | |
DE102021113288A1 (de) | Leistungshalbleitervorrichtung und verfahren zu dessen herstellung | |
DE19725091A1 (de) | Transistorbauelement | |
DE102019130376A1 (de) | Siliziumcarbid-vorrichtung mit schottky-kontakt | |
DE102015120747B4 (de) | Transistorbauelement mit erhöhter gate-drain-kapazität | |
DE102015110484B4 (de) | Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements | |
DE102021132174A1 (de) | Sic-vorrichtungen mit abschirmstruktur | |
DE102015113493B4 (de) | Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements | |
EP3646386A1 (de) | Vertikaler leistungstransistor mit verbesserter leitfähigkeit und hohem sperrverhalten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L Ipc: H01L0021762000 |
|
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L Ipc: H01L0021762000 Free format text: PREVIOUS MAIN CLASS: H01L0021761000 Ipc: H01L0021762000 Effective date: 20111017 |
|
R020 | Patent grant now final |
Effective date: 20120524 |
|
R082 | Change of representative |
Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |