DE10297021B4 - Grabenstruktur für Halbleiterbauelemente - Google Patents

Grabenstruktur für Halbleiterbauelemente Download PDF

Info

Publication number
DE10297021B4
DE10297021B4 DE10297021T DE10297021T DE10297021B4 DE 10297021 B4 DE10297021 B4 DE 10297021B4 DE 10297021 T DE10297021 T DE 10297021T DE 10297021 T DE10297021 T DE 10297021T DE 10297021 B4 DE10297021 B4 DE 10297021B4
Authority
DE
Germany
Prior art keywords
trench
parallel trenches
trenches
semiconductor
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10297021T
Other languages
English (en)
Other versions
DE10297021T5 (de
Inventor
Ashok Challa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE10297021T5 publication Critical patent/DE10297021T5/de
Application granted granted Critical
Publication of DE10297021B4 publication Critical patent/DE10297021B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

MOS-Grabenstruktur mit einem darin eingebundenen Halbleiterbauelement (60) zur Verbesserung der Durchschlageigenschaften des Halbleiterbauelements (60), wobei die MOS-Grabenstruktur umfasst: ein Halbleitersubstrat (602); mehrere nicht aneinander angrenzende parallele Gräben (612), die in dem Halbleitersubstrat (602) ausgebildet sind, wobei jeder parallele Graben (612) durch Enden, Seitenwände und einen Boden definiert ist und wobei jeweils zwei benachbarte parallele Gräben (612) durch eine Mesa (618), die eine Mesabreite aufweist, voneinander getrennt sind, wobei das Halbleiterbauelement (60) im Wesentlichen zwischen den parallelen Gräben (612) enthalten ist; einen Umfangsgraben (614), der in dem Halbleitersubstrat (602) ausgebildet und durch Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben (614) die parallelen Gräben (612) zumindest teilweise umgibt und einen Abschnitt aufweist, der durch einen Abstand WG zu den Enden der parallelen Gräben (612) beabstandet ist; ein dielektrisches Material (616), das die parallelen Gräben (612) und den Umfangsgraben (614) auskleidet; ein leitfähiges Material, das die...

Description

  • Die vorliegende Erfindung betrifft allgemein Halbleiterbauelemente. Genauer gesagt betrifft die vorliegende Erfindung Grabenstrukturen, die verwendet werden können, um die Leistung von Halbleiterbauelementen zu verbessern.
  • Es existiert eine Vielfalt von Halbleiterbauelementen, die üblicherweise bei Leistungsanwendungen verwendet werden. Ein derartiges Bauelement ist die Schottky-Barriere. Eine Schottky-Barriere umfasst eine Metallhalbleitergrenzfläche, die zur Steuerung des Stromtransports als Gleichrichter arbeitet.
  • Eine Gütezahl, die zur Messung der Sperrfähigkeit eines Schottky-Barrierengleichrichters verwendet wird, ist dessen Durchschlagspannung. Eine Durchschlagspannung bezieht sich in diesem Zusammenhang auf die maximale Sperrspannung, die über dem Bauelement ausgehalten werden kann, während es noch in der Lage ist, für eine Sperrfunktion zu sorgen. Der Durchschlag in einem Schottky-Barrierengleichrichter ist normalerweise ein ”lawinenartiger” Durchschlag, der hauptsächlich einem Phänomen zugeordnet werden kann, das als ”Stoßionisation” bekannt ist.
  • 1 zeigt einen Querschnitt eines elementaren Schottky-Barrierengleichrichters 10. Eine erste Metallschicht 100 ist auf einer Halbleiterschicht 102 ausgebildet. Typischerweise umfasst die Halbleiterschicht 102 eine epitaktische Schicht 104, die als Driftbereich wirkt, und ein stärker dotiertes Substrat 106. Das stark dotierte Substrat 106 und eine zweite Metallschicht 108 schaffen einen ohmschen Kontakt für das Bauelement.
  • Das Anlegen einer Sperrspannung VREV über den Schottky-Barrierengleichrichter 10 erzeugt einen Verarmungsbereich 110, über den ein größter Teil der angelegten Spannung abfällt. Wenn die Sperrspannung erhöht wird, werden die elektrischen Felder in dem Verarmungsbereich 110 größer. Diese stärker werdenden elektrischen Felder bewirken, dass die Ladungsträger beschleunigen, und können, falls ausreichend beschleunigt, die Erzeugung von Elektronenlochpaaren durch Kollision mit Dotierstoffatomen bewirken. Je mehr Ladungsträger erzeugt werden, desto mehr Ladungsträger werden es, die eine ausreichende Energie aufweisen, um eine Stoßionisation zu bewirken. Die Stoßionisation ist somit ein Schneeballeffekt, wodurch eine Kaskade von Elektronenlochpaaren durch eine Aufeinanderfolge und Vervielfältigung von Kollisionen erzeugt wird. Irgendwann wird ein Punkt erreicht, an dem die Stoßionisationsrate so groß ist, dass das Bauelement keine weitere, über das Bauelement angelegte Sperrspannung mehr aushalten kann. Diese Spannungsgrenze wird auf dem Fachgebiet üblicherweise als ”Lawinendurchschlagspannung” bezeichnet.
  • Der in 1 gezeigte grundlegende Schottky-Barrierengleichrichter 10 ist durch seine Sperrfähigkeit begrenzt, da elektrische Felder dazu tendieren, an den Rändern der Metallschicht 100 zusammenzulaufen. Aus diesem Grund wurde nach Techniken zum Abschließen des Schottky-Barrierengleichrichters gesucht. Zwei üblicherweise verwendete Techniken, welche die Randeffekte verringern, sind eine Struktur mit lokaler Siliciumoxidation (LOCOS) und die Ringstruktur mit diffundiertem Feld, die in ”Modern Power Devices” von B. J. Baglia, 1987, Reprinted Edition, S. 437–438 beschrieben ist. Diese beiden Ansätze sind hier in den 2 und 3 gezeigt. Jede dieser Techniken nach dem Stand der Technik bewirkt eine Verringerung der Anhäufung elektrischer Felder an den Metallrändern, und folglich wird eine höhere Durchschlagspannung erreicht.
  • In Wilamowski, B. M., ”Schottky diodes with High Brakedown Voltages,” Solid State Electron., 26, 491–493 (1983) wird eine Technik beschrieben, die vorgeschlagen wurde, um noch bessere Sperrfähigkeiten bei einem Schottky-Barrierengleichrichter zu erreichen. Ein Querschnitt der in diesem Artikel vorgeschlagenen Struktur, die als ein übergangsbarrierengesteuerter Schottky-Gleichrichter (Junction Barrier Controlled Schottky Rectifier, d. h. ”JBS-Gleichrichter”) bezeichnet wird, ist hier in 4 gezeigt. Eine Reihe von P-Typ-Bereichen 400 sind in und an der Oberfläche des Driftbereichs 402 des Bauelements ausgebildet. Diese P-Typ-Bereiche 400 wirken als Abschirmungen, um das elektrische Feld nahe der Oberfläche zu verringern. Da es die elektrischen Felder an der Oberfläche sind, welche die Durchschlagspannung des Bauelements bestimmen, resultiert die Einführung der P-Bereiche 400 in einer höheren Durchschlagspannung.
  • Eine unerwünschte Eigenschaft des JBS-Gleichrichters betrifft die PN-Übergänge, die zwischen den P-Bereichen 400 und dem Driftbereich 402 ausgebildet werden. Für Siliciumbauelemente mit einer hohen Sperrdurchschlagspannung ist eine Vorwärtsspannung erforderlich, die 0,7 Volt überschreitet, bevor ein nennenswerter Vorwärtsleitungsstrom der Schottky-Barriere realisiert werden kann. Unglücklicherweise bewirken Spannungen, die höher als 0,7 Volt sind, ein Einschalten der PN-Übergänge. Wenn diese eingeschaltet sind, werden Minoritätsladungsträger eingeführt, welche die Schaltgeschwindigkeit des Bauelements verlangsamen. Eine Verringerung der Schaltgeschwindigkeit ist unerwünscht, insbesondere wenn der Schottky-Barrierengleichrichter in Schaltanwendungen, wie beispielsweise Schaltmodusstromversorgungen, verwendet werden soll.
  • Um die mit dem JBS-Gleichrichter verbundenen Begrenzungen der Vorwärtsspannung zu überwinden, wurde eine alternative Bauelementstruktur vorgeschlagen, die anstelle der P-Typ-Bereiche eine Reihe von parallelen Metalloxidhalbleiter-(MOS)-Gräben verwendet. Dieser MOS-Barrieren-Schottky-Gleichrichter (d. h. ”MBS-Gleichrichter”) ist in B. J. Baliga, ”New Concepts in Power Rectifiers”, Proceedings of the Third International Workshop an the Physics of Semiconductor Devices, November 24–28, World Scientific Publ. Singapore, 1985 vorgeschlagen und auch aus der US 5 365 102 A bekannt. Ein Querschnitt eines MBS-Gleichrichters 50 ist in 5A gezeigt. Er umfasst eine erste Metallschicht 508, über der eine Halbleiterschicht 502 ausgebildet ist. Typischerweise umfasst die Halbleiterschicht 502 eine epitaktische Schicht 504, die als Driftbereich dient, und ein stärker dotiertes Substrat 506. Das stark dotierte Substrat 506 und eine erste Metallschicht 508 schaffen einen ohmschen Kontakt für das Bauelement. Der MBS-Gleichrichter 50 weist außerdem eine Anzahl von in der epitaktischen Schicht 504 ausgebildeten parallelen Gräben 512 auf, von denen jeder ein Ende aufweist, das mit einem Abschlussgraben 514 abschließt (oder ”zusammenläuft”), der einen Abschnitt aufweist, der im Wesentlichen rechtwinklig zu den parallelen Gräben 512 verläuft. Der Abschlussgraben 514 und die parallelen Gräben 512 sind mit einem Dielektrikum 516, zum Beispiel einem Siliciumdioxid, ausgekleidet und mit einem leitfähigen Material 518 gefüllt, z. B. einem Metall (wie es in 5A gezeigt ist) oder dotiertem Polysilicium. Eine zweite Metallschicht 520 ist über der gesamten Oberfläche der Struktur ausgebildet. Man beachte, dass die Metallschicht 520 in 5A so dargestellt ist, dass sie die Oberfläche nur teilweise bedeckt. Dies ist aber nur deshalb so gemacht, damit die darunter liegenden Elemente des Gleichrichters 50, die andernfalls durch die Metallschicht 520 bedeckt wären, zu sehen sind. Die Metall/Halbleiter-Barriere des MBS-Gleichrichters 50 ist an dem Übergang zwischen der zweiten Metallschicht 520 und oberen Oberflächen von Mesas 522 ausgebildet, die zwischen den parallelen Gräben 512 ausgebildet sind.
  • In vielerlei Hinsicht ist der MBS-Gleichrichter dem JBS-Gleichrichter überlegen. Auch er weist aber Grenzen in seinen Sperrfähigkeiten auf. Diese Grenzen können mit Bezug auf 5B dargestellt werden, die eine Draufsicht oder einen ”Aufriss” des MBS-Gleichrichters von 5A zeigt. Die Pfeile an den Enden der Mesas 522, die zu den Bezeichnungen ”E” (”E” elektrisches Feld) zeigen, sind da, um zu zeigen, auf welche Weise unter Sperrspannungsbedingungen elektrische Felder dazu tendieren, in Richtung der Enden der Mesas 522 zusammenzulaufen. Dieses Phänomen der Anhäufung elektrischer Felder liegt an einer schnelleren Verarmung in diesen Bereichen verglichen mit anderen Bereichen in der Halbleiterschicht 502. Dementsprechend ist die Durchschlagspannung des in 5A gezeigten MBS-Gleichrichters durch die in 5B dargestellte Geometrie der Grabenstruktur bestimmt und deshalb begrenzt.
  • Die US 5 233 215 A offenbart eine spezielle Randabschluss-Struktur für ein Siliziumkarbid-basiertes MOSFET-Bauelement. Das Bauelement ist in zwei Bereiche aufgeteilt, wobei der innere Bereich das MOSFET-Element bildet und der äußere Bereich als Randabschluss dient. In beiden Bereichen sind parallel verlaufende Gräben gebildet, die mit einer Isolatorschicht ausgekleidet und mit einem leitfähigen Material gefüllt sind.
  • In der US 5 597 765 A ist eine Randabschluss-Struktur für ein grabenbasiertes MOSFET-Element offenbart, welche entweder durch eine dotierte Randzone oder durch einen zusätzlichen Graben gebildet ist. Aus der US 5 973 360 A ist ein MOS-Grabenstruktur mit parallelen Gräben und im Wesentlichen zwischen den parallelen Gräben ausgebildeten vertikalen Feldeffekttransistoren bekannt.
  • Aufgabe der Erfindung ist es, die Durchschlageigenschaften von Halbleiterbauelementen weiter zu verbessern.
  • Die Lösung dieser Aufgabe erfolgt durch eine MOS-Grabenstruktur mit den Merkmalen eines der unabhängigen Ansprüche 1, 7 und 9.
  • Gemäß verschiedener Aspekte der vorliegenden Erfindung verbessert allgemein eine unterbrochene Grabenstruktur die Durchschlageigenschaften von Halbleiterbauelementen. Wie weiter unten detaillierter beschrieben wird, zeigt z. B. ein Schottky-Barrierengleichrichter, wenn er in den erfindungsgemäßen Aspekt unterbrochener Gräben eingebunden ist, verbesserte Sperrfähigkeiten verglichen mit denen, die in Strukturen gemäß dem Stand der Technik erreichbar sind.
  • Gemäß einem ersten Aspekt der Erfindung umfasst eine MOS-Grabenstruktur, in die ein Halbleiterbauelement zur Verbesserung der Durchschlageigenschaften des Halbleiterbauelements integriert ist, ein Halbleitersubstrat; mehrere in dem Halbleitersubstrat ausgebildete parallele Gräben, wobei jeder parallele Graben durch Endwände, Seitenwände und einen Boden definiert ist und jeweils zwei benachbarte parallele Gräben durch Mesas voneinander getrennt sind, die eine Mesabreite aufweisen, wobei das Halbleiterbauelement im Wesentlichen zwischen den parallelen Gräben enthalten ist; und einen Umfangsgraben, der durch Enden, Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben die parallelen Gräben zumindest teilweise umgibt und einen Abschnitt aufweist, der durch einen Abstand WG zu den Enden der parallelen Gräben beabstandet ist; ein dielektrisches Material, das die Enden, die Böden und die Seitenwände der parallelen Gräben und des Umfangsgrabens auskleidet; ein elektrisch leitfähiges Material, das die dielektrisch ausgekleideten Gräben im Wesentlichen ausfüllt; und eine Metallschicht, welche über der gesamten Oberfläche der Struktur ausgebildet ist und das leitfähige Material in den parallelen Gräben und dem Umfangsgraben elektrisch miteinander verbindet.
  • Dieser Aspekt und andere Aspekte der Erfindung werden nun, zusammen mit einem tieferen Verständnis der Natur und der Vorteile der hier offenbarten Erfindung, mit Bezug auf die verbleibenden Abschnitte der Beschreibung und die beigefügten Zeichnungen beschrieben.
  • 1 ist eine Querschnittsansicht eines einfachen Schottky-Barrierengleichrichters;
  • 2 ist eine Querschnittsansicht eines Schottky-Barrierengleichrichters mit einer Struktur mit lokaler Siliciumoxidation (LOCOS) zur Verringerung von Randeffekten;
  • 3 ist eine Querschnittsansicht eines Schottky-Barrierengleichrichters mit einer Ringstruktur eines diffundierten Feldes zur Verringerung von Randeffekten;
  • 4 ist eine Querschnittsansicht eines Schottky-Barrierengleichrichters mit mehreren diffundierten Bereichen, die zusammen als Abschirmung wirken, um die Sperrfähigkeiten des Gleichrichters zu verbessern,
  • 5A ist eine perspektivische Querschnittsansicht eines MOS-Barrieren-Schottky-Gleichrichters;
  • 5B ist eine Draufsicht auf den in 5A gezeigten MOS-Barrieren-Schottky-Gleichrichter;
  • 6A ist eine perspektivische Querschnittsansicht, die gemäß einer Ausführungsform der vorliegenden Erfindung die Integration eines Schottky-Barrierengleichrichters in den erfindungsgemäßen Aspekt der Struktur mit unterbrochenen Gräben darstellt;
  • 6B ist eine Draufsicht auf das in 6A gezeigte Bauelement;
  • 7 ist ein Graph, der gemessene Durchschlagspannungen von einer Anzahl von Schottky-Barrierengleichrichtern mit Grabenstrukturen, die den in 6A und 6B gezeigten ähnlich sind, und einer Anzahl von Schottky-Barrierengleichrichtern mit Grabenstrukturen zeigt und vergleicht, die den in 5A und 5B gezeigten ähnlich sind; und
  • 8 ist eine perspektivische Querschnittsansicht, welche die Integration eines doppelt diffundierten Hochfrequenz-Feldeffekttransistors in den erfindungsgemäßen Aspekt der Struktur mit unterbrochenen Gräben darstellt.
  • In 6A ist gemäß einer Ausführungsform der vorliegenden Erfindung eine Halbleiterbauelementstruktur 60 mit einem Schottky-Barrierengleichrichter gezeigt, der in eine MOS-Grabenstruktur eingebunden ist. Die Bauelementstruktur 60 umfasst eine erste Metallschicht 600, über der eine Halbleiterschicht 602 ausgebildet ist. Die Halbleiterschicht 602 kann eine einzelne Schicht aus Silicium umfassen oder, wie es in 6A gezeigt ist, eine epitaktische Schicht 604 (oder ”Drift”-Region) und ein stärker dotiertes Substrat 606 umfassen. Das stark dotierte Substrat 606 und eine erste Metallschicht 600 schaffen einen ohmschen Kontakt für das Bauelement. Die Bauelementstruktur 60 weist außerdem eine MOS-Grabenstruktur auf, die mehrere parallele Gräben 612 und einen Umfangsgraben 614 umfasst, die in der epitaktischen Schicht 604 ausgebildet sind. Der Umfangsgraben 614 weist vorbestimmte Dimensionen und Abstände zu den parallelen Gräben 614 auf, von denen die bevorzugten weiter unten angegeben sind. Der Umfangsgraben 614 und die parallelen Gräben 612 sind mit einem Dielektrikum 616 ausgekleidet. Diese dielektrisch ausgekleideten Gräben sind mit einem leitfähigen Material (in 6A nicht gezeigt) ausgefüllt, wie zum Beispiel einem Metall oder dotiertem Polysilicium. Obwohl sie in 6A nicht gezeigt ist, ist eine zweite Metallschicht über der gesamten Oberfläche der Bauelementstruktur ausgebildet. Eine Metall/Halbleiter-Barriere ist an dem Übergang zwischen der zweiten Metallschicht und oberen Oberflächen von Mesas 618 ausgebildet, die zwischen den parallelen Gräben 612 ausgebildet sind.
  • Eine Draufsicht oder ein ”Aufriss” des Schottky-Barrierengleichrichters von 6A ist in 6B gezeigt. Wie gezeigt ist, weisen die parallelen Gräben 612 eine Breite WT auf, und sind die parallelen Gräben 612 durch Mesabreiten WM voneinander getrennt und durch Lücken mit einem Ausmaß WG von dem Umfangsgraben 614 getrennt. Diese Lücken bewirken eine Verringerung des Effekts der Anhäufung elektrischer Felder, der in dem in 5A und 5B gezeigten MBS-Gleichrichter gemäß dem Stand der Technik beobachtet wird. Bei einer bevorzugten Ausführungsform ist WG in etwa gleich WM/2.
  • Die Verwendung der in 6A und 6B gezeigten Struktur ”unterbrochener Gräben” führt zu einer wesentlich höheren Durchschlagspannung als die, die unter Verwendung der in 5B gezeigten Grabenstruktur gemäß dem Stand der Technik erreichbar ist. 7 vergleicht die gemessenen Durchschlagspannungen einer Anzahl von Schottky-Barrierengleichrichter mit einer Grabenstruktur, die der in 6A und 6B gezeigten ähnlich ist, mit einer Anzahl von Schottky-Barrierengleichrichtern mit einer Grabenstruktur, die der in 5A und 5B gezeigten ähnlich ist. Bei diesen beispielhaften Proben kann man sehen, dass die Durchschlagspannung um mehr als 10 Volt höher ist als die Durchschlagspannungen von Proben, welche die Grabenstruktur gemäß dem Stand der Technik aufweisen.
  • Der erfindungsgemäße Aspekt der ”unterbrochenen Gräben” ist nicht auf die Verwendung bei Bauelementen vom Typ der Schottky-Barrierengleichrichter begrenzt. In der Tat hat der Erfinder der vorliegenden Erfindung daran gedacht, dass in eine derartige Struktur ”unterbrochener Gräben” jedes beliebige andere Halbleiterbauelement, das von deren Präsenz profitieren würde, eingebunden werden konnte. Das grundlegende Konzept besteht darin, dass es eine Reihe von parallelen Gräben und einen rechtwinkligen Gaben umfasst, die in einer Halbleiterschicht ausgebildet sind. Ein Beispiel einer Anwendung dieses Aspektes der Erfindung ist in 8 gezeigt.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung stellt 8 die Integration eines doppelt diffundierten Hochfrequenz-Feldeffekttransistors (d. h. RF FET) in eine derartige Grabenstruktur dar. Der RF FET ist ein vertikales Bauelement und umfasst Source-Bereiche 800, die einen ersten Leitfähigkeitstyp (z. B. N-Typ) aufweisen und in Wannen (wells) 802 ausgebildet sind, die einen zweiten Leitfähigkeitstyp (z. B. P-Typ) aufweisen; eine Drain 804 des ersten Leitfähigkeitstyps mit einem Drain-Kontakt 806; eine epitaktische Schicht 808 des ersten Leitfähigkeitstyps, die zwischen den Wannen 802 und der Drain 804 ausgebildet ist; und ein Gate 810, das über einem Gateoxid 812 liegt. Obwohl es nicht in 8 gezeigt ist, sind die Source-Bereiche 800 miteinander verbunden, um eine einzelne Source zu bilden. Die Arbeitsweise des RF FET selbst ist auf dem Fachgebiet bekannt und wird deshalb hier nicht weiter diskutiert.
  • Der RF FET ist in eine Reihe von parallelen Gräben 814 und einen Umfangsgraben 816 integriert, die gemäß einer weiteren Ausführungsform der vorliegenden Erfindung einen RF FET 80 mit MOS-Gräben bilden. Der Umfangsgraben 816 und die parallelen Gräben 814 sind mit einem Dielektrikum 818 ausgekleidet. Diese dielektrisch ausgekleideten Gräben sind mit einem leitfähigen Material (in 8 nicht gezeigt) ausgefüllt, wie z. B. einem Metall oder dotiertem Polysilicium. Obwohl es in 8 nicht gezeigt ist, ist außerdem ein leitfähiges Material über der gesamten oberen Oberfläche der RF FET-Struktur 80 ausgebildet.
  • Während das Voranstehende eine vollständige Beschreibung der bevorzugten Ausführungsformen der Erfindung ist, können verschiedene Alternativen, Veränderungen und Äquivalente verwendet werden. Zum Beispiel können in den grundlegenden Aspekt ”unterbrochener Gräben” der vorliegenden Erfindung andere Arten von Halbleiterbauelementen eingebunden werden, um deren Durchschlageigenschaften zu verbessern. Dementsprechend sollte der erfindungsgemäße Aspekt unterbrochener Gräben keinesfalls so gesehen werden, dass er lediglich auf die hier angegebenen Bauelementbeispiele des Schottky-Barrierengleichrichters und des RF FET angewendet werden könnte. Aus diesem Grund und aus anderen Gründen sollte die voranstehende Beschreibung deshalb nicht als den Umfang der Erfindung begrenzend angenommen werden, der durch die beigefügten Ansprüche definiert ist.

Claims (13)

  1. MOS-Grabenstruktur mit einem darin eingebundenen Halbleiterbauelement (60) zur Verbesserung der Durchschlageigenschaften des Halbleiterbauelements (60), wobei die MOS-Grabenstruktur umfasst: ein Halbleitersubstrat (602); mehrere nicht aneinander angrenzende parallele Gräben (612), die in dem Halbleitersubstrat (602) ausgebildet sind, wobei jeder parallele Graben (612) durch Enden, Seitenwände und einen Boden definiert ist und wobei jeweils zwei benachbarte parallele Gräben (612) durch eine Mesa (618), die eine Mesabreite aufweist, voneinander getrennt sind, wobei das Halbleiterbauelement (60) im Wesentlichen zwischen den parallelen Gräben (612) enthalten ist; einen Umfangsgraben (614), der in dem Halbleitersubstrat (602) ausgebildet und durch Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben (614) die parallelen Gräben (612) zumindest teilweise umgibt und einen Abschnitt aufweist, der durch einen Abstand WG zu den Enden der parallelen Gräben (612) beabstandet ist; ein dielektrisches Material (616), das die parallelen Gräben (612) und den Umfangsgraben (614) auskleidet; ein leitfähiges Material, das die dielektrisch ausgekleideten Gräben (612, 614) im Wesentlichen ausfüllt; und eine Metallschicht, welche über der gesamten Oberfläche der Struktur ausgebildet ist und das leitfähige Material in den parallelen Gräben (612) und dem Umfangsgraben (614) elektrisch miteinander verbindet.
  2. MOS-Grabenstruktur nach Anspruch 1, wobei der Abstand WG zwischen den parallelen Gräben (612) und dem Umfangsgraben (614) etwa gleich der halben Mesabreite ist.
  3. MOS-Grabenstruktur nach Anspruch 1 oder 2, wobei das Halbleitersubstrat (602) umfasst: eine Halbleiterkontaktschicht (606); und eine epitaktisch gewachsene Halbleiterschicht (604), die auf einer ersten Hauptoberfläche der Halbleiterkontaktschicht (606) ausgebildet ist, wobei die epitaktisch gewachsene Halbleiterschicht (604) eine Dotierkonzentration aufweist, die niedriger als eine Dotierkonzentration der Halbleiterkontaktschicht (606) ist.
  4. MOS-Grabenstruktur nach einem der vorherigen Ansprüche, ferner umfassend: eine Metallkontaktschicht (600), die auf einer gegenüber liegenden zweiten Hauptoberfläche der Halbleiterkontaktschicht (606) ausgebildet ist.
  5. MOS-Grabenstruktur nach Anspruch 4, wobei das Halbleiterbauelement (60) ein Schottky-Barrierengleichrichter ist und die Metallkontaktschicht (600) und die Metallschicht den Kathoden- und den Anodenkontakt für den Schottky-Barrierengleichrichter umfasst.
  6. MOS-Grabenstruktur nach einem der vorherigen Ansprüche, wobei das Halbleiterbauelement (60) ein Gleichrichter ist, der so ausgebildet ist, dass er Strom vertikal in den Mesas (618) führt, wenn er in einem eingeschalteten Zustand vorgespannt wird.
  7. MOS-Grabenstruktur mit einem darin eingebundenen Halbleiterbauelement (80) zur Verbesserung der Durchschlageigenschaften des Halbleiterbauelements (80), wobei die MOS-Grabenstruktur umfasst: eine Halbleiterkontaktschicht (804); eine epitaktisch gewachsene Halbleiterschicht (808), die auf einer ersten Hauptoberfläche der Halbleiterkontaktschicht (804) ausgebildet ist; mehrere nicht aneinander angrenzende parallele Gräben (814), die in der epitaktisch gewachsenen Halbleiterschicht (808) ausgebildet sind, wobei jeder parallele Graben (814) durch Enden, Seitenwände und einen Boden definiert ist und wobei jeweils zwei benachbarte parallele Gräben (814) durch eine Mesa, die eine Mesabreite aufweist, voneinander getrennt sind, wobei das Halbleiterbauelement (80) zwischen jeweils zwei benachbarten parallelen Gräben (814) ein Gate (810) aufweist, wobei die Gates (810) so ausgebildet sind, dass ein Strom vertikal in dem Halbleiterbauelement (80) fließt, wenn die Gates (810) zum Einschalten des Halbleiterbauelements (80) vorgespannt werden; und einen Umfangsgraben (816), der in der epitaktisch gewachsenen Halbleiterschicht (808) ausgebildet und durch Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben (816) die parallelen Gräben (814) zumindest teilweise umgibt und einen Abschnitt aufweist, der durch einen Abstand WG zu den Enden der parallelen Gräben (814) beabstandet ist; ein dielektrisches Material (818), das die parallelen Gräben (814) und den Umfangsgraben (816) auskleidet; ein leitfähiges Material, das die dielektrisch ausgekleideten Gräben (814, 816) im Wesentlichen ausfüllt; und eine Metallschicht, welche über der gesamten Oberfläche der Struktur ausgebildet ist und das leitfähige Material in den parallelen Gräben (814) und dem Umfangsgraben (816) elektrisch miteinander verbindet.
  8. MOS-Grabenstruktur nach Anspruch 7, wobei der Abstand WG zwischen den parallelen Gräben (814) und dem Umfangsgraben (816) etwa gleich der halben Mesabreite ist.
  9. MOS-Grabenstruktur mit einem darin eingebundenen Feldeffekttransistor (FET) (80) zur Verbesserung der Durchschlageigenschaften des FET (80), wobei die MOS-Grabenstruktur umfasst: eine Drain-Schicht (804), die einen ersten Leitfähigkeitstyp aufweist; eine epitaktisch gewachsene Halbleiterschicht (808), die auf einer ersten Hauptoberfläche der Drain-Schicht (804) ausgebildet ist, wobei die epitaktisch gewachsene Halbleiterschicht (808) den gleichen Leitfähigkeitstyp wie die Drain-Schicht (804), aber eine niedrigere Dotierkonzentration aufweist; eine Metallkontaktschicht (806), die auf einer gegenüber liegenden und zweiten Hauptoberfläche der Drain-Schicht (804) ausgebildet ist; mehrere nicht aneinander angrenzende parallele Gräben (814), die in der epitaktisch gewachsenen Halbleiterschicht (808) ausgebildet sind, wobei jeder parallele Graben (814) durch Enden, Seitenwände und einen Boden definiert ist und wobei benachbarte parallele Gräben (814) durch Mesas voneinander getrennt sind, wobei der FET (80) im Wesentlichen zwischen den parallelen Gräben (814) enthalten ist und wobei der FET (80) Gate-Bereiche (810) und Source-Bereiche (800) aufweist, die derart ausgebildet sind, dass ein Strom vertikal zwischen den Source-Bereichen (800) und der Drain-Schicht (804) fließt, wenn die Gate-Bereiche (810) zum Einschalten des FET (80) vorgespannt werden; einen Umfangsgraben (816), der in der epitaktisch gewachsenen Halbleiterschicht (808) ausgebildet und durch Seitenwände und einen Boden definiert ist, wobei der Umfangsgraben (816) die parallelen Gräben (814) zumindest teilweise umgibt und einen Abschnitt aufweist, der durch einen Abstand WG zu den Enden der parallelen Gräben (814) beabstandet ist; ein dielektrisches Material (818), das die parallelen Gräben (814) und den Umfangsgraben (816) auskleidet; ein leitfähiges Material, das die dielektrisch ausgekleideten Gräben (814, 816) im Wesentlichen ausfüllt; und eine Metallschicht, welche über der gesamten Oberfläche der Struktur ausgebildet ist und das leitfähige Material in den parallelen Gräben (814) und dem Umfangsgraben (816) elektrisch miteinander verbindet.
  10. MOS-Grabenstruktur nach Anspruch 9, wobei der FET (80) umfasst: Wannenbereiche (802) eines zweiten Leitfähigkeitstyps, die in oberen Ecken der Mesas ausgebildet sind, wobei die zwei Wannenbereiche (802) in einer Mesa jeweils durch eine Lücke voneinander getrennt sind, wobei die Source-Bereiche (800) vom ersten Leitfähigkeitstyp und in den Wannenbereichen (802) ausgebildet sind und wobei die Gate-Bereiche (810) in jeder Mesa über Abschnitten der Source-Bereiche (800) und einem Abschnitt der Lücke ausgebildet sind.
  11. MOS-Grabenstruktur nach Anspruch 9 oder 10, wobei der Abstand WG zwischen den parallelen Gräben (814) und dem Umfangsgraben (816) etwa gleich der Hälfte einer Breite der Mesas ist.
  12. MOS-Grabenstruktur nach Anspruch 7, wobei die Mesa einen Source-Bereich (800) aufweist, der mit dem Gate (810) überlappt, aber durch ein Gate-Dielektrikum (812) von diesem isoliert ist.
  13. MOS-Grabenstruktur nach Anspruch 7, wobei sich das Gate (810) lateral über die Mesa erstreckt.
DE10297021T 2001-07-03 2002-07-03 Grabenstruktur für Halbleiterbauelemente Expired - Fee Related DE10297021B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/898,133 US6683363B2 (en) 2001-07-03 2001-07-03 Trench structure for semiconductor devices
US09/898,133 2001-07-03
PCT/US2002/021185 WO2003005416A2 (en) 2001-07-03 2002-07-03 Trench structure for semiconductor devices

Publications (2)

Publication Number Publication Date
DE10297021T5 DE10297021T5 (de) 2004-08-05
DE10297021B4 true DE10297021B4 (de) 2012-02-23

Family

ID=25408993

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297021T Expired - Fee Related DE10297021B4 (de) 2001-07-03 2002-07-03 Grabenstruktur für Halbleiterbauelemente

Country Status (6)

Country Link
US (1) US6683363B2 (de)
JP (1) JP4328616B2 (de)
AU (1) AU2002329197A1 (de)
DE (1) DE10297021B4 (de)
TW (1) TW550739B (de)
WO (1) WO2003005416A2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
JP3701227B2 (ja) * 2001-10-30 2005-09-28 三菱電機株式会社 半導体装置及びその製造方法
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
WO2005065385A2 (en) * 2003-12-30 2005-07-21 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
FR2879024A1 (fr) * 2004-12-08 2006-06-09 St Microelectronics Sa Peripherie de composant unipolaire vertical
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
US7595542B2 (en) * 2006-03-13 2009-09-29 Fairchild Semiconductor Corporation Periphery design for charge balance power devices
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US8012806B2 (en) 2007-09-28 2011-09-06 Icemos Technology Ltd. Multi-directional trenching of a die in manufacturing superjunction devices
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8227855B2 (en) * 2009-02-09 2012-07-24 Fairchild Semiconductor Corporation Semiconductor devices with stable and controlled avalanche characteristics and methods of fabricating the same
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US8049276B2 (en) 2009-06-12 2011-11-01 Fairchild Semiconductor Corporation Reduced process sensitivity of electrode-semiconductor rectifiers
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
CN102315253A (zh) * 2010-06-30 2012-01-11 力士科技股份有限公司 一种半导体功率器件的布局设计
CN102569428B (zh) * 2010-12-21 2015-06-03 上海华虹宏力半导体制造有限公司 纵向电压控制变容器及其制备方法
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
US9331197B2 (en) 2013-08-08 2016-05-03 Cree, Inc. Vertical power transistor device
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US10600903B2 (en) * 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US9553184B2 (en) * 2014-08-29 2017-01-24 Nxp Usa, Inc. Edge termination for trench gate FET
US9397213B2 (en) 2014-08-29 2016-07-19 Freescale Semiconductor, Inc. Trench gate FET with self-aligned source contact
US20160247879A1 (en) * 2015-02-23 2016-08-25 Polar Semiconductor, Llc Trench semiconductor device layout configurations
US9680003B2 (en) 2015-03-27 2017-06-13 Nxp Usa, Inc. Trench MOSFET shield poly contact
WO2017187856A1 (ja) * 2016-04-27 2017-11-02 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5972741A (en) * 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
US5973360A (en) * 1996-03-20 1999-10-26 Siemens Aktiengesellschaft Field effect-controllable semiconductor component

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US4796070A (en) * 1987-01-15 1989-01-03 General Electric Company Lateral charge control semiconductor device and method of fabrication
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
EP0698919B1 (de) 1994-08-15 2002-01-16 Siliconix Incorporated Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6104054A (en) * 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
US6252258B1 (en) * 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
JP2001102576A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5365102A (en) * 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5973360A (en) * 1996-03-20 1999-10-26 Siemens Aktiengesellschaft Field effect-controllable semiconductor component
US5972741A (en) * 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Baliga B. J.: Modern Power Devices. New York : John Wiley & Sons, 1987. S. 437 - 438. - ISBN 0-471-81986-7 *
Baliga, B.J.: New Concepts in Power Rectifiers. In: Proceedings of the Third International Workshop on the Physics of Semiconductor Devices, 1983, S. 471-481 *
Wilamowski, B. M.: Schottky diodes with high breakdown voltages. In: Solid-State Electronics, 26, 1983, 5, 491 - 493. *

Also Published As

Publication number Publication date
US6683363B2 (en) 2004-01-27
TW550739B (en) 2003-09-01
AU2002329197A1 (en) 2003-01-21
JP2004535064A (ja) 2004-11-18
JP4328616B2 (ja) 2009-09-09
WO2003005416A3 (en) 2003-09-25
WO2003005416A2 (en) 2003-01-16
DE10297021T5 (de) 2004-08-05
US20030006452A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
DE10297021B4 (de) Grabenstruktur für Halbleiterbauelemente
EP0772889B1 (de) Halbleiterbauelement mit hochsperrendem randabschluss
DE102015104504B4 (de) Grabentransistorbauelement
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE19830332C2 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE102012201911B4 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
EP0760528B1 (de) Halbleiterbauelement auf Siliciumbasis mit hochsperrendem Randabschluss
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE10120030A1 (de) Lateralhalbleiterbauelement
DE19848828A1 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE102012217626B4 (de) Halbleiterbauelement mit selbstladenden Feldelektroden
DE102014107833B4 (de) Halbleiterbauelement mit selbstladenden Feldelektroden
DE102015121100B4 (de) Halbleiterbauelement mit grabenrandabschluss
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
DE102015121497A1 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102021108386A1 (de) Isolationsstruktur für igbt-vorrichtungen mit einer integrierten diode
DE19725091A1 (de) Transistorbauelement
DE102021132174A1 (de) Sic-vorrichtungen mit abschirmstruktur
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE102015110484B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102015113493B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102019128072B4 (de) Transistorbauelement mit einem variierenden flächenbezogenen spezifischen gaterunnerwiderstand
WO2017167469A1 (de) Vertikaler sic-mosfet
DE10005772B4 (de) Trench-MOSFET

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L

Ipc: H01L0021762000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L

Ipc: H01L0021762000

Free format text: PREVIOUS MAIN CLASS: H01L0021761000

Ipc: H01L0021762000

Effective date: 20111017

R020 Patent grant now final

Effective date: 20120524

R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee