DE19830332C2 - Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld - Google Patents
Vertikales Halbleiterbauelement mit reduziertem elektrischem OberflächenfeldInfo
- Publication number
- DE19830332C2 DE19830332C2 DE19830332A DE19830332A DE19830332C2 DE 19830332 C2 DE19830332 C2 DE 19830332C2 DE 19830332 A DE19830332 A DE 19830332A DE 19830332 A DE19830332 A DE 19830332A DE 19830332 C2 DE19830332 C2 DE 19830332C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- zone
- vertical
- regions
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000002800 charge carrier Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
Die Erfindung betrifft ein vertikales Halbleiterbauelement
mit einem Halbleiterkörper des einen Leitungstyps, in dessen
Oberflächenbereich wenigstens eine Zone des zum einen Lei
tungstyp entgegengesetzten, anderen Leitungstyps eingebettet
ist, und mit Gebieten des anderen Leitungstyps, die im Halb
leiterkörper in einer im wesentlichen parallel zu der Ober
fläche des Oberflächenbereiches verlaufenden Ebene vorgesehen
sind, wobei die Gebiete so hoch dotiert sind, daß sie bei an
liegender Spannung in Sperrichtung und in Durchlaßrichtung
des von dem Halbleiterkörper mit der Zone des anderen Lei
tungstyps gebildeten pn-Überganges an Ladungsträgern nicht
ausräumbar sind. Unabhängig vom Stand der Technik können die
Gebiete dabei floatend sein oder teilweise bzw. alle auf fe
stem Potential liegen. Bei derartigen Halbleiterbauelementen
kann es sich insbesondere um n- oder p-Kanal-MOSFETs (MOS-
Feldeffekttransistoren), IGBTs (Bipolartransistoren mit iso
lierten Gate), JFETs (Junction- bzw. Übergangs-
Feldeffekttransistoren), GTOs oder Dioden handeln.
Eine Universal-Halbleiterscheibe für ein vertikales Halblei
terbauelement der eingangs genannten Art ist in dem älteren
Patent gemäß DE 198 16 448 C1 beschrieben.
Eine Schottky-Diode, in deren Halbleiterkörper des einen Lei
tungstyps zur Erhöhung der Sperrspannung floatende Gebiete
des anderen Leitungstyps eingebettet sind, ist aus US 4,134,123
bekannt. Außerdem sind aus IEEE Electronic Device
Letters, Bd. 18, Nr. 12, Dezember 1997, Seiten 589 bis 591,
MOSFETs aus SiC mit hoher Durchbruchfeldstärke und niedrigem
Einschaltwiderstand bekannt.
Es ist Aufgabe der vorliegenden Erfindung, ein vertikales
Halbleiterbauelement zu schaffen, das sich durch eine deutli
che Reduktion des elektrischen Oberflächenfeldes bei gleich
zeitiger Verbesserung der lateralen Stromverteilung und der
Widerstands- bzw. Durchlaßcharakteristik auszeichnet.
Diese Aufgabe wird bei einem vertikalen Halbleiterbauelement
der eingangs genannten Art erfindungsgemäß dadurch gelöst,
daß der vertikale Abstand zwischen der Zone des anderen Lei
tungstyps und den Gebieten derart gewählt ist, daß das verti
kale Linienintegral zwischen dem von der Oberfläche der Zone
des anderen Leitungstyps abgewandten unteren Rand dieser Zone
und dem dieser Zone zugewandten oberen Rand der Gebiete über
der Dotierungskonzentration des Halbleiterkörpers unterhalb
der vom Material des Halbleiterkörpers abhängigen spezifi
schen Durchbruchsladung (Ladungsträger.cm-2) bleibt. Bei ei
nem aus Si bestehenden Halbleiterkörper bleibt das Linienin
tegral also unterhalb 2.1012 Ladungsträgern cm-2. Andere mög
liche Halbleitermaterialien sind z. B. Ge, GaAs und - wie be
reits erwähnt wurde - vor allem SiC.
Das Linienintegral wird dabei senkrecht zu dem pn-Übergang
zwischen der Zone des anderen Leitungstyps und dem Halblei
terkörper über die Dotierung in diesem gebildet. Die Durch
bruchsladung ist über die 3. Maxwellsche Gleichung
mit der Durchbruchsfeldstärke verknüpft (E = elektrische
Feldstärke; ρ = spezifische Ladung).
Durch den Einbau der nicht ausräumbaren, vorzugsweise floa
tenden Gebiete mit Dotierstoffen mit einem zum Halbleiterkör
per entgegengesetztem Leitungstyp, also beispielsweise durch
den Einbau von p-leitenden Gebieten in einen n-leitenden
Halbleiterkörper, läßt sich eine wirksame Reduktion des elek
trischen Oberflächenfeldes erzielen. Dies ist besonders bei
einem aus SiC bestehenden Halbleiterkörper von Vorteil, da
bei diesem Halbleitermaterial infolge dessen sehr hoher Volu
mendurchbruchsfeldstärke (ca. 2 MV/cm im Vergleich zu ca. 250 kV/cm
bei Si) eine Reduktion des Oberflächenfeldes im Bereich
thermischer Oxide (Siliziumdioxid etwa 8 MV/cm) notwendig
ist, um auch bei geringen Oxiddicken die maximale Blockierfä
higkeit von hieraus hergestellten Halbleiterbauelementen,
beispielsweise Transistoren, ausnutzen zu können.
Eine andere Weiterbildung der Erfindung besteht darin, daß
die vorzugsweise floatenden Gebiete punkt-, streifen- oder
gitterförmig ausgebildet sind. Dadurch wird der Majoritätsla
dungsträgerstrom beispielsweise in der Driftstrecke eines
vertikalen Leistungs-MOSFETs möglichst wenig beeinflußt. Bei
einem solchen Transistor können diese Gebiete gegebenenfalls
auch an einigen Stellen mit der auf Source-Potential liegen
den Wanne des Transistors verbunden werden. Dadurch läßt sich
eine deutliche Reduktion des elektrischen Oberflächenfeldes
in den zwischen den jeweiligen Wannen liegenden Bereichen er
reichen.
Die Erfindung ermöglicht eine deutliche Erhöhung der Dotie
rungskonzentration "oberhalb" der bevorzugten floatenden Ge
biete, also zwischen diesen und der Oberfläche des Halblei
terkörpers. Diese Erhöhung der Dotierung bedingt eine homoge
ne Stromverteilung und eine Reduktion des Einschaltwiderstan
des. Bei einem aus SiC bestehenden Halbleiterkörper kann ohne
weiteres thermisches SiO2 als Gateisolation infolge des ver
ringerten Oberflächenfeldes eingesetzt werden.
Das erfindungsgemäße Halbleiterbauelement ist beispielsweise
durch Implantation der vorzugsweise floatenden Gebiete und
anschließende Abscheidung einer epitaktischen Deckschicht
oder durch Ätzen eines Trenchs (Grabens), Implantation und
Auffüllung mit monokristallinem Halbleitermaterial herstell
bar. Bei dem zuerst genannten Verfahren besteht die Möglich
keit, die Dotierung in der Deckschicht oberhalb der vorzugs
weise floatenden Gebiete frei einzustellen, während bei dem
zweitgenannten Verfahren die Dotierung bereits während des
Herstellungsprozesses für den Halbleiterkörper festzulegen
ist.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher
erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung eines robusten n-Ka
nal-MOSFET als einem Ausführungsbeispiel des
erfindungsgemäßen Halbleiterbauelements, und
Fig. 2 und 3 Draufsichten auf zwei verschiedene Zellenfel
der.
Fig. 1 zeigt einen n-Kanal-MOSFET, wobei zur Vereinfachung
und besseren Übersichtlichkeit nur einzelne Bereiche schraf
fiert sind. Der n-Kanal-MOSFET besteht aus einem Silizium-
Halbleiterkörper mit einem n+-leitenden Halbleitersubstrat 2
und einer darauf n-leitenden Halbleiterschicht 1, einer Me
tallisierung 3 aus beispielsweise Aluminium und mit einer
Drainelektrode D, einer p-leitenden Wanne 4, einer n-leiten
den Sourcezone 5, einer Source-Metallisierung 6 aus bei
spielsweise Aluminium, einer Isolierschicht 7 aus beispiels
weise Siliziumdioxid und einer Gateelektrode 10 aus bei
spielsweise dotiertem polykristallinem Silizium.
Erfindungsgemäß sind p-leitende Gebiete 8 in einem solchen
vertikalen Abstand von der Sourcezone 5 vorgesehen, daß das
vertikale Linienintegral über die Dotierung der Halbleiter
schicht 1 unterhalb von etwa 2.1012. Ladungsträger cm-2
bleibt. In einem p-leitenden Halbleiterkörper sind in ent
sprechender Weise n-leitende Gebiete eingebettet. Die Gebiete
8 sind punkt-, streifen- oder gitterförmig und weisen Abmes
sungen auf, die etwa 1-3 µm betragen. An einigen Stellen
können die Gebiete 8 auch mit der Wanne 4 verbunden sein. Die
Gebiete 8 können aber auch alle floatend sein. Die Dotie
rungskonzentration in den Gebieten 8 beträgt etwa 1017 La
dungsträger cm-3 und ist so hoch, daß diese Gebiete bei an
liegender Spannung in Sperrichtung und in Durchlaßrichtung
des zwischen der Wanne 4 und der Halbleiterschicht 1 gebilde
ten pn-Übergang an Ladungsträgern nicht ausgeräumt werden.
Die Gebiete 8 sorgen für eine homogene Verteilung des Stro
mes, wie dies durch Pfeile 9 angedeutet ist, und bewirken ei
ne Reduktion des Einschaltwiderstandes.
Die durch die Gebiete 8 erzielte Reduktion des Oberflächen
feldes erlaubt eine deutliche Erhöhung der Dotierung in der
Halbleiterschicht 2 oberhalb dieser Gebiete 8, was besonders
bei SiC von Vorteil ist. Jedoch ist die Erfindung auch auf
andere Halbleitermaterialien anwendbar, wie dies oben erläu
tert wurde.
Bei dem erfindungsgemäßen Halbleiterbauelement kann es sich
beispielsweise um n- oder p-Kanal-MOS-Leistungstransistoren,
IGBTs, JFETs, GTOs oder Dioden handeln.
Die Fig. 2 und 3 zeigen Draufsichten auf Zellenstrukturen mit
einer gitterartigen (Fig. 2) bzw. streifenartigen (Fig. 3)
Gestaltung der Gebiete 8.
Claims (5)
1. Vertikales Halbleiterbauelement mit einem Halbleiterkörper (1, 2) des ei
nen Leitungstyps, in dessen Oberflächenbereich wenigstens eine Zone (4) des
zum einen Leitungstyp entgegengesetzten anderen Leitungstyps eingebettet ist,
und mit Gebieten (8) des anderen Leitungstyps, die im Halbleiterkörper (1, 2) in
einer im Wesentlichen parallel zu der Oberfläche des Oberflächenbereiches ver
laufenden Ebene vorgesehen sind, wobei die Gebiete (8) so hoch dotiert sind,
dass sie bei anliegender Spannung in Sperrrichtung und in Durchlassrichtung
des von dem Halbleiterkörper (1, 2) mit der Zone (4) des anderen Leitungstyps
gebildeten pn-Übergangs an Ladungsträgern nicht ausräumbar sind,
dadurch gekennzeichnet, dass
der vertikale Abstand zwischen der Zone (4) des anderen Leitungstyps und den
Gebieten (8) derart gewählt ist, dass das vertikale Linienintegral zwischen dem
von der Oberfläche der Zone (4) des anderen Leitungstyps abgewandten unteren
Rand dieser Zone (4) und dem dieser Zone (4) zugewandten oberen Rand der Ge
biete (8) über der Dotierungskonzentration des Halbleiterkörpers (1, 2) unter
halb der vom Material des Halbleiterkörpers (1, 2) abhängigen spezifischen
Durchbruchsladung (Ladungsträger × cm-2) bleibt.
2. Vertikales Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, dass
der Halbleiterkörper (1) aus SiC, Si, Ge oder GaAs besteht.
3. Vertikales Halbleiterbauelement nach Anspruch 1 oder 2,
dadurch gekennzeichnet, dass
bei einem aus Si bestehenden Halbleiterkörper (1, 2) das Linienintegral unter
halb von 2.1012 Ladungsträgern × cm-2 bleibt.
4. Vertikales Halbleiterbauelement nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, dass
die Gebiete (8) punkt-, streifen- oder gitterförmig ausgebildet sind.
5. Vertikales Halbleiterbauelement nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, dass
die Gebiete (8) floatend sind.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19830332A DE19830332C2 (de) | 1998-07-07 | 1998-07-07 | Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld |
JP2000558555A JP2002520816A (ja) | 1998-07-07 | 1999-07-02 | 表面電界の低減されたバーティカル半導体素子 |
EP99944266A EP1095408A1 (de) | 1998-07-07 | 1999-07-02 | Vertikales halbleiterbauelement mit reduziertem elektrischem oberflachenfeld |
PCT/DE1999/002039 WO2000002250A1 (de) | 1998-07-07 | 1999-07-02 | Vertikales halbleiterbauelement mit reduziertem elektrischem oberflächenfeld |
KR1020017000132A KR20010074650A (ko) | 1998-07-07 | 1999-07-02 | 감소된 표면 전계를 가진 수직 반도체 부품 |
US09/756,539 US6847091B2 (en) | 1998-07-07 | 2001-01-08 | Vertical semiconductor component having a reduced electrical surface field |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19830332A DE19830332C2 (de) | 1998-07-07 | 1998-07-07 | Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19830332A1 DE19830332A1 (de) | 2000-01-20 |
DE19830332C2 true DE19830332C2 (de) | 2003-04-17 |
Family
ID=7873234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19830332A Expired - Fee Related DE19830332C2 (de) | 1998-07-07 | 1998-07-07 | Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld |
Country Status (6)
Country | Link |
---|---|
US (1) | US6847091B2 (de) |
EP (1) | EP1095408A1 (de) |
JP (1) | JP2002520816A (de) |
KR (1) | KR20010074650A (de) |
DE (1) | DE19830332C2 (de) |
WO (1) | WO2000002250A1 (de) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
DE10145723A1 (de) * | 2001-09-17 | 2003-04-10 | Infineon Technologies Ag | Halbleiterstruktur |
US6649477B2 (en) * | 2001-10-04 | 2003-11-18 | General Semiconductor, Inc. | Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands |
US6465304B1 (en) * | 2001-10-04 | 2002-10-15 | General Semiconductor, Inc. | Method for fabricating a power semiconductor device having a floating island voltage sustaining layer |
US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
US6828609B2 (en) | 2001-11-09 | 2004-12-07 | Infineon Technologies Ag | High-voltage semiconductor component |
DE10214176B4 (de) * | 2002-03-28 | 2010-09-02 | Infineon Technologies Ag | Halbleiterbauelement mit einer vergrabenen Stoppzone und Verfahren zur Herstellung einer Stoppzone in einem Halbleiterbauelement |
DE10243758A1 (de) * | 2002-09-20 | 2004-04-01 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone |
US8004049B2 (en) * | 2004-08-31 | 2011-08-23 | Freescale Semiconductor, Inc. | Power semiconductor device |
US7687841B2 (en) * | 2005-08-02 | 2010-03-30 | Micron Technology, Inc. | Scalable high performance carbon nanotube field effect transistor |
JP5723595B2 (ja) | 2008-09-01 | 2015-05-27 | ローム株式会社 | 半導体装置およびその製造方法 |
US8154078B2 (en) * | 2010-02-17 | 2012-04-10 | Vanguard International Semiconductor Corporation | Semiconductor structure and fabrication method thereof |
US8373449B2 (en) | 2010-12-30 | 2013-02-12 | Infineon Technologies Ag | Circuit arrangement including a common source sense-FET |
US9076805B2 (en) | 2012-07-14 | 2015-07-07 | Infineon Technologies Ag | Current sense transistor with embedding of sense transistor cells |
JP6111673B2 (ja) * | 2012-07-25 | 2017-04-12 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
US10115815B2 (en) | 2012-12-28 | 2018-10-30 | Cree, Inc. | Transistor structures having a deep recessed P+ junction and methods for making same |
US9530844B2 (en) * | 2012-12-28 | 2016-12-27 | Cree, Inc. | Transistor structures having reduced electrical field at the gate oxide and methods for making same |
JP6148070B2 (ja) | 2013-05-27 | 2017-06-14 | ルネサスエレクトロニクス株式会社 | 縦チャネル型ジャンクションSiCパワーFETおよびその製造方法 |
EP2889915A1 (de) * | 2013-12-30 | 2015-07-01 | ABB Technology AG | Leistungshalbleiterbauelement |
US9360879B2 (en) | 2014-04-28 | 2016-06-07 | Microsemi Corp.-Analog Mixed Signal Group, Ltd. | Sense current generation apparatus and method |
CN107742646A (zh) * | 2017-09-21 | 2018-02-27 | 北京世纪金光半导体有限公司 | 一种具有掩埋悬浮结的碳化硅平面栅mosfet器件元胞结构 |
US11489069B2 (en) | 2017-12-21 | 2022-11-01 | Wolfspeed, Inc. | Vertical semiconductor device with improved ruggedness |
US10615274B2 (en) | 2017-12-21 | 2020-04-07 | Cree, Inc. | Vertical semiconductor device with improved ruggedness |
DE102018112109A1 (de) * | 2018-05-18 | 2019-11-21 | Infineon Technologies Ag | Siliziumcarbid halbleiterbauelement |
US10516372B1 (en) * | 2018-07-03 | 2019-12-24 | Nxp B.V. | Low cost LF driver current sense topology |
CN110224017A (zh) * | 2019-04-30 | 2019-09-10 | 上海功成半导体科技有限公司 | 超结器件结构及其制备方法 |
KR102369048B1 (ko) * | 2020-07-02 | 2022-03-02 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19816448C1 (de) * | 1998-04-14 | 1999-09-30 | Siemens Ag | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1558506A (en) * | 1976-08-09 | 1980-01-03 | Mullard Ltd | Semiconductor devices having a rectifying metalto-semicondductor junction |
JPS5368086A (en) * | 1976-11-29 | 1978-06-17 | Fujitsu Ltd | Semiconductor device |
JPS5737879A (en) * | 1980-08-18 | 1982-03-02 | Nec Corp | Field effect transistor |
US4654679A (en) * | 1983-10-05 | 1987-03-31 | Toyo Denki Seizo Kabushiki Kaisha | Static induction thyristor with stepped-doping gate region |
JPS63186475A (ja) * | 1987-01-29 | 1988-08-02 | Nissan Motor Co Ltd | 電導度変調形mosfet |
US4821095A (en) * | 1987-03-12 | 1989-04-11 | General Electric Company | Insulated gate semiconductor device with extra short grid and method of fabrication |
JP2632322B2 (ja) * | 1987-10-02 | 1997-07-23 | 財団法人 半導体研究振興会 | 電力用半導体素子 |
GB2237930A (en) * | 1989-11-01 | 1991-05-15 | Philips Electronic Associated | A semiconductor device and method of manufacturing a semiconductor device |
US5218226A (en) * | 1989-11-01 | 1993-06-08 | U.S. Philips Corp. | Semiconductor device having high breakdown voltage |
US5608244A (en) * | 1992-04-28 | 1997-03-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor diode with reduced recovery current |
DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
DE19707513A1 (de) * | 1997-02-25 | 1998-09-24 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
SE9704149D0 (sv) * | 1997-11-13 | 1997-11-13 | Abb Research Ltd | A semiconductor device of SiC and a transistor of SiC having an insulated gate |
-
1998
- 1998-07-07 DE DE19830332A patent/DE19830332C2/de not_active Expired - Fee Related
-
1999
- 1999-07-02 EP EP99944266A patent/EP1095408A1/de not_active Withdrawn
- 1999-07-02 KR KR1020017000132A patent/KR20010074650A/ko not_active Application Discontinuation
- 1999-07-02 WO PCT/DE1999/002039 patent/WO2000002250A1/de not_active Application Discontinuation
- 1999-07-02 JP JP2000558555A patent/JP2002520816A/ja not_active Withdrawn
-
2001
- 2001-01-08 US US09/756,539 patent/US6847091B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19816448C1 (de) * | 1998-04-14 | 1999-09-30 | Siemens Ag | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung |
Also Published As
Publication number | Publication date |
---|---|
EP1095408A1 (de) | 2001-05-02 |
US6847091B2 (en) | 2005-01-25 |
DE19830332A1 (de) | 2000-01-20 |
JP2002520816A (ja) | 2002-07-09 |
KR20010074650A (ko) | 2001-08-04 |
WO2000002250A1 (de) | 2000-01-13 |
US20010020732A1 (en) | 2001-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19830332C2 (de) | Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld | |
DE102013022598B3 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE19638439C2 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren | |
DE102007024113B4 (de) | Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben | |
EP0833386B1 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
DE10297021B4 (de) | Grabenstruktur für Halbleiterbauelemente | |
DE202012013723U1 (de) | Halbleiterbauteil | |
DE112016006380B4 (de) | Halbleiterbauelement | |
DE10120030A1 (de) | Lateralhalbleiterbauelement | |
DE19811297A1 (de) | MOS-Halbleitervorrichtung mit hoher Durchbruchspannung | |
DE102018103849B4 (de) | Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode | |
DE19533956A1 (de) | Leistungshalbleitervorrichtung | |
DE102014107295B4 (de) | Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung | |
DE112014006692B4 (de) | Halbleiteranordnung | |
EP1018163A1 (de) | Halbleiterbauelement mit einer driftzone | |
DE102014119395B4 (de) | Transistorbauelement mit Feldelektrode | |
DE112017004153T5 (de) | Halbleitervorrichtung | |
DE102019202117A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE112021002169T5 (de) | Halbleitervorrichtung | |
DE102017118121B4 (de) | Halbleiterbauelement und Herstellungsverfahren dafür | |
EP0750351B1 (de) | MOS-Halbleiterbauelement mit verbesserten Durchlasseigenschaften | |
WO1998038681A1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE19833214C1 (de) | J-FET-Halbleiteranordnung | |
WO1999053549A1 (de) | Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |