DE102019202117A1 - Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102019202117A1
DE102019202117A1 DE102019202117.4A DE102019202117A DE102019202117A1 DE 102019202117 A1 DE102019202117 A1 DE 102019202117A1 DE 102019202117 A DE102019202117 A DE 102019202117A DE 102019202117 A1 DE102019202117 A1 DE 102019202117A1
Authority
DE
Germany
Prior art keywords
layer
type
region
semiconductor device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019202117.4A
Other languages
English (en)
Other versions
DE102019202117B4 (de
Inventor
Ryu KAMIBABA
Tetsuo Takahashi
Akihiko Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019202117A1 publication Critical patent/DE102019202117A1/de
Application granted granted Critical
Publication of DE102019202117B4 publication Critical patent/DE102019202117B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Beispiele einer Halbleitervorrichtung umfassen einen Transistorbereich, der in einem Halbleitersubstrat mit einer Driftschicht eines ersten Leitfähigkeitstyps ausgebildet ist, und einen Diodenbereich, der so ausgebildet ist, dass er dem Transistorbereich im Halbleitersubstrat benachbart ist, wobei der Diodenbereich eine Anodenschicht eines zweiten Leitfähigkeitstyps, die auf der Driftschicht ausgebildet ist, und eine Kathodenschicht des ersten Leitfähigkeitstyps aufweist, die auf der unteren Seite der Driftschicht ausgebildet ist, und die Kathodenschicht einen benachbarten Bereich aufweist, der den Transistorbereich berührt, wobei der benachbarte Bereich von einer unteren Oberfläche des Halbleitersubstrats aus eine Tiefe aufweist, die in Richtung des Transistorbereichs flacher wird, und eine Konzentration von Störstellen des ersten Leitfähigkeitstyps aufweist, die in Richtung des Transistorbereichs abnimmt.

Description

  • Hintergrund
  • Gebiet
  • Beschrieben werden Beispiele, die sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung beziehen.
  • Stand der Technik
  • Die meisten der Invertervorrichtungen, die in vielen Bereichen wie etwa Haushaltsgeräten, Elektrofahrzeugen und Eisenbahnen genutzt werden, steuern induktive Lasten wie etwa Induktionsmotoren an. Die Invertervorrichtungen enthalten eine Vielzahl von Leistungs-Halbleitervorrichtungen wie etwa Schaltelemente (z.B. Bipolartransistoren mit isoliertem Gate (IGBTs) und Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs)) und (im Folgenden einfach als „Dioden“ bezeichnete) Reflux-Dioden. Da die Invertervorrichtungen eine hohe Effizienz aufweisen und bei niedriger Leistung arbeiten müssen, besteht eine Marktnachfrage nach den Leistungs-Halbleitervorrichtungen mit einer verbesserten Effizienz und reduzierten Kosten.
  • Zum Verbessern der Effizienz und Reduzieren von Kosten der Leistungs-Halbleitervorrichtungen wurden Graben-MOS-Gatestrukturen, dünnere Halbleitersubstrate, rückwärts leitende Bipolartransistoren mit isoliertem Gate (RC-IGBTs) oder dergleichen entwickelt. Der RC-IGBT repräsentiert einen integrierten Transistor, in welchem ein IGBT und eine Diode im gleichen Halbleitersubstrat enthalten sind. Als ein Verfahren, um ausgezeichnete elektrische Eigenschaften in den RC-IGBTs zu erhalten, wird in jedem des IGBT und der Diode eine optimale Diffusionsschicht ausgebildet.
  • Die offengelegte japanische Patentanmeldung Nr. 2012-129504 offenbart einen RC-IGBT. Auf der rückwärtigen Oberfläche der Halbleitervorrichtung der offengelegten japanischen Patentanmeldung Nr. 2012-129504 ist eine Vielzahl von Diffusionsschichten vom n+-Typ und Diffusionsschichten vom p-Typ in einem Diodenbereich abwechselnd ausgebildet. In der offengelegten japanischen Patentanmeldung Nr. 2012-129504 wird vorgeschlagen, dass von der Seite der rückwärtigen Oberfläche zugeführte bzw. bereitgestellte Elektronen während einer Diodenoperation allgemein unterdrückt werden, um eine Reduzierung des Erholungswiderstands zu unterdrücken, während sich Erholungseigenschaften verringern. Dies ist für eine Hochfrequenzoperation effektiv. Es besteht jedoch eine Wahrscheinlichkeit, dass der Erholungswiderstand abnimmt, wenn die effektive Zone der Diffusionsschicht vom p-Typ während einer Niederfrequenzoperation reduziert wird.
  • Im Allgemeinen ist in den Transistorbereichen der RC-IGBTs die laminierte Struktur eines Halbleitersubstrats, eines Barrierenmetalls, eines Wolframanschlusses (engl. tungsten plug) und einer Oberflächenelektrode vorgesehen. Auf der Seite der Oberfläche des Halbleitersubstrats sind eine Diffusionsschicht vom p+-Typ, eine Basisschicht vom p-Typ und eine Emitterschicht vom n+-Typ vorgesehen. Auf der anderen Seite sind in den Diodenbereichen der RC-IGBTs das Halbleitersubstrat und die Oberflächenelektrode vorgesehen. Da das Barrierenmetall und der Wolframanschluss in den Diodenbereichen nicht ausgebildet sind, kann ein ohmscher Widerstand zwischen einer Anodenschicht vom p--Typ und der Oberflächenelektrode ausgebildet werden, selbst wenn die Anodenschicht vom p--Typ mit einer geringen Störstellenkonzentration vorgesehen ist.
  • In dem dem Diodenbereich benachbarten Transistorbereich ist jedoch die Basisschicht vom p-Typ oder die Diffusionsschicht vom p+-Typ ausgebildet. Daher haben diese Schichten einen großen Einfluss, wenn die RC-IGBTs eine Diodenoperation ausführen. Insbesondere wird während einer Erholungsoperation, in der eine Diode von einem EIN-Zustand in einen AUS-Zustand schaltet, ein Lochträger der Basisschicht vom p-Typ oder der Diffusionsschicht vom p+-Typ mit einem niedrigeren Widerstand als die Anodenschicht vom p--Typ intensiv bereitgestellt, was eine Zunahme in einem Unterbrechungsstrom zur Folge hat.
  • Zusammenfassung
  • Einige hierin beschriebene Beispiele können die oben beschriebenen Probleme angehen. Einige hierin beschriebene Beispiele können eine Halbleitervorrichtung, in welcher ein Transistorbereich und ein Diodenbereich auf dem gleichen Substrat ausgebildet sind, wobei die Halbleitervorrichtung einen ausgezeichneten Widerstand während der Erholungsoperation einer Diode aufweist, und ein Verfahren zum Herstellen der Halbleitervorrichtung vorsehen.
  • In einigen Beispielen umfasst eine Halbleitervorrichtung einen Transistorbereich, der in einem Halbleitersubstrat mit einer Driftschicht eines ersten Leitfähigkeitstyps ausgebildet ist, und einen Diodenbereich, der so ausgebildet ist, dass er dem Transistorbereich im Halbleitersubstrat benachbart ist, wobei der Transistorbereich eine Basisschicht eines zweiten Leitfähigkeitstyps, die auf der Driftschicht ausgebildet ist, eine Diffusionsschicht, die auf der Basisschicht ausgebildet ist und eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps als die Basisschicht aufweist, eine Emitterschicht des ersten Leitfähigkeitstyps, die auf der Basisschicht ausgebildet ist, eine Gateelektrode, die über einen Isolierfilm die Basisschicht berührt, und eine Kollektorschicht des zweiten Leitfähigkeitstyps aufweist, die auf einer unteren Seite der Driftschicht ausgebildet ist, der Diodenbereich eine Anodenschicht des zweiten Leitfähigkeitstyps, die auf der Driftschicht ausgebildet ist, und eine Kathodenschicht des ersten Leitfähigkeitstyps aufweist, die auf der unteren Seite der Driftschicht ausgebildet ist, und die Kathodenschicht einen benachbarten Bereich aufweist, der den Transistorbereich berührt, wobei der benachbarte Bereich von einer unteren Oberfläche des Halbleitersubstrats aus eine Tiefe aufweist, die in Richtung des Transistorbereichs flacher wird, und eine Konzentration von Störstellen des ersten Leitfähigkeitstyps aufweist, die in Richtung des Transistorbereichs abnimmt.
  • Andere und weitere Aufgaben, Merkmale und Vorteile werden aus der folgenden Beschreibung vollständiger ersichtlich werden.
  • Figurenliste
    • 1 ist eine Draufsicht einer Halbleitervorrichtung;
    • 2 ist eine Unteransicht der Halbleitervorrichtung;
    • 3 ist eine Querschnittsansicht, genommen entlang einer Linie A-A' in 1;
    • 4 ist eine Querschnittsansicht, genommen entlang einer Linie B-B' in 1;
    • 5 ist eine Ansicht zum Beschreiben der EIN-Operation einer Diode;
    • 6 ist eine Ansicht zum Beschreiben der AUS-Operation einer Diode;
    • 7 ist eine Draufsicht, die ein Beispiel einer Resistmaske zeigt;
    • 8 ist eine Querschnittsansicht einer Halbleitervorrichtung; und
    • 9 ist eine Querschnittsansicht einer Halbleitervorrichtung.
  • Detaillierte Beschreibung
  • Im Folgenden werden unter Bezugnahme auf die beiliegenden Zeichnungen Ausführungsformen beschrieben. Da die Zeichnungen schematisch dargestellt sind, sind die Größen von Abbildungen und die wechselseitigen Beziehungen zwischen Positionen, die in jeder der verschiedenen Zeichnungen dargestellt sind, nicht notwendigerweise genau und können entsprechend geändert werden. Ferner werden in den folgenden Beschreibungen die gleichen oder äquivalenten Bestandteile durch die gleichen Symbole bezeichnet, und ihre Bezeichnungen und Funktionen werden ebenfalls die gleichen sein. Dementsprechend werden je nach den Umständen die detaillierten Beschreibungen der gleichen oder äquivalenten Bestandteile weggelassen werden.
  • In den folgenden Beschreibungen werden je nach den Umständen Begriffe verwendet, die spezifische Positionen und Richtungen bezeichnen, ausgedrückt durch „oberer“, „unterer“, „seitlich“, „Unterseite“, „Vorderseite“, „rückwärtig“ oder dergleichen. Diese Begriffe werden jedoch der Zweckmäßigkeit halber verwendet, um das Verständnis der Inhalte der Ausführungsformen zu erleichtern, und sollen die Richtungen einer tatsächlichen Ausgestaltung nicht einschränken. Ferner werden Leitfähigkeitstypen eines Halbleiters unter der Annahme beschrieben, dass ein erster Leitfähigkeitstyp ein n-Typ ist und ein zweiter Leitfähigkeitstyp ein p-Typ ist. Alternativ dazu können diese Leitfähigkeitstypen in entgegengesetzter Weise betrachtet werden. Das heißt, der erste Leitfähigkeitstyp kann der p-Typ sein, und der zweite Leitfähigkeitstyp kann der n-Typ sein. Ferner wird ein n+-Typ einen Typ mit einer höheren Störstellenkonzentration als der n-Typ repräsentieren, und ein n--Typ wird einen Typ mit einer geringeren Störstellenkonzentration als der n-Typ repräsentieren. Ähnlich wird ein p+-Typ einen Typ mit einer höheren Störstellenkonzentration als der p-Typ repräsentieren, und der p-Typ wird einen Typ mit einer geringeren Störstellenkonzentration als der p-Typ repräsentieren.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht einer Halbleitervorrichtung 100. Die Halbleitervorrichtung 100 ist zum Beispiel ein RC-IGBT. 2 ist eine Unteransicht der Halbleitervorrichtung 100. In 1 und 2 sind die Oberflächenstruktur und die rückwärtige Oberflächenstruktur der Halbleitervorrichtung 100 weggelassen. 3 ist eine entlang einer Linie A-A' in 1 genommene Querschnittsansicht. Die Linie A-A' in 1 ist eine Linie, die durch eine Diffusionsschicht 5 vom p+-Typ der Halbleitervorrichtung 100 geht. 4 ist eine entlang einer Linie B-B' in 1 genommene Querschnittsansicht. Die Linie B-B' in 1 ist eine Linie, die durch eine Emitterschicht 6 vom n+-Typ der Halbleitervorrichtung 100 geht. In 1 bis 4 ist dargestellt, dass ein Transistorbereich 1 und ein Diodenbereich 2 auf dem gleichen Substrat einander benachbart ausgebildet sind. 1 ist eine Draufsicht eines Halbleitersubstrats 30 in 3 und 4, und 2 ist eine Unteransicht des Halbleitersubstrats 30 in 3 und 4. Das Material des Halbleitersubstrats 30 ist zum Beispiel Silizium.
  • Zunächst wird die Konfiguration des Transistorbereichs 1 beschrieben. In dem Transistorbereich 1 ist zum Beispiel ein IGBT ausgebildet. Wie in 3 und 4 dargestellt ist, weist der Transistorbereich 1 eine Driftschicht 3 vom n--Typ, eine Basisschicht 4 vom p-Typ, die Diffusionsschicht 5 vom p+-Typ, die Emitterschicht 6 vom n+-Typ, einen Gate-Isolierfilm 8, eine Gateelektrode 9, eine Pufferschicht 14 und eine Kollektorschicht 15 auf. Die Basisschicht 4 ist eine auf der Driftschicht 3 ausgebildete Schicht vom p-Typ. Die Diffusionsschicht 5 ist eine Schicht, die auf der Basisschicht 4 ausgebildet ist und eine höhere Konzentration von Störstellen eines p-Typs als die Basisschicht 4 aufweist. Die Emitterschicht 6 ist eine auf der Basisschicht 4 ausgebildete Schicht vom n-Typ. Dementsprechend ist auf der Basisschicht 4 die Diffusionsschicht 5 vom p+-Typ oder die Emitterschicht 6 vom n+-Typ selektiv ausgebildet. Konkret ist die Diffusionsschicht 5 auf der oberen Oberfläche der Basisschicht 4 in einem entlang der Linie A-A' in 1 genommenen Querschnitt ausgebildet, und die Emitterschicht 6 ist auf der oberen Oberfläche der Basisschicht 4 in einem entlang der Linie B-B' in 1 genommenen Querschnitt ausgebildet. In 1 ist dargestellt, dass die Emitterschicht 6 vom n+-Typ in Draufsicht die Diffusionsschicht 5 vom p+-Typ umgibt.
  • Eine Vielzahl von Gräben 7, die die Emitterschicht 6 und die Basisschicht 4 von der oberen Oberfläche der Diffusionsschicht 5 vom p+-Typ oder der Emitterschicht 6 vom n+-Typ aus durchdringen und die Driftschicht 3 erreichen, ist ausgebildet. In jedem der Gräben 7 ist über den Gate-Isolierfilm 8 die Gateelektrode 9 eingebettet. Die Gateelektrode 9 liegt der Basisschicht 4 über den Gate-Isolierfilm 8 gegenüber. Mit anderen Worten berührt die Gateelektrode 9 die Basisschicht 4 über den Gate-Isolierfilm 8. Die Kollektorschicht 15 ist eine über die Pufferschicht 14 vom n-Typ auf der unteren Seite der Driftschicht 3 ausgebildete Schicht vom p-Typ. Man kann sagen, dass der Transistorbereich 1 im Halbleitersubstrat 30 mit der Driftschicht 3 vom n-Typ ausgebildet ist.
  • Die Oberflächenstruktur der Halbleitervorrichtung 100 umfasst eine obere Elektrode 10, die als eine Emitterelektrode fungiert, einen Zwischenschicht-Isolierfilm 11 und ein Barrierenmetall 13 im Transistorbereich 1. Der Zwischenschicht-Isolierfilm 11 bedeckt die Gateelektrode 9, und somit sind die Gateelektrode 9 und die obere Elektrode 10 voneinander isoliert. Ein Kontaktloch 12 ist in dem Zwischenschicht-Isolierfilm 11 ausgebildet, und die Diffusionsschicht 5 und die Emitterschicht 6 werden vom Kontaktloch 12 freigelegt.
  • Das Barrierenmetall 13 ist auf dem Zwischenschicht-Isolierfilm 11 und im Innern des Kontaktlochs 12 ausgebildet. Das Barrierenmetall 13 im Innern des Kontaktlochs 12 ist auf der Diffusionsschicht 5 und der Emitterschicht 6 so ausgebildet, dass es die oberen Oberflächen der Diffusionsschicht 5 und der Emitterschicht 6 berührt. Das Barrierenmetall 13 berührt das Halbleitersubstrat 30, das aus zum Beispiel Silizium besteht, um in Silizid gewandelt zu werden, und hat den Effekt einer Reduzierung eines Kontaktwiderstands mit der Diffusionsschicht 5 und der Emitterschicht 6. Um die Miniaturisierung einer Gestaltungsvorschrift zu realisieren, kann auf dem Barrierenmetall 13 ein Wolframanschluss ausgebildet sein. Wenn der Wolframanschluss im Kontaktloch 12 genutzt wird, kann das Barrierenmetall 13 ein Übergangsmetall oder die mehrlagige Struktur aus zum Beispiel Titan oder Titannitrid nutzen, um den obigen Effekt zu erhalten. Die obere Elektrode 10 ist auf dem Barrierenmetall 13 oder auf dem Barrierenmetall 13 und dem Wolframanschluss ausgebildet. Die obere Elektrode 10 ist zum Beispiel eine Aluminiumlegierung. Die obere Elektrode 10 berührt die Diffusionsschicht 5 und die Emitterschicht 6 über das Barrierenmetall 13.
  • Auf der Seite der rückwärtigen Oberfläche des Transistorbereichs 1 sind die Pufferschicht 14 vom n-Typ, die Kollektorschicht 15 vom p-Typ und die Kollektorelektrode 16 vorgesehen. Die Halbleitervorrichtung 100 kann eine hohe Kanaldichte mit einer Graben-MOS-Gatestruktur verwirklichen, die die Basisschicht 4, die Diffusionsschicht 5, den Gate-Isolierfilm 8 und die Gateelektrode 9 aufweist, und einen niedrigen Verlust mit der abgedünnten Driftschicht 3 realisieren. Die abgedünnte Driftschicht 3 erfordert die Stoppeinrichtung einer Verarmungsschicht, die sich zur Zeit eines Ausschaltens von dem pn-Übergang zwischen der Basisschicht 4 und der Driftschicht 3 zu der Driftschicht 3 erstreckt. Daher ist als die Stoppeinrichtung die Pufferschicht 14 vom n-Typ mit einer höheren Störstellenkonzentration als die Driftschicht 3 vorgesehen. Das Vorhandensein oder Fehlen der Pufferschicht 14 hängt jedoch vom Zweck eines Produkts ab, und die Pufferschicht 14 wird je nach den Umständen weggelassen.
  • Wenn ein im Transistorbereich 1 ausgebildeter IGBT einschaltet, schaltet ein n-Kanal-MOSFET mit der Basisschicht 4, der Emitterschicht 6, dem Gate-Isolierfilm 8 und der Gateelektrode 9 ein, und ein Strom fließt im Weg der Kollektorschicht 15, der Pufferschicht 14, der Driftschicht 3, der Basisschicht 4 und der Emitterschicht 6. Die Basisschicht 4, die Emitterschicht 6, der Gate-Isolierfilm 8 und die Gateelektrode 9 weisen eine Transistorstruktur, konkreter eine Graben-MOS-Gatestruktur, auf. Im Transistorbereich 1 ist eine Vielzahl von Graben-MOS-Gatestrukturen ausgebildet. Die Diffusionsschicht 5 hat den Effekt, einen Träger abzuleiten, der erzeugt wird, wenn der IGBT ausschaltet, und den Effekt, einen Kontaktwiderstand mit der oberen Elektrode 10 zu reduzieren.
  • Als Nächstes wird die Konfiguration des Diodenbereichs 2 beschrieben. Wie in 3 und 4 dargestellt ist, ist der Diodenbereich 2 in dem Halbleitersubstrat 30 ausgebildet. Der Diodenbereich 2 umfasst die Driftschicht 3 vom n--Typ, eine Dummy-Gateelektrode 18, eine Anodenschicht 19 vom p--Typ, die Pufferschicht 14 vom n-Typ und die Kathodenschicht 20 vom n+-Typ. Die Driftschicht 3 ist dem Transistorbereich 1 und dem Diodenbereich 2 gemeinsam. Im Diodenbereich 2 ist die Anodenschicht 19 vom p--Typ auf der oberen Oberfläche der Driftschicht 3 ausgebildet. Die Vielzahl von Gräben 7, die die Anodenschicht 19 von der oberen Oberfläche der Anodenschicht 19 aus durchdringen und die Driftschicht 3 erreichen, ist ausgebildet. Im Innern jedes der Gräben 7 ist über einen Dummy-Gate-Isolierfilm 17 die Dummy-Gateelektrode 18 eingebettet.
  • Im Diodenbereich 2 ist als eine Oberflächenstruktur die obere Elektrode 10 vorgesehen. Die obere Elektrode 10 ist dem Transistorbereich 1 und dem Diodenbereich 2 gemeinsam und kann aus zum Beispiel einer Aluminiumlegierung oder dergleichen bestehen. Durch die gemeinsame Nutzung der oberen Elektrode 10 zwischen dem Transistorbereich 1 und dem Diodenbereich 2 können die gleichen Bedingungen wie etwa Drahtbonding und Lötbarkeit zwischen dem Transistorbereich 1 und dem Diodenbereich 2 in dem Montageprozess der Halbleitervorrichtung 100 festgelegt werden. Aufgrund ihrer geringen Konzentration von Störstellen des p-Typs ermöglicht die Anodenschicht 19 vom p--Typ, ausgezeichnete Diodeneigenschaften zu erhalten. Wenn die Anodenschicht 19 vom p-Typ das Barrierenmetall 13 berührt, wird jedoch ein Schottky-Barrierenübergang erzeugt, der eine Zunahme des Kontaktwiderstands zur Folge hat. Daher ist in dem Diodenbereich 2 das Barrierenmetall 13 nicht vorgesehen. Die obere Elektrode 10 berührt direkt das Barrierenmetall 13 im Transistorbereich 1 und berührt direkt die Anodenschicht 19 im Diodenbereich 2.
  • In dem Diodenbereich 2 sind als die Struktur der Seite der rückwärtigen Oberfläche die Pufferschicht 14 vom n-Typ, die Kathodenschicht 20 vom n+-Typ und die Kollektorelektrode 16 ausgebildet. Die Pufferschicht 14 und die Kollektorelektrode 16 sind dem Transistorbereich 1 und dem Diodenbereich 2 gemeinsam. Die Kathodenschicht 20 ist eine über die Pufferschicht 14 auf der unteren Seite der Driftschicht 3 ausgebildete Schicht vom n+-Typ.
  • In 3 und 4 ist dargestellt, dass die Kathodenschicht 20 einen benachbarten Bereich 20A und einen nicht benachbarten Bereich 20B umfasst. Der benachbarte Bereich 20A berührt den Transistorbereich 1. Der nicht benachbarte Bereich 20B berührt den benachbarten Bereich 20A und berührt nicht den Transistorbereich 1. Der benachbarte Bereich 20A ist ein Bereich, der den Gradienten der Tiefe und Störstellenkonzentration aufweist. Konkret ist der benachbarte Bereich 20A ein Bereich, der von einer unteren Oberfläche 30B des Halbleitersubstrats 30 aus eine Tiefe aufweist, die in Richtung des Transistorbereichs 1 flacher wird, und eine Konzentration von Störstellen vom n-Typ aufweist, die in Richtung des Transistorbereichs 1 abnimmt. Mit anderen Worten weist der benachbarte Bereich 20A den Gradienten der Tiefe und der Störstellenkonzentration in einer Richtung auf den Transistorbereich 1 zu, d.h. in der horizontalen Richtung des Raums von 3, auf. Als Folge hat der benachbarte Bereich 20A eine geneigte obere Oberfläche, wie in zum Beispiel 3 dargestellt ist.
  • Mit dem Vorsehen des benachbarten Bereichs 20A, der die Tiefe und die Konzentration aufweist, welche in Richtung des Transistorbereichs 1 abnehmen, wie oben beschrieben wurde, werden Elektronen, die von der Kathodenschicht 20 vom n+-Typ der Driftschicht 3 bereitgestellt werden, in Richtung des Transistorbereichs 1 unterdrückt. Daher wird eine Diodenoperation nahe der Grenze zwischen dem Transistorbereich 1 und dem Diodenbereich 2 nicht vollständig unterbrochen, und die Verschlechterung elektrischer Eigenschaften kann minimiert werden.
  • In 3 und 4 ist eine Schicht 15A vom p-Typ dargestellt, die auf dem benachbarten Bereich 20A ausgebildet ist. Die Schicht 15A vom p-Typ ist zwischen dem benachbarten Bereich 20A und der Pufferschicht 14 vorgesehen. Im Herstellungsprozess der Halbleitervorrichtung 100 wird die Kollektorschicht 15 vom p-Typ auf der gesamten unteren Oberfläche des Halbleitersubstrats 30 ausgebildet, und danach kann die Kathodenschicht 20 gebildet werden. In diesem Fall ist, da die Schicht 15A vom p-Typ im gleichen Prozess wie derjenige der Kollektorschicht 15 gebildet wird, die Konzentration von Störstellen vom p-Typ der Schicht 15A vom p-Typ die gleiche oder im Wesentlichen die gleiche wie die Konzentration von Störstellen vom p-Typ der Kollektorschicht 15. Mit dem Vorsehen der Schicht 15A vom p-Typ berührt die Pufferschicht 14 die obere Oberfläche der Kollektorschicht 15, die obere Oberfläche der Schicht vom 15A vom p-Typ und die obere Oberfläche der Kathodenschicht 20.
  • Wie in 3 dargestellt ist, ist der nicht benachbarte Bereich 20B ein Bereich, der den benachbarten Bereich 20A berührt und durch eine gewisse Distanz vom Transistorbereich 1 getrennt ist. Der nicht benachbarte Bereich 20B ist ein Bereich mit einer konstanten Tiefe von der unteren Oberfläche 30B des Halbleitersubstrats 30 aus. Ferner ist eine Störstellenkonzentration im nicht benachbarten Bereich 20B gleichmäßig oder im Wesentlichen gleichmäßig. Der nicht benachbarte Bereich 20B unterdrückt eine Reduzierung der Transistorleistung durch den benachbarten Bereich 20A, der den Gradienten der Tiefe und der Störstellenkonzentration der Kathodenschicht 20 aufweist. Das Maß einer Distanz 23 zwischen dem Transistorbereich 1 und dem nicht benachbarten Bereich 20B wird gemäß verschiedenen Elementen wie etwa dem Produktzweck der Halbleitervorrichtung 100, der Dicke der Driftschicht 3 und der Konzentration der Anodenschicht 19 festgelegt.
  • 5 ist eine Ansicht, um die EIN-Operation einer im Diodenbereich 2 ausgebildeten Diode zu beschreiben. Wenn eine positive Spannung zwischen der oberen Elektrode 10 und der Kollektorelektrode 16 angelegt wird, wird ein Lochträger 21 von der Anodenschicht 19 vom p -Typ aus in die Driftschicht 3 injiziert, und ein Elektronenträger 22 wird von der Kathodenschicht 20 vom n+-Typ aus in die Driftschicht 3 injiziert. Wenn die angelegte Spannung eine Abfallspannung oder größer wird, schaltet dann die Diode in einen EIN-Zustand. Wenn die Diode in den EIN-Zustand schaltet, fließt ein Strom im Weg der oberen Elektrode 10, der Anodenschicht 19 vom p--Typ, der Driftschicht 3 vom n--Typ, der Kathodenschicht 20 vom n+-Typ und der Kollektorelektrode 16.
  • 6 ist eine Ansicht, um die AUS-Operation einer Diode zu beschreiben. Im Allgemeinen führt die Diode eine Erholungsoperation aus, wenn von einem EIN-Zustand in einen AUS-Zustand umgeschaltet wird. Die Erholungsoperation repräsentiert eine Operation, in der die Diode zu einem AUS-Zustand zurückkehrt, nachdem ein Strom vorübergehend zur negativen Seite der Diode fließt. Die Zeit, zu der die Erholungsoperation auftritt, wird Rückwärts-Erholungszeit genannt. Außerdem wird der Spitzenwert eines während der Rückwärts-Erholungszeit erzeugten negativen Stroms Erholungsstrom genannt, und ein in der Rückwärts-Erholungszeit erzeugter Verlust wird Erholungsverlust genannt. In einem Element einer einzelnen Diode fließt ein Lochträger zu einer Anodenschicht vom p--Typ und fließt ein Elektronenträger zu einer Kathodenschicht vom n+-Typ in einer Rückwärts-Erholungszeit. Auf der anderen Seite umfasst die Halbleitervorrichtung 100 die Diffusionsschicht 5 vom p+-Typ und die Basisschicht 4 vom p-Typ im Transistorbereich 1, und diese Schichten haben einen geringeren Widerstand als die Anodenschicht 19 vom p--Typ. Dementsprechend fließt, wie in 6 dargestellt ist, der Lochträger 21 während der Erholungsoperation in den Transistorbereich 1, was möglicherweise die Konvergenz eines Stroms am Grenzteil zwischen dem Diodenbereich 2 und dem Transistorbereich 1 herbeiführt. Mit dem Vorsehen des oben beschriebenen benachbarten Bereichs 20A wird jedoch eine Menge von Elektronen, die von der Kathodenschicht 20 der Driftschicht 3 bereitgestellt werden, in Richtung der Grenze zwischen dem Transistorbereich 1 und dem Diodenbereich 2 unterdrückt. Ein vom Transistorbereich 1 der Driftschicht 3 bereitgestellter Lochträger wird dann ebenfalls unterdrückt. Daher wird der in der Driftschicht 3 während einer AUS-Operation akkumulierte Lochträger 21 nicht intensiv zu der Diffusionsschicht 5 vom p+-Typ und der Basisschicht 4 vom p-Typ abgeleitet. Als Folge kann ein ausgezeichneter Erholungswiderstand erhalten werden.
  • Solch eine Verbesserung im Erholungswiderstand wird ohne die Änderung einer effektiven Zone wie eines Transistors während der EIN-Operation der Diode realisiert. Außerdem umfasst die Halbleitervorrichtung 100 gemäß der ersten Ausführungsform das Barrierenmetall 13, das zwischen der oberen Elektrode 10 und der Diffusionsschicht 5 von p+-Typ und zwischen der oberen Elektrode 10 und der Emitterschicht 6 vom n+-Typ ausgebildet ist. Ferner berührt die Anodenschicht 19 vom p-Typ die obere Elektrode 10 direkt. Da das Barrierenmetall 13 im Diodenbereich 2 nicht ausgebildet ist, können eine Reduzierung der Störstellenkonzentration der Anodenschicht 19 vom p--Typ und eine Verbesserung in Erholungseigenschaften erzielt werden.
  • Da die obere Elektrode 10 zwischen dem Transistorbereich 1 und dem Diodenbereich 2 gemeinsam genutzt wird, können außerdem die gleichen Bedingungen wie etwa Drahtbonding und Lötbarkeit zwischen dem Transistorbereich 1 und dem Diodenbereich 2 in einem Montageprozess unter Verwendung eines RC-IGBT festgelegt werden. Ferner ist die obere Elektrode 10 in dem Kontaktloch 12 eingebettet, so dass sie eine Halbleiterschicht mit einer MOS-Gatestruktur berührt. Die Verwendung eines teuren Kontaktanschlusses wie eines Wolframanschlusses kann somit vermieden werden. Dies hat eine Reduzierung der Herstellungskosten des RC-IGBT zur Folge.
  • Ein Verfahren zum Herstellen der Halbleitervorrichtung 100 wird beschrieben. In dem Transistorbereich 1 und dem Diodenbereich 2 wird zuerst die Pufferschicht 14 vom n-Typ auf der unteren Oberfläche der Driftschicht 3 vom n--Typ ausgebildet. Außerdem wird auf der Seite der gesamten unteren Oberfläche des Halbleitersubstrats 30 die Kollektorschicht vom p-Typ ausgebildet. Ein Teil der gebildeten Kollektorschicht wird die Kollektorschicht 15 des Transistorbereichs 1 und die Schicht 15A vom p-Typ des Diodenbereichs 2.
  • Als Nächstes wird im Diodenbereich 2 die Kathodenschicht 20 vom n+-Typ unterhalb der Pufferschicht 14 vom n-Typ im Diodenbereich 2 ausgebildet. Das heißt, die Kathodenschicht 20 vom n+-Typ wird auf der Seite der unteren Oberfläche des Halbleitersubstrats 30 gebildet. 7 ist eine Draufsicht, die ein Beispiel einer zum Ausbilden der Kathodenschicht 20 verwendeten Resistmaske 50 zeigt. Die Resistmaske 50 bedeckt die gesamte Oberfläche des Transistorbereichs 1, weist aber im Diodenbereich 2 Öffnungen 50a und 50b auf. Die Öffnung 50a repräsentiert ein Punktmuster. Die Öffnung 50a wird von einer Vielzahl von Öffnungen gebildet. Die Dichte der Öffnung 50a nimmt von dem nicht benachbarten Bereich 20B aus in Richtung des Transistorbereichs 1 ab. Mit anderen Worten ist die Dichte der Öffnung 50a an einer näher zum Transistorbereich 1 gelegenen Stelle geringer als diejenige der Öffnung 50a an einer vom Transistorbereich 1 entfernten Stelle. Die Öffnung 50b ist ein vollständig geöffneter Abschnitt. Mit der Öffnung 50b legt die Resistmaske 50 einen Abschnitt frei, der den nicht benachbarten Teil 20B der unteren Oberfläche 30B des Halbleitersubstrats 30 bildet.
  • Die Verunreinigung bzw. Störstelle des benachbarten Bereichs 20A wird über die Öffnung 50a injiziert, und die Störstelle des nicht benachbarten Bereichs 20B wird über die Öffnung 50b injiziert. Die Öffnung 50a des Punktmusters ermöglicht die Steuerung einer loneninjektionsdichte. Durch eine Prozessierung zur Ausheilung nach der Injektion der Störstellen wird die Kathodenschicht 20 mit dem benachbarten Bereich 20A und dem nicht benachbarten Bereich 20B gebildet.
  • 7 zeigt ein Beispiel der Öffnungen 50a und 50b der Resistmaske 50; aber die Größe, die Form des Punktmusters und die Dichten der Öffnungen sind nicht auf das Beispiel beschränkt. Es ist möglich, verschiedene Öffnungsmuster, die zumindest einen Teil der unteren Oberfläche des Transistorbereichs 1 bedecken und eine Öffnungsdichte aufweisen, die in Richtung des Transistorbereichs 1 abnimmt, an einem Abschnitt zu übernehmen, der den benachbarten Bereich 20A der unteren Oberfläche des Diodenbereichs 2 bildet. Man beachte, dass die gesamte rückwärtige Oberfläche des Transistorbereichs 1 mit der Resistmaske 50 bedeckt sein kann oder ein Teil der rückwärtigen Oberfläche des Transistorbereichs 1 mit einer Resistmaske, um ein Ion in einen Teil des Transistorbereichs 1 zu injizieren, freigelegt sein kann.
  • Mit der Verwendung einer Resistmaske mit einer in Richtung des Transistorbereichs 1 abnehmenden Öffnungsdichte kann die oben beschriebene Kathodenschicht 20 in einer einzigen Ioneninjektion gebildet werden. Da eine Diffusionstiefe flacher wird, während die Störstellenkonzentration der Kathodenschicht 20 vom n+-Typ abnimmt, bleibt ferner die Schicht 15A vom p-Typ in dem Diodenbereich 2 zurück.
  • Um die Kathodenschicht 20 vom n+-Typ den Gradienten der Tiefe und der Störstellenkonzentration aufweisen zu lassen, wird angenommen, dass ein Fotolithografieprozess und ein loneninjektionsprozess eine Vielzahl von Malen ausgeführt werden und Injektionsenergie und Dosismenge im loneninjektionsprozess gesteuert werden. Solch ein Verfahren erfordert jedoch einen Prozess einer Waferprozessierung, und somit nehmen die Kosten zu.
  • Zweite Ausführungsform
  • 8 und 9 sind Querschnittsansichten einer Halbleitervorrichtung 101 gemäß einer zweiten Ausführungsform. 8 ist eine Querschnittsansicht, die eine Diffusionsschicht 5 vom p+-Typ enthält, und 9 ist eine eine Emitterschicht 6 enthaltende Querschnittsansicht. Die Halbleitervorrichtung 101 gemäß der zweiten Ausführungsform enthält zwischen der Driftschicht 3 und einer Basisschicht 4 eine Trägerspeicherschicht 24 vom n-Typ mit einer höheren Konzentration von Störstellen vom n-Typ als eine Driftschicht 3. Das heißt, in einem Transistorbereich 1 ist die Trägerspeicherschicht 24 vom n-Typ auf der Seite der unteren Oberfläche der Basisschicht 4 vom p-Typ vorgesehen. Ein erster Effekt des Vorsehens der Trägerspeicherschicht 24 besteht darin, dass ein Lochträger, der von einer Diffusionsschicht 5 vom p+-Typ und der Basisschicht 4 vom p-Typ der Driftschicht 3 bereitgestellt wird, unterdrückt werden kann. Ein zweiter Effekt des Vorsehens der Trägerspeicherschicht 24 besteht darin, dass der EIN-Widerstand der Basisschicht 4 vom p-Typ und der Driftschicht 3 vom n-Typ reduziert werden kann, eine EIN-Spannung reduziert werden kann und ein stationärer Verlust während der Leitung eines Transistors reduziert werden kann.
  • Gemäß einem Beispiel ist es möglich, einen ausgezeichneten Widerstand während der Erholungsoperation einer Diode vorzusehen, da die Kathodenschicht eine Tiefe und Störstellenkonzentration aufweist, die in Richtung eines Transistorbereichs abnehmen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012129504 [0004]

Claims (9)

  1. Halbleitervorrichtung, umfassend: einen Transistorbereich (1), der in einem Halbleitersubstrat (30) mit einer Driftschicht (3) eines ersten Leitfähigkeitstyps ausgebildet ist; und einen Diodenbereich (2), der so ausgebildet ist, dass er dem Transistorbereich (1) im Halbleitersubstrat (30) benachbart ist, wobei der Transistorbereich (1) eine Basisschicht (4) eines zweiten Leitfähigkeitstyps, die auf Driftschicht (3) ausgebildet ist, eine Diffusionsschicht (5), die auf der Basisschicht (4) ausgebildet ist und eine höhere Konzentration von Störstellen des zweiten Leitfähigkeitstyps als die Basisschicht (4) aufweist, eine Emitterschicht (6) des ersten Leitfähigkeitstyps, die auf der Basisschicht (4) ausgebildet ist, eine Gateelektrode (9), die über einen Isolierfilm (8) die Basisschicht (4) berührt, und eine Kollektorschicht (15) des zweiten Leitfähigkeitstyps aufweist, die auf einer unteren Seite der Driftschicht (3) ausgebildet ist, der Diodenbereich (2) eine Anodenschicht (19) des zweiten Leitfähigkeitstyps, die auf der Driftschicht (3) ausgebildet ist, und eine Kathodenschicht (20) des ersten Leitfähigkeitstyps, die auf der unteren Seite der Driftschicht (3) ausgebildet ist, aufweist, und die Kathodenschicht (20) einen benachbarten Bereich (20A) aufweist, der den Transistorbereich (1) berührt, wobei der benachbarte Bereich (20A) von einer unteren Oberfläche des Halbleitersubstrats (30) aus eine Tiefe aufweist, die in Richtung des Transistorbereichs (1) flacher wird, und eine Konzentration von Störstellen des ersten Leitfähigkeitstyps aufweist, die in Richtung des Transistorbereichs (1) abnimmt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Kathodenschicht (20) einen nicht benachbarten Bereich (20B) umfasst, der den benachbarten Bereich (20A) berührt und von der unteren Oberfläche des Halbleitersubstrats (30) aus eine konstante Tiefe aufweist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der benachbarte Bereich (20A) eine geneigte obere Oberfläche aufweist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, ferner umfassend auf dem benachbarten Bereich (20A), eine Schicht (15A) vom p-Typ mit einer gleichen Störstellenkonzentration wie die Kollektorschicht (15).
  5. Halbleitervorrichtung nach Anspruch 4, ferner umfassend eine Pufferschicht (14) des ersten Leitfähigkeitstyps, die eine obere Oberfläche der Kollektorschicht (15), eine obere Oberfläche der Schicht (15A) vom p-Typ und eine obere Oberfläche der Kathodenschicht (20A) berührt.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, ferner umfassend: ein Barrierenmetall (13), das auf der Diffusionsschicht (5) und der Emitterschicht (6) ausgebildet ist; und eine obere Elektrode (10), die das Barrierenmetall (13) und die Anodenschicht (19) direkt berührt.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, ferner umfassend zwischen der Driftschicht (3) und der Basisschicht (4), eine Trägerspeicherschicht (24) des ersten Leitfähigkeitstyps mit einer höheren Konzentration von Störstellen des ersten Leitfähigkeitstyps als die Driftschicht (3).
  8. Verfahren zum Herstellen einer Halbleitervorrichtung, umfassend: Ausbilden einer Kollektorschicht (15) eines Transistorbereichs (1) auf einer Seite einer unteren Oberfläche eines Halbleitersubstrats (30); und Ausbilden einer Kathodenschicht (20) eines Diodenbereichs (2), der dem Transistorbereich (1) benachbart ist, auf der Seite der unteren Oberfläche des Halbleitersubstrats (30), wobei bei der Ausbildung der Kathodenschicht (20) eine Ioneninjektion auf der unteren Oberfläche des Halbleitersubstrats (30) unter Verwendung einer Resistmaske (50) ausgeführt wird, die zumindest einen Teil einer unteren Oberfläche des Transistorbereichs (1) bedeckt und eine Öffnungsdichte aufweist, die in Richtung des Transistorbereichs (1) in einem benachbarten Bereich (20A) abnimmt, welcher auf einer unteren Oberfläche des Diodenbereichs (2) liegt und dem Transistorbereich (1) benachbart ist.
  9. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 8, wobei die Resistmaske (50) einen nicht benachbarten Bereich (20B), der ein den benachbarten Bereich (20A) berührender Bereich ist, an der unteren Oberfläche des Halbleitersubstrats (30) freilegt.
DE102019202117.4A 2018-06-27 2019-02-18 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102019202117B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-122257 2018-06-27
JP2018122257A JP7024626B2 (ja) 2018-06-27 2018-06-27 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102019202117A1 true DE102019202117A1 (de) 2020-01-02
DE102019202117B4 DE102019202117B4 (de) 2024-07-04

Family

ID=68886330

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019202117.4A Active DE102019202117B4 (de) 2018-06-27 2019-02-18 Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (4)

Country Link
US (2) US11398563B2 (de)
JP (1) JP7024626B2 (de)
CN (1) CN110649090A (de)
DE (1) DE102019202117B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7342742B2 (ja) * 2020-03-11 2023-09-12 三菱電機株式会社 半導体装置
JP7435214B2 (ja) * 2020-04-28 2024-02-21 株式会社デンソー 半導体装置
DE102020124901A1 (de) * 2020-09-24 2022-03-24 Infineon Technologies Ag RC-IGBT, Verfahren zum Produzieren eines RC-IGBT und Verfahren zum Steuern eines Halbbrückenschaltkreises
JP7410900B2 (ja) * 2021-03-17 2024-01-10 株式会社東芝 半導体装置
CN214848639U (zh) * 2021-05-26 2021-11-23 珠海格力电器股份有限公司 半导体器件的元胞结构及半导体器件
CN115985852B (zh) * 2023-03-22 2023-06-23 上海鼎阳通半导体科技有限公司 半导体器件及其制备方法
CN116759445B (zh) * 2023-08-21 2023-10-20 捷捷半导体有限公司 低压降二极管及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129504A (ja) 2010-11-25 2012-07-05 Denso Corp 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
DE102009006885B4 (de) * 2009-01-30 2011-09-22 Advanced Micro Devices, Inc. Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
US8637386B2 (en) * 2009-05-12 2014-01-28 Cree, Inc. Diffused junction termination structures for silicon carbide devices and methods of fabricating silicon carbide devices incorporating same
JP2013080796A (ja) 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP5787853B2 (ja) 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
JP2014103376A (ja) 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
EP2966683B1 (de) * 2013-10-04 2020-12-09 Fuji Electric Co., Ltd. Halbleiterbauelement
JP6119577B2 (ja) * 2013-11-26 2017-04-26 三菱電機株式会社 半導体装置
JP2015106695A (ja) 2013-12-02 2015-06-08 株式会社東芝 半導体装置及びその製造方法
TWI531050B (zh) * 2014-01-15 2016-04-21 晶相光電股份有限公司 影像感測裝置及其製造方法
CN106463504B (zh) * 2014-11-17 2019-11-29 富士电机株式会社 半导体装置以及半导体装置的制造方法
JP6261494B2 (ja) 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
CN104485278A (zh) * 2014-12-12 2015-04-01 深圳市华星光电技术有限公司 一种阵列基板的掺杂方法和掺杂设备
JP6952483B2 (ja) * 2017-04-06 2021-10-20 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置
JP7143575B2 (ja) * 2017-07-18 2022-09-29 富士電機株式会社 半導体装置
JP6881599B2 (ja) * 2017-12-06 2021-06-02 富士電機株式会社 半導体装置
US10636898B2 (en) * 2018-08-15 2020-04-28 Kabushiki Kaisha Toshiba Semiconductor device
DE102019201438B4 (de) * 2019-02-05 2024-05-02 Disco Corporation Verfahren zum Herstellen eines Substrats und System zum Herstellen eines Substrats

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129504A (ja) 2010-11-25 2012-07-05 Denso Corp 半導体装置

Also Published As

Publication number Publication date
DE102019202117B4 (de) 2024-07-04
US20220262934A1 (en) 2022-08-18
US11398563B2 (en) 2022-07-26
US20200006538A1 (en) 2020-01-02
JP2020004824A (ja) 2020-01-09
US11901444B2 (en) 2024-02-13
CN110649090A (zh) 2020-01-03
JP7024626B2 (ja) 2022-02-24

Similar Documents

Publication Publication Date Title
DE102019202117B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017000441B4 (de) Halbleiterbauteil
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE202012013723U1 (de) Halbleiterbauteil
DE102018203693A1 (de) Halbleitervorrichtung
DE10160118A1 (de) Halbleiterelement
DE102019205227B4 (de) Halbleitervorrichtung und Herstellungsverfahren für Halbleitervorrichtung
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE19830332A1 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102019215127A1 (de) Halbleitervorrichtung
DE102011082290A1 (de) Lateraler bipolartransistor mit isolierter gate-elektrode
DE102004022455A1 (de) Bipolartransistor mit isolierter Steuerelektrode
DE112018001442T5 (de) Halbleitervorrichtung
DE102014114100A1 (de) Igbt mit reduzierter rückwirkungskapazität
DE102021110549A1 (de) Halbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102020116653B4 (de) Siliziumcarbid-halbleiterbauelement
DE112021002169T5 (de) Halbleitervorrichtung
DE112021000202T5 (de) Halbleitervorrichtung
DE102021116586A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division