DE102004022455A1 - Bipolartransistor mit isolierter Steuerelektrode - Google Patents

Bipolartransistor mit isolierter Steuerelektrode Download PDF

Info

Publication number
DE102004022455A1
DE102004022455A1 DE102004022455A DE102004022455A DE102004022455A1 DE 102004022455 A1 DE102004022455 A1 DE 102004022455A1 DE 102004022455 A DE102004022455 A DE 102004022455A DE 102004022455 A DE102004022455 A DE 102004022455A DE 102004022455 A1 DE102004022455 A1 DE 102004022455A1
Authority
DE
Germany
Prior art keywords
diode
conductivity type
region
electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004022455A
Other languages
English (en)
Other versions
DE102004022455B4 (de
Inventor
Ko Yoshikawa
Katsunori Ueno
Hiroshi Kanemaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Publication of DE102004022455A1 publication Critical patent/DE102004022455A1/de
Application granted granted Critical
Publication of DE102004022455B4 publication Critical patent/DE102004022455B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41741Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Das der Erfindung zu Grunde liegende Problem ist eine Verringerung des beim Schalten erzeugten Rauschens und eine Verbesserung der Charakteristik der Sättigungsspannung zum Abschaltverlust (Kompromißcharakteristiken) bei einem IGBT mit einer Graben-Steuerelektroden-Struktur. Zur Lösung des Problems ist in einem Teil eines zwischen den Graben-Steuerelektroden liegenden Bereichs auf der emitterseitigen Oberfläche wenigstens eine Neben-Topfregion 4b gebildet, die mit der Emitterelektrode 8 über Dioden 21 und 22 verbunden ist. Im eigeschalteten Zustand des IGBT sind die Dioden 21 und 22 sperrend und trennen so die Neben-Topfregion 4b von der Emitterelektrode 8, wodurch Ladungsträger angehäuft werden. Im abgeschalteten Zustand des IGBT befinden sich die Dioden 21 und 22 im leitenden Zustand und verbinden elektrisch die Neben-Topfregion 4b mit der Emitterelektrode 8, wodurch die Träger mit hoher Geschwindigkeit entladen werden. In einem frühen Zustand des Einschaltens des IGBT wird die Kapazität eines Teils der Steuerelektrode, der der Neben-Topfregion 4b gegenüberliegt, in Steuerelektroden-Emitter-Kapazität konvertiert, wodurch die Steuerelektroden-Kollektor-Kapazität reduziert wird, was das elektromagnetische Rauschen beim Schalten reduziert.

Description

  • Die Erfindung bezieht sich auf einen Bipolartransistor mit isolierter Steuerelektrode (IGBT, insulated gate bipolar transistor) und betrifft speziell einen solchen Transistor mit einer Grabenstruktur, bei der die Steuerelektrode in einem Graben, der in einem Halbleitersubstrat gebildet ist, mit Zwischenlage einer Steuerelektrodenisolatorschicht begraben ist.
  • In den vergangenen Jahren sind unter Führung von Europa und Nordamerika Beschränkungen für das elektromagnetische Rauschen eingeführt worden, das von Halbleitergeräten erzeugt wird, die mit Leistungs-Halbleiterbauteilen bestückt sind. Bekanntlich wird das elektromagnetische Rauschen durch eine Variation einer Spannung V über der Zeit t (im folgenden angegeben als dV/dt) oder durch eine Variation eines Stroms I über der Zeit t (im folgenden angegeben als dI/dt) erzeugt, wenn das Leistungs-Halbleiterbauteil einem Schaltvorgang unterworfen wird. Um das elektromagnetische Rauschen zu verringern, muß beim Schalten die Größe dV/dt oder dI/dt erniedrigt werden.
  • Es ist darauf hinzuweisen, daß bei Leistungs-Halbleiterbauteilen, die einen Bipolartransistor mit isolierter Steuerelektrode (im folgenden bezeichnet als "IGBT") umfassen, bekanntlich eine Sättigungsspannung und ein Schalt- bzw Abschalt(turn-off) Verlust in einer Beziehung zueinander stehen, die einen Kompromiß erforderlich macht. Die (im folgenden einfach als "Kompromißcharakteristiken" bezeichneten) Sättigungsspannung/Abschaltverlust-Charakteristiken, die einen Kompromiß notwendig machen, werden zu Indizien beim Auswerten eines algemeinen Verlusts eines Leistungs-Halbleiterbauteils.
  • Wirksame Maßnahmen zum Verbessern dieser Kompromißcharakteristiken, soweit sie vorgeschlagen wurden, betreffen eine Erhöhung der Ladungskonzentration nahe der Oberfläche des Leistungs-Halbleiterbauteils (JP-A-5-243561, Fig. 101, und JP-A-2001-308327). Bei den vorschlagsgemäßen Maßnahmen wird die Kontaktfläche des Halbleiters mit der Emitterelektrode klein gemacht, um die Löcherkonzentration in der Basisregion zu erhöhen, wodurch ein IGBT mit einer erniedrigten Sättigungsspannung verwirklicht wird. Bei einem so gestaltenten IGBT werden, wenn das Bauteil eingeschaltet wird, die Träger in der Nachbarschaft eines Bereichs zur Anhäufung gebracht, in dem die Oberfläche des Halbleiters in einem Bereich, der zwischen Grabenstrukturen liegt, nicht in Kontakt mit der Emitterelektrode steht.
  • Außerdem ist ein Halbleiterbauteil mit einem Aufbau bekannt, bei dem ein Teil einer Steuerelektroden-Isolatorschicht verdickt ist (z. B. aus JP Patent 3325424 oder JP-A-2-102579). Mit einem solchen Aufbau kann durch dickere Gestaltung eines Teils der Steuerelektroden-Isolatorschicht, der stärker zur Steuerelektroden-Kollektor-Kapazität (im folgenden bezeichnet als "GC-Kapazität") im Vergleich zum anderen Teil beiträgt, beispielsweise zu einem Teil, der zur Steuerelektroden-Emitter-Kapazität (im folgenden bezeichnet als "GE-Kapazität") beiträgt, die GC-Kapazität niedrig gehalten werden. Die Kapazitäten GC und GE bilden zusammen die Steuerelektrodenkapazität.
  • Außerdem ist bei einem lateralen IGBT mit planarer Steuerelektrode ein Aufbau allgemein bekannt (z. B. JP-T-8-505008), bei dem angrenzend an eine kathodenseitige Basiszone eine p-leitende Region gebildet ist, und zwar so, daß sie separat in einer anodenseitigen n-Basiszone angeordnet ist, und diese p-leitende Region ist mit der Kathode über ein Bauelement mit einer nichtlinearen Strom-Spannungs-Charakteristik verbunden. Gemäß diesem Stand der Technik soll ein solcher Aufbau in der Lage sein, eine sichere Operationsfläche des IGBT zu vergrößern.
  • Der Stand der Technik bringt jedoch Probleme mit sich. Beim in JP-A-5-243561 und in JP-A-2001-308327 beschriebene Stand der Technik, also beim IGBT mit dem Aufbau, bei dem die Trägerkonzentration nahe der Oberfläche erhöht ist, wird die Steuerelektroden-Kapazität nahe dem Bereich, in dem die Träger angehäuft sind, wenn der IGBT durchgeschaltet ist, zur GC-Kapazität. Dies führt zu einem Ansteigen der GC-Kapazität. Eine Erniedrigung des Steuerelektroden-Widerstands zum Verkleinern der Schaltverluste bewirkt eine Erhöhung bei der Spannungsanstiegsgeschwindigkeit der Steuerelektrodenspannung (Ladegeschwindigkeit der GC-Kapazität) in einem frühen Stadium des Durchschaltens des IGBT. Dies erhöht die Größe dI/dt des IGBT und die Größe dV/dt einer Diode in einem gegenüberliegendem Arm beim Durchschalten des IGBT. Die Folge ist eine Erhöhung des elektromagnetischen Rauschens.
  • Weiterhin ergibt sich ein Problem dahingehend, daß die kleine Kontaktfläche der Halbleiteroberfläche mit der Emitterelektrode bewirkt, daß die Träger beim Abschalten des IGBT ihren Bereich nur erschwert räumen, mit dem Ergebnis eines hohen Abschaltverlustes.
  • Beim Stand der Technik nach dem JP Patent 3325424 oder nach der JP-A-2-102579 führt die Verdickung eines Teils der Steuerelektroden-Oxidschicht zu einer erschwerten Herstellung und zusätzlich zum Erfordernis einer hohen Bearbeitungsgenauigkeit.
  • Die Erfindung wurde im Hinblick auf die genannten Probleme mit dem Ziel gemacht, einen IGBT mit einem Graben-Steuerelektroden-Aufbau zu schaffen, bei dem das elektromagnetische Rauschen beim Schalten so niedrig ist, daß hervorragende Kompromischarakteristiken erzielt werden.
  • Dies wird gemäß der Erfindung erreicht, mit Hilfe eines Bipolartransistors mit isolierter Steuerelektrode, umfassend:
    ein Halbleitersubstrat eines ersten Leitfähigkeitstyps, mit einer ersten Hauptflächenseite und einer zweiten Hauptflächenseite; Gräben, die auf einer ersten Hauptflächenseite des Halbleitersubstrats gezogen sind; eine Steuerelektrode, die unter Zwischenlage eines Isolierfilms in jedem der Gräben angeordnet ist; eine Haupt-Topfregion eines zweiten Leitfähigkeitstyps, die auf der ersten Hauptflächenseite des Halbleitersubstrats angeordnet ist und sich dort mit einer Tiefe befindet, die geringer ist als die Tiefe der Gräben; eine Quellenregion des ersten Leitfähigkeitstyps, die selektiv an einem Oberflächenbereich der ersten Haupt-Topfregion geschaffen worden ist; eine Emitterelektrode, die elektrisch sowohl mit der Quellenregion als auch mit der Haupt-Topfregion verbunden ist; eine Neben-Topfregion eines zweiten Leitfähigkeitstyps, die in einem anderen Bereich als dem der Haupt-Topfregion ausgebildet ist, und zwischen den Gräben auf der ersten Hauptflächenseite liegt und eine Tiefe hat, die geringer ist als die Tiefe der Gräben; eine Kollektorschicht des zweiten Leitfähigkeitstyps, die an der zweiten Hauptflächenseite des Halbleitersubstrats gebildet ist; eine Kollektorelektrode, die elektrisch mit der Kollektorschicht verbunden ist; und ein Schaltelement das an der ersten Hauptflächenseite des Halbleitersubstrats zwischen der Neben-Topfregion und der Emitterelektrode liegt und die Neben-Topfregion von der Emitterelektrode trennt, wenn eine vorwärtsgerichtete Kollektor-Emitter-Spannung niedrig ist, und die Neben-Topfregion mit der Emitterelektrode verbindet, wenn die vorwärtsgerichtete Kollektor-Emitter-Spannung hoch ist.
  • Bei der Erfindung kann eine Anordnung geschaffen werden, bei der die Haupt-Topfregion und die Neben-Topfregion getrennt voneinander angeordnet sind, mit dem Graben zwischen sich, wobei außerdem das Schaltelement aus mindestens einer Diode bestehen kann, deren mit der Neben-Topfregion verbundene Seite den zweiten Leitfähigkeitstyp aufweist und deren mit der Emitterelektrode verbundene Seite den ersten Leitfähigkeitstyp aufweist. In diesem Fall kann die Diode aus Polysilizium des ersten Leitfähigkeitstyps und Polysilizium des zweiten Leitfähigkeitstyps bestehen, wobei diese Materialien auf dem Halbleitersubstrat entweder auf direktem Weg, oder auf indirektem Weg mit zwischen der Diode und dem Halbleitersubstrat angeordnetem Isolatorfilm, sitzen.
  • Das eingebaute Potential der Diode kann höher sein als das eingebaute Potential eines p-n-Übergangs von Silizium, und niedriger als der Absolutwert einer an die Steuerelektrode angelegten Spannung. Als solche Diode kann eine Dicke aus einer dünnen Siliziumkarbidschicht oder einer dünnen Diamantschicht des ersten Leitfähigkeitstyps, und aus einer dünnen Siliziumkarbidschicht oder einer dünnen Diamantschicht des zweiten Leitfähigkeitstyps, die auf dem Halbleitersubstrat direkt, oder unter Zwischenlage einer Isolatorschicht zwischen der Diode und dem Halbleitersubstrat indirekt sitzen, verwendet werden.
  • Außerdem kann das Schaltelement aus wenigstens einer Diode bestehen, deren mit der Neben-Topfregion verbundene Seite den ersten Leitfähigkeitstyp aufweist und deren mit der Emitterelektrode verbundene Seite den zweiten Leitfähigkeitstyp aufweist und beispielsweise eine Zenerdiode ist, wobei die Durchbruchspannung der Diode niedriger ist als der Absolutwert der Spannung, die an die Steuerelektrode angelegt ist. Die Zenerdiode kann aus Polysilizium des ersten Leitfähigkeitstyps und aus Polysilizium des zweiten Leitfähigkeitstyps bestehen, die auf dem Halbleitersubstrat direkt, oder unter Zwischenlage eines Isolierfilms zwischen der Diode und dem Halbleitersubstrat indirekt sitzen.
  • Wenn gemäß der Erfindung als der erste Leitfähigkeitstyp beispielsweise der n-Typ angenommen wird, ist eine Diode einzurichten, deren positive Elektrode mit der Neben-Topfregion und deren negative Elektrode mit der Emitterelektrode verbunden ist. Dies ergibt im durchgeschalteten Zustand des IGBT ein Potential der Neben-Topfregion, das niedriger ist als das eingebaute Potential der Diode, und bringt die Diode dazu, zu sperren. Die Neben-Topfregion wird dadurch in einen Zustand gebracht, in dem sie von der Emitterelektrode getrennt ist. Die Kapazität des Teils der Steuerelektrode, der der Neben-Topfregion gegenüberliegt, wird dadurch zur GC-Kapazität. Jedoch wird die Kontaktfläche der Halbleiteroberfläche mit der Emitterelektrode so klein, daß der zu zeigende Effekt einer Anhäufung von Ladungen induziert wird und so die Sättigungsspannung erniedrigt wird.
  • Im abgeschalteten, sperrenden Zustand des IGBT wird indessen das Potential der Neben-Topfregion höher als das eingebaute Potential der Diode, was die Diode leitend macht. Die Neben-Topfregion wird also elektrisch mit der Emitterelektrode verbunden. Dies macht die Kapazität des Teils der Steuerelektrode, der der Neben-Topfregion gegenüberliegt, zur GE-Kapazität. Somit wird in einem frühen Stadium des Einschaltvorgangs des IGBT die GE-Kapazität erhöht und hierdurch die Ladegeschwindigkeit dieser Kapazität erniedrigt, wodurch dI/dt (oder dV/dt) erniedrigt und das elektromagnetische Rauschen reduziert wird. Weiterhin wird bei andauernder Diode, wenn der IGBT sich im abgeschalteten Zustand befindet, die Kontaktfläche der Halbleiteroberfläche mit der Emitterelektrode groß, was bewirkt, daß die Ladungsträger mit hoher Geschwindigkeit ausgeräumt werden, was wiederum den Abschaltverlust niedrig macht. Das Gleiche gilt auch im Fall, daß der erste Leitfähigkeitstyp der p-Typ ist.
  • Wird wieder beispielhaft angenommen, daß der erste Leitfähigkeitstyp der n-Typ ist, so gilt das gleiche auch im Fall, daß eine Diode eingerichtet wird, deren negative Elektrode mit der Neben-Topfregion verbunden ist und deren positive Elektrode mit der Emitterelektrode verbunden ist. In diesem Fall wird bei einge schaltetem IGBT das Potential der Neben-Topfregion niedriger als die Durchbruchspannung der Diode, was die Neben-Topfregion in einen von der Emitterelektrode getrennten Zustand bringt. Befindet sich jedoch der IGBT im sperrenden Zustand, so wird das Potential der Neben-Topfregion höher als die Durchbruchspannung der Diode, was diese Neben-Topfregion in elektrische Verbindung mit der Emitterelektrode bringt. Das Gleiche gilt wiederum auch im Fall, daß der erste Leitfähigkeitstyp der p-Typ ist.
  • Somit zeichnet sich die Erfindung dadurch aus, daß ein Teil der GC-Kapazität im durchgeschalteten Zustand des IGBT in die GE-Kapazität umgewandelt wird, so daß ein niedriges unterdrücktes dI/dt und dV/dt beim Schalten und eine erniedrigte Sättigungsspannung zueinander kompatibel gemacht werden. Im Vergleich hierzu ist es das Ziel des in der JP-T-8-505008 beschriebenen IGBTs, eine sichere Operationsfläche (SOA, save operating area) zu vergrößern, und es gibt keinen Hinweis darauf, dI/dt und dV/dt beim Schalten unterdrückt klein zu machen. Außerdem wird in dieser Literaturstelle zum Stand der Technik keine Beschreibung darüber gegeben, beim Durchschalten des IGBT einen Teil der GC-Kapazität in die GE-Kapazität umzuwandeln.
  • Weitere Einzelheiten, Vorteile und Weiterbildungen der Erfindung ergeben sich aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele im Vergleich zum Stand der Technik unter Bezugnahme auf die Zeichnung. Es zeigen:
  • 1 in einem vertikalen Querschnitt ein Ausführungsbeispiel eines erfindungsgemäßen IGBT;
  • 2 eine Draufsicht auf den IGBT von 1, mit teilweise um 90° gedreht dargestellten Komponenten;
  • 3 bis 5 Schnitte durch den IGBT von 2 in Schnittebenen III-III, IV-IV bzw V-V;
  • 6, 7 und 8 in vertikalen Querschnitten entsprechend 1 drei weitere Ausführungs beispiele des erfindungsgemäßen IGBT;
  • 9 eine graphische Darstellung des Ergebnisses eines Vergleichs zwischen den I-V-Ausgangscharakteristiken einerseits von erfindungsgemäßen IGBTs und andererseits eines IGBT nach dem Stand der Technik;
  • 10 eine graphische Darstellung des Ergebnisses eines Vergleichs zwischen den I-V-Durchbruchsspannungscharakteristiken einerseits von erfindungsgemäßen IGBTs und andererseits eines IGBT nach dem Stand der Technik;
  • 11 in Diagrammform Spannungs- bzw. Stromverläufe VGE, VCE und IC beim Abschalten des erfindungsgemäßen IGBTs;
  • 12 eine graphische Darstellung des Ergebnisses eines Vergleichs zwischen den Charakteristiken der Sättigungsspannung VCE(sat) in Abhängigkeit vom Abschaltverlust Eoff als Kompromißcharakteristiken einerseits eines erfindungsgemäßen IGBTs und andererseits eines IGBTs nach dem Stand der Technik;
  • 13 eine graphische Darstellung des Ergebnisses eines Vergleichs zwischen den Charakteristiken des Einschaltverlustes Eon in Abhängigkeit von dI/dt einerseits eines erfindungsgemäßen IGBTs und andererseits eines IGBTs nach dem Stand der Technik;
  • 14 eine graphische Darstellung des Ergebnisses eines Vergleichs zwischen den Charakteristiken des Einschaltverlustes Eon in Abhängigkeit von dV/dt einerseits eines erfindungsgemäßen IGBTs und andererseits eines IGBTs nach dem Stand der Technik;
  • 15 einen vertikalen Querschnitt durch einen IGBT nach dem Stand der Technik;
  • 16 in Diagrammform die Spannungs- bzw Stromverläufe VGE, VCE und IC beim Abschalten des IGBT nach dem Stand der Technik.
  • Im folgenden werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnung im Detail erläutert. Bei den beschriebenen Beispielen handelt es sich um solche, bei denen die Erfindung auf einen Feldstopp-IGBT (im folgenden bezeichnet als "FS-IGBT") angewandt wird, mit einem Aufbau, bei dem ein FZ-Substrat als Halbleitersubstrat verwendet wird und zwischen einer Driftschicht und einer Kollektorschicht, die beide aus dem Substrat gebildet sind, eine Diffusionsschicht mit n-Typ Verunreinigung einer zum Stoppen der Expansion eines elektrischen Felds beim Abschalten ausreichenden Dosismenge als Pufferschicht, nämlich zum Stoppen der Expansion des elektrischen Felds beim Abschalten, dient.
  • 1 zeigt in einem vertikalen Querschnitt einen FS-IGBT gemäß einer ersten Ausführungsform. Er umfaßt ein n-leitendes Halbleitersubstrat 1, an das sich in Vertikalrichtung an der Unterseite eine n-leitende Pufferschicht 2 und eine p-leitende Kollektorschicht 3 anschließen. An der Oberseite des Substrats 1 sind p-leitende Topfregionen 4a und 4b angeordnet, nämlich Haupt-Topfregionen 4a und Neben-Topfregionen 4b. Durch den Bereich der Topfregionen 4a und 4b verlaufen Gräben von der Substratoberfläche bis zu einem Abschnitt oder einer Schnittebene, der/die im Substrat 1 eine Driftschicht wird.
  • Die Haupt-Topfregionen 4a und die Neben-Topfregionen 4b sind jeweils durch einen der Gräben getrennt. Die Neben-Topfregionen 4b sind so angeordnet, daß sie zwischen den Haupt-Topfregionen 4a liegen. Angrenzend an die Gräben befinden sich in den Haupt-Topfregionen 4a Quellenregionen 5. Innerhalb jedes Grabens ist als Isolatorschicht ein Steuerelektroden-Oxidfilm 6 ausgebildet und jeder Oxidfilm 6 ist innenseitig mit einer Steuerelektrode 7 gefüllt.
  • Die Quellenregionen 5 sind in der Haupt-Topfregion 4a jeweils an einem Seitenabschnitt des Grabens ausgebildet. An der Oberfläche der Haupt-Topfregion 4a befindet sich eine Emitterelektrode 8, die ihrerseits in Kontakt sowohl mit der Quellenregion 5 als auch mit der Haupt-Topfregion 4a steht.
  • An der Unterseite des Bauteils, die Kollektorschicht 3 überdeckend, befindet sich eine Kollektorelektrode 9 und an der Oberseite befindet sich auf der – hinsichtlich des Grabens – der Emitterelektrode 8 gegenüberliegenden Seite eine Hilfselektrode 11, und die Neben-Topfregionen 4b sind jeweils teilweise durch einen isolierenden Oxidfilm 12 überdeckt. Zwischen der Hilfselektrode 11 und der Emitterelektrode 8 befinden sich, auf der von der Hilfselektrode 11 aus gesehen dem Graben abgewandten Seite auf dem Oxidfilm 12, in der Reihenfolge von der Hilfselektrode 11 aus in Richtung zur Emitterelektrode 8 beispielsweise ein erstes p-leitendes Polysilizium 13, ein erstes n-leitendes Polysilizium 14, ein Leiterabschnitt 15, ein zweites p-leitendes Polysilizium 16 und ein zweites p-leitendes Polysilizium 17. Die ersten Polysiliziumbereiche 13 und 14 bilden zwischen sich einen pn-Übergang, der eine erste Diode 21 ergibt, und die zweiten Polysiliziumbereiche 16 und 17 ergeben zwischen sich ebenfalls einen pn-Übergang, der eine zweite Diode 22 bildet. Die beiden Dioden 21 und 22 stellen zusammen ein Schaltelement dar. Das erste p-leitende Polysilizium 13 steht in Kontakt mit der Hilfselektrode 11 und das zweite n-leitende Polysilizium 17 steht in Kontakt mit der Emitterelektrode 8.
  • Der Leiterabschnitt 15 hat Kontakt mit dem ersten n-leitenden Polysilizium 14 und mit dem zweiten p-leitenden Polysilizium 16. Er dient dem Zweck, zu verhindern, daß die Polysiliziumbereiche 16 und 14 in unmittelbaren Kontakt miteinander kommen und so einen pn-Übergang bilden.
  • Die Anordnung ist so geschaffen, daß die erste Diode 21 und die zweite Diode 22, von denen jede als positive Anschlußseite die Seite der Hilfselektrode 11 und als negative Anschlußseite die Seite der Emitterelektrode 8 haben, in Reihe zwischen die Hilfselektrode 11 und die Emitterelektrode 8 geschlossen sind. Zur vereinfachten Erklärung sind in 1 die Polysiliziumbereiche 13, 14, 16 und 17 und der Leiterabschnitt 15 so dargestellt, daß sie hinsichtlich der Zeichenebene in lateraler Richtung angeordnet sind. Tatsächlich sind sie jedoch hinsichtlich der Zeichenebene in senkrechter Richtung angeordnet. Dies ist als Draufsicht in 2 dargestellt, und die Schnittansichten der 3 bis 5 veranschaulichen die tatsächliche Anordnung der verschiedenen Bereiche usw An sich können die Dioden wahlweise – bezogen auf die Zeichnung – in Hochformatrichtung oder in Querformatrichtung angeordnet sein.
  • Wird eine Anordnung mit drei oder mehr Dioden geschaffen, die zwischen der Hilfselektrode 11 und der Emitterelektrode 8 in Serie geschaltet sind, so können nach Bedarf verschiedene Kombinationen eingefügt werden, von denen jede den Leiterabschnitt 15, das zweite p-leitende Polysilizium 16 und das zweite n-leitende Polysilizium 17 enthält. Genügt jedoch eine einzige Diode, so kann eine Anordnung ohne den Leiterabschnitt 15, das zweite p-leitende Polysilizium 16 und das zweite n-leitende Polysilizium 17 vorgesehen werden. Die 6 zeigt in einer Darstellung entsprechend 1 einen IGBT mit einer einzigen Diode, und 7 einen IGBT mit drei Dioden.
  • Das eingebaute Potential des Diodenelements (Serienverbindung der ersten und der zweite Diode 21, 22 in 1) ist höher als das eingebaute Potential des pn-Übergangs des Siliziums, aber niedriger als der Absolutwert einer an die Steuerelektrode 7 angelegten Spannung. Der Grund hierfür ist folgender:
    Eine kleine elektrische Potentialänderung (Höhe des Anstiegs) in einem einem Teil der Steuerelektrode gegenüberliegenden Bereich in der Neben-Topfregion 4b, wobei dieser Bereich im folgenden als "spezifizierter Bereich" bezeichnet wird, bewirkt, daß die Ladegeschwindigkeit der GE-Kapazität niedrig wird und somit dI/dt klein wird. Zum Reduzieren des elektromagnetischen Rauschens eignet sich deshalb ein niedrigerer Anstieg des elektrischen Potentials im spezifizierten Bereich während des Einschaltens besser.
  • Außerdem wird, wenn die Höhe des im spezifizierten Bereich ansteigenden elektrischen Potentials kleiner ist als die Höhe des beim elektrischen Vollaufen der Topfregion ansteigenden elektrischen Potentials, ein Verbesserungseffekt hinsichtlich der Reduktion des elektromagnetischen Rauschens erhalten. Die Höhe des Anstiegs des elektrischen Potentials im Bereich der vollgelaufenen Topfregion liegt in der Größenordnung der Spannung der Steuerelektrode. Die eingebaute Spannung (in Vorwärtsrichtung) des Diodenelements sollte also so justiert sein, daß sie niedriger ist als die an die Steuerelektrode angelegte Spannung.
  • Die Neben-Topfregion 4b ist außerdem in einer solchen Position gebildet, daß ihre Spannung in Abhängigkeit von der Kollektor-Emitter-Spannung variiert, nämlich in einer Position, in der die Spannung der Neben-Topfregion 4b hoch wird, wenn die Kollektor-Emitter-Spannung hoch ist, also wenn sich der IGBT im abgeschalteten Zustand befindet, und niedrig wird, wenn die Kollektor-Emitter-Spannung niedrig ist, also wenn der IGBT im eingeschalteten Zustand ist. Weiterhin ist das Diodenelement zweckmäßigerweise mit einem eingebauten Potential (in der Vorwärtsrichtung) versehen, das so niedrig ist, daß ein Anhäufungseffekt von Ladungsträgern nicht gehemmt wird, wenn der IGBT sich im eingeschalteten Zustand befindet.
  • Durch Ändern der Anzahl der in Serie geschalteten Dioden oder des eingebauten Potentials jeder Diode kann hier das eingebaute Potential des Diodenelements dimensioniert werden. Das eingebaute Potential jedes Diodenelements kann außerdem durch passende Wahl des Substratmaterials der Dioden unterschiedlich vorgegeben werden.
  • Der FS-IGBT gemäß 6 hat einen Aufbau, bei dem in Kontakt mit der Emitterelektrode 8 ein p-leitendes Polysilizium 18 und in Kontakt mit der Hilfselektrode 11 ein n-leitendes Polysilizium 19 steht und zwischen diesen Bereichen 18 und 19 ein pn-Übergang gebildet ist. Diese Bereiche 18 und 19 bilden eine Diode 23, die einen Teil eines Schaltelements darstellt.
  • Im Fall des Bauteilaufbaus von 6, mit nur der einzigen Diode 23, wird durch Änderung der Durchbruchspannung der Diode 23 ein Potential, mit dem die Neben-Topfregion 4b von der Emitterelektrode 8 isolierend getrennt ist, oder ein Potential, mit dem diese Region 4b elektrisch mit der Emitterelektrode 8 verbunden ist, eingestellt. Der Wert der Durchbruchspannung der Diode 23 ist niedriger als der Absolutwert einer an die Steuerelektrode 7 angelegten Spannung. Darüber hinaus ist zum Minimieren der Änderungshöhe des elektrischen Potentials in der Neben-Topfregion 4b durch den in der Diode 23 fließenden Strom diese Diode 23 erwünschterweise mit einer Zenerdiode gebildet.
  • 8 zeigt in einem vertikalen Querschnitt ein anderes Ausführungsbei spiel des FS-IGBTs. Gleiche Bezugszeichen bezeichnen wiederum gleiche Teile wie in 1. Der FS-IGBT von 8 hat eine Anordnung, bei der die Hilfselektrode 11, das erste p-leitende Polysilizium 13, das erste n-leitende Polysilizium 14, der Leitungsabschnitt 15, das zweite p-leitende Polysilizium 16 und das zweite n-leitende Polysilizium 17 in dieser Reihenfolge auf der Oberfläche der Hilfs-Topfregion 4b auflaminiert sind, wobei die Emitterelektrode 8 das zweite n-leitende Polysilizium 17 überdeckt.
  • Die erste Diode 21 und die zweite Diode 22 sind somit in der Dickenrichtung in Reihe geschaltet. Die Hilfselektrode 11, das erste p-leitende Polysilizium 13, das erste n-leitende Polysilizium 14, der Leiterabschnitt 15 und das zweite p-leitende Polysilizium 16 sind von der Emitterelektrode 8 durch zwei Oxidfilme 20 isoliert. Die anderen Anordnungen gleichen denen von 1 und brauchen nicht erneut erläutert zu werden.
  • Ein bekannter FS-IGBT mit vergleichbarem Grundaufbau ist in einer Darstellung entsprechend den 1 und 6 bis 8 in 15 gezeigt. Anstelle der in 1 bis 5 gezeigten Neben-Topfregion 4b weist der IGBT nach 15 eine p-leitende schwebende Region 4c auf, deren Oberfläche mit einem Oxidfilm 10 bedeckt ist. Insofern ist darüber hinaus der bekannte IGBT nicht mit einer Hilfselektrode 11 und nicht mit Dioden 21 und 22 bestückt.
  • Nachfolgend werden Vergleichsergebnisse der Charakteristiken einerseits des IGBTs nach 1 bis 5 und andererseits des bekannten FS-IGBT nach 15 aufgezeigt. Beim IGBT nach 1 bis 5 wird als erstes Beispiel einer mit drei Dioden, die zur Bildung des Schaltelements in Serie geschaltet sind, und als zweites Beispiel einer mit zwei Dioden, die entsprechend geschaltet sind, herangezogen. Der IGBT nach 15 dient als Beispiel des Stands der Technik. Seine Dimensionen, Charakteristiken, Formen, Herstellungsverfahren und dergleichen, wie sie nachfolgend beschrieben werden, sind beim ersten Beispiel, beim zweiten Beispiel und beim Vergleichsbeispiel des Stands der Technik übereinstimmend.
  • Die Durchbruchspannungsklasse ist die für 600 V Das Halbleitersubstrat 1 hat einen spezifischen Widerstand von 30 Ωcm und eine Substratdicke von 65 μm. Jeder Graben ist 5 μm tief und 1 μm breit und der Zellenschritt beträgt 16 μm. Der Graben ist in einem horizontalen Muster streifenförmig gebildet. Die Breite eines Abschnitts, an dem die Emitterelektrode 8 in Kontakt mit der Quellenregion 5 und der Haupt-Topfregion 4a ist, also die Breite eines Kontaktabschnitts, beträgt 3 μm.
  • Die Pufferschicht 2 und die Kollektorschicht 3 werden gebildet durch Durchführen einer Ionenimplantation und einer Wärmebehandlung am Halbleitersubstrat 1. Beim ersten Beispiel und beim zweiten Beispiel werden die Dioden 21 und 22 dadurch gebildet, daß man die Polysiliziμmschicht mit einer Dicke von 1 μm auf der Oxidschicht 12 ablagert und separat Arsenionen als n-leitende Verunreinigungen und Borionen als p-leitende Verunreinigungen in die Polysiliziumschicht implantiert.
  • 9 zeigt im Vergleich die Charakteristiken des Kollektorstroms zur Kollektor-Emitter-Spannung (N Ausgangscharakteristik) für die IGBTs des ersten Beispiels, des zweiten Beispiels und des Beispiels nach dem Stand der Technik. Aus 9 ist ersichtlich, daß in einem Bereich, in dem die Stromdichte niedrig ist, die Charakteristiken der beiden Beispiele und des Beispiels nach dem Stand der Technik gleich sind, daß sie jedoch voneinander abweichen, wenn die Stromdichte hoch wird. Es zeigt sich weiterhin, daß die Stromdichte, die die Verschiebung der Charakteristiken bewirkt, mit einem Anwachsen der Zahl der serienverbunden Dioden höher wird. Angesichts der Tatsache, daß eine niedrigere Sättigungsspannung im Einschaltzustand erwünscht ist und daß die Stromdichte bei einem IGBT der Klasse 600V gegenwärtig in der Größenordnung von 200 A/cm2 liegt, ist es bei der Herstellung der Dioden mit Polysilizium zu bevorzugen, daß zwei oder drei Dioden in Serie angeordnet werden.
  • 10 zeigt im Vergleich die Charakteristiken der Durchbruchspannung für das erste Beispiel, das zweite Beispiel und das Beispiel nach dem Stand der Technik. Aus 10 ist ersichtlich, daß die IGBTs nach dem ersten und nach dem zweiten Beispiel dem Beispiel nach dem Stand der Technik überlegen sind, da dieses eine schlechtere Durchbruchspannung aufweist. Dies rührt von der schwebenden Topfregion 4c beim bekannten Beispiel her. Die Region 4c bewirkt eine Erhöhung der elektrischen Feldstärke am Grabengrund, während andererseits das Fehlen dieser schwebenden Region beim ersten und beim zweiten Beispiel keinen Anstieg der elektrischen Feldstärke am Grabengrund bewirkt.
  • 11 zeigt als Diagramm charakteristische Spannungs- und Stromverläufe für das erste Beispiel beim Abschalten, mämlich die Spannung VGE zwischen Steuerelektrode und Emitter, die Spannung VCE zwischen Kollektor und Emitter und den Kollektorstrom IC. 16 zeigt vergleichbare Diagramme der Steuerelektroden-Emitter-Spannung VGE, der Kollektor-Emitter-Spannung VCE und des Kollektorstrom IC des IGBTs nach dem Stand der Technik beim Abschalten. Aus dem Vergleich der Signalverläufe in den 11 und 16 ergibt sich, daß die Abschaltgeschwindigkeit des IGBTs des ersten Beispiels höher ist als die des bekannten Beispiels. Dies kommt daher, daß die Ladungsträger beim Abschalten beim bekannten Beispiel nur durch den Kontaktabschnitt ausgekehrt werden, während im Gegensatz hierzu beim ersten Beispiel die Ladungsträger zusätzlich dazu, daß sie durch den Kontaktabschnitt ausgekehrt werden, außerdem über die Dioden 21 und 22 aus der Neben-Topfregion 4b ausgekehrt werden.
  • 12 zeigt im Vergleich als Diagramme die Charakteristiken des Abschaltverlusts Eoff in Abhängigkeit von der Sättigungsspannung VCE(sat) als Kompromißcharakeristiken für den IGBT nach dem ersten Beispiel und den IGBT nach dem Stand der Technik. Aus 12 ist ersichtlich, daß der IGBT nach dem ersten Beispiel niedrige Sättigungsspannungen der gleichen Größenordnung wie beim bekannten Beispiel aufweist, jedoch stärker reduzierte Abschaltverluste Eoff hat als der bekannte IGBT.
  • 13 zeigt im Vergleich die Charakteristiken von Korrelationen zwischen einem erzeugten Verlust Eon und dI/dt beim Einschalten für den IGBT nach dem ersten erfindungsgemäßen Beispiel und für den IGBT nach dem bekannten Beispiel. Der Vergleich zeigt für übereinstimmende Werte von dI/dt, daß der Einschaltverlust Eon des IGBT nach dem ersten Beispiel niedriger ist als beim bekannten Beispiel. 14 zeigt im Vergleich die Charakteristiken der Korrelationen zwischen dem erzeugten Verlust Eon und dV/dt der Diode im gegenüberliegenden Arm beim Einschalten für den IGBT nach dem ersten Beispiel und den IGBT nach den bekannten Beispiel. Aus 14 ergibt sich für übereinstimmende Werte von dV/dt, daß der Einschaltverlust Eon des IGBT nach dem ersten Beispiel niedriger ist als nach dem bekannten Beispiel.
  • Nach dem oben Beschriebenen wird in einem frühen Zustand des Einschaltvorgangs des IGBT die Kapazität eines Teils der Steuerelektrode, der der Neben-Topfregion 4b gegenüberliegt, von der GC-Kapazität zur GE-Kapazität konvertiert, wodurch die GE-Kapazität erhöht wird. Dies erniedrigt die Ladegeschwindigkeit für die GE-Kapazität, wodurch dI/dt und dV/dt niedrig werden. Das elektromagnetische Rauschen beim Schalten kann dadurch reduziert werden.
  • Außerdem ergibt sich, daß, wenn die IGBTs sich im eingeschalteten Zustand befinden, die Dioden 21, 22 und 23 in einen sperrenden Zustand kommen, wodurch die Neben-Topfregion 4b von der Emitterelektrode 8 getrennt ist. Dies verkleinert die Kontaktfläche der Halbleiter-Oberfläche mit der Emitterelektrode 8 und erniedrigt so die Sättigungsspannung durch den Ladungsanhäufungseffekt. Sind die IGBTs jedoch im abgeschalteten Zustand, so werden die Dioden 21, 22 und 23 leitend und bringen die Neben-Topfregion 4b in den Zustand, mit der Emitterelektrode 8 verbunden zu sein. Dies vergrößert die Kontaktfläche zwischen der Halbleiteroberfläche und der Emitterelektrode 8 und bewirkt, daß die Ladungsträger mit hoher Geschwindigkeit ausgekehrt werden, wodurch der Abschaltverlust gering wird. Es kann also eine überlegene Kompromißcharakteristik erzielt werden, mit zusätzlicher Verbesserung der Durchbruchsspannungscharakteristiken.
  • Die Erfindung kann gegenüber den beschriebenen Beispielen in vielfältig abgewandelter Weise verwirklicht werden. Beispielsweise war bei den beschriebenen Beispielen der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p-Typ, die Erfindung ist jedoch in gleicher Weise anwendbar, wenn die Leit fähigkeitstypen umgekehrt sind. Außerdem sind die oben dargelegten Dimensionen, Konzentrationen usw nur Beispielsangaben und die Erfindung ist nicht hierauf beschränkt. Schließlich können als das Halbleitermaterial, das die Dioden 21 und 22 bildet, auch andere Materialen als Silizium verwendet werden, beispielsweise können Siliziumkarbid oder dünner Diamantfilm verwendet werden.
  • Weiterhin können Abschnitte des Halbleiters wie das die Dioden 21 und 22 bildende Polysilizium direkt auf der Oberfläche des Halbleitersustrats 1 aufgebracht werden, ohne den Oxidfilm 12 vorzusehen. Schließlich kann die Erfindung nicht nur auf FS-IGBTs angewandt werden, sondern auch auf IGBTs vom Typ "punch-through" (Sperrschichtberührung) und vom Typ "non-punch-through".
  • Durch die Erfindung läßt sich der im Folgenden beschriebene Effekt erzielen. Wenn sich der erfindungsgemäße IGBT im eingeschalteten Zustand befindet, wird die Sättigungsspannung durch einen Anhäufungseffekt der Ladungsträger erniedrigt. Beim Ausschalten des IGBT werden die angehäuften Ladungsträger mit hoher Geschwindigkeit ausgekehrt, um den Abschaltverlust zu erniedrigen. Außerdem werden die Größen dI/dt und dV/dt während des Einschaltens des IGBT niedrig, wodurch das elektromagnetische Rauschen reduziert wird. Es kann also ein IGBT mit einer Graben-Steuerelektroden-Struktur geschaffen werden, bei der das beim Schalten erzeugte elektromagnetische Rauschen verringert wird und die Kompromißcharakteristiken verbessert sind.

Claims (11)

  1. Bipolartransistor mit isolierter Steuerelektrode, umfassend: ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps, mit einer ersten Hauptflächenseite und einer zweiten Hauptflächenseite; Gräben, die auf der ersten Hauptflächenseite des Halbleitersubstrats (1) gezogen sind; eine Steuerelektrode (7), die unter Zwischenlage eines Isolierfilms (6) in jedem der Gräben angeordnet ist; eine Haupt-Topfregion (4a) eines zweiten Leitfähigkeitstyps, die auf der ersten Hauptflächenseite des Halbleitersubstrats (1) angeordnet ist und sich dort mit einer Tiefe befindet, die geringer ist als die Tiefe der Gräben; eine Quellenregion (5) des ersten Leitfähigkeitstyps, die selektiv an einem Oberflächenbereich der ersten Haupt-Topfregion (4a) ausgebildet ist; eine Emitterelektrode (8), die elektrisch sowohl mit der Quellenregion (5) als auch mit der Haupt-Topfregion (4a) verbunden ist; eine Kollektorschicht (3) des zweiten Leitfähigkeitstyps, die an der zweiten Hauptflächenseite des Halbleitersubstrats (1) gebildet ist; und eine Kollektorelektrode (9), die elektrisch mit der Kollektorschicht (3) verbunden ist; gekennzeichnet durch eine Neben-Topfregion (4b) eines zweiten Leitfähigkeitstyps, die in einem anderen Bereich als dem der Haupt-Topfregion (4a) ausgebildet ist, zwischen den Gräben auf der ersten Hauptflächenseite liegt und eine Tiefe hat, die geringer ist als die Tiefe der Gräben; und ein Schaltelement (21, 22; 23), das an der ersten Hauptflächenseite des Halbleitersubstrats (1) zwischen der Neben-Topfregion (4b) und der Emitterelektrode (8) liegt und die Neben-Topfregion (4b) von der Emitter elektrode (8) trennt, wenn eine vorwärtsgerichtete Kollektor-Emitter-Spannung niedrig ist, und die Neben-Topfregion (4b) mit der Emitterelektrode (8) verbindet, wenn die vorwärtsgerichtete Kollektor-Emitter-Spannung hoch ist.
  2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt-Topfregion (4a) und die Neben-Topfregion (4b) voneinander, mit dazwischenliegendem Graben, getrennt sind.
  3. Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Schaltelement aus mindestens einer Diode (21, 22, 23) besteht, deren mit der Neben-Topfregion (4b) verbundene Seite (13, 16, 19) den zweiten Leitfähigkeitstyp aufweist und deren mit der Emitterelektrode (8) verbundene Seite (14, 17, 18) den ersten Leitfähigkeitstyp aufweist.
  4. Transistor nach Anspruch 3, dadurch gekennzeichnet, daß die Diode (21, 22, 23) aus Polysilizium des ersten Leitfähigkeitstyps (14, 17, 19) und Polysilizium des zweiten Leitfähigkeitstyps (13, 16, 18) besteht, die auf dem Halbleitersubstrat (1) entweder direkt, oder indirekt unter Zwischenlage eines Isolatorfilms (12) zwischen der Diode (21, 22, 23) und dem Halbleitersubstrat (1) sitzen.
  5. Transistor nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Diode (21, 22, 23) ein eingebautes Potential hat, das höher ist als das eingebaute Potential des p-n-Übergangs von Silizium.
  6. Transistor nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Diode (21, 22, 23) ein eingebautes Potential hat, das niedriger ist als der Absolutwert einer an die Steuerelektrode (7) angelegten Spannung.
  7. Transistor nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Diode (21, 22, 23) aus einer dünnen Siliziumkarbidschicht und einer dünnen Diamantschicht des ersten Leitfähigkeitstyps, und aus einer dünnen Siliziumkarbidschicht und einer dünnen Diamantschicht des zweiten Leitfähigkeitstyps besteht, die auf dem Halbleitersubstrat (1) entweder direkt, oder indirekt unter Zwischenlage eines Isolatorfilms (12) zwischen der Diode (21, 22, 23) und dem Halbleitersubstrat (1) sitzen.
  8. Transistor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Schaltelement aus wenigstens einer Diode (21, 22, 23) besteht, deren mit der Neben-Topfregion (4b) verbundene Seite (13, 16, 19) den ersten Leitfähigkeitstyp aufweist und deren mit der Emitterelektrode (8) verbundene Seite (14, 17, 18) den zweiten Leitfähigkeitstyp aufweist.
  9. Transistor nach Anspruch 8, dadurch gekennzeichnet, daß die Diode (21, 22, 23) eine Zenerdiode ist.
  10. Transistor nach einem der Ansprüche 3 bis 9, dadurch gekennzeichnet, daß die Durchbruchspannung der Diode (21, 22, 23) niedriger ist als der Absolutwert einer an die Steuerelektrode angelegten Spannung.
  11. Transistor nach Anspruch 9, dadurch gekennzeichnet, daß die Zenerdiode (21, 22, 23) aus Polysilizium des ersten Leitfähigkeitstyps und aus Polysilizium des zweiten Leitfähigkeitstyps besteht, wobei diese Materialien auf dem Halbleitersubstrat (1) entweder direkt, oder indirekt unter Zwischenlage eines Isolatorfilms (12) zwischen der Diode (21, 22, 23) und dem Halbleitersubstrat (1), sitzen.
DE102004022455A 2003-05-07 2004-05-06 Bipolartransistor mit isolierter Steuerelektrode Expired - Fee Related DE102004022455B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003129243A JP4136778B2 (ja) 2003-05-07 2003-05-07 絶縁ゲート型バイポーラトランジスタ
JP2003/129243 2003-05-07

Publications (2)

Publication Number Publication Date
DE102004022455A1 true DE102004022455A1 (de) 2004-11-25
DE102004022455B4 DE102004022455B4 (de) 2013-01-31

Family

ID=33410497

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004022455A Expired - Fee Related DE102004022455B4 (de) 2003-05-07 2004-05-06 Bipolartransistor mit isolierter Steuerelektrode

Country Status (3)

Country Link
US (1) US7098488B2 (de)
JP (1) JP4136778B2 (de)
DE (1) DE102004022455B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008064686B4 (de) * 2007-05-25 2014-04-10 Mitsubishi Electric Corp. Halbleitervorrichtung

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005040624A1 (de) * 2004-09-02 2006-03-09 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102005039564B4 (de) * 2004-09-02 2011-03-31 Fuji Electric Systems Co., Ltd. Verfahren zum Herstellen eines Halbleiterbauteils
JP4978013B2 (ja) * 2006-01-24 2012-07-18 株式会社デンソー 半導体装置
KR100742779B1 (ko) 2006-07-21 2007-07-26 고려대학교 산학협력단 다중 트렌치를 적용한 절연 게이트 바이폴라 트랜지스터 및그 제조 방법
KR100744845B1 (ko) 2006-07-21 2007-08-01 고려대학교 산학협력단 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터 및그 제조 방법
JP5036327B2 (ja) * 2007-01-23 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
US7982239B2 (en) * 2007-06-13 2011-07-19 Northrop Grumman Corporation Power switching transistors
JP5596278B2 (ja) * 2007-07-10 2014-09-24 富士電機株式会社 トレンチ型絶縁ゲートmos半導体装置
JP5560538B2 (ja) 2008-05-22 2014-07-30 富士電機株式会社 半導体装置の製造方法
JP5331497B2 (ja) * 2008-11-27 2013-10-30 株式会社東芝 半導体装置およびその製造方法
US7989885B2 (en) * 2009-02-26 2011-08-02 Infineon Technologies Austria Ag Semiconductor device having means for diverting short circuit current arranged in trench and method for producing same
US8232579B2 (en) * 2009-03-11 2012-07-31 Infineon Technologies Austria Ag Semiconductor device and method for producing a semiconductor device
JP5453903B2 (ja) * 2009-04-28 2014-03-26 富士電機株式会社 ワイドバンドギャップ半導体装置
DE102010039258B4 (de) 2010-08-12 2018-03-15 Infineon Technologies Austria Ag Transistorbauelement mit reduziertem Kurzschlussstrom
US8435853B2 (en) 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
JP6354458B2 (ja) 2014-08-27 2018-07-11 富士電機株式会社 半導体装置
JP6261494B2 (ja) 2014-12-03 2018-01-17 三菱電機株式会社 電力用半導体装置
JP6152860B2 (ja) * 2015-02-09 2017-06-28 トヨタ自動車株式会社 半導体装置
JP6448434B2 (ja) * 2015-03-25 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
CN109686788B (zh) * 2018-11-20 2020-12-29 电子科技大学 一种具有载流子存储层的槽栅igbt器件
CN110491937B (zh) * 2019-08-22 2021-04-13 电子科技大学 一种具有自偏置分离栅结构igbt
CN113921602B (zh) * 2020-07-09 2023-06-27 华大半导体有限公司 功率半导体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02102579A (ja) 1988-10-12 1990-04-16 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
EP0527600B1 (de) 1991-08-08 2003-06-25 Kabushiki Kaisha Toshiba Bipolartransistor mit isoliertem Graben-Gate
US5266831A (en) * 1991-11-12 1993-11-30 Motorola, Inc. Edge termination structure
JP2739002B2 (ja) 1991-12-20 1998-04-08 三菱電機株式会社 半導体装置及びその製造方法
US5502338A (en) * 1992-04-30 1996-03-26 Hitachi, Ltd. Power transistor device having collector voltage clamped to stable level over wide temperature range
DE4244272A1 (de) 1992-12-28 1994-06-30 Daimler Benz Ag Feldeffektgesteuertes Halbleiterbauelement
JP3325424B2 (ja) 1995-03-31 2002-09-17 株式会社東芝 絶縁ゲート型半導体装置
DE19651108C2 (de) * 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
JPH10256550A (ja) * 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
DE19811297B4 (de) * 1997-03-17 2009-03-19 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
JP3191747B2 (ja) * 1997-11-13 2001-07-23 富士電機株式会社 Mos型半導体素子
JP4156717B2 (ja) * 1998-01-13 2008-09-24 三菱電機株式会社 半導体装置
JP2000183340A (ja) 1998-12-15 2000-06-30 Fuji Electric Co Ltd 半導体装置およびその駆動方法
KR100745557B1 (ko) * 1999-02-17 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Igbt 및 전력변환 장치
DE10001865B4 (de) * 2000-01-18 2004-09-23 Infineon Technologies Ag Halbleiterbauelement und Verarbeitungsverfahren zum Verarbeiten des Halbleiterbauelements
JP4581179B2 (ja) * 2000-04-26 2010-11-17 富士電機システムズ株式会社 絶縁ゲート型半導体装置
JP2002141357A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置
JP2002208702A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp パワー半導体装置
DE10231646B4 (de) * 2002-07-12 2007-01-18 Infineon Technologies Ag Nichtflüchtige Speicherzellen
JP2004055796A (ja) * 2002-07-19 2004-02-19 Mitsubishi Electric Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008064686B4 (de) * 2007-05-25 2014-04-10 Mitsubishi Electric Corp. Halbleitervorrichtung
US9484444B2 (en) 2007-05-25 2016-11-01 Mitsubishi Electric Corporation Semiconductor device with a resistance element in a trench

Also Published As

Publication number Publication date
JP4136778B2 (ja) 2008-08-20
JP2004335719A (ja) 2004-11-25
US20050045945A1 (en) 2005-03-03
DE102004022455B4 (de) 2013-01-31
US7098488B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE3821459C2 (de) Halbleiterelement, insbesondere mit MOS-Gate abschaltbarer Thyristor
EP1320133B1 (de) IGBT mit Trench-Gate-Struktur
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102009042391B4 (de) Halbleitervorrichtung
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE19523172A1 (de) Bidirektionaler Thyristor
DE112011100533T5 (de) Halbleitervorrichtung
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
EP0438700A1 (de) Abschaltbares, MOS-gesteuertes Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE3737790C2 (de)
DE102005030411A1 (de) Halbleitersystem
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE3905434C2 (de) Bipolare Halbleiterschalteinrichtung und Verfahren zu ihrer Herstellung
EP1097482B1 (de) J-fet-halbleiteranordnung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20111006

Owner name: FUJI ELECTRIC CO., LTD, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20111006

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20111006

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20111006

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130501

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee