JP5036327B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5036327B2
JP5036327B2 JP2007013099A JP2007013099A JP5036327B2 JP 5036327 B2 JP5036327 B2 JP 5036327B2 JP 2007013099 A JP2007013099 A JP 2007013099A JP 2007013099 A JP2007013099 A JP 2007013099A JP 5036327 B2 JP5036327 B2 JP 5036327B2
Authority
JP
Japan
Prior art keywords
main surface
wafer
buffer layer
layer
mosfets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007013099A
Other languages
English (en)
Other versions
JP2008181975A (ja
Inventor
卓也 浜口
秀樹 春口
哲次郎 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007013099A priority Critical patent/JP5036327B2/ja
Priority to US11/753,886 priority patent/US7777249B2/en
Priority to KR1020070085927A priority patent/KR100912625B1/ko
Priority to DE102007040587A priority patent/DE102007040587B4/de
Publication of JP2008181975A publication Critical patent/JP2008181975A/ja
Application granted granted Critical
Publication of JP5036327B2 publication Critical patent/JP5036327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、ライトパンチスルー型の絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor: IGBT）の製造方法に関し、特に短絡試験での破壊耐量の低下を防ぎ、オン電圧のばらつきを抑えつつ、スイッチングスピードを速くすることができる半導体装置及びその製造方法に関するものである。
絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor: IGBT）は、インバータ等の電力変換装置に広く用いられている。ＩＧＢＴを動作させるときのトータル損失は、オン電圧で決まる定常損失と、ターンオンとターンオフのスピードで決まるスイッチング損失の合計で表すことができる。コンパクトでコストパフォーマンスの高いＩＧＢＴを得るためには、トータル損失を小さくする必要がある。そのため、表面ＭＯＳＦＥＴの微細化、プレーナー構造からトレンチ構造の変換、又は縦方向のキャリア分布の最適化を行うことで、トータル損失を下げる努力がなされている。
ＩＧＢＴは用途によって様々な周波数で駆動され、駆動周波数に合わせてオン電圧とスイッチングスピードを調整することも、トータル損失を下げるために重要である。例えば、高い周波数で駆動する場合には、トータル損失の中で定常損失の割合が小さくなり、スイッチング損失の割合が高くなる。この場合、トータル損失を下げるためには、多少オン電圧が高くても、スイッチングスピードの速い素子を設計する必要がある。
ＭＯＳ構造や断面構造が同じＩＧＢＴでは、オン電圧とスイッチングスピードはトレードオフの関係にある。即ち、オン電圧を低くすればスイッチングスピードは遅くなるし、オン電圧を高くすればスイッチングスピードは速くなる。これらの調整方法は大きく分けて２つあり、１つは、電子線、プロトン又はヘリウムの照射でＩＧＢＴ内部のライフタイムコントロールを行う方法である（例えば、特許文献１参照）。もう一つは、裏面のＰコレクタ層の濃度やＮバッファ層の濃度を調整し、オン状態の時にＰコレクタ層からＮ−ドリフト層に注入されるホールの注入効率を変える方法である。
ＩＧＢＴは、その縦構造から、エピウェハを材料とするパンチスルー型、フローティングゾーン (Floating Zone) ウェハを材料とするノンパンチスルー型、それらの中間的構造であるライトパンチスルー型に分類することができる。これらの構造のうち近年は、材料費が安く、特性的にも優れたライトパンチスルー型ＩＧＢＴの開発が盛んに行われている。
図１５は、従来のライトパンチスルー型ＩＧＢＴを示す断面図である。ウェハ１１の上面に、Ｎチャネルを持つ複数のＭＯＳＦＥＴがストライプ状に形成されている。即ち、Ｎ−ドリフト層１２上にＰベース層１３が形成され、Ｐベース層１３の表面の一部にＮ＋エミッタ層１４が形成されている。Ｎ＋エミッタ層１４を貫通するようにトレンチ溝が形成され、このトレンチ溝内にゲート絶縁膜１５を介してゲート電極１６が形成されている。
また、ゲート電極１６上に絶縁膜１７が形成されている。ウェハ１１の下面にＮバッファ層２１が形成されている。Ｎバッファ層２１よりもウェハ１１の下面側に、Ｐコレクタ層２２が形成されている。ウェハ１１の上面にエミッタ電極２３が形成され、ウェハ１１の下面にコレクタ電極２４が形成されている。
特開平９−１２１０５２号公報
ライトパンチスルー型ＩＧＢＴのオン電圧とスイッチングスピードの調整は、一般的にＰコレクタ層の濃度を調整することで行われる。即ち、スイッチングスピードを速くするためには、Ｐコレクタ層の濃度を下げてＰコレクタ層からＮ−ドリフト層へ注入されるホールの量を減らせばよい。しかし、ホールの注入効率が極端に小さくなると、ＩＧＢＴが短絡状態になった時にＰコレクタ側の電界強度が高くなる。そして、この電界強度によって発生したインパクトイオンによってＩＧＢＴ内部の寄生サイリスタがオンしやすくなるために、破壊耐量が低下するという問題がある。
また、Ｐコレクタ層の濃度を下げると、Ｐコレクタ層と接触して形成されたコレクタ電極とＰコレクタ層の接触抵抗のばらつきが大きくなる。このため、オン電圧のばらつきが大きくなるという問題がある。
本発明は、上述のような課題を解決するためになされたもので、その目的は、短絡試験での破壊耐量の低下を防ぎ、オン電圧のばらつきを抑えつつ、スイッチングスピードを速くすることができる半導体装置及びその製造方法を得るものである。
本発明の請求項１に係る半導体装置の製造方法は、ウェハの第１主面に第１導電型のチャネルを持つ複数のＭＯＳＦＥＴをストライプ状に形成する工程と、ウェハの第２主面に第１導電型の不純物を注入し、等間隔の隙間を空けてストライプ状にレーザーアニール処理を行うことでストライプ状に活性化されたバッファ層を形成する工程と、バッファ層を形成した後に、第２主面に第２導電型の不純物を注入し、第２主面の全面にレーザーアニール処理を行うことでコレクタ層を形成し、バッファ層を活性化する工程と、第１主面にエミッタ電極を形成し、第２主面にコレクタ電極を形成する工程とを有する。
本発明の請求項４に係る半導体装置は、ウェハの第１主面にストライプ状に形成され、第１導電型のチャネルを持つ複数のＭＯＳＦＥＴと、ウェハの第２主面に形成され、高活性化部と、前記高活性化部よりも不純物の活性化率が低い低活性化部とが交互にストライプ状に形成された第１導電型のバッファ層と、バッファ層よりもウェハの第２主面側に形成された第２導電型のコレクタ層と、ウェハの第１主面に形成されたエミッタ電極と、ウェハの第２主面に形成されたコレクタ電極とを有する。
本発明により、短絡試験での破壊耐量の低下を防ぎ、オン電圧のばらつきを抑えつつ、スイッチングスピードを速くすることができる。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。ウェハ１１の上面（第１主面）に、Ｎチャネルを持つ複数のＭＯＳＦＥＴがストライプ状に形成されている。即ち、Ｎ−ドリフト層１２上にＰベース層１３が形成され、Ｐベース層１３の表面の一部にＮ＋エミッタ層１４が形成されている。Ｎ＋エミッタ層１４を貫通するようにトレンチ溝が形成され、このトレンチ溝内にゲート絶縁膜１５を介してゲート電極１６が形成されている。ゲート電極１６上に絶縁膜１７が形成されている。
ウェハ１１の下面（第２主面）にＮバッファ層２１が形成されている。バッファ層２１よりもウェハ１１の下面側に、Ｐコレクタ層２２が形成されている。ウェハ１１の上面にエミッタ電極２３が形成され、ウェハ１１の下面にコレクタ電極２４が形成されている。図２は、本発明の実施の形態１に係る半導体装置のＮバッファ層を示す平面図である。高活性化部２１ａと低活性化部２１ｂが交互にストライプ状に形成されている。
次に、本発明の実施の形態１に係る半導体装置の製造方法について図面を参照しながら説明する。まず、図３に示すように、フローティングゾーンウェハ１１の上面に、Ｎチャネルを持つ複数のＭＯＳＦＥＴをストライプ状に形成する。即ち、Ｎ−ドリフト層１２上にＰベース層１３を形成し、Ｐベース層１３の表面の一部にＮ＋エミッタ層１４を形成する。Ｎ＋エミッタ層１４を貫通するようにトレンチ溝を形成し、このトレンチ溝内にゲート絶縁膜１５を介してゲート電極１６を形成する。ゲート電極１６上に絶縁膜１７を形成する。
次に、図４に示すように、ウェハ１１の下面にＡｓなどのＮ型不純物を注入する。そして、等間隔の隙間を空けてストライプ状にレーザーアニール処理を行うことでストライプ状に活性化されたＮバッファ層２１を形成する。
次に、図５に示すように、ウェハ１１の下面からＢなどのＰ型不純物を注入する。そして、ウェハ１１の下面の全面にレーザーアニール処理を行うことでＰコレクタ層２２を形成し、Ｎバッファ層２１を活性化する。
最後に、ウェハ１１の上面にエミッタ電極２３を形成し、ウェハ１１の下面にコレクタ電極２４を形成することで、図１に示すライトパンチスルー型のＩＧＢＴが形成される。
以上説明したように、本実施の形態では、Ｎ型不純物の注入後に局所的にレーザーアニール処理を行うことで、Ｎバッファ層２１内に高活性化部２１ａと低活性化部２１ｂを交互にストライプ状に形成する。これにより、Ｎバッファ層２１の高活性化部２１ａでは、オン時のＰコレクタ層２２からＮ−ドリフト層１２へのホール注入効率を低く抑えることができ、ターンオフスピード（即ち、スイッチングスピード）を速くすることができる。
また、短絡状態になり、Ｐコレクタ層２２側の電界強度が高くなる際に、Ｎバッファ層２１の低活性化部２１ｂを通してホールの注入が促進され、電界強度が下がるため、短絡試験での破壊耐量の低下を防ぐことができる。さらに、Ｎバッファ層２１の高活性化部２１ａが存在するため、Ｐコレクタ層２２の濃度を下げなくても、Ｐコレクタ層２２からＮ−ドリフト層１２への注入効率を下げることが可能であり、オン電圧のばらつきを抑えることができる。
実施の形態２．
実施の形態１では、Ｎバッファ層２１内の高活性化部２１ａと低活性化部２１ｂのストライプの向きを複数のＭＯＳＦＥＴのストライプの向きと平行にしていた。この場合、オン時のＩＧＢＴ内部のキャリア分布を均等にして安定動作を実現するためには、高活性化部２１ａと低活性化部２１ｂの間隔は、複数のＭＯＳＦＥＴのストライプピッチの倍数にする必要がある。しかし、レーザビームのビーム径はＭＯＳＦＥＴのストライプピッチよりも大きいため、レーザビームの照射精度が厳しく、実現が困難である。
そこで、実施の形態２では、Ｎバッファ層２１を形成する工程において、レーザーアニール処理を行う領域と行わない領域のストライプの向きを複数のＭＯＳＦＥＴのストライプの向きと直交させる。その他の工程は実施の形態１と同じである。
図６は、本発明の実施の形態２に係る半導体装置のＮバッファ層を示す平面図である。図７は図６のＡ−Ａ´での断面図であり、図８は図６のＢ−Ｂ´での断面図である。図示のように、Ｎバッファ層２１内の高活性化部２１ａと低活性化部２１ｂのストライプの向きは、複数のＭＯＳＦＥＴのストライプの向きと直交する。その他の構成は実施の形態１と同じである。
これにより、レーザーアニールを行う領域と行わない領域の間隔によらず、オン時のＩＧＢＴ内部のキャリア分布を均等にすることができ、安定した動作を実現することができ、破壊耐量も向上させることができる。
実施の形態３．
図９は、本発明の実施の形態３に係る半導体装置を示す断面図である。複数のＭＯＳＦＥＴの形成領域の外周においてウェハ１１の上面にガードリング２５（Field Limiting Ring: FLR）が形成されている。そして、ガードリング２５の形成領域に対応するＮバッファ層２１の領域の全面に高活性化部２１ａが形成されている。その他の構成は実施の形態１と同様である。
実施の形態３に係る半導体装置の製造工程では、実施の形態１の工程に加えて、複数のＭＯＳＦＥＴの形成領域の外周において、ＢなどのＰ型不純物を注入することでウェハ１１の上面にガードリング２５を形成する。そして、Ｎバッファ層２１を形成する工程において、ウェハ１１の下面の全面にＡｓなどのＮ型不純物を注入する。ＭＯＳＦＥＴの形成領域では、等間隔の隙間を空けてストライプ状にウェハ１１の下面にレーザーアニール処理を行うことでストライプ状に活性化されたＮバッファ層２１を形成する。一方、ガードリング２５の形成領域に対応するウェハ１１の下面の領域の全面にレーザーアニール処理を行う。その他の工程は実施の形態１と同様である。
ここで、ＩＧＢＴのオン時には、ＭＯＳＦＥＴのＮ＋エミッタ層１４からチャネルを通じてＮ−ドリフト層１２に電子が供給される。これ伴い、Ｐコレクタ層２２からもＮ−ドリフト層１２にホールが注入される。このホールの注入によって、Ｎ−ドリフト層１２の抵抗が下がり、オン電圧を低くすることができる。Ｎ−ドリフト層１２へのホールの注入はＭＯＳＦＥＴ直下だけではなく、ＭＯＳＦＥＴ周辺のガードリング２５直下でも促進される。しかし、ガードリング２５直下のＮ−ドリフト層１２へのホール注入はオン電圧の低下にあまり貢献していない。
また、ターンオフ時には、Ｎ−ドリフト層１２に蓄積されていたキャリアは、コレクタ−エミッタ間に印加されている電界に引っ張られてエミッタ電極２３から抜けていく。しかし、ガードリング２５直下に蓄積されたホールは、全て近傍のエミッタ電極２３へ流れ込むため、ＩＧＢＴ内部で部分的にホール密度が高くなってしまう。このため、ＩＧＢＴ内部の寄生サイリスタがオンしやすくなってしまう。このようにしてＩＧＢＴ内部に部分的に破壊耐量の小さい領域ができてしまうと、スイッチングや短絡試験のターンオフ時にこの部分がラッチアップしてしまい、ＩＧＢＴが破壊されるという問題がある。
そこで、本実施の形態では、ガードリング２５直下においてＮバッファ層２１の活性化率を大きくする。これにより、オン時のガードリング２５直下のＮ−ドリフト層１２のホール密度を小さくすることができるため、ターンオフの過渡状態における破壊耐量を大きくすることができる。
実施の形態４．
図１０は、本発明の実施の形態４に係る半導体装置を示す断面図である。ウェハ１１の上面に、Ｎチャネルを持つ複数のＭＯＳＦＥＴがストライプ状に形成されている。ウェハ１１の下面にＮバッファ層２１が形成されている。Ｎバッファ層２１よりもウェハ１１の下面側に、Ｐコレクタ層２２が形成されている。ウェハ１１の上面にエミッタ電極２３が形成され、ウェハ１１の下面にコレクタ電極２４が形成されている。複数のＭＯＳＦＥＴのＮ−ドリフト層１２内にストライプ状又はメッシュ状の格子欠陥領域２６が形成されている。
次に、本発明の実施の形態４に係る半導体装置の製造方法について図面を参照しながら説明する。まず、図１１に示すように、フローティングゾーンウェハ１１の上面に、Ｎチャネルを持つ複数のＭＯＳＦＥＴをストライプ状に形成する。
次に、図１２に示すように、ウェハ１１の下面にＡｓなどのＮ型不純物を注入してレーザーアニール処理を行うことでＮバッファ層２１を形成する。そして、ウェハ１１の下面からＢなどのＰ型不純物を注入してレーザーアニール処理を行うことでＰコレクタ層２２を形成する。
次に、図１３に示すように、ストライプ状又はメッシュ状にＡＬの厚さが異なるＳＵＳマスク２７を用いて、複数のＭＯＳＦＥＴのＮ−ドリフト層１２に、コレクタ側からプロトンやヘリウムなどの荷電粒子を局所的に照射してストライプ状又はメッシュ状の格子欠陥領域２６を形成する。最後に、ウェハ１１の上面にエミッタ電極２３を形成し、ウェハ１１の下面にコレクタ電極２４を形成することで、図１０に示すライトパンチスルー型のＩＧＢＴが形成される。
ここで、スイッチングスピードを速くするためには、プロトンやヘリウムなどの荷電粒子のドーズ量を多くし、Ｎ−ドリフト層１２内の縦方向のライフタイムを極端に短くすれば良い。しかし、ドーズ量を多くし過ぎると、ＩＧＢＴのオン状態のコレクタ−エミッタ間の電圧が低い時にＰコレクタ層２２からのホールがＮ−ドリフト層１２内に注入されないため、ＭＯＳＦＥＴとしてしか動作せず、電流が流れない。コレクタ−エミッタ間の電圧が高くなるとＰコレクタ層２２からホールが注入されるようになり、ＩＧＢＴとして動作し始め、急激に電流が流れるようになる。つまりＩ−Ｖ波形がスナップバックする形状になってしまう。
そこで、本実施の形態では、複数のＭＯＳＦＥＴのＮ−ドリフト層１２内にストライプ状又はメッシュ状の格子欠陥領域２６を形成する。これにより、Ｎ−ドリフト層１２内に極端にライフタイムが短い領域と長い領域が交互に存在する。このようにライフタイムが極端に短い領域を形成することでＰコレクタ層２２からＮ−ドリフト層１２へのホール注入効率を抑えることができ、高速のＩＧＢＴを実現することができる。また、コレクタ−エミッタ間の電圧の電圧が低い状態においても、ホールは、ライフタイムの長い領域を通してＰコレクタ層２２からＮ−ドリフト層１２へ注入される。よって、ＩＧＢＴ動作が可能となり、安定した動作が可能となる。
実施の形態５．
図１４は、本発明の実施の形態５に係る半導体装置を示す断面図である。複数のＭＯＳＦＥＴの形成領域の外周においてウェハ１１の上面にガードリング２５（Field Limiting Ring: FLR）が形成されている。そして、ガードリング２５の形成領域に対応するＮ−ドリフト層１２の領域の全面に格子欠陥領域２６が形成されている。その他の構成は実施の形態１と同様である。
実施の形態３に係る半導体装置の製造工程では、実施の形態１の工程に加えて、複数のＭＯＳＦＥＴの形成領域の外周においてウェハ１１の上面に、ＢなどのＰ型不純物を注入することでガードリング２５を形成する。そして、格子欠陥領域２６を形成する工程において、ガードリング２５の形成領域に対応するＮ−ドリフト層１２の領域の全面に荷電粒子を照射して格子欠陥領域２６を形成する。その他の工程は実施の形態４と同様である。
本実施の形態により、実施の形態３と同様にターンオフの過渡状態における破壊耐量を大きくすることができる。
本発明の実施の形態１に係る半導体装置を示す断面図である。 本発明の実施の形態１に係る半導体装置のＮバッファ層を示す平面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態２に係る半導体装置のＮバッファ層を示す平面図である。 図６のＡ−Ａ´での断面図である。 図６のＢ−Ｂ´での断面図である。 本発明の実施の形態３に係る半導体装置を示す断面図である。 本発明の実施の形態４に係る半導体装置を示す断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。 本発明の実施の形態５に係る半導体装置を示す断面図である。 従来のライトパンチスルー型ＩＧＢＴを示す断面図である。
符号の説明
１１ フローティングゾーンウェハ
２１ Ｎバッファ層
２１ｂ 低活性化部
２１ａ 高活性化部
２２ Ｐコレクタ層
２５ ガードリング
２６ 格子欠陥領域

Claims (6)

  1. ウェハの第１主面に第１導電型のチャネルを持つ複数のＭＯＳＦＥＴをストライプ状に形成する工程と、
    前記ウェハの第２主面に第１導電型の不純物を注入し、等間隔の隙間を空けてストライプ状にレーザーアニール処理を行うことでストライプ状に活性化されたバッファ層を形成する工程と、
    前記バッファ層を形成した後に、前記第２主面に第２導電型の不純物を注入し、前記第２主面の全面にレーザーアニール処理を行うことでコレクタ層を形成し、前記バッファ層を活性化する工程と、
    前記第１主面にエミッタ電極を形成し、前記第２主面にコレクタ電極を形成する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記バッファ層を形成する工程において、レーザーアニール処理を行う領域と行わない領域のストライプの向きを前記複数のＭＯＳＦＥＴのストライプの向きと直交させることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記複数のＭＯＳＦＥＴの形成領域の外周において前記第１主面にガードリングを形成する工程を更に有し、
    前記バッファ層を形成する工程において、前記第２主面の全面に第１導電型の不純物を注入し、前記ガードリングの形成領域に対応する前記第２主面の領域の全面にレーザーアニール処理を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. ウェハの第１主面にストライプ状に形成され、第１導電型のチャネルを持つ複数のＭＯＳＦＥＴと、
    前記ウェハの第２主面に形成され、高活性化部と、前記高活性化部よりも不純物の活性化率が低い低活性化部とが交互にストライプ状に形成された第１導電型のバッファ層と、
    前記バッファ層よりも前記ウェハの第２主面側に形成された第２導電型のコレクタ層と、
    前記ウェハの第１主面に形成されたエミッタ電極と、
    前記ウェハの第２主面に形成されたコレクタ電極とを有することを特徴とする半導体装置。
  5. 前記バッファ層内の高活性化部と低活性化部のストライプの向きは、前記複数のＭＯＳＦＥＴのストライプの向きと直交することを特徴とする請求項４に記載の半導体装置。
  6. 前記複数のＭＯＳＦＥＴの形成領域の外周において前記第１主面に形成されたガードリングを更に有し、
    前記ガードリングの形成領域に対応する前記バッファ層の領域の全面に前記高活性化部が形成されていることを特徴とする請求項４に記載の半導体装置。
JP2007013099A 2007-01-23 2007-01-23 半導体装置及びその製造方法 Active JP5036327B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007013099A JP5036327B2 (ja) 2007-01-23 2007-01-23 半導体装置及びその製造方法
US11/753,886 US7777249B2 (en) 2007-01-23 2007-05-25 Semiconductor device with enhanced switching speed and method for manufacturing the same
KR1020070085927A KR100912625B1 (ko) 2007-01-23 2007-08-27 반도체 장치 및 그 제조 방법
DE102007040587A DE102007040587B4 (de) 2007-01-23 2007-08-28 Halbleitervorrichtung und Herstellungsverfahren derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007013099A JP5036327B2 (ja) 2007-01-23 2007-01-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008181975A JP2008181975A (ja) 2008-08-07
JP5036327B2 true JP5036327B2 (ja) 2012-09-26

Family

ID=39564053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007013099A Active JP5036327B2 (ja) 2007-01-23 2007-01-23 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US7777249B2 (ja)
JP (1) JP5036327B2 (ja)
KR (1) KR100912625B1 (ja)
DE (1) DE102007040587B4 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041096B2 (en) 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558275B2 (en) * 2007-12-31 2013-10-15 Alpha And Omega Semiconductor Ltd Sawtooth electric field drift region structure for power semiconductor devices
JPWO2012056536A1 (ja) 2010-10-27 2014-03-20 富士電機株式会社 半導体装置および半導体装置の製造方法
KR101244003B1 (ko) * 2011-03-25 2013-03-14 주식회사 케이이씨 전력 반도체 소자
CN103065962B (zh) * 2011-10-18 2015-08-19 上海华虹宏力半导体制造有限公司 绝缘栅双极晶体管的制造方法
WO2013124989A1 (ja) 2012-02-22 2013-08-29 三菱電機株式会社 半導体装置
CN102637724A (zh) * 2012-03-31 2012-08-15 上海宏力半导体制造有限公司 绝缘栅双极型晶体管
JP6139312B2 (ja) 2013-07-18 2017-05-31 株式会社東芝 半導体装置
CN104716040B (zh) * 2013-12-13 2017-08-08 上海华虹宏力半导体制造有限公司 有效降低功耗的igbt器件的制作方法
JP6158123B2 (ja) 2014-03-14 2017-07-05 株式会社東芝 半導体装置
DE102015104723B4 (de) * 2015-03-27 2017-09-21 Infineon Technologies Ag Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper
JP2019012725A (ja) 2017-06-29 2019-01-24 株式会社東芝 半導体装置
KR101977957B1 (ko) * 2017-10-30 2019-05-13 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
CN110400834B (zh) * 2019-08-15 2020-12-29 电子科技大学 一种无Snapback效应逆导IGBT及其制造方法
CN111682062A (zh) * 2020-06-24 2020-09-18 全球能源互联网研究院有限公司 一种igbt器件的背面结构及其制备方法、igbt器件
CN118743030A (zh) * 2022-09-14 2024-10-01 富士电机株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282872A (ja) * 1988-05-09 1989-11-14 Matsushita Electron Corp 半導体装置
EP0405200A1 (de) * 1989-06-30 1991-01-02 Asea Brown Boveri Ag MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement
JPH0680820B2 (ja) * 1989-10-16 1994-10-12 株式会社東芝 過電圧保護機能付半導体装置及びその製造方法
JP3081739B2 (ja) * 1992-10-20 2000-08-28 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法
US5981981A (en) * 1993-10-13 1999-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a bipolar structure
JP3325752B2 (ja) 1995-12-11 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
JPH09121052A (ja) 1995-08-21 1997-05-06 Fuji Electric Co Ltd 半導体装置およびその製造方法
JPH09246570A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd 半導体装置
JP3352592B2 (ja) 1996-05-16 2002-12-03 三菱電機株式会社 半導体装置およびその製造方法
JPH1074959A (ja) * 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JPH10275812A (ja) * 1997-03-28 1998-10-13 Toyota Central Res & Dev Lab Inc 半導体装置
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
JP4088011B2 (ja) * 2000-02-16 2008-05-21 株式会社東芝 半導体装置及びその製造方法
JP2002203965A (ja) * 2000-12-27 2002-07-19 Toshiba Corp 半導体装置
JP2002208699A (ja) * 2001-01-10 2002-07-26 Toshiba Corp 絶縁ゲート型半導体装置
JP3919591B2 (ja) * 2002-04-23 2007-05-30 株式会社豊田中央研究所 半導体装置の製造方法
JP2003347547A (ja) 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JP4043865B2 (ja) * 2002-07-05 2008-02-06 住友重機械工業株式会社 レーザ照射を用いた半導体装置の製造方法
JP4136778B2 (ja) * 2003-05-07 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲート型バイポーラトランジスタ
DE10330571B8 (de) 2003-07-07 2007-03-08 Infineon Technologies Ag Vertikale Leistungshalbleiterbauelemente mit Injektionsdämpfungsmittel im Rand bereich und Herstellungsverfahren dafür
JP4857520B2 (ja) * 2004-01-07 2012-01-18 トヨタ自動車株式会社 バイポーラ半導体装置及びその製造方法
JP2005354031A (ja) 2004-05-13 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP4872190B2 (ja) * 2004-06-18 2012-02-08 トヨタ自動車株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041096B2 (en) 2013-04-16 2015-05-26 Rohm Co., Ltd. Superjunction semiconductor device and manufacturing method therefor
US9490359B2 (en) 2013-04-16 2016-11-08 Rohm Co., Ltd. Superjunction semiconductor device with columnar region under base layer and manufacturing method therefor

Also Published As

Publication number Publication date
KR100912625B1 (ko) 2009-08-17
US20080173893A1 (en) 2008-07-24
JP2008181975A (ja) 2008-08-07
KR20080069501A (ko) 2008-07-28
DE102007040587B4 (de) 2012-11-22
US7777249B2 (en) 2010-08-17
DE102007040587A1 (de) 2008-07-31

Similar Documents

Publication Publication Date Title
JP5036327B2 (ja) 半導体装置及びその製造方法
JP6311723B2 (ja) 半導体装置および半導体装置の製造方法
JP6589817B2 (ja) 半導体装置
JP6676988B2 (ja) 半導体装置
JP5634318B2 (ja) 半導体装置
US7932583B2 (en) Reduced free-charge carrier lifetime device
JP5321669B2 (ja) 半導体装置
US9559171B2 (en) Semiconductor device
JP6075458B2 (ja) 半導体装置およびその製造方法
JP6102092B2 (ja) 半導体装置及びその製造方法
JP2006332127A (ja) 電力用半導体装置
JP2012043891A (ja) 半導体装置
JP2014103376A (ja) 半導体装置
JP2016040820A (ja) 半導体装置
KR20120121344A (ko) 반도체장치
JPH1074959A (ja) 電力用半導体素子
JP2015023141A (ja) 半導体装置
JP4910894B2 (ja) 半導体装置の製造方法および半導体装置
US20100117117A1 (en) Vertical IGBT Device
JP2014154739A (ja) 半導体装置
KR20150061971A (ko) 전력 반도체 소자 및 그의 제조 방법
JP2020074371A (ja) 半導体装置
JP5292157B2 (ja) 横型絶縁ゲートバイポーラトランジスタおよびその製造方法
US10224404B2 (en) Insulated gate turn-off device with hole injector for faster turn off
GB2596296A (en) Edge termination design for a vertical bipolar transistor and corresponding fabrication method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120703

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5036327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250