JP4857520B2 - バイポーラ半導体装置及びその製造方法 - Google Patents
バイポーラ半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4857520B2 JP4857520B2 JP2004002367A JP2004002367A JP4857520B2 JP 4857520 B2 JP4857520 B2 JP 4857520B2 JP 2004002367 A JP2004002367 A JP 2004002367A JP 2004002367 A JP2004002367 A JP 2004002367A JP 4857520 B2 JP4857520 B2 JP 4857520B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- drift region
- semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 274
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 230000002093 peripheral effect Effects 0.000 claims description 125
- 239000013078 crystal Substances 0.000 claims description 114
- 230000007547 defect Effects 0.000 claims description 114
- 238000009826 distribution Methods 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 39
- 210000000746 body region Anatomy 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 40
- 150000002500 ions Chemical class 0.000 description 32
- 238000010586 diagram Methods 0.000 description 18
- 238000010521 absorption reaction Methods 0.000 description 12
- 230000017525 heat dissipation Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Description
また、本発明の他の態様では、前記エミッタ電極を形成するステップは、前記全ての半導体要素に所定の厚みの第1のエミッタ電極層を形成する第1のエミッタ電極形成ステップと、前記半導体装置周辺部より内側に配置された少なくとも1つの半導体要素または前記半導体装置周辺部の前記半導体要素のいずれか一方の前記第1のエミッタ電極層上にめっきマスクを形成するめっきマスク形成ステップと、前記めっきマスクを形成した後、前記第1のエミッタ電極層上に第2のエミッタ電極層をめっきするめっきステップと、を含む。
図1は、本発明の第1の実施形態に係る半導体装置100の平面図である。半導体装置100は、耐圧保持部28と、チップ周辺部26と、チップ中央部30と、の3つの部分に大きく分けられる。耐圧保持部28は、電流を流すためのトランジスタ構造が形成されていないチップの外縁にあり、チップ外縁の電界集中を緩和する役目を果たす部分である。一方、電流を流すためのトランジスタ構造(半導体要素)が複数形成された領域をアクティブ領域という。チップ周辺部26は、アクティブ領域のうち、耐圧保持部から所定の距離L以内の領域をいい、アクティブ領域の中でチップ外縁からの距離が短く、放熱性が比較的良い領域である。この所定の距離Lは、具体的にはチップ厚さの2倍以上の距離である。一般に、チップ周辺部26は、アクティブ領域全体の面積に対して20%〜70%の面積を占める。チップ中央部30は、アクティブ領域のうち、チップ周辺部26以外の領域であり、発熱する他の半導体要素に周囲を囲まれ、チップ周辺部26と比べ、放熱性が比較的悪い領域である。図1においてLは、一例として、耐圧保持部28の内側の境界の四辺形の各辺からそれぞれ等しい距離としたが、チップ厚さの2倍以上の距離であれば、それぞれ異なる距離であっても良いし、チップ周辺部26とチップ中央部30との境界は直線でなく曲線であっても良い。チップ周辺部26とチップ中央部30との境界の形状及び距離Lは、エミッタ電極配置、IGBT素子の間隔、耐圧保持部の配置等によって最適に決められる。
図8は、本発明の第2の実施形態に係る半導体装置102のチップ中央部30とチップ周辺部26の断面および断面における結晶欠陥分布の一例を示す図である。各断面おいて結晶欠陥分布が最大となる位置を×で示し、×の数で結晶欠陥量の程度を示す。
チップ周辺部26に比べチップ中央部30で少ないものであればよい。
図17は、本発明の第3の実施形態に係る半導体装置104のチップ中央部30とチップ周辺部26の断面および断面における結晶欠陥分布を示す図である。各断面おいて結晶欠陥分布が最大となる位置を×で示し、×の数で結晶欠陥量の程度を示す。
Claims (9)
- ゲート電極を有する縦型バイポーラ半導体要素が複数配置された半導体装置において、
下面にコレクタ電極を有するn(p)型半導体基板の上面に形成されたp(n)型高濃度ドリフト領域と、
前記p(n)型高濃度ドリフト領域の上面に形成されたp(n)型低濃度ドリフト領域と、
前記p(n)型低濃度ドリフト領域の上面に形成されたn(p)型ボディ領域と、
前記n(p)型ボディ領域の上面に形成されたp(n)型エミッタ領域と、
前記n(p)型ボディ領域にキャリアのチャネルを形成するためのゲート電極と、
を備え、
前記複数の半導体要素が配置されるアクティブ領域のうち外縁部から所定の距離以内の領域である半導体装置周辺部以外の半導体装置中央部に配置された少なくとも1つの半導体要素の前記p(n)型高濃度ドリフト領域の結晶欠陥量が、前記複数の半導体要素のうち前記半導体装置周辺部の半導体要素の前記p(n)型高濃度ドリフト領域の結晶欠陥量より少なく、
前記n(p)型半導体基板及び前記コレクタ電極は、前記半導体装置周辺部及び前記半導体装置中央部に渡って形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記p(n)型エミッタ領域および前記n(p)型ボディ領域を貫き前記p(n)型低濃度ドリフト領域に達するゲートトレンチを備え、
前記ゲート電極は、前記ゲートトレンチの中にゲート絶縁膜を介して埋め込まれていることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記半導体装置周辺部の半導体要素の前記p(n)型高濃度ドリフト領域において結晶欠陥分布が最大となる深さが、前記半導体装置中央部に配置された少なくとも1つの半導体要素の前記p(n)型高濃度ドリフト領域において結晶欠陥分布が最大となる深さと比べて、前記p(n)型高濃度ドリフト領域の厚みの中央から近いことを特徴とする半導体装置。 - 請求項1〜3のいずれか1項に記載の半導体装置であって、
前記半導体要素は、IGBT、トランジスタ、サイリスタのいずれかであることを特徴とする半導体装置。 - ゲート電極を有する縦型バイポーラ半導体要素が複数配置された半導体装置の製造方法において、
下面にコレクタ電極を有するn(p)型半導体基板の上面にp(n)型高濃度ドリフト領域を形成するステップと、
前記p(n)型高濃度ドリフト領域の上面にp(n)型低濃度ドリフト領域を形成するステップと、
前記p(n)型低濃度ドリフト領域の上面にn(p)型ボディ領域を形成するステップと、
前記n(p)型ボディ領域の上面にp(n)型エミッタ領域を形成するステップと、
前記n(p)型ボディ領域にキャリアのチャネルを形成するためのゲート電極を形成するステップと、
前記複数の半導体要素が配置されるアクティブ領域のうち外縁部から所定の距離以内の領域である半導体装置周辺部以外の半導体装置中央部に配置された少なくとも1つの半導体要素のエミッタ電極と、前記複数の半導体要素のうち前記半導体装置周辺部の半導体要素のエミッタ電極と、をそれぞれ異なる厚みで形成するエミッタ電極形成ステップと、
前記エミッタ電極を形成した半導体装置にイオン照射もしくは電子線照射を行う照射ステップと、
を含み、
前記半導体装置周辺部の半導体要素のp(n)型低濃度ドリフト領域の下側端面から前記半導体装置周辺部の半導体要素のp(n)型高濃度ドリフト領域における結晶欠陥分布が最大となる第1の位置までの距離のうち前記p(n)型高濃度ドリフト領域の厚み方向に沿った距離が、前記下側端面の同一水平面から前記半導体装置中央部の少なくとも1つの半導体要素の前記p(n)型高濃度ドリフト領域における結晶欠陥分布が最大となる第2の位置まで距離のうち前記p(n)型高濃度ドリフト領域の厚み方向に沿った距離と比べて短く、あるいは、長く、
前記第1の位置が前記p(n)型高濃度ドリフト領域の厚み方向の中央部に設けられ、
前記n(p)型半導体基板及び前記コレクタ電極は、前記半導体装置周辺部及び前記半導体装置中央部に渡って形成されていることを特徴とする半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法であって、
前記エミッタ電極を形成するステップは、
前記半導体要素の全てに所定の厚みの第1のエミッタ電極層を形成する第1のエミッタ電極形成ステップと、
前記半導体装置中央部に配置された少なくとも1つの半導体要素または前記半導体装置周辺部の前記半導体要素のいずれか一方の前記第1のエミッタ電極層の厚みをエッチングにより薄くするエミッタ電極エッチングステップと、
を含むことを特徴とする半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法であって、
前記エミッタ電極を形成するステップは、
前記エミッタ電極エッチングステップに引き続いて、前記全ての半導体要素に第2のエミッタ電極層を所定の厚み形成する第2のエミッタ電極形成ステップを含むことを特徴とする半導体装置の製造方法。 - 請求項5に記載の半導体装置の製造方法であって、
前記エミッタ電極を形成するステップは、
前記全ての半導体要素に所定の厚みの第1のエミッタ電極層を形成する第1のエミッタ電極形成ステップと、
前記半導体装置中央部に配置された少なくとも1つの半導体要素または前記半導体装置周辺部の前記半導体要素のいずれか一方の前記第1のエミッタ電極層上にめっきマスクを形成するめっきマスク形成ステップと、
前記めっきマスクを形成した後、前記第1のエミッタ電極層上に第2のエミッタ電極層をめっきするめっきステップと、
を含むことを特徴とする半導体装置の製造方法。 - 請求項5〜8のいずれか1項に記載の半導体装置の製造方法であって、
前記エミッタ電極層はAlからなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004002367A JP4857520B2 (ja) | 2004-01-07 | 2004-01-07 | バイポーラ半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004002367A JP4857520B2 (ja) | 2004-01-07 | 2004-01-07 | バイポーラ半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005197472A JP2005197472A (ja) | 2005-07-21 |
JP4857520B2 true JP4857520B2 (ja) | 2012-01-18 |
Family
ID=34817606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004002367A Expired - Lifetime JP4857520B2 (ja) | 2004-01-07 | 2004-01-07 | バイポーラ半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4857520B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4984485B2 (ja) * | 2005-10-17 | 2012-07-25 | 富士電機株式会社 | 半導体装置 |
JP5036327B2 (ja) * | 2007-01-23 | 2012-09-26 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2009164510A (ja) * | 2008-01-10 | 2009-07-23 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2010109031A (ja) | 2008-10-29 | 2010-05-13 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
JP5366521B2 (ja) * | 2008-12-05 | 2013-12-11 | 三菱電機株式会社 | 炭化珪素半導体装置及びその製造方法 |
JP2010147239A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Corp | 半導体装置及びその製造方法 |
JP5563779B2 (ja) * | 2009-03-30 | 2014-07-30 | 日産自動車株式会社 | 半導体装置 |
JP2011044529A (ja) * | 2009-08-20 | 2011-03-03 | Mitsubishi Electric Corp | 金属製マスク |
JP5361808B2 (ja) * | 2010-06-23 | 2013-12-04 | 三菱電機株式会社 | 電力用半導体装置 |
US9627517B2 (en) | 2013-02-07 | 2017-04-18 | Infineon Technologies Ag | Bipolar semiconductor switch and a manufacturing method therefor |
JP6181597B2 (ja) | 2014-04-28 | 2017-08-16 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7188230B2 (ja) * | 2019-03-28 | 2022-12-13 | 株式会社デンソー | 半導体装置 |
CN113707706A (zh) * | 2020-05-21 | 2021-11-26 | 华大半导体有限公司 | 功率半导体装置及其制备方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2950025B2 (ja) * | 1992-07-02 | 1999-09-20 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
JPH09246570A (ja) * | 1996-03-13 | 1997-09-19 | Hitachi Ltd | 半導体装置 |
JPH10270451A (ja) * | 1997-03-25 | 1998-10-09 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP4198251B2 (ja) * | 1999-01-07 | 2008-12-17 | 三菱電機株式会社 | 電力用半導体装置およびその製造方法 |
JP2001358146A (ja) * | 2000-06-16 | 2001-12-26 | Toyota Central Res & Dev Lab Inc | 半導体装置および半導体基板の処理方法 |
JP3655181B2 (ja) * | 2000-09-28 | 2005-06-02 | 株式会社東芝 | 半導体装置およびそのパッケージ |
-
2004
- 2004-01-07 JP JP2004002367A patent/JP4857520B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2005197472A (ja) | 2005-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9601485B2 (en) | Reverse-conducting IGBT with buffer layer and separation layer for reducing snapback | |
US10109725B2 (en) | Reverse-conducting semiconductor device | |
JP5013436B2 (ja) | 電力用半導体装置 | |
JP5103830B2 (ja) | 絶縁ゲート型半導体装置 | |
JP5617190B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5384878B2 (ja) | 半導体装置およびその製造方法 | |
JP5915756B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012043890A (ja) | 半導体装置 | |
JP4857520B2 (ja) | バイポーラ半導体装置及びその製造方法 | |
JP5321377B2 (ja) | 電力用半導体装置 | |
JP2010147239A (ja) | 半導体装置及びその製造方法 | |
JP2009076642A (ja) | 半導体装置 | |
EP2223340A1 (en) | Reverse-conducting semiconductor device and method for manufacturing such a reverse-conducting semiconductor device | |
US10297683B2 (en) | Method of manufacturing a semiconductor device having two types of gate electrodes | |
JP2009188178A (ja) | 半導体装置 | |
US7816706B2 (en) | Power semiconductor device | |
JP4910894B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP6354458B2 (ja) | 半導体装置 | |
US11699744B2 (en) | Semiconductor device and semiconductor apparatus | |
JP2010109031A (ja) | 半導体装置及びその製造方法 | |
JP2009043782A (ja) | 半導体装置及びその製造方法 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
JP2005175174A (ja) | 絶縁ゲート型バイポーラトランジスタの製造方法 | |
JP2005136092A (ja) | 半導体装置とその製造方法 | |
JP6020317B2 (ja) | 半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061103 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4857520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |