JPH10270451A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10270451A JPH10270451A JP9071056A JP7105697A JPH10270451A JP H10270451 A JPH10270451 A JP H10270451A JP 9071056 A JP9071056 A JP 9071056A JP 7105697 A JP7105697 A JP 7105697A JP H10270451 A JPH10270451 A JP H10270451A
- Authority
- JP
- Japan
- Prior art keywords
- irradiation
- semiconductor device
- region
- wiring layer
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 230000001678 irradiating effect Effects 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 230000003071 parasitic effect Effects 0.000 claims description 10
- 230000002411 adverse Effects 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 17
- 230000007547 defect Effects 0.000 abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 38
- 238000010894 electron beam technology Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 206010067482 No adverse event Diseases 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 別途、照射線抑制層を形成することなく、所
定の領域のみ照射線を照射する。 【解決手段】 アルミでソース電極２２を形成している
ので、ソース電極が露出した状態で照射線を照射したと
しても、制動Ｘ線が発生することがない。また、結晶欠
陥領域１１の上部には開口部２５が形成されているの
で、照射線を照射した場合にマスクとして機能する。す
なわち、アルミ製のソース電極を配線として用いるとと
もに照射線のマスクとして用いることができる。
定の領域のみ照射線を照射する。 【解決手段】 アルミでソース電極２２を形成している
ので、ソース電極が露出した状態で照射線を照射したと
しても、制動Ｘ線が発生することがない。また、結晶欠
陥領域１１の上部には開口部２５が形成されているの
で、照射線を照射した場合にマスクとして機能する。す
なわち、アルミ製のソース電極を配線として用いるとと
もに照射線のマスクとして用いることができる。
Description
【０００１】
【発明の属する技術分野】この発明は、基板内に部分的
に照射線を照射する半導体装置に関するものであり、特
に、その部分的照射技術に関する。
に照射線を照射する半導体装置に関するものであり、特
に、その部分的照射技術に関する。
【０００２】
【従来技術】従来、プレーナ型高耐圧縦型素子を有する
半導体装置として、図６に示すＩＧＢＴ８０（Insulate
d Gate Bipolar Transistor）が知られている。ＩＧＢ
Ｔ８０は、ＭＯＳＦＥＴの高入力インピーダンス特性お
よびバイポーラトランジスタの低飽和電圧特性を合せ持
った半導体装置である。
半導体装置として、図６に示すＩＧＢＴ８０（Insulate
d Gate Bipolar Transistor）が知られている。ＩＧＢ
Ｔ８０は、ＭＯＳＦＥＴの高入力インピーダンス特性お
よびバイポーラトランジスタの低飽和電圧特性を合せ持
った半導体装置である。
【０００３】ＩＧＢＴ８０の半導体基板８２は、ｐ+型
のドレイン層３、ｎ+型層５、およびｎ-型層７を備えて
いる。ｎ-型層７には、ベース領域２１が形成されてお
り、ベース領域２１には、ｎ+型のソース領域２３が形
成されている。ｎ-型半導体層８２ｃの表面は、ゲート
酸化膜１７で覆われている。
のドレイン層３、ｎ+型層５、およびｎ-型層７を備えて
いる。ｎ-型層７には、ベース領域２１が形成されてお
り、ベース領域２１には、ｎ+型のソース領域２３が形
成されている。ｎ-型半導体層８２ｃの表面は、ゲート
酸化膜１７で覆われている。
【０００４】ところで、ＩＧＢＴ８０においては、ｐｎ
接合面５９に寄生ダイオードが生じ、これによりスイッ
チング損失が生ずる。このため、製造段階において、特
開平７−１３５２１４号公報には、図６に示すようなマ
スク板４１を用いた選択的電子線照射法が開示されてい
る。マスク板４１は貫通孔４３を有しており、この貫通
孔４３を通過した電子線はＩＧＢＴ８０に照射される。
これにより、ｐｎ接合面５９の領域に結晶欠陥領域６１
が形成されて、寄生ダイオードの発生する部分のキャリ
アのライフスタイルを短くすることができる。
接合面５９に寄生ダイオードが生じ、これによりスイッ
チング損失が生ずる。このため、製造段階において、特
開平７−１３５２１４号公報には、図６に示すようなマ
スク板４１を用いた選択的電子線照射法が開示されてい
る。マスク板４１は貫通孔４３を有しており、この貫通
孔４３を通過した電子線はＩＧＢＴ８０に照射される。
これにより、ｐｎ接合面５９の領域に結晶欠陥領域６１
が形成されて、寄生ダイオードの発生する部分のキャリ
アのライフスタイルを短くすることができる。
【０００５】
【発明が解決しようとする課題】上記の様な製造工程に
おいては、マスク板４１は通常、鉛等の重金属が用いら
れるため、制動Ｘ線が発生し、ＩＧＢＴのしきい値の変
動等の問題が発生する。
おいては、マスク板４１は通常、鉛等の重金属が用いら
れるため、制動Ｘ線が発生し、ＩＧＢＴのしきい値の変
動等の問題が発生する。
【０００６】かかる問題を解決するために、特開平８−
２２７８９５号公報には、電子線抑制膜を形成したＩＧ
ＢＴ９０が開示されている。ＩＧＢＴ９０は、図７に示
すように、ソース電極６２の下部の必要部分にだけ電子
線抑制膜６９が形成されている。この状態で照射線を照
射すると、電子線抑制膜６９をマスクとして照射線が打
ち込まれるので、制動Ｘ線の発生を防止することができ
る。
２２７８９５号公報には、電子線抑制膜を形成したＩＧ
ＢＴ９０が開示されている。ＩＧＢＴ９０は、図７に示
すように、ソース電極６２の下部の必要部分にだけ電子
線抑制膜６９が形成されている。この状態で照射線を照
射すると、電子線抑制膜６９をマスクとして照射線が打
ち込まれるので、制動Ｘ線の発生を防止することができ
る。
【０００７】しかしながら、この方法においては、電子
線抑制膜６９を積層する工程が必要となり、工程数が増
加する。
線抑制膜６９を積層する工程が必要となり、工程数が増
加する。
【０００８】この発明は、上記のような問題点を解決
し、照射線を用いた場合にも制動Ｘ線等による悪影響が
なく、かつ、簡単な工程にて所望の領域にだけ照射線を
照射可能な半導体装置またはその製造方法を提供するこ
とを目的とする。
し、照射線を用いた場合にも制動Ｘ線等による悪影響が
なく、かつ、簡単な工程にて所望の領域にだけ照射線を
照射可能な半導体装置またはその製造方法を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】請求項１の半導体装置に
おいては、照射線を照射するための照射領域を有する基
板、前記基板の上に設けられた金属配線層、を有する半
導体装置であって、前記金属配線層は、軽元素金属で構
成されており、前記照射領域の上部の前記金属配線層
は、前記照射領域には前記照射線が達する程度に、前記
照射領域以外の領域の上部より薄く形成されているこ
と、を特徴とする。
おいては、照射線を照射するための照射領域を有する基
板、前記基板の上に設けられた金属配線層、を有する半
導体装置であって、前記金属配線層は、軽元素金属で構
成されており、前記照射領域の上部の前記金属配線層
は、前記照射領域には前記照射線が達する程度に、前記
照射領域以外の領域の上部より薄く形成されているこ
と、を特徴とする。
【００１０】請求項２の半導体装置においては、前記金
属配線層の前記照射領域の上部は開口していることを特
徴とする。
属配線層の前記照射領域の上部は開口していることを特
徴とする。
【００１１】請求項３の半導体装置においては、前記照
射領域以外の領域の上部の金属配線層は、前記照射線が
前記照射領域以外の領域に悪影響を及ぼさない程度に厚
いことを特徴とする。
射領域以外の領域の上部の金属配線層は、前記照射線が
前記照射領域以外の領域に悪影響を及ぼさない程度に厚
いことを特徴とする。
【００１２】請求項４の半導体装置においては、照射線
を照射するための照射領域を有する基板、前記基板の上
に設けられた金属配線層、を有する半導体装置であっ
て、前記金属配線層は、軽元素金属で構成されており、
前記照射領域以外の領域への照射線の照射を抑制するマ
スクとして用いられること、を特徴とする。
を照射するための照射領域を有する基板、前記基板の上
に設けられた金属配線層、を有する半導体装置であっ
て、前記金属配線層は、軽元素金属で構成されており、
前記照射領域以外の領域への照射線の照射を抑制するマ
スクとして用いられること、を特徴とする。
【００１３】請求項５の半導体装置においては、前記半
導体装置は、ＩＧＢＴであり、前記照射領域は、寄生ダ
イオードが形成されるＰＮ接合領域であることを特徴と
する。
導体装置は、ＩＧＢＴであり、前記照射領域は、寄生ダ
イオードが形成されるＰＮ接合領域であることを特徴と
する。
【００１４】請求項６の半導体装置においては、前記半
導体装置は、ＭＯＳＦＥＴであり、前記照射領域は、寄
生ダイオードが形成されるＰＮ接合領域であることを特
徴とする。
導体装置は、ＭＯＳＦＥＴであり、前記照射領域は、寄
生ダイオードが形成されるＰＮ接合領域であることを特
徴とする。
【００１５】請求項７の半導体装置の製造方法において
は、基板の上に金属配線層を有し、基板内に部分的に照
射線を照射する半導体装置の製造方法であって、前記金
属配線層を全面に形成し、前記照射領域の上部の前記金
属配線層を取り除き、前記残存した金属配線層をマスク
として前記照射線を照射すること、を特徴とする。
は、基板の上に金属配線層を有し、基板内に部分的に照
射線を照射する半導体装置の製造方法であって、前記金
属配線層を全面に形成し、前記照射領域の上部の前記金
属配線層を取り除き、前記残存した金属配線層をマスク
として前記照射線を照射すること、を特徴とする。
【００１６】
【発明の効果】請求項１の半導体装置においては、前記
金属配線層は、軽元素金属で構成されており、前記照射
領域の上部の前記金属配線層は、前記照射領域には前記
照射線が達する程度に、前記照射領域以外の領域の上部
より薄く形成されている。したがって、照射線を照射し
た際に、制動Ｘ線が発生しない。また、前記金属配線層
は前記照射領域には前記照射線が達する程度に、前記照
射領域以外の領域の上部より薄く形成されている。した
がって、所望の照射領域には照射線を照射して、結晶欠
陥を生じさせることができる。これにより、照射線を用
いた場合にも制動Ｘ線等による悪影響がなく、かつ、簡
単な工程にて所望の領域にだけ照射線を照射可能な半導
体装置を提供することができる。
金属配線層は、軽元素金属で構成されており、前記照射
領域の上部の前記金属配線層は、前記照射領域には前記
照射線が達する程度に、前記照射領域以外の領域の上部
より薄く形成されている。したがって、照射線を照射し
た際に、制動Ｘ線が発生しない。また、前記金属配線層
は前記照射領域には前記照射線が達する程度に、前記照
射領域以外の領域の上部より薄く形成されている。した
がって、所望の照射領域には照射線を照射して、結晶欠
陥を生じさせることができる。これにより、照射線を用
いた場合にも制動Ｘ線等による悪影響がなく、かつ、簡
単な工程にて所望の領域にだけ照射線を照射可能な半導
体装置を提供することができる。
【００１７】請求項２の半導体装置においては、前記金
属配線層の前記照射領域の上部は開口している。したが
って、前記照射領域への照射をより効率的に行なうこと
ができる。
属配線層の前記照射領域の上部は開口している。したが
って、前記照射領域への照射をより効率的に行なうこと
ができる。
【００１８】請求項３の半導体装置においては、前記照
射領域以外の領域の上部の金属配線層は、前記照射線が
前記照射領域以外の領域に悪影響を及ぼさない程度に厚
い。したがって、前記照射によって前記前記照射領域以
外の領域への影響を防止することができる。
射領域以外の領域の上部の金属配線層は、前記照射線が
前記照射領域以外の領域に悪影響を及ぼさない程度に厚
い。したがって、前記照射によって前記前記照射領域以
外の領域への影響を防止することができる。
【００１９】請求項４の半導体装置においては、前記金
属配線層は、軽元素金属で構成されており、前記照射領
域以外の領域への照射線の照射を抑制するマスクとして
用いられる。したがって、照射線を照射した場合にも制
動Ｘ線等による悪影響がなく、かつ、簡単な工程にて所
望の領域にだけ照射線を照射可能な半導体装置を提供す
ることができる。
属配線層は、軽元素金属で構成されており、前記照射領
域以外の領域への照射線の照射を抑制するマスクとして
用いられる。したがって、照射線を照射した場合にも制
動Ｘ線等による悪影響がなく、かつ、簡単な工程にて所
望の領域にだけ照射線を照射可能な半導体装置を提供す
ることができる。
【００２０】請求項５の半導体装置においては、前記半
導体装置は、ＩＧＢＴであり、前記照射領域は、寄生ダ
イオードが形成されるＰＮ接合領域である。したがっ
て、簡易な構造で、寄生ダイオードによるスイッチング
損失を解消できるＩＧＢＴを提供することができる。
導体装置は、ＩＧＢＴであり、前記照射領域は、寄生ダ
イオードが形成されるＰＮ接合領域である。したがっ
て、簡易な構造で、寄生ダイオードによるスイッチング
損失を解消できるＩＧＢＴを提供することができる。
【００２１】請求項６の半導体装置においては、前記半
導体装置は、ＭＯＳＦＥＴであり、前記照射領域は、寄
生ダイオードが形成されるＰＮ接合領域である。したが
って、簡易な構造で、寄生ダイオードによるスイッチン
グ損失を解消できるＭＯＳＦＥＴを提供することができ
る。
導体装置は、ＭＯＳＦＥＴであり、前記照射領域は、寄
生ダイオードが形成されるＰＮ接合領域である。したが
って、簡易な構造で、寄生ダイオードによるスイッチン
グ損失を解消できるＭＯＳＦＥＴを提供することができ
る。
【００２２】請求項７の半導体装置の製造方法において
は、前記金属配線層を全面に形成し、前記照射領域の上
部の前記金属配線層を取り除き、前記残存した金属配線
層をマスクとして前記照射線を照射する。したがって、
照射線を照射した際に、制動Ｘ線が発生することなく、
所望の照射領域には結晶欠陥を生じさせることができ
る。これにより、照射線を用いた場合にも制動Ｘ線等に
よる悪影響がなく、かつ、簡単な工程にて所望の領域に
だけ照射線を照射可能な半導体装置の製造方法を提供す
ることができる。
は、前記金属配線層を全面に形成し、前記照射領域の上
部の前記金属配線層を取り除き、前記残存した金属配線
層をマスクとして前記照射線を照射する。したがって、
照射線を照射した際に、制動Ｘ線が発生することなく、
所望の照射領域には結晶欠陥を生じさせることができ
る。これにより、照射線を用いた場合にも制動Ｘ線等に
よる悪影響がなく、かつ、簡単な工程にて所望の領域に
だけ照射線を照射可能な半導体装置の製造方法を提供す
ることができる。
【００２３】
【発明の実施の形態】本発明の一実施例を図面に基づい
て説明する。図１に本発明の一実施例であるＩＧＢＴ１
の要部断面図を示す。
て説明する。図１に本発明の一実施例であるＩＧＢＴ１
の要部断面図を示す。
【００２４】ＩＧＢＴ１は半導体基板２に形成されてい
る。半導体基板２においては、ｐ+型のドレイン層３の
上に、ｎ+型層５およびｎ-型層７が順次形成されてい
る。ｎ-型層７には、ｐ型のベース領域２１が形成され
ている。ベース領域２１には、ｎ+型のソース領域２３
が形成されている。ｎ-型層７の表面は、ゲート酸化膜
１５で覆われている。ゲート酸化膜１５の上には、ゲー
ト電極１７が形成されている。ゲート電極１７は層間膜
１９で覆われており、層間膜１９は、アルミのソース電
極２２が設けられている。金属配線層であるソース電極
２２は、複数のＩＧＢＴ素子のソース領域２３を電気的
に接続する配線層としても機能している。ソース電極２
２はパッシベーション膜２９で覆われている。なお、こ
の実施例では第１導電型をｎ型とし、第２導電型をｐ型
とした。
る。半導体基板２においては、ｐ+型のドレイン層３の
上に、ｎ+型層５およびｎ-型層７が順次形成されてい
る。ｎ-型層７には、ｐ型のベース領域２１が形成され
ている。ベース領域２１には、ｎ+型のソース領域２３
が形成されている。ｎ-型層７の表面は、ゲート酸化膜
１５で覆われている。ゲート酸化膜１５の上には、ゲー
ト電極１７が形成されている。ゲート電極１７は層間膜
１９で覆われており、層間膜１９は、アルミのソース電
極２２が設けられている。金属配線層であるソース電極
２２は、複数のＩＧＢＴ素子のソース領域２３を電気的
に接続する配線層としても機能している。ソース電極２
２はパッシベーション膜２９で覆われている。なお、こ
の実施例では第１導電型をｎ型とし、第２導電型をｐ型
とした。
【００２５】同じベース領域２１内に形成されるソース
領域２３の間の領域の上部には、シリコン酸化膜２７が
設けられている。その上部には開口部２５が形成されて
いる。一方、シリコン酸化膜２７下部のｎ-型層７は結
晶欠陥領域１１が形成されている。
領域２３の間の領域の上部には、シリコン酸化膜２７が
設けられている。その上部には開口部２５が形成されて
いる。一方、シリコン酸化膜２７下部のｎ-型層７は結
晶欠陥領域１１が形成されている。
【００２６】図２に、ＩＧＢＴ１の斜視図を示す。この
ように、結晶欠陥領域１１の上部にはシリコン酸化膜２
７が形成されており、さらに、開口部２５が形成されて
いる。これにより、アルミ製のソース電極を配線として
用いるとともに照射線のマスクとして用いることができ
る。
ように、結晶欠陥領域１１の上部にはシリコン酸化膜２
７が形成されており、さらに、開口部２５が形成されて
いる。これにより、アルミ製のソース電極を配線として
用いるとともに照射線のマスクとして用いることができ
る。
【００２７】つぎに、ＩＧＢＴ１の製造方法について説
明する。ソース電極２３の形成までは通常のＩＧＢＴの
製造と同様である。すなわち、図４Ａに示す様に、ドレ
イン層３の上にＰ+型層５、その上にＮ-型層７を形成し
て、基板２を形成する。つぎに、図４Ｂに示す様に、フ
ォトレジストをマスクとして用いて、Ｐ+型の不純物を
イオン注入し、ベース領域２１を形成する。ゲート酸化
膜１５を形成し、ゲート電極１７を形成する。ベース領
域２１内にソース領域２３を形成する。
明する。ソース電極２３の形成までは通常のＩＧＢＴの
製造と同様である。すなわち、図４Ａに示す様に、ドレ
イン層３の上にＰ+型層５、その上にＮ-型層７を形成し
て、基板２を形成する。つぎに、図４Ｂに示す様に、フ
ォトレジストをマスクとして用いて、Ｐ+型の不純物を
イオン注入し、ベース領域２１を形成する。ゲート酸化
膜１５を形成し、ゲート電極１７を形成する。ベース領
域２１内にソース領域２３を形成する。
【００２８】つぎに、層間膜１９を形成する。その際、
結晶欠陥領域１１の上にはシリコン酸化膜２７が形成さ
れる（図４Ｃ参照）。つぎに、図５Ａに示すように、前
面にソース電極２２を形成する。そして、フォトレジス
トを用い、エッチングを行ない、図５Ｂに示すようにコ
ンタクト部のソース電極２２を取除く。これにより、シ
リコン酸化膜２７の上部には、開口部２５が形成され
る。
結晶欠陥領域１１の上にはシリコン酸化膜２７が形成さ
れる（図４Ｃ参照）。つぎに、図５Ａに示すように、前
面にソース電極２２を形成する。そして、フォトレジス
トを用い、エッチングを行ない、図５Ｂに示すようにコ
ンタクト部のソース電極２２を取除く。これにより、シ
リコン酸化膜２７の上部には、開口部２５が形成され
る。
【００２９】図５Ｂに示す状態で、上部から所定のエネ
ルギー量で電子線を照射することにより、結晶欠陥領域
１１に電子線が照射される。なお、結晶欠陥領域１１以
外の領域については照射線がソース電極２２によって抑
制され、結晶欠陥領域１１だけに所望の結晶欠陥が発生
するように、電子線が照射される。なお、結晶欠陥領域
１１以外でも、かかる照射によってある程度の結晶欠陥
が生じるが、かかる結晶欠陥は、その後のアニール処理
によって取除くことができる。
ルギー量で電子線を照射することにより、結晶欠陥領域
１１に電子線が照射される。なお、結晶欠陥領域１１以
外の領域については照射線がソース電極２２によって抑
制され、結晶欠陥領域１１だけに所望の結晶欠陥が発生
するように、電子線が照射される。なお、結晶欠陥領域
１１以外でも、かかる照射によってある程度の結晶欠陥
が生じるが、かかる結晶欠陥は、その後のアニール処理
によって取除くことができる。
【００３０】このようにして、図１に示すＩＧＢＴ１が
製造される。
製造される。
【００３１】つぎに、パッシベーション膜２２中の飛程
と電子線のエネルギー量との関係を示す。図３に示すよ
うに、照射エネルギー量が増えると、アルミ中の飛程が
大きくなる。通常、結晶欠陥領域を形成する電子線のエ
ネルギー強度は、６００ｅＶから１ＭｅＶ程度である。
したがって、ソース電極２２だけで、前記結晶欠陥を阻
止するためには、ソース電極２２の厚みとして、０．６
〜１ｃｍの厚みが必要となる。しかしながら、ゲート電
極１７やパッシベーション膜２９等によっても照射線の
抑制が行なわれるため、通常のアルミ配線よりやや厚い
程度（１μｍ〜１０μｍ程度）でも、抑制効果が認めら
れる。
と電子線のエネルギー量との関係を示す。図３に示すよ
うに、照射エネルギー量が増えると、アルミ中の飛程が
大きくなる。通常、結晶欠陥領域を形成する電子線のエ
ネルギー強度は、６００ｅＶから１ＭｅＶ程度である。
したがって、ソース電極２２だけで、前記結晶欠陥を阻
止するためには、ソース電極２２の厚みとして、０．６
〜１ｃｍの厚みが必要となる。しかしながら、ゲート電
極１７やパッシベーション膜２９等によっても照射線の
抑制が行なわれるため、通常のアルミ配線よりやや厚い
程度（１μｍ〜１０μｍ程度）でも、抑制効果が認めら
れる。
【００３２】また、本実施形態においては、軽元素金属
でソース電極２２を形成しているので、ソース電極が露
出した状態で照射線を照射したとしても、重金属でソー
ス電極２２を形成した場合に発生する制動Ｘ線を阻止す
ることができる。このように、本発明においては、アル
ミ製のソース電極を配線として用いるとともに、照射領
域に開口部を設けて照射線のマスクとして用いることに
より、別途、照射線抑制層を形成することなく、所定の
領域のみ照射線を照射することができる。
でソース電極２２を形成しているので、ソース電極が露
出した状態で照射線を照射したとしても、重金属でソー
ス電極２２を形成した場合に発生する制動Ｘ線を阻止す
ることができる。このように、本発明においては、アル
ミ製のソース電極を配線として用いるとともに、照射領
域に開口部を設けて照射線のマスクとして用いることに
より、別途、照射線抑制層を形成することなく、所定の
領域のみ照射線を照射することができる。
【００３３】なお、本実施形態においては、ＩＧＢＴを
用いた場合について説明したが、他の半導体装置、例え
ばパワーＭＯＳＦＥＴ等にも用いることができる。
用いた場合について説明したが、他の半導体装置、例え
ばパワーＭＯＳＦＥＴ等にも用いることができる。
【００３４】また、通常のバイポーラトランジスタ、ま
たはそれ以外でも、基板内の一部にのみ照射線を照射し
たい領域を有する半導体装置であれば、どのようなもの
であっても適用することができる。
たはそれ以外でも、基板内の一部にのみ照射線を照射し
たい領域を有する半導体装置であれば、どのようなもの
であっても適用することができる。
【００３５】本実施形態においては、ソース電極２２を
アルミを用いた場合について説明したが、制動Ｘ線が発
生しない他の軽元素金属、例えばアルミニウムシリコン
等を採用してもよい。
アルミを用いた場合について説明したが、制動Ｘ線が発
生しない他の軽元素金属、例えばアルミニウムシリコン
等を採用してもよい。
【００３６】また、本実施例においては、照射線領域を
有する半導体装置として、ＩＧＢＴを採用した場合につ
いて説明したが、本発明をＩＧＢＴを有する半導体装置
として採用してもよい。
有する半導体装置として、ＩＧＢＴを採用した場合につ
いて説明したが、本発明をＩＧＢＴを有する半導体装置
として採用してもよい。
【００３７】なお、本実施形態においては、結晶欠陥領
域１１の上部の開口部２５を形成する為に、シリコン酸
化膜２７を設けている。しかし、このようなシリコン酸
化膜を設けることなく、形成したソース電極２２をエッ
チングして開口部を形成するようにしてもよい。
域１１の上部の開口部２５を形成する為に、シリコン酸
化膜２７を設けている。しかし、このようなシリコン酸
化膜を設けることなく、形成したソース電極２２をエッ
チングして開口部を形成するようにしてもよい。
【図１】本発明にかかる半導体装置の一例であるＩＧＢ
Ｔ１の要部断面図である。
Ｔ１の要部断面図である。
【図２】ＩＧＢＴ１の斜視図である。
【図３】電子エネルギーと飛程との関係を示す図であ
る。
る。
【図４】ＩＧＢＴ１の製造工程を示す図である。
【図５】ＩＧＢＴ１の製造工程を示す図である。
【図６】従来のＩＧＢＴ８０の要部断面図である。
【図７】従来のＩＧＢＴ９０の要部断面図である。
３ ドレイン層 ５ Ｐ+型層 ７ Ｎ-型層 １１ 結晶欠陥領域 ２２ ソース電極 ２５ 開口部 ２７ シリコン酸化膜
Claims (7)
- 【請求項１】照射線を照射するための照射領域を有する
基板、 前記基板の上に設けられた金属配線層、 を有する半導体装置であって、 前記金属配線層は、軽元素金属で構成されており、 前記照射領域の上部の前記金属配線層は、前記照射領域
には前記照射線が達する程度に、前記照射領域以外の領
域の上部より薄く形成されていること、 を特徴とする半導体装置。 - 【請求項２】請求項１の半導体装置において、 前記金属配線層の前記照射領域の上部は開口しているこ
と、 を特徴とする半導体装置。 - 【請求項３】請求項１の半導体装置において、 前記照射領域以外の領域の上部の金属配線層は、前記照
射線が前記照射領域以外の領域に悪影響を及ぼさない程
度に厚いこと、 を特徴とする半導体装置。 - 【請求項４】照射線を照射するための照射領域を有する
基板、 前記基板の上に設けられた金属配線層、 を有する半導体装置であって、 前記金属配線層は、軽元素金属で構成されており、前記
照射領域以外の領域への照射線の照射を抑制するマスク
として用いられること、 を特徴とする半導体装置。 - 【請求項５】請求項１〜請求項４のいずれかの半導体装
置において、 前記半導体装置は、ＩＧＢＴであり、前記照射領域は、
寄生ダイオードが形成されるＰＮ接合領域であること、 を特徴とする半導体装置。 - 【請求項６】請求項１〜請求項４のいずれかの半導体装
置において、 前記半導体装置は、ＭＯＳＦＥＴであり、前記照射領域
は、寄生ダイオードが形成されるＰＮ接合領域であるこ
と、 を特徴とする半導体装置。 - 【請求項７】基板の上に金属配線層を有し、基板内に部
分的に照射線を照射する半導体装置の製造方法であっ
て、 前記金属配線層を全面に形成し、 前記照射領域の上部の前記金属配線層を取り除き、 前記残存した金属配線層をマスクとして前記照射線を照
射すること、 を特徴とする半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9071056A JPH10270451A (ja) | 1997-03-25 | 1997-03-25 | 半導体装置およびその製造方法 |
| EP98910997A EP0913859B1 (en) | 1997-03-25 | 1998-03-25 | Semiconductor device and method for manufacturing the same |
| PCT/JP1998/001325 WO1998043287A1 (fr) | 1997-03-25 | 1998-03-25 | Dispositif a semi-conducteur et son procede de fabrication |
| DE69834613T DE69834613T2 (de) | 1997-03-25 | 1998-03-25 | Halbleiterbauelement und verfahren zur dessen herstellung |
| US09/208,105 US7276764B1 (en) | 1997-03-25 | 1998-11-25 | Semiconductor device with metal wire layer masking |
| US11/371,720 US7736977B2 (en) | 1997-03-25 | 2006-03-09 | Semiconductor device and a method for manufacturing therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9071056A JPH10270451A (ja) | 1997-03-25 | 1997-03-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270451A true JPH10270451A (ja) | 1998-10-09 |
Family
ID=13449493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9071056A Pending JPH10270451A (ja) | 1997-03-25 | 1997-03-25 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7276764B1 (ja) |
| EP (1) | EP0913859B1 (ja) |
| JP (1) | JPH10270451A (ja) |
| DE (1) | DE69834613T2 (ja) |
| WO (1) | WO1998043287A1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197472A (ja) * | 2004-01-07 | 2005-07-21 | Toyota Motor Corp | バイポーラ半導体装置 |
| JP2006228772A (ja) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードとその製造方法 |
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| WO2010024433A1 (ja) | 2008-09-01 | 2010-03-04 | ローム株式会社 | 半導体装置およびその製造方法 |
| WO2010050130A1 (ja) * | 2008-10-29 | 2010-05-06 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| JP2016111174A (ja) * | 2014-12-05 | 2016-06-20 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| CN110085671A (zh) * | 2018-01-25 | 2019-08-02 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239466B1 (en) * | 1998-12-04 | 2001-05-29 | General Electric Company | Insulated gate bipolar transistor for zero-voltage switching |
| JP4840551B2 (ja) * | 2001-06-07 | 2011-12-21 | 株式会社デンソー | Ｍｏｓトランジスタ |
| DE102004012818B3 (de) * | 2004-03-16 | 2005-10-27 | Infineon Technologies Ag | Verfahren zum Herstellen eines Leistungshalbleiterbauelements |
| DE102004024659B4 (de) | 2004-05-18 | 2014-10-02 | Infineon Technologies Ag | Halbleiterbauteil |
| JP2006222395A (ja) * | 2005-02-14 | 2006-08-24 | Nec Electronics Corp | 半導体装置 |
| US9196560B2 (en) * | 2013-10-31 | 2015-11-24 | Infineon Technologies Austria Ag | Semiconductor device having a locally reinforced metallization structure and method for manufacturing thereof |
| US9355958B2 (en) | 2013-10-31 | 2016-05-31 | Infineon Technologies Ag | Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5146882A (en) * | 1974-10-18 | 1976-04-21 | Mitsubishi Electric Corp | Handotaisochi oyobisono seizohoho |
| JPS539469A (en) * | 1976-07-15 | 1978-01-27 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device having electrode of stepped structure and its production |
| JPS542076A (en) * | 1977-06-08 | 1979-01-09 | Hitachi Ltd | Manufacture for semiconductor device |
| US4134778A (en) | 1977-09-02 | 1979-01-16 | General Electric Company | Selective irradiation of thyristors |
| JPS55154767A (en) * | 1979-05-23 | 1980-12-02 | Toshiba Corp | Manufacture of semiconductor device |
| EP0213972A1 (en) * | 1985-08-30 | 1987-03-11 | SILICONIX Incorporated | Method for shifting the threshold voltage of DMOS transistors |
| US4752818A (en) * | 1985-09-28 | 1988-06-21 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device with multiple recombination center layers |
| US4682195A (en) * | 1985-09-30 | 1987-07-21 | General Electric Company | Insulated gate device with configured emitter contact pad |
| JPS62298120A (ja) * | 1986-06-18 | 1987-12-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPH0722198B2 (ja) * | 1987-07-15 | 1995-03-08 | 富士電機株式会社 | 絶縁ゲ−ト形バイポ−ラトランジスタ |
| JPS6419771U (ja) | 1987-07-27 | 1989-01-31 | ||
| GB2213988B (en) * | 1987-12-18 | 1992-02-05 | Matsushita Electric Works Ltd | Semiconductor device |
| JPH01235272A (ja) * | 1988-03-15 | 1989-09-20 | Matsushita Electric Works Ltd | 半導体装置 |
| JPH01287965A (ja) * | 1988-05-13 | 1989-11-20 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2526653B2 (ja) | 1989-01-25 | 1996-08-21 | 富士電機株式会社 | 伝導度変調型ｍｏｓｆｅｔ |
| JPH03259537A (ja) * | 1990-03-09 | 1991-11-19 | Hitachi Ltd | 半導体装置及びその製法 |
| JP2858404B2 (ja) * | 1990-06-08 | 1999-02-17 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 |
| IT1272567B (it) * | 1992-09-15 | 1997-06-23 | Int Rectifier Corp | Dispositivo transistore di potenza, dotato di una regione ultraprofonda a concentrazione maggiorata |
| JP2944840B2 (ja) * | 1993-03-12 | 1999-09-06 | 株式会社日立製作所 | 電力用半導体装置 |
| US5981981A (en) * | 1993-10-13 | 1999-11-09 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including a bipolar structure |
| JPH07135214A (ja) | 1993-11-11 | 1995-05-23 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| JPH07297414A (ja) * | 1994-04-25 | 1995-11-10 | Toshiba Corp | 半導体装置とその製造方法 |
| JP3259537B2 (ja) | 1994-08-29 | 2002-02-25 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2883017B2 (ja) * | 1995-02-20 | 1999-04-19 | ローム株式会社 | 半導体装置およびその製法 |
| JP4229661B2 (ja) | 2002-09-13 | 2009-02-25 | 株式会社オリンピア | 遊技機 |
-
1997
- 1997-03-25 JP JP9071056A patent/JPH10270451A/ja active Pending
-
1998
- 1998-03-25 DE DE69834613T patent/DE69834613T2/de not_active Expired - Lifetime
- 1998-03-25 WO PCT/JP1998/001325 patent/WO1998043287A1/ja active IP Right Grant
- 1998-03-25 EP EP98910997A patent/EP0913859B1/en not_active Expired - Lifetime
- 1998-11-25 US US09/208,105 patent/US7276764B1/en not_active Expired - Lifetime
-
2006
- 2006-03-09 US US11/371,720 patent/US7736977B2/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005197472A (ja) * | 2004-01-07 | 2005-07-21 | Toyota Motor Corp | バイポーラ半導体装置 |
| JP2006228772A (ja) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Ind Co Ltd | ショットキバリアダイオードとその製造方法 |
| JP2007103770A (ja) * | 2005-10-06 | 2007-04-19 | Sanken Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| US10217856B2 (en) | 2008-09-01 | 2019-02-26 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| US8492829B2 (en) | 2008-09-01 | 2013-07-23 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| US8802548B2 (en) | 2008-09-01 | 2014-08-12 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| US9385217B2 (en) | 2008-09-01 | 2016-07-05 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| US9755065B2 (en) | 2008-09-01 | 2017-09-05 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| WO2010024433A1 (ja) | 2008-09-01 | 2010-03-04 | ローム株式会社 | 半導体装置およびその製造方法 |
| US10672900B2 (en) | 2008-09-01 | 2020-06-02 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
| WO2010050130A1 (ja) * | 2008-10-29 | 2010-05-06 | サンケン電気株式会社 | 半導体装置及びその製造方法 |
| JP2010109031A (ja) * | 2008-10-29 | 2010-05-13 | Sanken Electric Co Ltd | 半導体装置及びその製造方法 |
| US8384123B2 (en) | 2008-10-29 | 2013-02-26 | Sanken Electric Co., Ltd. | Semiconductor device and method for manufacturing same |
| JP2016111174A (ja) * | 2014-12-05 | 2016-06-20 | 富士電機株式会社 | 絶縁ゲート型バイポーラトランジスタ及びその製造方法 |
| CN110085671A (zh) * | 2018-01-25 | 2019-08-02 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| CN110085671B (zh) * | 2018-01-25 | 2022-05-31 | 株式会社电装 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060151829A1 (en) | 2006-07-13 |
| EP0913859A1 (en) | 1999-05-06 |
| US7276764B1 (en) | 2007-10-02 |
| EP0913859B1 (en) | 2006-05-24 |
| EP0913859A4 (en) | 2004-04-14 |
| DE69834613D1 (de) | 2006-06-29 |
| WO1998043287A1 (fr) | 1998-10-01 |
| DE69834613T2 (de) | 2007-03-08 |
| US7736977B2 (en) | 2010-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7736977B2 (en) | Semiconductor device and a method for manufacturing therefor | |
| JP6078961B2 (ja) | 半導体装置の製造方法 | |
| JP5320679B2 (ja) | 半導体装置およびその製造方法 | |
| US20100009551A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20070080407A1 (en) | Insulated gate bipolar transistor | |
| US9484445B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US7759711B2 (en) | Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same | |
| JP2010147239A (ja) | 半導体装置及びその製造方法 | |
| US10818784B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001135831A (ja) | 半導体装置 | |
| JP4840551B2 (ja) | Ｍｏｓトランジスタ | |
| US20140117406A1 (en) | Reverse blocking mos semiconductor device and manufacturing method thereof | |
| JP2950025B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH0680820B2 (ja) | 過電圧保護機能付半導体装置及びその製造方法 | |
| JPS62298120A (ja) | 半導体装置およびその製造方法 | |
| JPH09232332A (ja) | 半導体装置 | |
| JP5003598B2 (ja) | 半導体装置 | |
| JP2002026341A (ja) | 半導体装置及びその製造方法 | |
| JPH07135214A (ja) | 半導体装置およびその製造方法 | |
| KR100485680B1 (ko) | 반도체장치및그제조방법 | |
| JPS6143475A (ja) | Ｍｏｓ型半導体装置 | |
| JP2561963B2 (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| JPH0671078B2 (ja) | 半導体装置 | |
| JP2818959B2 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2001111052A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070604 |