JP2944840B2 - 電力用半導体装置 - Google Patents

電力用半導体装置

Info

Publication number
JP2944840B2
JP2944840B2 JP5230593A JP5230593A JP2944840B2 JP 2944840 B2 JP2944840 B2 JP 2944840B2 JP 5230593 A JP5230593 A JP 5230593A JP 5230593 A JP5230593 A JP 5230593A JP 2944840 B2 JP2944840 B2 JP 2944840B2
Authority
JP
Japan
Prior art keywords
gate
emitter
silicon
electrode
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5230593A
Other languages
English (en)
Other versions
JPH06268228A (ja
Inventor
森　　睦宏
保道 安田
寛之 小澤
仁 大貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5230593A priority Critical patent/JP2944840B2/ja
Priority to US08/205,387 priority patent/US5539244A/en
Priority to DE19944408557 priority patent/DE4408557C2/de
Publication of JPH06268228A publication Critical patent/JPH06268228A/ja
Application granted granted Critical
Publication of JP2944840B2 publication Critical patent/JP2944840B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電力用絶縁ゲートバイ
ポーラトランジスタ（以下、これをＩＧＢＴという）等
の電力用半導体装置に係わり、特に、ＩＧＢＴ等の電力
用半導体装置にボンディングパッドを介してワイヤ電極
をボンディングさせる際に、耐圧劣化の発生を低減さ
せ、信頼性の高いワイヤボンディングを行うことが可能
な電力用半導体装置に関する。
【０００２】
【従来の技術】従来、ＩＧＢＴは、比較的高速動作が可
能であり、しかも、大電力の処理が可能な電力用半導体
装置として知られおり、近年では、益々大電力制御装置
において利用が進められている。
【０００３】ところで、図４は、前記既知のＩＧＢＴの
構成の一例を示す断面図である。
【０００４】図４において、５１は高濃度ｐ型半導体
（ｐ＋）基板、５２はｎ型半導体バッファ層（ｎバッフ
ァ層）、５３は低濃度ｎ型半導体（ｎ−）層、５４はｐ
型半導体（ｐ）領域、５５は高濃度ｎ型半導体（ｎ＋）
領域、５６は高濃度ｐ型半導体（ｐ＋）領域、５７はゲ
ート酸化膜、５８は第１のシリコン酸化膜、５９は第２
のシリコン酸化膜、６０はコレクタ電極、６１はエミッ
タ配線電極、６２はゲート配線電極、６３はゲート電
極、６４はエミッタワイヤ電極、６５はゲートワイヤ電
極である。この場合に、第１のシリコン酸化膜５８、第
２のシリコン酸化膜５９、エミッタ配線電極６１は、エ
ミッタボンディングパッド領域６６を構成し、第１のシ
リコン酸化膜５８、第２のシリコン酸化膜５９、ゲート
配線電極６２は、ゲートボンディングパッド領域６７を
構成している。
【０００５】そして、ｐ＋基板５１の上にｎバッファ層
５２、ｎ−層５３が順次積層されて基体本体が構成され
る。この基体本体には、ｎ−層５３側表面の、エミッタ
ボンディングパッド領域６６及びゲートボンディングパ
ッド領域６７に対応した部分にそれぞれｐ＋領域５６が
形成されるとともに、その他の部分にｐ領域５４が形成
され、ｐ＋基板５１側の表面にコレクタ電極６０が形成
される。前記ｐ領域５４は、内部に１つ以上のｎ＋領域
５５が形成されている。ｐ＋領域５６側表面に第１のシ
リコン酸化膜５８が形成され、この第１のシリコン酸化
膜５８上に第２のシリコン酸化膜５９が形成されて、エ
ミッタボンディングパッド領域６６及びゲートボンディ
ングパッド領域６７がそれぞれ形成される。隣合うｎ＋
領域５５間に、ｐ領域５４及びｎ−層５３を股ぐように
してゲート酸化膜５７が形成され、ｐ＋領域５６側表面
の一部にもゲート酸化膜５７が形成される。これらゲー
ト酸化膜５７上にゲート電極６３が形成され、このゲー
ト電極６３上に第２のシリコン酸化膜５９が形成され
る。ゲートボンディングパッド領域６７を除いた第２の
シリコン酸化膜５９上にエミッタ配線電極６１が形成さ
れ、このエミッタ配線電極６１は第２のシリコン酸化膜
５９の欠除部分を通してｎ＋領域５５及びｎ−層５３に
導電接続されている。ゲートボンディングパッド領域６
７にある第２のシリコン酸化膜５９上にゲート配線電極
６２が形成され、このゲート配線電極６２は第２のシリ
コン酸化膜５９の欠除部分を通してゲート電極６３に導
電接続される。エミッタ配線電極６１は、表面にアルミ
ニウムまたは金等からなるエミッタワイヤ電極６４が超
音波固着（ボンディング）され、ゲート配線電極６２に
も、表面にアルミニウムまたは金等からなるゲートワイ
ヤ電極６５が超音波固着（ボンディング）される。
【０００６】この場合、エミッタ配線電極６１とｐ＋領
域５６との間、及び、ゲート配線電極６２とｐ＋領域５
６との間に、それぞれ第１及び第２のシリコン酸化膜５
８、５９を介在させることで、エミッタワイヤ電極６４
をエミッタ配線電極６１にボンディングする時、及び、
ゲートワイヤ電極６５をゲート配線電極６２にボンディ
ングする時に、それぞれｐ＋領域５６に加えられる圧力
を緩和するようにし、ｐ＋領域５６のシリコン結晶が前
記圧力によって破壊されるのを防いでいる。
【０００７】前記構成によるＩＧＢＴは、以下に述べる
ように動作する。
【０００８】いま、エミッタワイヤ電極６４を介してエ
ミッタ配線電極６１に低（−）電位、コレクタ電極６０
に高（＋）電位を加え、ゲートワイヤ電極６５を介して
ゲート配線電極６２に高（＋）電位を加えると、ゲート
配線電極６２の下にあるゲート酸化膜５７近傍のｐ領域
５４の表面にｎ反転層が形成され、電子流がｎ＋層５
５、前記ｎ反転層、ｎ−層５３、ｎバッファ層５２を通
してｐ＋基板５１に流れる。この電子流によってｐ＋基
板５１からホール電流の注入が促され、それによりｎバ
ッファ層５２及びｎ−層５３の伝導度が変調されて、コ
レクタ電極６０からエミッタ配線電極６１に至る電流を
発生させる。このとき、ｎ−層５３の伝導度の変調は、
ＩＧＢＴ内の抵抗値を約２桁程度低減させるので、ＩＧ
ＢＴ内に大電流を通流出力させることができる。
【０００９】このようなＩＧＢＴの出力電流は、他の電
力用トランジスタの出力電流に比べて大きく、例えば、
電圧容量６００Ｖ素子で比較すると、バイポーラトラン
ジスタの約２倍、電力用ＭＯＳＦＥＴの約４倍程度大き
くなる。その結果、例えば、電流容量２５Ａのバイポー
ラトランジスタを構成する場合、７ｍｍ×７ｍｍのサイ
ズのチップを必要としたのに対し、同じ電流容量２５Ａ
のＩＧＢＴを構成する場合には、約５ｍｍ×５ｍｍのサ
イズの縮小したチップで足りることになる。
【００１０】ところで、電流容量の等しいバイポーラト
ランジスタとＩＧＢＴは、同径のエミッタワイヤ電極
と、同面積のエミッタボンディングパッド領域を必要と
するので、この種のＩＧＢＴは、バイポーラトランジス
タに比べてチップ上のボンディングパッド領域の面積の
占有割合が高くなるという構造上の問題がある。
【００１１】続く、図５は、この構造上の問題の解決を
計った既知のＩＧＢＴの構成の一例を示す断面図であ
る。
【００１２】図５において、図４に示された構成要素と
同じ構成要素には同じ符号を付けている。
【００１３】図４に示されたＩＧＢＴの例（以下、これ
を前例という）と、このＩＧＢＴ（以下、これを本例と
いう）との違いは、前例が、ＩＧＢＴ内に、エミッタワ
イヤ電極６４をボンディングするため、エミッタボンデ
ィングパッド領域６６を別途設けているのに対し、本例
は、エミッタワイヤ電極６４を、ゲート電極６３上に形
成したエミッタ配線電極６１に直接ボンディングし、前
記エミッタボンディングパッド領域６６をＩＧＢＴ内か
ら除いている点に違いがあるだけで、その他、前例と本
例との間に構成上の違いはない。
【００１４】本例によれば、エミッタ電流が直接導通す
る領域（電流導通領域）がエミッタワイヤ電極６４のワ
イヤボンディング領域と兼用されているため、同サイズ
のもの同志を比較した場合、前例よりもＩＧＢＴ内の電
流導通領域の占有割合を大幅に増やすことができ、同時
に大電流の処理を行えるようになる。
【００１５】特に、最近、ＩＧＢＴにおいては、チップ
サイズの拡大化、または、チップの並列接続化が計られ
ており、それによって数１００Ａ程度の大電流の処理が
できるものが出回るようになってきたが、このような構
成のＩＧＢＴを前例の構成にした場合には、エミッタボ
ンディングパッド領域６６の形成個所が数１０個所にも
及ぶため、エミッタボンディングパッド領域６６の占有
面積が極めて大きくなるが、本例においては、そのよう
な占有面積を必要としない点において極めて有利なもの
である。
【００１６】
【発明が解決しようとする課題】前述の各既知のＩＧＢ
Ｔにおいては、処理すべき電流が比較的小さく、ワイヤ
電極の径が細いもので足りる、例えば、３００ミクロン
径のアルミニウムのエミッタワイヤ電極６４をエミッタ
ボンディングパッド領域６６にボンディングすれば足り
る間は、前記ボンディング時の圧力によってｐ＋領域５
６のシリコン結晶がダメージを受けることは殆んどなか
った。
【００１７】ところが、ＩＧＢＴの処理すべき電流を増
大させるため、エミッタワイヤ電極６４の径を増大さ
せ、この増大した径のエミッタワイヤ電極６４をエミッ
タボンディングパッド領域６６にボンディングするとき
には、そのボンディング時に生じる大きな圧力によって
ｐ＋領域５６のシリコン結晶がダメージを受け、ＩＧＢ
Ｔに耐圧の劣化が生じるようになった。同様に、ゲート
ワイヤ電極６５をゲートボンディングパッド領域６７に
ボンディングするときも、同様な事象による耐圧の劣化
が生じることが判った。この場合、前記耐圧の劣化が生
じる割合は、ＩＧＢＴで処理すべき電流の増大に伴って
エミッタワイヤ電極６４やゲートワイヤ電極６５の径を
太くして行くに従って増大するようになり、例えば、エ
ミッタワイヤ電極６４やゲートワイヤ電極６５の径を５
００ミクロン程度にすると、ＩＧＢＴの耐圧の劣化は、
極めて顕著に現われてくる。
【００１８】そこで、本発明者等は、このＩＧＢＴの耐
圧の劣化を生じさせる原因について調査したところ、エ
ミッタワイヤ電極６４をエミッタボンディングパッド領
域６６に、及び、ゲートワイヤ電極６５をゲートボンデ
ィングパッド領域６７にそれぞれボンディングする際
に、ＩＧＢＴ内に以下に述べるような破壊現象が生じ、
その破壊現象によってＩＧＢＴに耐圧の劣化が生じるこ
とを突き止めた。
【００１９】図６は、図４に示されたＩＧＢＴにおい
て、エミッタワイヤ電極がボンディングされたエミッタ
ボンディングパッド領域近傍の構造を示す断面図であ
る。
【００２０】図６において、６６はシリコン粒子、６７
は亀裂であり、その他、図４に示された構成要素と同じ
構成要素には同じ符号を付けている。
【００２１】一般に、半導体装置に用いられるアルミニ
ウム材は、アルミニウムとシリコン基板とが接触する構
成した場合、熱処理中にアルミニウムがシリコン基板を
溶融させるのを防ぐため、前記アルミニウム材中に数％
の割合でシリコンを含有させており、エミッタ配線電極
６１にも数％のシリコンを含有したアルミニウム材が用
いられている。そして、数％のシリコンを含有したアル
ミニウムからなるエミッタ配線電極６１とそれに接触し
ている第２のシリコン酸化膜５９が、ＩＧＢＴの製作過
程中の熱処理時に、図６に示すように、エミッタ配線電
極６１内のシリコンがシリコン粒子６６となって、第２
のシリコン酸化膜５９とエミッタ配線電極６１の境界面
近傍のエミッタ配線電極６１中に一部析出するようにな
る。これら析出したシリコン粒子６６は、その中のいく
つかのものが第２のシリコン酸化膜５９に対して鋭角な
形状になるように成長し、超音波ボンディング装置を用
いてエミッタワイヤ電極６４をエミッタ配線電極６１に
ボンディングさせる際に、前記鋭角な形状のシリコン粒
子６６が前記ボンディング時の圧力によってシリコン酸
化膜５９の一部分に集中的な力を与えるようになり、そ
れによってシリコン酸化膜５９内に前記シリコン粒子６
６を起点とした亀裂６７を生じさせることが判明した。
そして、前記亀裂６７がさらに奥深くまで進行すると、
第２のシリコン酸化膜５９や第１のシリコン酸化膜５８
の範囲を超えてｐ＋領域６７の下まで達し、ｐ＋領域６
７とｎ−層５３とからなるｐｎ接合部を破壊しているこ
とも判明した。
【００２２】以上、ＩＧＢＴ内の破壊現象は、エミッタ
ボンディングパッド領域６６について述べたものである
が、ゲートボンディングパッド領域６７においても同様
の破壊現象が生じており、特に、ゲート配線電極６２の
下にある第１及び第２のシリコン酸化膜５８、５９に前
述のような亀裂６７が生じると、ＭＯＳゲートの絶縁性
が損なわれ、ＩＧＢＴの信頼性を著しく損なうことにな
る。
【００２３】また、このＩＧＢＴ内の破壊現象は、ＩＧ
ＢＴ内にエミッタボンディングパッド領域６６を設けて
なる図４に示されたタイプのものに限られず、エミッタ
ワイヤ電極６４を電流導通領域にボンディングしている
図５に示されたタイプのものにも生じており、特に、図
５に示されたタイプの方が耐圧の劣化が顕著に現われる
ことも判明した。
【００２４】このように、既知のＩＧＢＴは、ボンディ
ングされるワイヤ電極の径が太くなると、そのワイヤ電
極をワイヤボンディングする時の圧力により、第１及び
第２のシリコン酸化膜５８、５９やｐ＋領域６７に亀裂
６７を生じさせ、それによってＩＧＢＴの耐圧の劣化を
もたらすもので、ＩＧＢＴに耐圧の劣化を生じさせるこ
となく、大径のワイヤ電極をボンディングすることが困
難であるという問題があった。
【００２５】本発明は、前記問題点を除くものであっ
て、その目的は、比較的大径のワイヤ電極をボンディン
グパッドにボンディングする際に、そのボンディング時
の圧力によって半導体装置に耐圧の劣化を生じさせない
電力用半導体装置を提供することにある。
【００２６】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、半導体基体上に設置されたエミッタボン
ディングパッドを介してエミッタワイヤ電極が接続さ
れ、かつ、前記半導体基体上に設置されたゲートボンデ
ィングパッドを介してゲートワイヤ電極が接続される電
力用半導体装置において、前記エミッタボンディングパ
ッドは、前記エミッタワイヤ電極がボンディングされる
とともに、前記半導体基体上に直接形成された、シリコ
ンを含有したアルミニウムからなるエミッタ配線電極に
よって構成され、前記ゲートボンディングパッドは、前
記ゲートワイヤ電極がボンディングされる、シリコンを
含有したアルミニウムからなるゲート配線電極と、前記
ゲート配線電極の前記半導体基体側に設置されたシリコ
ン結晶層と、前記シリコン結晶層及び前記半導体基体間
に設置されたシリコン酸化膜とによって構成される第１
の手段を備える。
【００２７】また、前記目的を達成するために、本発明
は、半導体基体上にゲート酸化膜を介してゲート電極が
形成されており、そのゲート電極の表面に設置されたエ
ミッタボンディングパッドを介してエミッタワイヤ電極
が接続され、かつ、前記半導体基体上に設置されたゲー
トボンディングパッドを介してゲートワイヤ電極が接続
される電力用半導体装置において、前記エミッタボンデ
ィングパッドは、エミッタワイヤ電極がボンディングさ
れる、シリコンを含有したアルミニウムからなるエミッ
タ配線電極と、前記エミッタ配線電極の前記半導体基体
側に設置されたシリコン結晶層と、前記シリコン結晶層
及び前記ゲート電極間に設置されたシリコン酸化膜とに
よって構成され、前記ゲートボンディングパッドは、前
記ゲートワイヤ電極がボンディングされる、シリコンを
含有したアルミニウムからなるゲート配線電極と、前記
ゲート配線電極の前記半導体基体側に設置されたシリコ
ン結晶層と、前記シリコン結晶層の前記半導体基体側に
設置された第２のシリコン酸化膜とによって構成される
第２の手段を備える。
【００２８】
【作用】前記第１の手段によれば、電力用半導体装置
（ＩＧＢＴ）のエミッタボンディングパッド領域は、シ
リコンを含有したアルミニウムからなるエミッタ配線電
極のみで構成され、そのエミッタ配線電極が直接シリコ
ンのｐ＋層に接触しているものである。このため、前記
エミッタ配線電極の中のｐ＋層との境界面近傍にシリコ
ン粒子が成長析出しても、それらのシリコン粒子の形状
は、平らな形のもので、鋭角な形状のものでないため、
エミッタワイヤ電極を前記エミッタボンディングパッド
領域にボンディングする際の圧力によって、前記析出さ
れたシリコン粒子が前記ｐ＋層に集中的な力を与えるこ
とがなく、前記ｐ＋層内等に亀裂を生じさせることがな
い。一方、電力用半導体装置（ＩＧＢＴ）のゲートボン
ディングパッド領域は、シリコンを含有したアルミニウ
ムからなるゲート配線電極と、ゲート配線電極に接触す
るシリコン結晶層と、このシリコン結晶層に接触するシ
リコン酸化膜とで構成され、やはり、ゲート配線電極が
前記シリコン結晶層に接触しているものである。このた
め、前記ゲート配線電極の中の前記シリコン結晶層との
境界面近傍にシリコン粒子が成長析出したとても、前と
同様に、それらのシリコン粒子の形状は、平らな形のも
ので、鋭角な形状のものでないため、ゲートワイヤ電極
を前記ゲートボンディングパッド領域にボンディングす
る際の圧力によって、前記析出されたシリコン粒子が前
記シリコン結晶層や前記シリコン酸化膜に集中的な力を
与えることがなく、前記シリコン結晶層や前記シリコン
酸化膜内等に亀裂を生じさせることがない。
【００２９】従って、この第１の手段は、比較的大径の
エミッタワイヤ電極及びゲートワイヤ電極をエミッタボ
ンディングパッド領域及びゲートボンディングパッド領
域にボンディングする際の圧力によって、電力用半導体
装置（ＩＧＢＴ）内に破壊現象を生じさせることがな
く、電力用半導体装置（ＩＧＢＴ）の耐圧の劣化を生じ
させない。
【００３０】また、前記第２の手段によれば、電力用半
導体装置（ＩＧＢＴ）のエミッタボンディングパッド領
域は、シリコンを含有したアルミニウムからなるエミッ
タ配線電極と、前記エミッタ配線電極に接触するシリコ
ン結晶層と、前記シリコン結晶層に接触するシリコン酸
化膜とによって構成され、電力用半導体装置（ＩＧＢ
Ｔ）のゲートボンディングパッド領域は、シリコンを含
有したアルミニウムからなるゲート配線電極と、前記ゲ
ート配線電極に接触するシリコン結晶層と、前記シリコ
ン結晶層に接触するシリコン酸化膜とによって構成され
る。このように、エミッタ配線電極及びゲート配線電極
は、ともにシリコン結晶層に接触しているため、エミッ
タ配線電極及びゲート配線電極内に成長析出されるシリ
コン粒子の形状は、平らな形のものになるので、エミッ
タワイヤ電極及びゲートワイヤ電極をエミッタボンディ
ングパッド領域及びゲートボンディングパッド領域にボ
ンディングする時の圧力によって、前記析出されたシリ
コン粒子が前記シリコン結晶層や前記各シリコン酸化膜
に集中的な力を与えることがなく、前記シリコン結晶層
や前記各シリコン酸化膜内等に亀裂を生じさせることが
ない。
【００３１】従って、この第２の手段も、比較的大径の
エミッタワイヤ電極及びゲートワイヤ電極をエミッタボ
ンディングパッド領域及びゲートボンディングパッド領
域にボンディングする際の圧力によって、電力用半導体
装置（ＩＧＢＴ）内に破壊現象を生じさせることがな
く、電力用半導体装置（ＩＧＢＴ）の耐圧の劣化を生じ
させない。
【００３２】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
【００３３】図１は、本発明に係わる電力用半導体装置
の第１の実施例の構成を示す断面図であり、電力用半導
体装置としてＩＧＢＴに適用した例を示すものである。
【００３４】図１において、１は高濃度ｐ型半導体（ｐ
＋）基板、２はｎ型半導体バッファ層（ｎバッファ
層）、３は低濃度ｎ型半導体（ｎ−）層、４はｐ型半導
体（ｐ）領域、５は高濃度ｎ型半導体（ｎ＋）領域、６
は高濃度ｐ型半導体（ｐ＋）領域、７はゲート酸化膜、
８は第１のシリコン酸化膜、９は第２のシリコン酸化
膜、１０はコレクタ電極、１１はエミッタ配線電極、１
２はゲート配線電極、１３はゲート電極、１４はエミッ
タワイヤ電極、１５はゲートワイヤ電極、１６はエミッ
タボンディングパッド領域、１７はゲートボンディング
パッド領域、１８はシリコン結晶層である。この場合、
エミッタ配線電極１１は、単独でエミッタボンディング
パッド領域１６を構成し、第１のシリコン酸化膜８、シ
リコン結晶層１８、ゲート配線電極１２は、ゲートボン
ディングパッド領域１７を構成する。エミッタ配線電極
１１及びゲート配線電極１２は、数％のシリコンを含有
したアルミニウム材からなり、エミッタワイヤ電極１４
及びゲートワイヤ電極１５は、アルミニウムまたは金等
からなる。
【００３５】そして、ｐ＋基板１上にｎバッファ層２、
ｎ−層３が順次積層されて基体本体が構成される。この
基体本体は、ｎ−層３側表面の、エミッタボンディング
パッド領域１６及びゲートボンディングパッド領域１７
に対応した部分にそれぞれｐ＋領域６が形成されるとと
もに、その他の部分にｐ領域４が形成され、ｐ＋基板１
側表面にコレクタ電極１０が形成される。前記ｐ領域４
は、内部に１つ以上のｎ＋領域５を有している。隣合う
ｎ＋領域５間に、ｐ領域４及びｎ−層３を股ぐようにし
てゲート酸化膜７が形成され、そのゲート酸化膜７上に
ゲート電極１３が形成される。前記ゲート酸化膜７及び
ゲート電極１３上には、エミッタ配線電極１１が形成さ
れ、このエミッタ配線電極１１はｐ＋領域６上まで延び
てエミッタボンディングパッド領域１６が形成されると
ともに、第２のシリコン酸化膜９の欠除部分を通してｎ
＋領域５及びｎ−層３に導電接続される。ゲートボンデ
ィングパッド領域１７及びその近傍部分のｐ＋領域６側
表面には、第１のシリコン酸化膜８とそれに隣接してゲ
ート酸化膜７とが形成され、前記第１のシリコン酸化膜
８上にシリコン結晶層１８が形成される。前記ゲート酸
化膜７上にはゲート電極１３が形成され、このゲート電
極１３の一端はシリコン酸化膜８上まで延長している。
これらゲート酸化膜７及びゲート電極１３上には、第２
のシリコン酸化膜９が形成され、前記シリコン結晶層１
８及び第２のシリコン酸化膜９上には、ゲート配線電極
１２が形成される。このゲート配線電極１２は、第２の
シリコン酸化膜９の欠除部分を通してゲート電極１３に
導電接続される。エミッタ配線電極１１の表面には、エ
ミッタワイヤ電極１４が超音波固着（ボンディング）さ
れ、ゲート配線電極１２の表面にも、ゲートワイヤ電極
１５が超音波固着（ボンディング）される。ここにおい
て、前記構成に係わる本実施例のＩＧＢＴと、図４に示
された既知のＩＧＢＴとを対比させると、両者は、エミ
ッタボンディングパッド領域１６の構成及びゲートボン
ディングパッド領域１７の部分の構成を異にするが、そ
の他の部分の構成は殆んど同じである。
【００３６】本実施例によるＩＧＢＴの動作自体は、図
４に示された既知のＩＧＢＴの動作とほぼ同じである
が、反復して述べると、エミッタワイヤ電極１４を介し
てエミッタ配線電極１１に低（−）電位、コレクタ電極
１０に高（＋）電位を加え、ゲートワイヤ電極１５を介
してゲート配線電極１２に高（＋）電位を加えると、ゲ
ート配線電極１２の下にあるゲート酸化膜７近傍のｐ領
域４の表面部分にｎ反転層が形成され、電子流がｎ＋層
５、前記ｎ反転層、ｎ−層３、ｎバッファ層２を通して
ｐ＋基板１に流れる。この電子流が発生すると、ｐ＋基
板１からホール電流の注入が促され、それによりｎバッ
ファ層２及びｎ−層３の伝導度が変調されて、図４に示
された既知のＩＧＢＴと同様に、コレクタ電極１０から
エミッタ配線電極１１に大電流が流れるものである。
【００３７】ところで、本実施例の特徴とする点は、エ
ミッタボンディングパッド領域１６において、シリコン
を含有したアルミニウムからなるエミッタ配線電極１１
が直接シリコンからなるｐ＋領域６に接触し、また、ゲ
ートボンディングパッド領域１７において、シリコンを
含有したアルミニウムからなるゲート配線電極１２がや
はり直接シリコン結晶層１８に接触するように構成され
ていることにある。
【００３８】これは、本発明者等が、前記エミッタ配線
電極１１及び前記ゲート配線電極１２内にシリコン粒子
が成長析出される場合、前記エミッタ配線電極１１及び
前記ゲート配線電極１２に前記シリコンからなるｐ＋領
域６やシリコン結晶層１８を直接接触させると、以下に
述べるように、前記析出されるシリコン粒子の形状が平
らなものになり、鋭角なものにならないことを見出した
ことによるものであって、前記析出されるシリコン粒子
の形状が平らなものであれば、エミッタワイヤ電極１４
をエミッタボンディングパッド領域１６にボンディング
する際の圧力、及び、ゲートワイヤ電極１５をゲートボ
ンディングパッド領域１７にボンディングする際の圧力
によって、前記ｐ＋領域６やシリコン結晶層１８の一部
に集中的な力が加わることはなく、既知のＩＧＢＴのよ
うに、前記ｐ＋領域６やシリコン結晶層１８等に亀裂を
生じさせることがない。
【００３９】図２は、本実施例における、エミッタワイ
ヤ電極１４がボンディングされたエミッタボンディング
パッド領域１６近傍の構造を示す断面図である。
【００４０】図２において、１９はシリコン粒子であ
り、その他、図１に示された構成要素と同じ構成要素に
は同じ符号を付けている。
【００４１】そして、エミッタボンディングパッド領域
１６は、表面にエミッタワイヤ電極１４がボンディング
されたエミッタ配線電極１１からなっており、このエミ
ッタ配線電極１１は直接シリコンからなるｐ＋層６に接
触している。また、エミッタ配線電極１１の内部の前記
ｐ＋層６の近傍に、平らな形のシリコン粒子１９が多数
成長析出されている。
【００４２】前述のように、シリコンを含有するアルミ
ニウムからなるエミッタ配線電極１１に、シリコンから
なるｐ＋層６（シリコン基板相当）を直接接触させるよ
うにすると、前記エミッタ配線電極１１内に成長析出さ
れるシリコン粒子１９は、いずれも、平らな形のものに
なる。これは、アルミニウム中のシリコンがシリコン基
板の結晶軸に沿って固相成長するためと考えられる。こ
の結果、エミッタワイヤ電極１４のボンディングの際の
圧力が、前記ｐ＋層６の一部に集中的に伝達されること
がなくなり、前記ｐ＋層６等に亀裂を生じさせることが
なくなる。
【００４３】なお、前述の実施例は、エミッタボンディ
ングパッド領域１６について説明をしたものであるが、
ゲートボンディングパッド領域１７においても、全く同
様であって、シリコンを含有するアルミニウムからなる
ゲート配線電極１２にシリコン結晶層１８（シリコン基
板相当）を直接接触させることにより、ゲートワイヤ電
極１５のボンディングの際の圧力が、前記シリコン結晶
層１８の一部に集中的に伝達されることがなくなり、前
記シリコン結晶層１８やその下の第１のシリコン酸化膜
８やｐ＋層６等に亀裂を生じさせることがなくなる。
【００４４】また、前述の実施例は、ゲート配線電極１
２に直接接触させるものとしてシリコン結晶層１８を用
いたものとして説明したが、本発明は、前記シリコン結
晶層１８として、単結晶シリコンからなるシリコン結晶
層１８を用いたものに限られるものではなく、多結晶シ
リコンからなるシリコン結晶層１８を用いた場合、シリ
コンと金属とで構成されたシリサイドからなるシリコン
結晶層１８を用いた場合でも同様の作用効果を得ること
ができる。特に、多結晶シリコンからなるシリコン結晶
層１８を用いた場合には、ゲート配線電極１２内に成長
析出されるシリコン粒子の底辺が前記シリコン結晶層１
８内の多結晶シリコンを核として成長するので、前記シ
リコン粒子は底面積部分が大きくなり、前記シリコン結
晶層１８に加わるゲートワイヤ電極１５のボンディング
の際の圧力を十分緩和させることができる。
【００４５】さらに、絶縁されたＭＯＳゲートを有する
ＩＧＢＴにおいては、ゲート配線電極１２とシリコンか
らなる基板本体１乃至６との絶縁分離のために、前記ゲ
ート配線電極１２と前記基板本体１乃至６との間に第１
のシリコン酸化膜８等の絶縁膜を設ける必要があるが、
この構成の場合に、ゲート配線電極１２下にシリコン結
晶層１８を形成することは技術的に困難であるので、こ
こに多結晶シリコンからなるシリコン結晶層１８やシリ
サイドからなるシリコン結晶層１８を設けることが好ま
しい。ちなみに、ゲート電極１３の多結晶シリコンから
なるシリコン結晶層１８を用いたＩＧＢＴは、図４に示
された既知のＩＧＢＴと比べて、製作プロセスを変えず
に、ボンディング時のダメージによる耐圧劣化を、約１
／１０以下に低減させることができた。
【００４６】続く、図３は、本発明に係わる電力用半導
体装置の第２の実施例の構成を示す断面図であり、電力
用半導体装置として電流導通領域にエミッタワイヤ電極
をボンディングしたタイプのＩＧＢＴに適用した例を示
すものである。
【００４７】図３において、図１に示された構成要素と
同じ構成要素には同じ符号を付けている。
【００４８】そして、本実施例は、エミッタワイヤ電極
１４を電流導通領域のエミッタ配線電極１１にボンディ
ングし、エミッタボンディング領域１６をＩＧＢＴ内か
ら除いている点、エミッタ配線電極１１と第２のシリコ
ン酸化膜９との間、及び、エミッタ配線電極１１と基体
本体との間にそれぞれシリコン結晶層１８を配置形成し
ている点、それに、ゲートボンディング領域１７におい
て、シリコン結晶層１８と第１のシリコン酸化膜８の間
に第２のシリコン酸化膜９を配置形成している点におい
て、前述の第１の実施例と構成を異にしているが、その
他の点においては、本実施例と前述の第１の実施例との
間に構成上の違いはない。
【００４９】本実施例においては、シリコン結晶層１８
を直接ｐ領域４及びｎ＋層５にオーミック接触させる必
要があるため、シリサイドからなるシリコン結晶層１８
を用いることが好ましく、特に、前記ｐ領域４及びｎ＋
層５に低抵抗状態で接触可能なモリブデンシリサイドや
タングステンシリサイドまたはチタンシリサイドを用い
ることが好ましい。
【００５０】本実施例の動作は、前述の第１の実施例の
動作と同じであるので、本実施例の動作についての説明
は省略する。
【００５１】また、本実施例は、エミッタ配線電極１１
及びゲート配線電極１２にそれぞれシリコン結晶層１８
を接触させてなる構成であるため、前述の第１の実施例
と同様に、前記エミッタ配線電極１１及びゲート配線電
極１２内に成長析出されるシリコン粒子の形状は平らな
形になる。このため、前記エミッタワイヤ電極１４及び
ゲートワイヤ電極１５をボンディングする際の圧力は、
シリコン結晶層１８の一部に集中的に加わることがな
く、前記ボンディング時のダメージに基づくＩＧＢＴの
耐圧の劣化を防止することができるものである。
【００５２】なお、これまでの実施例においては、電力
用半導体装置としてＩＧＢＴを例に挙げて説明してきた
が、本発明は、ＩＧＢＴに限られるものではなく、当然
にＩＧＢＴ以外の電力用半導体装置にも同様に適用する
ことができるものである。
【００５３】また、本発明において用いている電力用と
は、電流値として略１０Ａ以上の電流の処理が行える半
導体装置を意味するもので、必然的に、エミッタワイヤ
電極１４及びゲートワイヤ電極１５の径が比較的太くな
る電力用半導体装置を対象としたものである。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
エミッタボンディングパッド領域１６及びゲートボンデ
ィングパッド領域１７において、シリコンを含有したア
ルミニウムからなるエミッタ配線電極１１及びゲート配
線電極１２に接触するようにシリコン基板（ｐ＋領域
６、シリコン結晶層１８）を設けているので、前記エミ
ッタ配線電極１１及びゲート配線電極１２内に成長析出
されるシリコン粒子１９の形状を平らなものにすること
ができる。このため、エミッタワイヤ電極１４及びゲー
トワイヤ電極１５を前記エミッタボンディングパッド領
域１６及びゲートボンディングパッド領域１７にボンデ
ィングする際に、前記エミッタワイヤ電極１４及びゲー
トワイヤ電極１５の径が比較的太いものであっても、そ
のボンディングの際の圧力が前記シリコン基板６、１８
の一部に集中的に加わることがなく、前記シリコン基板
６、１８等に亀裂を生じさせることがなくなるので、電
力用半導体装置（ＩＧＢＴ）の耐圧の劣化の発生を著し
く低減させることができるという効果がある。
【００５５】また、本発明によれば、比較的径の太いエ
ミッタワイヤ電極１４及びゲートワイヤ電極１５を、電
力用半導体装置（ＩＧＢＴ）の耐圧の劣化を生じること
なく行うことができるので、大電流の処理を行える電力
用半導体装置（ＩＧＢＴ）を良好な歩留まりによって得
られるという効果がある。
【図面の簡単な説明】
【図１】本発明に係わる電力用半導体装置（ＩＧＢＴ）
の第１の実施例の構成を示す断面図である。
【図２】図１に示された実施例におけるエミッタボンデ
ィングパッド領域近傍の構成を示す断面図である。
【図３】本発明に係わる電力用半導体装置（ＩＧＢＴ）
の第２の実施例の構成を示す断面図である。
【図４】既知の電力用半導体装置（ＩＧＢＴ）の構成の
一つの例を示す断面図である。
【図５】既知の電力用半導体装置（ＩＧＢＴ）の構成の
他の例を示す断面図である。
【図６】図４に示された例におけるエミッタボンディン
グパッド領域近傍の構成を示す断面図である。
【符号の説明】
１ 高濃度ｐ型半導体（ｐ＋）基板 ２ ｎ型半導体（ｎ）バッファ層 ３ 低濃度ｎ型半導体（ｎ−）層 ４ ｐ型半導体（ｐ）領域 ５ 高濃度ｎ型半導体（ｎ＋）領域 ６ 高濃度ｐ型半導体（ｐ＋）領域 ７ ゲート酸化膜 ８ 第１のシリコン酸化膜 ９ 第２のシリコン酸化膜 １０ コレクタ電極 １１ エミッタ配線電極 １２ ゲート配線電極 １３ ゲート電極 １４ エミッタワイヤ電極 １５ ゲートワイヤ電極 １６ エミッタボンディングパッド領域 １７ ゲートボンディングパッド領域 １８ シリコン結晶膜 １９ 成長析出された平らな形状のシリコン粒子
フロントページの続き (72)発明者 大貫 仁 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 昭63−164474（ＪＰ，Ａ) 特開 平４−239137（ＪＰ，Ａ) 特開 平２−125632（ＪＰ，Ａ) 特開 平２−94451（ＪＰ，Ａ) 特開 平４−100276（ＪＰ，Ａ) 特開 平３−96282（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/78 H01L 21/60 301

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基体上に設置されたエミッタボン
    ディングパッドを介してエミッタワイヤ電極が接続さ
    れ、かつ、前記半導体基体上に設置されたゲートボンデ
    ィングパッドを介してゲートワイヤ電極が接続される電
    力用半導体装置において、前記エミッタボンディングパ
    ッドは、前記エミッタワイヤ電極がボンディングされる
    とともに、前記半導体基体上に直接形成された、シリコ
    ンを含有したアルミニウムからなるエミッタ配線電極に
    よって構成され、前記ゲートボンディングパッドは、前
    記ゲートワイヤ電極がボンディングされる、シリコンを
    含有したアルミニウムからなるゲート配線電極と、前記
    ゲート配線電極の前記半導体基体側に設置されたシリコ
    ン結晶層と、前記シリコン結晶層及び前記半導体基体間
    に設置されたシリコン酸化膜とによって構成されること
    を特徴とする電力用半導体装置。
  2. 【請求項２】 半導体基体上にゲート酸化膜を介してゲ
    ート電極が形成されており、そのゲート電極の表面に設
    置されたエミッタボンディングパッドを介してエミッタ
    ワイヤ電極が接続され、かつ、前記半導体基体上に設置
    されたゲートボンディングパッドを介してゲートワイヤ
    電極が接続される電力用半導体装置において、前記エミ
    ッタボンディングパッドは、エミッタワイヤ電極がボン
    ディングされる、シリコンを含有したアルミニウムから
    なるエミッタ配線電極と、前記エミッタ配線電極の前記
    半導体基体側に設置されたシリコン結晶層と、前記シリ
    コン結晶層及び前記ゲート電極間に設置されたシリコン
    酸化膜とによって構成され、前記ゲートボンディングパ
    ッドは、前記ゲートワイヤ電極がボンディングされる、
    シリコンを含有したアルミニウムからなるゲート配線電
    極と、前記ゲート配線電極の前記半導体基体側に設置さ
    れたシリコン結晶層と、前記シリコン結晶層の前記半導
    体基体側に設置された第２のシリコン酸化膜とによって
    構成されることを特徴とする電力用半導体装置。
  3. 【請求項３】 前記シリコン結晶層は、単結晶シリコン
    からなっていることを特徴とする請求項１または２のい
    ずれかに記載の電力用半導体装置。
  4. 【請求項４】 前記シリコン結晶層は、多結晶シリコン
    からなっていることを特徴とする請求項１または２のい
    ずれかに記載の電力用半導体装置。
  5. 【請求項５】 前記シリコン結晶層は、シリサイド結晶
    からなっていることを特徴とする請求項１または２のい
    ずれかに記載の電力用半導体装置。
  6. 【請求項６】 前記電力用半導体装置は、絶縁ゲートバ
    イポーラトランジスタ（ＩＧＢＴ）であることを特徴と
    する請求項１または２のいずれかに記載の電力用半導体
    装置。
JP5230593A 1993-03-12 1993-03-12 電力用半導体装置 Expired - Lifetime JP2944840B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5230593A JP2944840B2 (ja) 1993-03-12 1993-03-12 電力用半導体装置
US08/205,387 US5539244A (en) 1993-03-12 1994-03-04 Power semiconductor device
DE19944408557 DE4408557C2 (de) 1993-03-12 1994-03-14 Leistungshalbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5230593A JP2944840B2 (ja) 1993-03-12 1993-03-12 電力用半導体装置

Publications (2)

Publication Number Publication Date
JPH06268228A JPH06268228A (ja) 1994-09-22
JP2944840B2 true JP2944840B2 (ja) 1999-09-06

Family

ID=12911079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5230593A Expired - Lifetime JP2944840B2 (ja) 1993-03-12 1993-03-12 電力用半導体装置

Country Status (3)

Country Link
US (1) US5539244A (ja)
JP (1) JP2944840B2 (ja)
DE (1) DE4408557C2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0646959B1 (en) * 1993-09-30 2001-08-16 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Metallization and bonding process for manufacturing power semiconductor devices
JPH09213943A (ja) * 1996-01-29 1997-08-15 Mitsubishi Electric Corp パワーｍｏｓｆｅｔの製造方法
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
JPH10270451A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 半導体装置およびその製造方法
EP1060517A1 (de) * 1998-02-27 2000-12-20 ABB Semiconductors AG Bipolartransistor mit isolierter gateelektrode
JPH11261010A (ja) 1998-03-13 1999-09-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
JP3637330B2 (ja) * 2002-05-16 2005-04-13 株式会社東芝 半導体装置
JP2007053130A (ja) * 2005-08-15 2007-03-01 Matsushita Electric Ind Co Ltd 接合構造および接合方法
CN101273462A (zh) * 2005-09-29 2008-09-24 Nxp股份有限公司 带有改进的接触焊盘的半导体器件及其制造方法
DE102006003930A1 (de) * 2006-01-26 2007-08-09 Infineon Technologies Austria Ag Leistungshalbleiterelement mit internen Bonddrahtverbindungen zu einem Bauelementsubstrat und Verfahren zur Herstellung desselben
DE102006012739B3 (de) * 2006-03-17 2007-11-08 Infineon Technologies Ag Leistungstransistor und Leistungshalbleiterbauteil
EP2209142B1 (en) * 2007-11-09 2020-05-27 Sanken Electric Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009206284A (ja) * 2008-02-27 2009-09-10 Fuji Electric Device Technology Co Ltd 半導体装置
US20150263145A1 (en) * 2014-03-14 2015-09-17 Cree, Inc. Igbt structure for wide band-gap semiconductor materials
CN111293171A (zh) * 2018-12-10 2020-06-16 珠海零边界集成电路有限公司 一种igbt芯片的设计结构、产品结构及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5426660A (en) * 1977-07-29 1979-02-28 Nec Corp Forming method of ohmic electrode
JPS5544713A (en) * 1978-09-26 1980-03-29 Toshiba Corp Semiconductor device
JPS5638843A (en) * 1979-09-07 1981-04-14 Seiko Epson Corp Mos type semiconductor device
DE3230760A1 (de) * 1982-08-18 1984-02-23 Siemens AG, 1000 Berlin und 8000 München Abschaltbarer thyristor
FR2550886B1 (fr) * 1983-08-17 1986-10-24 Radiotechnique Compelec Procede de realisation de transistors de puissance incluant des moyens de protection contre les surcharges et dispositifs ainsi obtenus
US4761386A (en) * 1984-10-22 1988-08-02 National Semiconductor Corporation Method of fabricating conductive non-metallic self-passivating non-corrodable IC bonding pads
JPS6276653A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体集積回路
JP2787921B2 (ja) * 1989-01-06 1998-08-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
JPH02285638A (ja) * 1989-04-27 1990-11-22 Toshiba Corp 半導体装置
JP3083301B2 (ja) * 1989-09-01 2000-09-04 株式会社デンソー 金属電極配線の製造方法

Also Published As

Publication number Publication date
JPH06268228A (ja) 1994-09-22
DE4408557A1 (de) 1994-09-15
US5539244A (en) 1996-07-23
DE4408557C2 (de) 1996-09-05

Similar Documents

Publication Publication Date Title
JP2944840B2 (ja) 電力用半導体装置
JP2000200906A5 (ja)
JPH03250670A (ja) 半導体装置及びその製造方法
JP2006173437A (ja) 半導体装置
JP3432708B2 (ja) 半導体装置と半導体モジュール
JP2552100B2 (ja) 集積構造パッドアセンブリ及びその製造方法
JPH08274321A (ja) 半導体装置
JP4852188B2 (ja) 半導体装置
JP3935343B2 (ja) 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JPH049378B2 (ja)
JPH1022504A (ja) 絶縁ゲートバイポーラトランジスタ
JP2001044414A (ja) 半導体装置
JPH0724312B2 (ja) 半導体装置の製造方法
WO1998012755A1 (fr) Dispositif semi-conducteur
JPH10270686A (ja) 絶縁ゲート型バイポーラトランジスタ
JP4029549B2 (ja) 半導体装置
JP2809998B2 (ja) 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ
JP2003133556A (ja) 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JPH0846053A (ja) Ａｃ型プラズマディスプレイ駆動用ｉｃ
WO2023228587A1 (ja) 半導体装置および電力変換装置
JPH0715010A (ja) 半導体装置の保護回路
JPH1012571A (ja) 半導体装置
JP3128958B2 (ja) 半導体集積回路
JPS6064481A (ja) 半導体装置
JPH06310658A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 14

EXPY Cancellation because of completion of term