JPH09213943A - パワーｍｏｓｆｅｔの製造方法 - Google Patents

パワーｍｏｓｆｅｔの製造方法

Info

Publication number
JPH09213943A
JPH09213943A JP8012740A JP1274096A JPH09213943A JP H09213943 A JPH09213943 A JP H09213943A JP 8012740 A JP8012740 A JP 8012740A JP 1274096 A JP1274096 A JP 1274096A JP H09213943 A JPH09213943 A JP H09213943A
Authority
JP
Japan
Prior art keywords
region
bonding
power mosfet
source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8012740A
Other languages
English (en)
Inventor
Atsunobu Kawamoto
厚信 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8012740A priority Critical patent/JPH09213943A/ja
Priority to US08/681,554 priority patent/US5831338A/en
Priority to KR1019960040586A priority patent/KR100213471B1/ko
Publication of JPH09213943A publication Critical patent/JPH09213943A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/203—Ultrasonic frequency ranges, i.e. KHz
    • H01L2924/20303—Ultrasonic frequency [f] 50 Khz=<f< 75 KHz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、ゲート、ソース電極間の短絡が発
生せず、しかもボンディング強度の強いパワーＭＯＳＦ
ＥＴの製造方法を提供する。 【解決手段】 パワーＭＯＳＦＥＴの製造工程におい
て、上記ソースパッド領域下部にゲート電極セルを形成
せず、かつワイヤボンディング条件として振動周波数６
０ｋＨｚを用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は自動車用の縦型半
導体装置であるパワーＭＯＳＦＥＴの製造方法に関する
ものである。
【０００２】
【従来の技術】図６に従来構造の自動車用縦型パワーＭ
ＯＳＦＥＴの平面図を示す。図中、１は裏面がドレイン
電極である半導体基板、２はゲートパッド、３はソース
パッドで、図７は、図６のソースパッド３のＡ−Ａ’に
おける断面図である。図７では、半導体基板１内にｎ+
層４、ｎ-層５が形成されている。また、ｎ-層中にｐ層
６が拡散により形成され、ｐ層中にｎ+層７が形成され
ている。更に、ｐ層６およびｎ+層７をまたぐように絶
縁層１３を介してゲート層８が設けられ、ｐ層６、ｎ+
層７を短絡するようにソース電極９が形成される。また
半導体基板１の裏面にはドレイン電極１０が形成されて
いる。１１は素子表面を機械的に保護するガラスコート
である。図６に示すように、ソース電極はソースパッド
３上に、ゲート電極はゲートパッド２にそれぞれ引き出
され、例えば図８に示すようにＡｌ−Ｓｉ等のボンディ
ングワイヤ１４によって外部と接続される。
【０００３】
【発明が解決しようとする課題】従って、上記ワイヤボ
ンディングは、ボンディング部分１４ａにおいて所定の
接合面積及び接合抵抗等を確保するために、通常１１０
ｋＨｚ程度の周波数でボンディングワイヤに超音波振動
を与え、摩擦熱による溶解を利用してボンディングワイ
ヤとソースパッドを接合するしているが、いまだ素子不
良発生率は数％程度である一方、接合強度としても十分
なものが得られていない。そこで、本発明は上記素子不
良原因を究明して解消するとともに十分な接合強度を得
ることができるパワーＭＯＳＦＥＴを製造することを目
的とする。
【０００４】
【課題を解決するための手段】本発明者は鋭意検討の結
果、図６および図７に示すパワーＭＯＳＦＥＴを製造す
るにあたり、基板１上にゲート電極セルを縦横に配置
し、上記ボンディングワイヤを接続するソースパッド領
域３（１１００μｍ×６５０μｍ）を採用すると、その
下部にもゲート電極セルが位置し、一般にパワー用素子
に用いられる直径３００μｍのボンディングワイヤ１４
を用いてボンディングを行うと、図８に示すようにボン
ディングワイヤ接続部の下部に必ずゲート電極セルが位
置することとなる。他方、ボンディング周波数とボンデ
ィング強度との関係をみると、周波数が大きくなるに従
ってボンディング強度分布領域が小さい領域で分布する
のが観測される（図５（ａ）および（ｂ）比較参照）。
図５（ａ）は振動周波数６０ｋＨｚ、（ｂ）は従来の条
件である振動周波数１１０ｋＨｚでボンディングを行っ
た時のボンディング強度の分布を示す。かかるボンディ
ン強度の分布は、ボンディング後に引張り試験（ピ−ル
試験）を行うことにより測定した。図５から明らかなよ
うに、振動周波数を６０ｋＨｚとすることによりボンデ
ィング強度の向上が可能となり、素子の仕様として一定
値以上のボンディング強度が要求される場合には、製品
の歩留りが向上する。また、１１０ｋＨｚでボンディン
グすると、６０ｋＨｚでボンディングした場合に比し
て、ボンディングワイヤ１４とソースパッド領域３の接
続面積と接続抵抗には増減はないが、接合強度の低下を
招くこととなった。
【０００５】そこで、本発明者らは鋭意研究の結果、パ
ワーＭＯＳＦＥＴの製造工程において、上記ソースパッ
ド領域下部に従来通りｐ型ウエル領域は形成するがゲー
ト電極セルを形成せず、ソース電極上に直接６０ｋＨｚ
前後、即ち５０〜７０ｋＨｚの振動周波数を用いてワイ
ヤボンディングを行うと、ゲート電極、ソース電極間の
短絡による不良発生率を低減しつつ、ボンディング強度
のより大きいパワーＭＯＳＦＥＴが製造できることを見
出し、本発明を完成した。
【０００６】即ち、本発明は、ボンディングワイヤ接合
部の下部にゲート電極が配置されないようにパワーＭＯ
ＳＦＥＴの基板を作製し、ボンディングワイヤを５０ｋ
Ｈｚから７０ｋＨｚの振動周波数で上記ボンディングワ
イヤ接続部に超音波ボンディングすることを特徴とする
パワーＭＯＳＦＥＴの製造方法である。
【０００７】本発明は縦型パワーＭＯＳＦＥＴに適用す
るのに適しており、その場合の作製工程は、半導体基板
上に形成したｎ型層内に、ソースパッドの下部領域がｐ
型ウエル領域となるように該ｐ型ウエル領域を形成する
工程と、該ｐ型ウエル領域を覆うようにソース電極を形
成する工程を含む。
【０００８】また、上記ボンディングワイヤの振動周波
数を５０〜７０ｋＨｚとしたのは、６０ｋＨｚに対する
装置上のばらつきを考慮に入れたからである。
【０００９】本発明において使用されるボンディングワ
イヤの直径は、１００〜３００μｍ程度であるが、３０
０μｍ前後、即ち２７０〜３３０μｍであることが好ま
しい。上記振動周波数において良好なボンディング強度
が得られるからである。
【００１０】また、本発明において使用される上記ボン
ディングワイヤは、従来使用される各種ワイヤを使用す
ることができるが、アルミニウムワイヤであるのが好ま
しい。上記振動周波数において良好なボンディング強度
が得られるからである。
【００１１】
【発明の実施の形態】図１は、本発明にかかるパワーＭ
ＯＳＦＥＴの平面図であり、１は裏面がドレイン電極で
ある半導体基板、２はゲートパッド、３はソースパッド
である。図２は、図１のソースパッド３のＡ−Ａ’にお
ける断面図を示す。図２においては、図７に示す従来技
術にかかるパワーＭＯＳＦＥＴと同様に、半導体基板１
内にｎ+層４、ｎ-層５が形成されている。また、ｎ-層
５中にｐ層６およびソースパッドの下部領域全域がｐ型
ウエル領域となるようにｐ層１２が拡散により形成さ
れ、さらにｐ層５中にｎ+層７が形成されている。次
に、ｐ層６およびｎ+層７をまたぐように絶縁層１３を
介してゲート層８が設けられ、ｐ層６および１２、ｎ+
層７を短絡するようにソース電極９が形成される。半導
体基板１の裏面にはドレイン電極１０が形成されてい
る。また、１１は素子表面を機械的に保護するガラスコ
ートである。外部との接続は、従来技術と同様にソース
電極はソースパッド３上で、ゲート電極はゲートパッド
２上で夫々引き出され、ワイヤボンディングにより接続
されることにより行われる。
【００１２】図４は本発明のパワーＭＯＳＦＥＴの製造
工程を示した工程図であり、工程図中のＡ−Ａ’は図１
のソースパッド３のＡ−Ａ’における断面に対応する。
従ってＡ−Ａ’の長さはソースパッドの横方向の長さ６
５０μｍであり、また縦方向の長さ（図示せず）は１１
００μｍである。まず（ａ）に示すように、半導体基板
１内にｎ+層４（図示せず）、ｎ-層５を形成し、該ｎ-
層５中に、レジストマスク１５を用いて、ソースパッド
の下部領域がｐ型領域となるようにｐ型ウエル領域１２
を、ＭＯＳＦＥＴのチャネル部分形成用にｐ型ウエル領
域をそれぞれボロンの熱拡散で形成する。次に、（ｂ）
に示すように、工程（ａ）のレジストマスク１５を除去
後、上記ｐ型ウエル領域１２の全面およびｐ型ウエル領
域６の一部を覆うようにレジストマスク１６を形成し、
リンの熱拡散により、ｐ型ウエル１６中にパワーＭＯＳ
ＦＥＴのソース領域となるｎ+層７を形成する。本発明
では、ソースパッド領域３の下部にパワーＭＯＳＦＥＴ
のゲート電極セルを形成しないことを特徴とするため、
上記工程中ソースパッド領域３はレジストマスク１６に
より覆われている。次に、工程（ｂ）で用いたレジスト
マスク１６除去後、（ｃ）に示すようにレジストマスク
１７を形成し、更に（ｄ）に示すように該レジストマス
ク１７を用いて基板上にＳｉＯ2からなる絶縁膜１３、
シリコンからなるゲート電極８を形成する。続いて
（ｅ）に示すように、上記レジストマスク１７を除去し
た後、新たにレジストマスク１８を用いて再度ＳｉＯ2
からなる絶縁膜を形成し、該レジストマスク１８を除去
して（ｆ）に示すようにゲート電極セルを形成する。該
ゲート電極セルは、上記ソースパッド領域３を除き、基
板上に均等に配置されている。次に（ｇ）に示すように
全面にアルミニウムを蒸着し、ゲート電極９を形成した
後、（ｈ）に示すようにソースパッド領域３を除いて素
子表面保護のためにガラスコート１１を形成する。最後
に裏面にドレイン電極１０を形成し、図２に示すパワー
ＭＯＳＦＥＴが完成する。外部との接続工程は、上述の
ように上記ソースパッド領域３に例えば直径３００μｍ
のアルミニウムワイヤのボンディングを行うことで可能
となる。
【００１３】表１は、本実施の形態にかかる方法（振動
周波数；６０ｋＨｚ）、従来の方法（振動周波数；１１
０ｋＨｚ）および従来の方法で振動周波数を６０ｋＨｚ
とした方法における、ゲート電極、ソース電極短絡に起
因する素子不良発生率の比較である。
【表１】 上述のように、本実施の形態ではソースパッド領域３下
部にゲート電極セルを形成せず、拡散によりｐ層１２を
形成する図２のような構造としたため、表１に示すよう
に、ソースパッド領域３へのワイヤボンディングを振動
周波数６０ｋＨｚのボンディング条件で行った場合で
も、従来技術で見られたようなゲート電極８とソース電
極９との短絡が発生せず（図３）、かかる短絡に起因す
る素子不良発生率をほぼ０％とすることが可能となる。
尚、本実施の形態では、ソースパッド領域下にゲート電
極セルを形成しないが、当該パワーＭＯＳＦＥＴには複
数のゲート電極セルが並列に配置されているため、全体
の素子特性には影響を与えない。
【００１４】さらに、ワイヤボンディング条件としても
振動周波数６０ｋＨｚのボンディング条件が使用できる
ため、ボンディング強度試験（ピール試験）におけるボ
ンディング強度の分布も従来の分布図５（ｂ）から図５
（ａ）に示すような分布とすることができ、素子の仕様
として一定値以上のボンディング強度が要求される場合
の製品の歩留りの向上を図ることが可能となる。
【００１５】
【発明の効果】以上の説明で明らかなように、本発明に
よれば、ソースパッド領域下部にゲート電極セルを配置
せず、超音波ボンディングの振動周波数として６０ｋＨ
ｚを用いることにより、素子不良の発生率を０％に抑制
し、かつボンディング強度の高いパワーＭＯＳＦＥＴの
製造が可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態にかかる自動車用パワー
ＭＯＳＦＥＴの平面図である。
【図２】 本発明の実施の形態にかかる自動車用パワー
ＭＯＳＦＥＴの断面図である。
【図３】 本発明の実施の形態にかかる自動車用パワー
ＭＯＳＦＥＴのワイヤボンディング後の断面図である。
【図４】 本発明の実施の形態にかかる自動車用パワー
ＭＯＳＦＥＴの製造工程断面図である。
【図５】 （ａ）ワイヤボンディング振動周波数が６０
ｋＨｚの時のワイヤのボンディング強度分布である。 （ｂ）ワイヤボンディング振動周波数が１１０ｋＨｚの
時のワイヤのボンディング強度分布である。
【図６】 従来の自動車用パワーＭＯＳＦＥＴを示す平
面図である。
【図７】 従来の自動車用パワーＭＯＳＦＥＴを示す断
面図である。
【図８】 従来の自動車用パワーＭＯＳＦＥＴのワイヤ
ボンディング後の断面図である。
【符号の説明】
１ 半導体基板、２ ゲートパッド、３ ソースパッ
ド、４ ｎ+層、５ ｎ-層、６ ｐ層、７ ｎ+層、８
ゲート電極、９ ソース電極、１０ ドレイン電極、
１１ ガラスコート、１２ ｐ層、１３ 絶縁層、１４
ボンディングワイヤ、１４ａ ボンディング接合部、
１５ マスク、１６ マスク、１７ マスク、１８ マ
スク。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 パワーＭＯＳＦＥＴのソースパッド下部
    にゲート電極が配置されないようにパワーＭＯＳＦＥＴ
    の基板を作製し、該ソースパッドにボンディングワイヤ
    を５０ｋＨｚから７０ｋＨｚの振動周波数で超音波ボン
    ディングすることを特徴とするパワーＭＯＳＦＥＴの製
    造方法。
  2. 【請求項２】 上記パワーＭＯＳＦＥＴが縦型のパワー
    ＭＯＳＦＥＴであって、半導体基板上に形成したｎ型層
    内に、上記ソースパッドの下部領域がｐ型ウエル領域と
    なるように該ｐ型ウエル領域を形成する工程と、該ｐ型
    ウエル領域を覆うようにソース電極を形成する工程を含
    むことを特徴とする請求項１に記載のパワーＭＯＳＦＥ
    Ｔの製造方法。
  3. 【請求項３】 上記ボンディングワイヤの振動周波数が
    ６０ｋＨｚであることを特徴とする請求項１に記載のパ
    ワーＭＯＳＦＥＴの製造方法。
  4. 【請求項４】 上記ボンディングワイヤの直径が３００
    μｍであることを特徴とする請求項１に記載のパワーＭ
    ＯＳＦＥＴの製造方法。
  5. 【請求項５】 上記ボンディングワイヤがアルミニウム
    ワイヤであることを特徴とする請求項１に記載のパワー
    ＭＯＳＦＥＴの製造方法。
JP8012740A 1996-01-29 1996-01-29 パワーｍｏｓｆｅｔの製造方法 Pending JPH09213943A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8012740A JPH09213943A (ja) 1996-01-29 1996-01-29 パワーｍｏｓｆｅｔの製造方法
US08/681,554 US5831338A (en) 1996-01-29 1996-07-23 Power MOSFET and method of preparing the same
KR1019960040586A KR100213471B1 (ko) 1996-01-29 1996-09-18 파워 엠오에스에프이티 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8012740A JPH09213943A (ja) 1996-01-29 1996-01-29 パワーｍｏｓｆｅｔの製造方法

Publications (1)

Publication Number Publication Date
JPH09213943A true JPH09213943A (ja) 1997-08-15

Family

ID=11813832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8012740A Pending JPH09213943A (ja) 1996-01-29 1996-01-29 パワーｍｏｓｆｅｔの製造方法

Country Status (3)

Country Link
US (1) US5831338A (ja)
JP (1) JPH09213943A (ja)
KR (1) KR100213471B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314086A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓｆｅｔ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3120389B2 (ja) * 1998-04-16 2000-12-25 日本電気株式会社 半導体装置
US6642577B2 (en) * 2000-03-16 2003-11-04 Denso Corporation Semiconductor device including power MOSFET and peripheral device and method for manufacturing the same
DE102016116273B4 (de) 2016-08-31 2024-07-18 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Bilden eines Halbleiterbauelements

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4067039A (en) * 1975-03-17 1978-01-03 Motorola, Inc. Ultrasonic bonding head
US5212396A (en) * 1983-11-30 1993-05-18 Kabushiki Kaisha Toshiba Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations
US4907734A (en) * 1988-10-28 1990-03-13 International Business Machines Corporation Method of bonding gold or gold alloy wire to lead tin solder
JPH03233972A (ja) * 1990-02-08 1991-10-17 Matsushita Electron Corp 半導体装置用電極およびその製造方法
JP2721607B2 (ja) * 1991-11-25 1998-03-04 三菱電機株式会社 半導体装置及びその製造方法
JP2944840B2 (ja) * 1993-03-12 1999-09-06 株式会社日立製作所 電力用半導体装置
US5455442A (en) * 1993-11-17 1995-10-03 Harris Corporation COMFET switch and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314086A (ja) * 2001-04-13 2002-10-25 Sanyo Electric Co Ltd Ｍｏｓｆｅｔ

Also Published As

Publication number Publication date
KR100213471B1 (ko) 1999-08-02
US5831338A (en) 1998-11-03
KR970060526A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
US20180226325A1 (en) Integrated Circuit (IC) Package with a Solder Receiving Area and Associated Methods
JP2014120639A (ja) パワーモジュール半導体装置
US7368380B2 (en) Method of manufacturing semiconductor device
JPH1032307A (ja) 半導体装置及びその製造方法
JPH09213943A (ja) パワーｍｏｓｆｅｔの製造方法
JPH0312775B2 (ja)
JPS58135654A (ja) 半導体装置の製造方法
JPH01259539A (ja) Ｓｏｉ基板及びその製造方法
US20080042246A1 (en) Integrated circuit including clip
JP3371504B2 (ja) 合金電極にワイヤボンディングされた半導体装置及び合金電極の製造方法
JP2001313301A (ja) ボンディング方法
TWI575679B (zh) 功率模組及其製造方法
JP2000031439A (ja) Ｓｏｉ基板およびその製造方法
JPS62112348A (ja) 半導体装置の製造方法
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
JPH06125096A (ja) 半導体圧力センサ
JP2022168905A (ja) 半導体装置および半導体装置の製造方法
JPH0682704B2 (ja) 半導体装置
JPH05283414A (ja) 半導体装置用金属配線のバンプ高さ制御装置
JP2024024452A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US7126194B2 (en) Method for removing impurities of a semiconductor wafer, semiconductor wafer assembly, and semiconductor device
JP2731327B2 (ja) 半導体装置の製造方法
JPS59224153A (ja) 半導体装置の製造法
JPS59130442A (ja) 半導体装置の製造方法
JPH01200514A (ja) 半導体素子ボンディング用絶縁被覆金または金合金極細線