JP2022168905A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2022168905A
JP2022168905A JP2021074574A JP2021074574A JP2022168905A JP 2022168905 A JP2022168905 A JP 2022168905A JP 2021074574 A JP2021074574 A JP 2021074574A JP 2021074574 A JP2021074574 A JP 2021074574A JP 2022168905 A JP2022168905 A JP 2022168905A
Authority
JP
Japan
Prior art keywords
polyimide film
electrode
semiconductor device
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021074574A
Other languages
English (en)
Inventor
裕也 ▲高▼橋
Hironari Takahashi
俊介 田中
Shunsuke Tanaka
邦雄 望月
Kunio Mochizuki
智博 三村
Tomohiro Mimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Denso Corp
Original Assignee
Fuji Electric Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Denso Corp filed Critical Fuji Electric Co Ltd
Priority to JP2021074574A priority Critical patent/JP2022168905A/ja
Publication of JP2022168905A publication Critical patent/JP2022168905A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Figure 2022168905000001
【課題】ポリアミド系樹脂を用いない場合でも、ポリイミド膜と封止樹脂との密着性を向上させ、ポリイミド膜と封止樹脂とで剥離を防ぐことができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法では、半導体基板上に半導体素子２０を形成する。次に、半導体素子２０のおもて面に、半導体素子２０に電気的に接続された電極層２１を形成する。次に、電極層２１上に、選択的にポリイミド膜２２を形成する。次に、ポリイミド膜２２の表面に、半導体基板と垂直に酸素イオンを照射する酸素プラズマアッシングにより凹凸２６を形成する。次に、電極層２１上の第１ポリイミド膜２２以外の部分に、表面電極膜２４を形成する。
【選択図】図５

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
パワー半導体モジュールは、１つまたは複数のパワー半導体チップを内蔵して、直流と交流の変換、直流同士、または交流同士の電圧電流変換接続の一部または全体を構成し、かつ、パワー半導体チップと積層基板または金属基板との間が電気的に絶縁された構造を持つパワー半導体デバイスである。パワー半導体モジュールは、産業用途としてエレベータなどのモータ駆動制御インバータなどに使われている。さらに近年では、車載用モータ駆動制御インバータに広く用いられるようになっている。車載用インバータでは、燃費向上のため小型・軽量化や、エンジンルーム内の駆動用モータ近傍に配置されることから、高温動作での長期信頼性が求められる。
ここで、車載用パワー半導体モジュールは、産業用パワー半導体モジュールに比べ、設置空間の制約から小型、軽量化が求められる。また、モータを駆動するための出力パワー密度が高くなるため、運転時における半導体チップ温度が高くなるとともに、高温動作時の長期信頼性の要求も高まってきている。このため、高温動作・長期信頼性を有したパワー半導体モジュール構造が要求されてきている。
図１１は、従来構造のパワー半導体モジュールの電極部の構成を示す断面図である。図１１に示すように、半導体基板上の半導体素子１２０上にソース電極となるＡｌＳｉ（アルミニウムシリコン）電極１２１が設けられている。半導体基板上の半導体素子１２０は、半導体基板上にＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造（素子構造）が形成されている半導体素子である。
半導体素子の電極周囲には、半導体素子内部へのイオンの拡散を防止し、半導体素子を絶縁するための保護膜として、ＡｌＳｉ電極１２１上にポリイミド膜（パッシベーション膜）１２２が成膜されている。従来、保護膜として、ＳｉＮ（窒化シリコン）膜、無機材料が使用されているが、有機材料であるポリイミド膜が多く使用されている。ポリイミド膜１２２は、スピンコート法やインクジェット法などの湿式方式で成膜が行われ、無機材料の成膜よりもポリイミド膜１２２の成膜は簡易であるという効果がある。
また、リードフレーム配線（不図示）をＡｌＳｉ電極１２１にはんだ１２５で接合しやすくするためにＮｉＰ（ニッケルリン）の表面電極膜１２４が設けられる。ポリイミド膜１２２は、表面電極膜１２４をめっき法でＮｉＰ等を形成する際、表面電極膜１２４のめっきがＡｌＳｉ電極１２１上に選択的に析出するよう、マスクとしての機能を有する。
このようなパワー半導体モジュールは、封止樹脂１０８によってケース（不図示）内に封止される。この際、封止樹脂１０８とポリイミド膜から構成されるポリイミド膜１２２との間に接着剤として、ポリアミド系樹脂１２８をポリイミド膜１２２上に塗布している。ポリアミド系樹脂１２８により、ポリイミド膜と封止樹脂１０８との密着性を確保している。
また、ポリイミド樹脂の層を３００～３５０℃でキュアーした後、酸素プラズマによるアッシング処理を行い、ポリイミド樹脂層の表面には微小な凹凸を形成し、密着性の劣化が生じない半導体素子の実装方法が公知である（例えば、下記特許文献１参照）。
また、プラズマクリーニング工程、脱脂工程、酸エッチング工程、ジンケート法によるＮｉめっき工程およびＡｕめっき工程を含む無電解Ｎｉ／Ａｕめっき工程を追加した半導体チップの製造方法が公知である（例えば、下記特許文献２参照）。
特開平５－１６６９７６号公報 特許第４３４４５６０号公報
ここで、コスト削減のため、ポリアミド系樹脂１２８を用いない半導体装置の製造方法が提案されている。この製造方法では、０．１μｍ～０．２μｍのポリイミド膜のポリイミド膜１２２を形成後、表面電極膜１２４形成前にＡｌＳｉ電極１２１上のポリイミド膜１２２の有機物を除去するプラズマアッシング処理を行い、裏面保護のために保護テープを半導体素子１２０の裏面に貼り付け、表面電極膜１２４形成後、保護テープを除去している。
この場合、ポリイミド膜１２２と封止樹脂１０８との間にポリアミド系樹脂１２８が設けられていないため、封止樹脂１０８とポリイミド膜１２２との間の密着強度が低下している。このため、封止樹脂１０８とポリイミド膜１２２との間に剥離が生じる場合がある。剥離が生じると、パワーサイクル試験で表面電極膜１２４上にはんだ１２５で接合されたＡｌ（アルミニウム）ワイヤークラックが発生し、パワーサイクル試験が未達となる課題がある。
この発明は、上述した従来技術による問題点を解消するため、ポリアミド系樹脂を用いない場合でも、ポリイミド膜と封止樹脂との密着性を向上させ、ポリイミド膜と封止樹脂とで剥離を防ぐことができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板上に半導体素子を形成する第１工程を行う。次に、前記半導体素子のおもて面に、前記半導体素子に電気的に接続された電極層を形成する第２工程を行う。次に、前記電極層上に、選択的にポリイミド膜を形成する第３工程を行う。次に、前記ポリイミド膜の表面に、前記半導体基板と垂直に酸素イオンを照射する酸素プラズマアッシングにより凹凸を形成する第４工程を行う。次に、前記電極層上の前記ポリイミド膜以外の部分に、表面電極膜を形成する第５工程を行う。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程では、前記ポリイミド膜の平均表面粗さを１０ｎｍ以上７０ｎｍ以下にすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程では、前記ポリイミド膜のエッチング量を０．２５μｍ以上１μｍ以下にすることを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程は、前記電極層のプラズマクリーニングと同時に行うことを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、半導体基板上に設けられた半導体素子と、前記半導体素子のおもて面に設けられた、前記半導体素子に電気的に接続された電極層と、前記電極層上に、選択的に設けられたポリイミド膜と、前記電極層上の前記ポリイミド膜以外の部分に設けられた表面電極膜と、を備える。前記ポリイミド膜の平均表面粗さは、５ｎｍ以上２５ｎｍ以下である。
上述した発明によれば、ポリイミド膜に対し、エッチング量が０．２５μｍ以上の酸素プラズマアッシングで行う。これにより、めっき処理を行った後、ポリイミド膜の表面粗さＲａを５ｎｍ以上とすることができる。このため、ポリイミド膜と封止樹脂とで剥離が生じない密着力をポリイミド膜と封止樹脂との間で実現することができる。
また、ポリイミド膜のエッチングは、ポリイミド膜のプラズマクリーニングと同時に行うことができるため、工数を増やすことなく、ポリイミド膜と封止樹脂との剥離を防止することができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、ポリアミド系樹脂を用いない場合でも、ポリイミド膜と封止樹脂との密着性を向上させ、ポリイミド膜と封止樹脂とで剥離を防ぐことができるという効果を奏する。
実施の形態にかかるパワー半導体モジュールの構成を示す断面図である。 実施の形態にかかるパワー半導体モジュールにおける、パワー半導体チップの電極部の構成を示す断面図である。 ポリイミド表面粗さと密着力／バルク破壊率との関係を示すグラフである。 実施の形態にかかるパワー半導体モジュールのプリン試験を示す斜視図である。 実施の形態にかかるパワー半導体モジュールの製造方法のフローチャートである（その１）。 実施の形態にかかるパワー半導体モジュールの製造方法のフローチャートである（その２）。 実施の形態にかかるパワー半導体モジュールの電極部の製造途中の状態を示す断面図である（その１）。 実施の形態にかかるパワー半導体モジュールの電極部の製造途中の状態を示す断面図である（その２）。 実施の形態にかかるパワー半導体モジュールの電極部の製造途中の状態を示す断面図である（その３）。 ポリイミドエッチング量と表面粗さＲａとの関係を示すグラフである。 従来構造のパワー半導体モジュールの電極部の構成を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。図１は、実施の形態にかかるパワー半導体モジュールの構成を示す断面図である。
（実施の形態）
図１に示すように、パワー半導体モジュール５０は、パワー半導体チップ１と、絶縁基板２と、接合材３ａ、３ｂ、３ｃと、電極パターン４と、金属基板５と、リードフレーム配線６と、樹脂ケース７と、封止樹脂８と、金属端子９と、金属ワイヤ１０と、を備える。
パワー半導体チップ１は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）、あるいはダイオードチップ等の半導体素子である。パワー半導体チップ１は、チップの厚さ方向に主電流を流す縦型の半導体素子であってよい。絶縁性を確保するセラミック基板等の絶縁基板２のおもて面（パワー半導体チップ１側）および裏面（金属基板５側）には、銅（Ｃｕ）板などからなる電極パターン４が設けられている。なお、絶縁基板２の少なくとも片面に電極パターン４が設けられた基板を積層基板１２とする。おもて面の電極パターン４上には、はんだなどの接合材３ｂにてパワー半導体チップ１が接合される。裏面の電極パターン４上には、はんだなどの接合材３ｃにて放熱フィン（不図示）が設けられた金属基板５が接合される。また、パワー半導体チップ１の上面（接合材３ｂと接する面と反対側の面）には、電気接続用の配線としてリードフレーム配線６の一端がはんだなどの接合材３ａにて接合される。リードフレーム配線６の他端は、接合材３ｂにて電極パターン４と接合される。
樹脂ケース７は、パワー半導体チップ１と積層基板１２と金属基板５とが積層された積層組立体に組み合わされる。例えば、樹脂ケース７は、積層組立体とシリコーンなどの接着剤を介して接着されている。また、樹脂ケース７内部には、積層基板１２上のパワー半導体チップ１を絶縁保護するため、エポキシなどの硬質樹脂等の封止樹脂８が充填されている。実施の形態では、封止樹脂８としてエポキシなどの硬質樹脂を用いており、蓋を使用していない。また、金属ワイヤ１０がパワー半導体チップ１と金属端子９との間を接続している。金属端子９は樹脂ケース７を貫通して、外部に突き出ている。
図２は、実施の形態にかかるパワー半導体モジュールにおける、パワー半導体チップ１の電極部の構成を示す断面図である。図２は図１の点線で囲まれた部分の拡大図である。図２に示すように、半導体基板上の半導体素子２０（図１のパワー半導体チップ１に対応）上にエミッタ電極（半導体素子２０がＩＧＢＴである場合）となるＡｌＳｉ電極２１が設けられている。ＡｌＳｉ電極２１上にポリイミド膜２２が成膜されている。ＮｉＰで構成された表面電極膜２４上に、リードフレーム配線６（図１参照）を接合するためのはんだ２５（図１の接合材３ａに対応）が設けられ、封止樹脂８にて樹脂ケース７内に封止されている。また、図２では、リードフレーム配線６の図示を省略している。
ここで、実施の形態では、ポリイミド膜２２の表面に高さｈを制御した凹凸２６を設けている。凹凸２６は、封止樹脂８がポリイミド膜２２と接触する部分に設けられている。ポリイミド膜２２に凹凸２６を設けることで、凹凸２６の中に封止樹脂８が入り込み、ポリイミド膜２２と封止樹脂８との接触面積が増加する。これにより、ポリイミド膜２２と封止樹脂８とのアンカー効果を増大させる。ポリイミド膜２２と封止樹脂８との密着性を向上させ、ポリイミド膜２２と封止樹脂８とで剥離を防ぐことができる。ここでポリイミド膜２２表面の凹凸２６としては表面粗さを用いることができ、高さｈとして例えばポリイミド膜２２表面の算術平均粗さＲａを用いることができる。
図３は、ポリイミド表面粗さと密着力／バルク破壊率との関係を示すグラフである。図３において、横軸は、ポリイミド表面粗さ（Ｒａ：算術平均粗さ）を示し、単位は、ｎｍである。また、左縦軸は密着強度を示し、単位はＭＰａである。右縦軸はバルク破壊率を示し、単位は％である。図３では、黒丸が密着強度の測定値を示し、実線が黒丸を近似した直線であり、白丸がバルク破壊率の測定値を示し、点線が白丸を近似した直線である。
また、図３は、半導体装置の製造方法で詳細に説明する酸素プラズマアッシング処理の条件を変えて、Ｒａが０～２５ｎｍのサンプルを作製し、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）でＲａを測定して、Ｒａを測定したチップでの密着力とバルク破壊率の測定結果である。
ここで、密着強度は、プリン試験により密着強度を測定した。図４は、実施の形態にかかるパワー半導体モジュールのプリン試験を示す斜視図である。プリン試験とは、板の上に、プリン型に成型した樹脂を接合させ、横方向、例えば、図４の矢印Ｔの方向に一定の力で樹脂を押し、樹脂が取れるまたは破壊されるまでにかかった力（密着力）を測定する試験であって、板と樹脂との密着性（密着強度）を示すものである。密着性は密着力および単位面積当たりの密着力でも示される。測定された力が大きいほど密着性が高くなる。ここでは、板として、上記Ｒａのサンプルを用いた。
次に、バルク破壊率は、プリン試験で樹脂が取れたまたは破壊された後、板の破断面を走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）で観察して、バルク破壊か界面破壊かを判断した。破断面に樹脂が残っている場合、バルク破壊と判断し、破断面に樹脂が残っていない場合、界面破壊であると判断した。界面破壊は、密着力が弱く、樹脂がサンプルから取れたことを示す。一方、バルク破壊は、樹脂とサンプルとの密着力が高く、樹脂が取れることなく、樹脂が破壊されたことを示し、バルク破壊のサンプルは、樹脂との密着力が高いことを示している。
図３の結果では、Ｒａが３ｎｍ以下と低い場合（図３のＳ１）は界面破壊となり、Ｒａが大きくなるにつれて、界面破壊が減り、バルク破壊が増えていく。Ｒａが５ｎｍ以上になると、バルク破壊の場合が多くなり、Ｒａが８ｎｍ以上と高い場合（図３のＳ２）、すべての結果がバルク破壊となっている。このため、実施の形態では、ポリイミド膜２２の表面の平均表面粗さＲａを５ｎｍ以上、好ましくは８ｎｍ以上とすることで、ポリイミド膜２２の凹凸２６の高さｈの平均を５ｎｍ以上、好ましくは８ｎｍ以上としている。これにより、ポリイミド膜２２と封止樹脂８とで剥離が生じない密着力をポリイミド膜２２と封止樹脂８との間で実現することができる。また、ポリイミド膜２２の保護膜としての機能を維持するためには、表面の凹凸２６の高さｈの平均は２５ｎｍ以下であることが好ましい。
（実施の形態にかかる半導体装置の製造方法）
次に、実施の形態にかかる半導体装置の製造方法について、説明する。図５、図６は、実施の形態にかかるパワー半導体モジュールの製造方法のフローチャートである。図５は、裏面電極形成後にめっきを行う場合のフローチャートであり、図６は、薄化工程前にめっきを行う場合のフローチャートである。図７～図９は、実施の形態にかかるパワー半導体モジュールの電極部の製造途中の状態を示す断面図である。
最初に、図５のフローチャートの場合を説明する。まず、従来技術による半導体装置の製造方法と同様に、半導体基板上に表面構造を形成する（ステップＳ１１：第１工程）。例えば、半導体装置がＩＧＢＴである場合、半導体基板上にエピタキシャル成長によりドリフト層、ベース層を形成し、イオン注入で不純物イオンを注入することによりおもて面にエミッタ領域を形成する。次に、おもて面に熱酸化等でゲート絶縁膜を選択的に形成する。
次に、例えばスパッタ法により、半導体素子のエミッタ領域に電気的に接続された金属電極としてＡｌＳｉ電極２１（表電極ともいう）を形成する（第２工程）。なお、この電極はＡｌＳｉに限定されるものではない。次に、ＡｌＳｉ電極２１上に選択的にポリイミド膜２２を形成する（ステップＳ１２：第３工程）。ここまでの状態が、図７に記載される。上面から見ると、ポリイミド膜２２はＡｌＳｉ電極２１（金属電極）を囲むように形成され、ＡｌＳｉ電極２１の中央部分の領域が露出している。
次に、半導体基板（半導体ウエハ）のおもて面を保護膜（不図示）で覆って保護した後、半導体基板を裏面側から研磨することで、半導体基板を薄化して製品厚さとする（ステップＳ１３）。なお、ステップＳ１２、ステップＳ１３を逆にして、半導体基板を薄化した後に、ポリイミド膜２２を形成してもよい。
次に、半導体基板上に裏面構造を形成する（ステップＳ１４）。例えば、半導体装置がＩＧＢＴである場合、イオン注入で不純物イオンを注入することにより裏面にコレクタ領域を形成する。次に、例えばスパッタリング等の物理気相成長法により、半導体基板の裏面の全面にニッケルやチタン（Ｔｉ）を形成した後、アニールすることで裏面電極を形成する（ステップＳ１５）。この後、半導体基板のおもて面に形成した保護膜を除去する。
次に、ＡｌＳｉ電極２１上やポリイミド膜２２上に残る有機物を除去するプラズマクリーニングを実施する（ステップＳ１６：第４工程）。有機物としては残渣としておもて面に残る保護膜などである。プラズマクリーニングは、半導体基板と垂直に酸素イオン２７を照射する酸素プラズマアッシングで行う。酸素プラズマアッシングにより、ＡｌＳｉ電極２１上やポリイミド膜２２上に残る有機物が除去される。実施の形態では、酸素イオン２７を半導体基板と垂直に照射するような装置を用いことで、プラズマクリーニングと同時に、ポリイミド膜２２の表面に凹凸２６を同時に形成している。ここでは、プラズマクリーニングと凹凸２６の形成を同時にしているが、別工程としてもよい。
また、酸素プラズマアッシングでは必ずしも酸素１００％で行う必要はなく、酸素と１０～３０ｖｏｌ％の窒素との混合ガスを用いてプラズマアッシングを用いてもかまわない。プラズマアッシングでは、例えば、１３．５６ＭＨｚ程度の周波数を用い、半導体基板と垂直な方向にプラズマを発生させることで、半導体基板に酸素イオン２７を照射して、ポリイミド膜２２の表面に凹凸２６を効率的に形成することができる。ポリイミド表面に均一に凹凸２６を形成するため、上方向からプラズマが基板表面に照射される櫛型電極アッシャーを用いることが好ましい。例えば、酸素プラズマアッシング装置は、枚葉式であり、平衡平板型電極の装置を用いる。ここまでの状態が、図８に記載される。
以下に、実施の形態の酸素プラズマアッシングの詳細を説明する。図１０は、ポリイミドエッチング量と表面粗さＲａとの関係を示すグラフである。図１０において、縦軸は表面粗さＲａを示し、単位はｎｍである。横軸はポリイミド（ＰＩ）エッチング量を示し、単位はｎｍである。図１０では、酸素プラズマアッシングにおいて、ＲＦパワーを１０００Ｗに固定して、処理時間を変化させ、ポリイミドエッチング量を調節したサンプルを作製して、作製したサンプルの表面粗さＲａを測定した。
図１０に示すように、ポリイミドエッチング量と表面粗さＲａは比例関係にあり、ポリイミドのエッチング量が１００ｎｍ～１０００ｎｍの範囲内では、表面粗さＲａは、５ｎｍ～２５ｎｍの範囲内となる。図１０において、測定した結果の近似直線は、ｘをエッチング量、ｙを表面粗さＲａとすると、ｙ＝０．０２５ｘ－１．１７９５で表され、決定係数（Ｒ2）は０．９７０６である。ここで、図１０の表面粗さＲａは、めっき処理を行った後の測定結果である。めっき処理後は、めっき処理時の薬液の影響により、ポリイミド表面の凹凸は１／２～１／３に減少する。このため、酸素プラズマアッシング直後の表面粗さＲａは、１０ｎｍ～７０ｎｍの範囲内となる。
上述したように、ポリイミド膜２２と封止樹脂８との密着性を向上させ、ポリイミド膜２２と封止樹脂８とで剥離を防ぐためには、表面粗さＲａ（凹凸２６の高さｈの平均）を５ｎｍ以上、好ましくは８ｎｍ以上とする必要がある。めっき処理を行った後に、表面粗さＲａを５ｎｍ以上とするためには図１０より、ポリイミド膜２２のエッチング量を０．２５μｍ以上とすることが必要となる。また、めっき処理を行った後に、表面粗さＲａを８ｎｍ以上とするためには図１０より、ポリイミド膜２２のエッチング量を０．３５μｍとすることが必要となる。
また、めっき処理を行った後に表面粗さＲａは１／２～１／３に減少するため、めっき処理を行った後に５ｎｍ以上とするためには、めっき処理前の表面粗さＲａは１０ｎｍ以上とすることが必要となる。また、めっき処理を行った後に８ｎｍ以上とするためには、めっき処理前の表面粗さＲａは２０ｎｍ以上とすることが必要となる。また、めっき処理を行った後に２５ｎｍ以下とするためには、めっき処理前の表面粗さＲａは７０ｎｍ以下とすることが必要となる。
ここで、ポリイミド膜２２が薄くなると、イオンの拡散防止性が低くなり、信頼性が低下するため、エッチング量は、１．０μｍ以下であることが好ましい。このとき、図１０から表面粗さＲａは２５ｎｍ以下となり、めっき処理前は７０ｎｍ以下となる。このように、ポリイミド膜２２のエッチング量を調整することで、めっき処理を行った後の表面粗さＲａを５ｎｍ以上２５ｎｍ以下より好ましくは８ｎｍ以上２５ｎｍ以下とすることができる。
ここでは、エッチング量の調節として、処理時間を用いたが、ＲＦパワーを調節することにより調節してもよい。例えば、エッチング量を多くするため、ＲＦパワーを大きくしてもよい。
従来の半導体装置の製造方法でも、プラズマクリーニングを実施していたが、半導体基板と平行な方向にプラズマを発生させることで、半導体基板と平行な方向に酸素イオンが動くエッチング方式であったため、めっき処理を行った後のポリイミド膜１２２の表面粗さＲａは２．３ｎｍ程度であった。このため、ポリイミド膜１２２と封止樹脂１０８との密着性は十分でなく、ポリイミド膜１２２と封止樹脂１０８とで剥離を防ぐことができなかった。
これに対して、実施の形態の半導体装置の製造方法では、上方向からプラズマが基板表面に照射される櫛型電極アッシャーを用いて、プラズマクリーニングを酸素プラズマアッシングで実施している。この櫛型電極アッシャーを用いてプラズマクリーニングを行った結果、めっき処理を行った後のポリイミド膜２２の表面粗さＲａは９．０ｎｍ程度であった。このため、ポリイミド膜２２と封止樹脂８との密着性が十分となり、ポリイミド膜２２と封止樹脂８とで剥離を防ぐことができた。
次に、裏面保護のために、半導体基板の裏面に保護膜を形成し、ポリイミド膜２２をマスクとして用いて、ＡｌＳｉ電極２１上の、ポリイミド膜２２が設けられていない部分に、選択的に表面電極膜２４を形成することで表面電極を形成する（ステップＳ１７：第５工程）。表面電極膜２４は、ＮｉＰ（ニッケルリン）無電解めっきなどが用いられるが、ポリイミド膜２２は絶縁体で、ＡｌＳｉ電極２１は金属なので、表面電極膜２４はポリイミド膜２２には析出せずに、選択的にＡｌＳｉ電極２１の上に析出する。ここまでの状態が、図９に記載される。めっき法は、安価で厚い膜（１から１０μｍ）を金属電極上に選択的に形成できるので多く用いられる。また、ＮｉまたはＮｉＰ（ニッケルリン）やＮｉＢ（ニッケルボロン）などのＮｉ合金でもよく、銅やアルミニウムや金でもよい。また、これらの積層膜でもよい。また、Ｎｉめっき膜の上にさらにＡｕめっき膜を形成してもよい。Ａｕめっき膜を形成することにより、Ｎｉめっき膜を含む電極部を酸化から防止することができ、また、はんだとの濡れ性も良いため好ましい。なお、表面電極膜２４はめっき膜に限定されるものではなく、スパッタリングにより形成されてもよい。この場合はメタルマスクを用いて、金属電極の露出した個所に成膜する。次に、半導体基板の裏面の保護膜を除去した後、半導体基板をダイシング（切断）して個々のチップ状に個片化する（ステップＳ１８）。
次に、図１のパワー半導体モジュールを組み立てる（ステップＳ１９）。組み立て方法は、従来技術によるパワー半導体モジュールと同様である。例えば、まず、積層基板１２にパワー半導体チップ１を実装し、パワー半導体チップ１と、絶縁基板２上に設けられた電極パターン４とを、はんだ２５（接合材３ｂ）を介して、リードフレーム配線６で電気的に接続する。次に、これらを金属基板５に接合して、パワー半導体チップ１、積層基板１２および金属基板５からなる積層組立体を組み立てる。この積層組立体に樹脂ケース７をシリコーン系の接着剤などで接着する。
次に、金属ワイヤ１０でパワー半導体チップ１と金属端子９との間を接続し、樹脂ケース７内にエポキシ樹脂などの硬質樹脂等の封止樹脂８を充填する。これにより、図１に示す実施の形態にかかるパワー半導体モジュールが完成する。なお、封止樹脂８がエポキシ樹脂等の硬質樹脂でない場合、封止樹脂８が外に漏れないようにするため、蓋を取り付けるようにする。封止樹脂８として、熱硬化性樹脂としてエポキシ樹脂やポリイミド樹脂やポリアミド樹脂やマレイミド樹脂などを用いることができる。また、線膨張係数を他の部材と調整するためにシリカやアルミナなどの粒子をフィラーとして添加しても良い。また、シリコーンなどの軟質樹脂を用いることもできる。以上のようにして、図１のパワー半導体モジュールが完成する。
次に、図６のフローチャートの場合を説明する。まず、図５と同様に、半導体基板上に表面構造を形成し（ステップＳ２１：第１工程）、ＡｌＳｉ電極２１を形成し（第２工程）、ポリイミド膜２２を形成する（ステップＳ２２：第３工程）。次に、ポリイミド膜２２に対してプラズマクリーニングを実施する（ステップＳ２３：第４工程）。プラズマクリーニングの条件は、図５と同じ条件にする。
この後、表面電極を形成し（ステップＳ２４）、半導体基板を薄化して製品厚さとし（ステップＳ２５）、裏面電極を形成する（ステップＳ２６：第５工程）。この後、個片化し（ステップＳ２７）、パワー半導体モジュールを組み立てる（ステップＳ２８）。以上のようにして、図１のパワー半導体モジュールが完成する。なお、裏面構造がある場合、ステップＳ２５の薄化工程より前に、裏面構造を形成する。
以上、説明したように、実施の形態の半導体装置の製造方法によれば、ポリイミド膜に対し、エッチング量が０．２５μｍ以上の酸素プラズマアッシングで行う。これにより、めっき処理を行った後、ポリイミド膜の表面粗さＲａを５ｎｍ以上とすることができる。このため、ポリイミド膜と封止樹脂とで剥離が生じない密着力をポリイミド膜と封止樹脂との間で実現することができる。
また、ポリイミド膜のエッチングは、ポリイミド膜のプラズマクリーニングと同時に行うことができるため、工数を増やすことなく、ポリイミド膜と封止樹脂との剥離を防止することができる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、半導体として、シリコン（Ｓｉ）の他、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体にも適用可能である。
以上のように、本発明にかかる半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。
１ パワー半導体チップ
２ 絶縁基板
３ａ、３ｂ、３ｃ 接合材
４ 電極パターン
５ 金属基板
６ リードフレーム配線
７ 樹脂ケース
８、１０８ 封止樹脂
９ 金属端子
１０ 金属ワイヤ
１２ 積層基板
２０、１２０ 半導体基板上の半導体素子
２１、１２１ ＡｌＳｉ電極
２２、１２２ ポリイミド膜
２４、１２４ 表面電極膜
２５、１２５ はんだ
２６ 凹凸
２７ 酸素イオン
５０ パワー半導体モジュール
１２８ ポリアミド系樹脂

Claims (5)

  1. 半導体基板上に半導体素子を形成する第１工程と、
    前記半導体素子のおもて面に、前記半導体素子に電気的に接続された電極層を形成する第２工程と、
    前記電極層上に、選択的にポリイミド膜を形成する第３工程と、
    前記ポリイミド膜の表面に、前記半導体基板と垂直に酸素イオンを照射する酸素プラズマアッシングにより凹凸を形成する第４工程と、
    前記電極層上の前記ポリイミド膜以外の部分に、表面電極膜を形成する第５工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記第４工程では、前記ポリイミド膜の平均表面粗さを１０ｎｍ以上７０ｎｍ以下にすることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第４工程では、前記ポリイミド膜のエッチング量を０．２５μｍ以上１μｍ以下にすることを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記第４工程は、前記電極層のプラズマクリーニングと同時に行うことを特徴とする請求項１～３のいずれか一つに記載の半導体装置の製造方法。
  5. 半導体基板上に設けられた半導体素子と、
    前記半導体素子のおもて面に設けられた、前記半導体素子に電気的に接続された電極層と、
    前記電極層上に、選択的に設けられたポリイミド膜と、
    前記電極層上の前記ポリイミド膜以外の部分に設けられた表面電極膜と、
    を備え、
    前記ポリイミド膜の平均表面粗さは、５ｎｍ以上２５ｎｍ以下であることを特徴とする半導体装置。
JP2021074574A 2021-04-27 2021-04-27 半導体装置および半導体装置の製造方法 Pending JP2022168905A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021074574A JP2022168905A (ja) 2021-04-27 2021-04-27 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021074574A JP2022168905A (ja) 2021-04-27 2021-04-27 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022168905A true JP2022168905A (ja) 2022-11-09

Family

ID=83943838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021074574A Pending JP2022168905A (ja) 2021-04-27 2021-04-27 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2022168905A (ja)

Similar Documents

Publication Publication Date Title
US7977775B2 (en) Semiconductor device and manufacturing method of the same
CN105103272B (zh) 半导体装置的制造方法
US10079155B2 (en) Semiconductor device manufacturing method
WO2007023950A1 (ja) 半導体装置の製造方法
US10096584B2 (en) Method for producing a power semiconductor module
JP6102598B2 (ja) パワーモジュール
US10229870B2 (en) Packaged semiconductor device with tensile stress and method of making a packaged semiconductor device with tensile stress
CN110867485B (zh) 半导体装置和电源转换装置
CN107430999B (zh) 半导体装置及其制造方法
US7368380B2 (en) Method of manufacturing semiconductor device
JP2014120639A (ja) パワーモジュール半導体装置
US11616040B2 (en) Semiconductor dies having ultra-thin wafer backmetal systems, microelectronic devices containing the same, and associated fabrication methods
US10741402B2 (en) Electronic device, electronic module and methods for fabricating the same
US10937767B2 (en) Chip packaging method and device with packaged chips
KR20170012927A (ko) 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지
US8922016B2 (en) Method for producing a composite material, associated composite material and associated semiconductor circuit arrangements
JP2022168905A (ja) 半導体装置および半導体装置の製造方法
CN113140537A (zh) 功率半导体器件和用于制造功率半导体器件的方法
US20220328434A1 (en) Oxidation and corrosion prevention in semiconductor devices and semiconductor device assemblies
US20230122575A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7447530B2 (ja) 半導体装置および半導体装置の製造方法
JP7452040B2 (ja) 半導体装置および半導体装置の製造方法
EP4215508A1 (en) Substrate and method for producing a substrate
JP7138720B2 (ja) 半導体装置、電力用半導体モジュール、電力変換装置および電力用半導体モジュールの製造方法
JP2021150460A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240612