CN107430999B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107430999B
CN107430999B CN201580078128.2A CN201580078128A CN107430999B CN 107430999 B CN107430999 B CN 107430999B CN 201580078128 A CN201580078128 A CN 201580078128A CN 107430999 B CN107430999 B CN 107430999B
Authority
CN
China
Prior art keywords
wiring electrode
semiconductor device
manufacturing
present
diffusion preventing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580078128.2A
Other languages
English (en)
Other versions
CN107430999A (zh
Inventor
吉田基
冈部博明
须贺原和之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107430999A publication Critical patent/CN107430999A/zh
Application granted granted Critical
Publication of CN107430999B publication Critical patent/CN107430999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体装置的制造方法，其特征在于，具备：在以宽带隙半导体为基体材料的半导体元件(18)之上通过镀敷法形成Cu布线电极(17)的工序；还原工序，在NH3气氛下还原Cu布线电极(17)；加热工序，与还原工序同时地对Cu布线电极(17)进行加热；在加热工序之后形成包覆Cu布线电极(17)的扩散防止膜(11)的工序；以及密封工序，用有机树脂膜(10)包覆扩散防止膜(11)。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
在小于200℃的温度下进行动作的以往的半导体装置中，使用了以Si(硅)为基体材料的半导体元件、和以Al(铝)为主要成分的布线电极。但是，伴随在半导体装置中流过的电流容量的增加，半导体装置要求在超过200℃的温度下动作。为了在超过200℃的温度下使半导体装置动作，作为半导体元件的基体材料，关注宽带隙半导体。宽带隙半导体是与Si相比带隙大、绝缘击穿电场大的半导体，例如是SiC(碳化硅)、氮化物、金刚石等。
另外，如果使使用了以Al为主要成分的布线电极的半导体装置在超过200℃的温度下动作，则存在由于布线电极的Al与半导体元件的电极的相互作用、布线电极的形状变化等而半导体装置的可靠性下降的问题。因此，作为代替Al的布线电极的材料，关注Cu(铜)。此处，半导体元件以及布线电极以大气中的静电对策等为目的，被有机树脂膜包覆，但Cu容易引起与有机树脂膜的热硬化前的有机树脂的反应。因此，公开有在以Cu为主要成分的布线电极的表面以防止与热硬化前的有机树脂的反应为目的而使无机膜成膜的方法(例如，专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2000－164709号公报
发明内容
布线电极要求形成为伴随在半导体装置流过的电流容量的增加而变厚。因此，使用镀敷法来形成厚的Cu布线电极，制造半导体装置。当该半导体装置例如在超过200℃的温度下进行动作时，存在设置于Cu布线电极与有机树脂膜之间的扩散防止膜从Cu布线电极剥离的问题。通过镀敷法形成的Cu布线电极在内部具有包含氧原子等的气体。在半导体装置进行了动作时，这些气体从Cu布线电极之中出来，从而在Cu布线电极与扩散防止膜之间形成氧化膜。其结果，由于氧化膜与扩散防止膜的密合力弱，所以扩散防止膜从Cu布线电极剥离。
本发明是为了解决如上问题而完成的，其目的在于提供抑制了Cu布线电极向扩散防止膜的密合力的下降的半导体装置的制造方法。
本发明的半导体装置的制造方法的特征在于，具备：在以宽带隙半导体为基体材料的半导体元件之上通过镀敷法形成Cu布线电极的工序；还原工序，在NH3气氛下还原Cu布线电极；加热工序，与还原工序同时地对Cu布线电极进行加热；在加热工序之后形成包覆Cu布线电极的扩散防止膜的工序；以及密封工序，用有机树脂膜包覆扩散防止膜。
根据本发明的半导体装置的制造方法，能够得到抑制了Cu布线电极向扩散防止膜的密合力的下降的半导体装置。通过本发明的半导体装置的制造方法得到的半导体装置在制造方法中具备：还原工序，在NH3气氛下还原Cu布线电极；加热工序，与还原工序同时地对Cu布线电极进行加热；以及在加热工序之后形成包覆Cu布线电极的扩散防止膜的工序。
还原工序对形成于Cu布线电极的表面的氧化膜进行还原，加热工序减少Cu布线电极之中的包含氧原子等的气体的量。通过本发明的半导体装置的制造方法制造出的半导体装置的Cu布线电极之中的气体的量减少，所以即使半导体装置进行动作，也抑制在Cu布线电极与扩散防止膜之间形成氧化膜，所以抑制Cu布线电极向扩散防止膜的密合力的下降。基于以上内容，根据本发明的半导体装置的制造方法，能够得到抑制了Cu布线电极向扩散防止膜的密合力的下降的半导体装置。
附图说明
图1是示出通过本实施方式1的半导体装置的制造方法制造的半导体装置的结构的剖面图的一部分。
图2是示出本发明的实施方式1的半导体装置的制造方法的工序流程图。
图3是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S1至步骤S3的制造中途的半导体装置的剖面图的一部分。
图4是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S4的制造中途的半导体装置的剖面图的一部分。
图5是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S5以及步骤S6的制造中途的半导体装置的剖面图的一部分。
图6是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S7以及步骤S8的制造中途的半导体装置的剖面图的一部分。
图7是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S10的制造中途的半导体装置的剖面图的一部分。
图8是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S11为止的内容的制造中途的半导体装置的剖面图的一部分。
图9是示出针对通过镀敷法形成的Cu布线电极进行的TDS的结果中的、对于O原子的结果的曲线图。
图10是示出针对通过镀敷法形成的Cu布线电极进行的TDS的结果中的、对于OH基的结果的曲线图。
图11是示出针对通过镀敷法形成的Cu布线电极进行的TDS的结果中的、对于H2O的结果的曲线图。
图12是示出针对通过镀敷法形成的Cu布线电极进行的TDS的结果中的、对于H原子的结果的曲线图。
图13是示出针对通过镀敷法形成的Cu布线电极进行的TDS的结果中的、对于CO2的结果的曲线图。
图14是示出在NH3气氛下使Cu布线电极暴露的时间与扩散防止膜向Cu布线电极的密合力的关系的曲线图。
图15是示出在NH3气氛下使Cu布线电极暴露的时间、和Cu布线电极与扩散防止膜的界面处的N/O的关系的曲线图。
图16是示出本发明的实施方式2的半导体装置的制造方法的工序流程图。
图17是示出通过本实施方式3的半导体装置的制造方法制造的半导体装置的结构的剖面图的一部分。
图18是示出通过本实施方式4的半导体装置的制造方法制造的半导体装置的结构的剖面图的一部分。
图19是示出通过本实施方式5的半导体装置的制造方法制造的半导体装置的结构的剖面图。
图20是示出步骤9或者步骤S19的还原工序的条件与扩散防止膜向Cu布线电极的密合力的关系的曲线图。
(附图标记说明)
1：基板；2：漂移层；3：保护环区域；4：JTE区域；5：肖特基电极；6：漂移层；7：金属层；8：第1Cu层；9：第2Cu层；10：有机树脂膜；11：扩散防止膜；12：欧姆电极；13：背面外部输出电极；15：蚀刻掩模；16：抗蚀剂掩模；17：Cu布线电极；18：半导体元件；21：引线；22：半导体芯片；23：第1导体；24：绝缘陶瓷；25：第2导体；26、29、30：接合件；27：冷却器；28：密封树脂；31：绝缘基板。
具体实施方式
实施方式1.
首先，说明通过本发明的实施方式1的半导体装置的制造方法制造的半导体装置的结构。图1是示出通过本发明的实施方式1的半导体装置的制造方法制造的半导体装置的结构的剖面图的一部分。图1仅示出半导体装置的剖面图的左半部分。即，通过本发明的实施方式1的半导体装置的制造方法制造的半导体装置的剖面图是将图1与把图1左右对称地翻折到右侧而成的图合起来而得到的。
在本发明的实施方式1中，以在半导体装置中使用了以作为宽带隙半导体的SiC为基体材料的半导体元件的情形为例进行说明。宽带隙半导体是指与Si相比带隙大、绝缘击穿电场强度大的半导体。图1的半导体装置具备以SiC为基体材料的半导体元件18、与半导体元件18电连接的Cu布线电极17、包覆Cu布线电极17的扩散防止膜11、以及包覆扩散防止膜11的有机树脂膜10。Cu布线电极17具备第1Cu层8以及第2Cu层9。进而，图1的半导体装置在半导体元件18与Cu布线电极17之间具备金属层7，在半导体元件18的与形成有金属层7的面相反一侧的面侧即下表面侧具备背面外部输出电极13。
首先，说明半导体装置的半导体元件18的概略。半导体元件18具备使用了n型的SiC的基板1，在基板1之上具备漂移层2，在漂移层2之上具备肖特基电极5。进而，在漂移层2的与上表面相接的表层具备保护环区域3、和作为结终端扩张区域的JTE(JunctionTermination Extension)区域4，在肖特基电极5之上具备阻挡金属(barrier metal)层6。在基板1之下具备欧姆电极12。即半导体元件18是所谓的n型的SiC肖特基势垒二极管。
详细地说明半导体元件18。基板1使用了n型的SiC，在一方的面上，通过外延生长法形成有漂移层2。在本说明书中，将基板1的形成有漂移层2的一侧设为上方进行说明。保护环区域3在漂移层2的与上表面相接的表层侧形成为在从上方观察时的环状，缓和半导体元件18的终端部所产生的电场。终端部是指将形成有与活性区域相当的肖特基电极5的区域包围的部分。
在本说明书中，在从上方观察半导体元件18时，将从肖特基电极5的端部朝向中心的方向设为内周侧，将从肖特基电极5的中心朝向端部的方向设为外周侧。JTE区域4与保护环区域3相同地，在漂移层2的表层，形成为在从上方观察时的环状，与保护环区域3的外周侧端部邻接。肖特基电极5以覆盖保护环区域3的一部分的方式，相对于保护环区域3在从上方观察时形成在内周侧。即，保护环区域3跨过肖特基电极5的外周侧端部而形成。
图1的肖特基电极5的厚度处于100nm以上且500nm以下的范围内。在肖特基电极5之上形成阻挡金属层6，阻挡金属层6的厚度处于10nm以上且200nm以下的范围内。阻挡金属层6是以防止Cu从Cu布线电极17向肖特基电极5扩散为目的而形成的。这是因为当Cu向肖特基电极5扩散时，半导体元件18的漏电流增加等，导致半导体元件18的电特性劣化。阻挡金属层6使用W(钨)、Ta(钽)、Mo(钼)、Ti(钛)等金属、TiN(氮化钛)、TiSiN(氮化硅钛)、WN(氮化钨)、TaN(氮化钽)等氮化物、TaC(碳化钽)、TiC(碳化钛)等金属碳化物等材料。
金属层7形成在阻挡金属层6之上。金属层7是以进一步防止Cu从Cu布线电极17向肖特基电极5扩散为目的并以改善Cu布线电极17向肖特基电极5的密合力为目的而形成的。金属层7的材料例如使用Ti。
接下来，说明Cu布线电极17。作为Cu布线电极17，在金属层7之上形成第1Cu层8以及第2Cu层9。第1Cu层8是用于通过镀敷法形成第2Cu层9的种子(seed)层，第2Cu层9是表面外部输出电极。即，第2Cu层9形成在第1Cu层8之上。Cu布线电极17以Cu为主要成分。因此，Cu布线电极17既可以使用Cu的单体，也可以使用包含Ni(镍)等的Cu合金。
另外，Cu布线电极17具有6μm以上的厚度。在图1的半导体装置中，将半导体元件18的基体材料设为宽带隙半导体，使在半导体装置流过的电流容量比使用了以Si为基体材料的半导体元件的情况增加。因此，在Cu布线电极17流过的电流容量也变大，根据Cu的最大容许电流密度、Cu布线电极17散热性的观点等，Cu布线电极17需要6μm以上的厚度。
在本发明的实施方式1中，扩散防止膜11包覆漂移层2、肖特基电极5、阻挡金属层6、金属层7、第1Cu层8以及第2Cu层9的露出面。扩散防止膜11是以防止Cu布线电极17的Cu向有机树脂膜10扩散为目的而形成的。扩散防止膜11使用了无机化合物，扩散防止膜11例如是使用了以Si3N4(四氮化三硅)、Si2N4(四氮化二硅)、BN(氮化硼)为首的氮化物的无机膜。在本发明的实施方式1中，将硅氮化物用于扩散防止膜11。
扩散防止膜11的厚度为30nm以上。扩散防止膜11具有厚度在下摆部最薄的倾向。此处，下摆部是表示在图1中用虚线包围并示出为A部的扩散防止膜11的侧壁部的下部。因此，优选在该下摆部，扩散防止膜11的膜厚为30nm以上。
有机树脂膜10包覆扩散防止膜11。有机树脂膜10使用以聚酰亚胺为首的环氧树脂或丙烯酸树脂等。有机树脂膜10的厚度处于3μm以上且100μm以下的范围内。
进而，图1的半导体装置的第2Cu层9的上表面的一部分不被扩散防止膜11以及有机树脂膜10包覆而露出。对该露出面连接用于对半导体装置施加电压的引线等。
通过本发明的实施方式1的半导体装置的制造方法制造的半导体装置的Cu布线电极17在与扩散防止膜11的界面处，具有比O原子(氧原子)多的N原子(氮原子)。另外，Cu布线电极17具有面密度为1×1014cm-2以下的O原子。而且，具有面密度为1×1015cm-2以下的H原子。
接下来，说明本发明的实施方式1的半导体装置的制造方法。图2是示出本发明的实施方式1的半导体装置的制造方法的工序流程图。首先，使用图2，说明本发明的实施方式1的半导体装置的制造方法的概略。本发明的实施方式1的半导体装置的制造方法具备图2所示的步骤S1至步骤S12的工序。
在图2的步骤S1中，在基板1的一方的面上形成漂移层2，在步骤S2中，在漂移层2的表层形成保护环区域3以及JTE区域4，在步骤S3中，在基板1之下形成欧姆电极12。接下来，在步骤S4中，在漂移层2之上形成肖特基电极5以及阻挡金属层6，制造半导体元件18。接下来，在步骤S5中，在阻挡金属层6之上形成金属层7，在步骤S6中，在金属层7之上形成Cu布线电极17(第1Cu层8以及第2Cu层9)。之后，在步骤S7中，去除在漂移层2之上隔着金属层7而形成的第1Cu层8，在步骤S8中，去除形成于漂移层2的上表面的金属层7。
接下来，在步骤S9中，进行在NH3(氨)气氛下还原Cu布线电极17的还原工序、和与还原工序同时地对Cu布线电极17进行加热的加热工序。然后，在步骤S10中，形成包覆Cu布线电极17的扩散防止膜11，在步骤S11中，用有机树脂膜10包覆扩散防止膜11。然后，最后，在步骤S12中，在半导体元件18之下形成背面外部输出电极13。
接下来，关于图2的步骤S1至步骤S12的12个工序，进一步说明其详细内容。图3是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S1至步骤S3的制造中途的半导体装置的剖面图的一部分。图3仅示出制造中途的半导体装置的剖面图的左半部分。另外，后述图4至图9也与图3同样地，仅示出制造中途的半导体装置的剖面图的左半部分。
首先，说明步骤S1。基板1是具有高浓度的n型(n+型)杂质浓度的SiC基板。在步骤S1中，在基板1的一方的面上，通过外延生长法形成漂移层2，该漂移层2是具有低浓度的n型(n－型)杂质浓度的SiC层。
接下来，在步骤S2中，形成保护环区域3以及JTE区域4。首先，通过照相制版技术在漂移层2之上构图形成抗蚀剂图案，将该抗蚀剂图案作为掩模，在保护环区域3的位置注入Al离子。进而，在与保护环区域3的外周侧端部邻接的JTE区域4的位置也注入Al离子。注入到JTE区域4的位置的Al离子的浓度比注入到保护环区域3的Al离子的浓度低。在将Al离子注入到保护环区域3以及JTE区域4的位置之后，抗蚀剂图案通过使用了有机溶剂的湿法处理(wet treatment)或使用了氧等离子体的灰化处理等去除。
然后，为了使注入到保护环区域3的位置以及JTE区域4的位置的Al离子活化而进行退火处理(热处理)。由此，在漂移层2的与上表面相接的表层侧形成保护环区域3以及JTE区域4。接下来，在步骤S3中，在基板1的另一方的面上即基板1的下方形成欧姆电极12。基于以上内容，能够得到如图3所示的制造中途的半导体装置。
图4是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S4的制造中途的半导体装置的剖面图的一部分。在步骤S4中，在漂移层2之上形成肖特基电极5以及阻挡金属层6。首先，作为形成肖特基电极5的方法，例如有将Ti、Mo、Ni等用作靶的溅射法。肖特基电极5的厚度设为100nm以上且500nm以下的范围。肖特基电极5的材料首先在漂移层2的上表面整体进行成膜，在保护环区域3以及JTE区域4的上表面也成膜。
然后，在肖特基电极5的材料之上，此处是将TiN的膜作为阻挡金属层6的材料，例如使用溅射法成膜。阻挡金属层6的材料首先在肖特基电极5的上表面整体进行成膜。阻挡金属层6的厚度设为10nm以上且200nm以下的范围。
接下来，通过照相制版技术在阻挡金属层6的材料之上，如图4所示构图形成蚀刻掩模15。蚀刻掩模15形成于图4的用虚线包围的区域，形成为覆盖想要形成肖特基电极5以及阻挡金属层6的部分之上。然后，在作为阻挡金属层6的材料例如使用了TiN的情况下，利用蚀刻掩模15对TiN进行湿蚀刻。
在通过湿蚀刻使阻挡金属层6的材料形成为规定的形状之后，接着对肖特基电极5的材料进行湿蚀刻。在作为肖特基电极5的材料例如使用了Ti的情况下，利用蚀刻掩模15，使用稀释了氢氟酸而得到的溶液对Ti进行湿蚀刻。
在对阻挡金属层6的材料以及肖特基电极5的材料进行了湿蚀刻之后，蚀刻掩模15通过湿法处理、灰化处理等去除。基于以上内容，在漂移层2之上形成肖特基电极5以及阻挡金属层6，能够得到从图4所示的剖面图除掉作为蚀刻掩模15的虚线部分后的结构的半导体装置。从图4所示的剖面图除掉蚀刻掩模15后的结构为半导体元件18，是n型的SiC肖特基势垒二极管。即，通过步骤S4的工序为止的工序，能够得到通过本发明的实施方式1的半导体装置的制造方法制造的半导体装置的半导体元件18。
图5是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S5以及步骤S6的制造中途的半导体装置的剖面图的一部分。图5(a)是在步骤S6中去除抗蚀剂掩模16之前的图，图5(b)是去除之后的图。在步骤S5中，在阻挡金属层6之上使金属层7成膜。金属层7例如通过将Ti用作靶的溅射法成膜。此处，如图5所示，金属层7还形成于漂移层2的上表面。由此，在之后形成Cu布线电极17时，形成于漂移层2的上表面的金属层7防止在漂移层2的上表面直接形成Cu布线电极17的第1Cu层8。
接下来，在步骤S6中，在半导体元件18之上且在金属层7之上形成Cu布线电极17。即，Cu布线电极17形成在半导体元件18的上表面侧。首先，在金属层7之上形成第1Cu层8。第1Cu层8通过包括热蒸镀法、电子束蒸镀法、溅射法等的PVD(Physical Vapor Deposition，物理气相沉积)法、或者使用了有机金属的气体的MOCVD(Metal Organic Chemical VaporDeposition，有机金属化学气相沉积)法形成。第1Cu层8使用Cu单体或者Cu合金。第1Cu层8的厚度设为100nm以上且1000nm以下的范围。
接下来，通过照相制版技术，在第1Cu层8的上表面中的、如图5(a)所示在肖特基电极5之上隔着阻挡金属层6以及金属层7而形成的第1Cu层8之上构图形成用于使第2Cu层9成膜的抗蚀剂掩模16。如后所述，在形成有抗蚀剂掩模16的部位不形成第2Cu层9，抗蚀剂掩模16的开口部分成为形成第2Cu层9的部位。
接下来，通过镀敷法在第1Cu层8之上形成第2Cu层9。第2Cu层9形成于第1Cu层8的上表面中的、未形成抗蚀剂掩模16的部分，沿着抗蚀剂掩模16的侧壁形成。第2Cu层9的厚度设为6μm以上且100μm以下的范围。关于第2Cu层9，由于按照6μm以上的厚度形成，所以考虑形成时间而使用镀敷法形成。至此，能够得到如图5(a)所示的制造中途的半导体装置。
最后，通过湿法处理、灰化处理等去除抗蚀剂掩模16。基于以上内容，能够得到如图5(b)所示的制造中途的半导体装置。
图6是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S7以及步骤S8的制造中途的半导体装置的剖面图的一部分。在步骤S7中，通过湿蚀刻去除在漂移层2的上表面隔着金属层7形成的第1Cu层8。此外，此时，阻挡金属层6之上的Cu布线电极17(第1Cu层8以及第2Cu层9)的露出区域也被暴露于湿蚀刻液。因此，图5(b)所示的结构中的、Cu布线电极17的暴露于湿蚀刻液的部位会被蚀刻某种程度。
接下来，在步骤S8中，去除形成于漂移层2的上表面的金属层7。首先，通过照相制版技术在Cu布线电极17的上表面形成掩模。然后，利用稀释了氢氟酸而成的溶液对形成于漂移层2的上表面的金属层7进行湿蚀刻。基于以上内容，能够得到如图6所示的制造中途的半导体装置。
接下来，在步骤S9中，进行在NH3气氛下还原Cu布线电极17的还原工序、和与还原工序同时地对Cu布线电极17进行加热的加热工序。此处，将图6所示的制造中途的半导体装置、即在步骤S8之前的工序中得到的制造中途的半导体装置称为第1芯片。首先，使第1芯片例如进入到CVD(Chemical Vapor Deposition，化学气相沉积)装置的腔室内。在步骤S9中，进行在NH3气氛下还原Cu布线电极17的还原工序、和与还原工序同时地对Cu布线电极17进行加热的加热工序。但是，使第1芯片提升至规定的温度是需要时间的，所以首先开始第1芯片的加热。优选为提升第1芯片的温度，直至Cu布线电极17的温度成为150℃以上。更优选的是，Cu布线电极17的温度上升至300℃以上。优选的温度为150℃以上或者300℃以上的理由将在后面叙述。在本发明的实施方式1中，将第1芯片的温度设为300℃。
当第1芯片的温度达到300℃时，在维持第1芯片的温度的状态下，接下来，使NH3流入到CVD装置的腔室内。然后，在使NH3流入的同时还进行腔室内的气体的排出。在还原工序中，Cu布线电极17优选在NH3气氛下暴露15秒以上且120秒以下的时间。更优选的是15秒以上且45秒以下的时间。优选的时间为15秒以上且120秒以下或者15秒以上且45秒以下的理由将在后面叙述。
图7是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S10的制造中途的半导体装置的剖面图的一部分。在步骤S10中，形成包覆Cu布线电极17的扩散防止膜11。在步骤S9之后、即加热工序之后进行步骤S10。首先，如图7所示，用扩散防止膜11的材料包覆肖特基电极5、阻挡金属层6、金属层7、Cu布线电极17以及漂移层2的露出面。
扩散防止膜11是使用了氮化硅、BN等无机化合物的膜。在本发明的实施方式1中，使用CVD装置进行步骤S9，所以步骤S10也依旧使用CVD装置。即，在本发明的实施方式1中，扩散防止膜11通过CVD法形成。
扩散防止膜11的厚度设为30nm以上。扩散防止膜11的厚度变薄的是侧壁部、特别是处于侧壁部的下部的下摆部，将该部分的厚度设为30nm以上。此外，扩散防止膜11的厚度如果为400nm以上则是更优选的。基于以上内容，能够得到如图7所示的制造中途的半导体装置。
此后，在步骤S10中，通过照相制版技术使抗蚀剂图案形成在扩散防止膜11的材料之上。然后，将抗蚀剂图案作为掩模，通过RIE(Reactive Ion Etching，反应离子蚀刻)法等对扩散防止膜11的材料进行蚀刻，从而使第2Cu层9的上表面的一部分露出。然后，最后，通过湿法处理、灰化处理等去除抗蚀剂图案。
图8是示出说明本发明的实施方式1的半导体装置的制造方法的步骤S11的制造中途的半导体装置的剖面图的一部分。步骤S11是用有机树脂膜10包覆扩散防止膜11的密封工序。首先，以包覆扩散防止膜11以及露出的第2Cu层9的上表面的方式形成有机树脂膜10的材料。有机树脂膜10使用环氧树脂、丙烯酸树脂等。有机树脂膜10的形成是通过旋涂法等进行，有机树脂膜10的厚度设为3μm以上且100μm以下的范围。
此处，在将有机树脂膜10的厚度设为3μm以上且100μm以下的范围的情况下，如果扩散防止膜11的膜厚比30nm薄，则有可能由于有机树脂膜10的应力而在扩散防止膜11中产生裂缝。当产生裂缝时，Cu布线电极17的Cu有可能通过该裂缝而扩散到有机树脂膜10中。因此，扩散防止膜11的厚度最好设为30nm以上。
接下来，通过照相制版技术使抗蚀剂图案形成在有机树脂膜10的材料之上。然后，通过将抗蚀剂图案作为掩模进行蚀刻，形成有机树脂膜10的开口部分，使第2Cu层9的上表面的一部分露出。基于以上内容，能够得到如图8所示的制造中途的半导体装置。
此外，在本发明的实施方式1中，分开进行扩散防止膜11的材料和有机树脂膜10的材料的蚀刻。还可以考虑在形成扩散防止膜11的材料并涂敷有机树脂膜10的材料之后，将共同的抗蚀剂图案作为掩模进行蚀刻。在该情况下，能够削减一个蚀刻工序数量。但是，在该情况下，在有机树脂膜10的材料的蚀刻工序后，由于存在共同的抗蚀剂图案而无法进行充分的清洗，在进行扩散防止膜11的材料的蚀刻工序时，有可能由于异物的混入而产生扩散防止膜11的图案的形成异常。因此，需要注意。
最后，在步骤S12中，在半导体元件18的下方形成背面外部输出电极13。背面外部输出电极13使用使Ti的单体、和Ni与Au(金)的合金层叠而成的电极。除此之外，还可以是通过镀敷法使包含Ti和Cu的材料层叠而成的电极。此外，Ti是为了改善背面外部输出电极13内的层叠膜间的密合力而设置的，所以能够省略。背面外部输出电极13只要形成在半导体元件18的下方即可，所以也可以在半导体元件18与背面外部输出电极13之间另外设置用于改善背面外部输出电极13与半导体元件18的密合力的层。
基于以上内容，能够得到如图1所示的半导体装置。
在本发明的实施方式1中，通过采用如上制造方法，能够得到抑制了Cu布线电极17向扩散防止膜11的密合力的下降的半导体装置。以下，将通过本发明的实施方式1的半导体装置的制造方法制造的半导体装置简称为本发明的实施方式1的半导体装置。关于本发明的实施方式1的半导体装置，由于在制造方法中设置有步骤S9，所以抑制了Cu布线电极17向扩散防止膜11的密合力的下降。
在Cu布线电极17的表面，在步骤S8的工序结束的时间点，形成有Cu2O、CuO等氧化膜的情况较多。即，在第1芯片的Cu布线电极17的表面形成有氧化膜。这是因为Cu布线电极17的Cu由于容易与O原子结合在一起，所以在步骤S6中去除抗蚀剂掩模16时或从步骤S6转移到步骤S7时等时候，Cu布线电极17的表面的Cu与大气中的O原子等结合在一起。Cu布线电极17的表面的氧化膜与扩散防止膜11的密合力弱，成为Cu布线电极17向扩散防止膜11的密合力下降的原因。
当在步骤S9的还原工序中将在Cu布线电极17的表面形成有氧化膜的第1芯片放置于NH3气氛下时，在Cu布线电极17的表面，发生氧化膜的O原子与NH3的H原子结合在一起而成为H2O(水蒸气)的化学反应。即，Cu布线电极17的表面的氧化膜被还原。
在本发明的实施方式1中，能够利用步骤S9的还原工序，首先在用扩散防止膜11包覆Cu布线电极17之前，在步骤S8的工序结束的时间点对形成于Cu布线电极17的氧化膜进行还原。因此，在用扩散防止膜11包覆Cu布线电极17的时间点，在Cu布线电极17与扩散防止膜11之间没有氧化膜，本发明的实施方式1的半导体装置抑制了Cu布线电极17向扩散防止膜11的密合力的下降。
进而，在本发明的实施方式1中，还与还原工序同时地进行了加热工序。通过镀敷法形成的在进行步骤S9之前的Cu布线电极17之中包含O原子、H原子、H2O、CO2等气体。这些气体是在半导体装置进行动作时等，从Cu布线电极17之中出来，对Cu布线电极17向扩散防止膜11的密合力造成影响的气体。在加热工序中，使这些气体从利用步骤S9的还原工序使氧化膜还原后的Cu布线电极17脱离。
此处，考虑对于步骤S9中的针对Cu布线电极17的处理仅进行还原工序而未进行加热工序的情况。在该情况下，为了使在半导体装置流过的电流容量增加而通过镀敷法较厚地形成的Cu布线电极17之中仍旧包含O原子、H原子、OH基、H2O、CO2等气体。将在内部仍旧包含气体的Cu布线电极17在以下称为未加热Cu布线电极。在具备未加热Cu布线电极的半导体装置动作时，未加热Cu布线电极被放置在高温下，从而O原子、H原子、OH基、H2O、CO2等气体从未加热Cu布线电极之中出来。
从未加热Cu布线电极之中出来的O原子与未加热Cu布线电极的Cu结合在一起，在未加热Cu布线电极的表面形成氧化膜。从未加热Cu布线电极之中出来的OH基以及H2O与未加热Cu布线电极的Cu结合在一起，首先在未加热Cu布线电极的表面形成Cu(OH)2。之后，由于半导体装置的动作所产生的热，Cu(OH)2被简单地分解为CuO和H2O，在未加热Cu布线电极的表面形成氧化膜。
从未加热Cu布线电极之中出来的H原子是最轻的原子，所以要从未加热Cu布线电极的表面脱离，使扩散防止膜11从Cu布线电极剥离。另外，关于从未加热Cu布线电极之中出来的CO2，也剥离扩散防止膜11而要从Cu布线电极脱离。如后述图13所示，包含于未加热Cu布线电极之中的CO2与其它气体相比非常多，所以使扩散防止膜11剥离的力大。
也就是说，从未加热Cu布线电极之中出来的气体在未加热Cu布线电极与扩散防止膜11之间形成氧化膜，或者使扩散防止膜11从未加热Cu布线电极剥离。即，具备未加热Cu布线电极的半导体装置的未加热Cu布线电极向扩散防止膜11的密合力在半导体装置进行动作时下降。
另一方面，本发明的实施方式1的半导体装置在步骤S9中使包含于Cu布线电极17之中的气体脱离，所以抑制了在半导体装置进行动作时的Cu布线电极17中的气体的脱离所致的Cu布线电极17向扩散防止膜11的密合力的下降。Cu布线电极17之中的气体的量减少，所以本发明的实施方式1的半导体装置在进行动作时，既抑制了在Cu布线电极17与扩散防止膜11之间形成氧化膜，也抑制了扩散防止膜11从Cu布线电极17剥离。
在上述中，将气体从未加热Cu布线电极之中出来这一点说明为具备未加热Cu布线电极的半导体装置进行动作的时候，但在用有机树脂膜10包覆扩散防止膜11的密封工序中，也存在气体从未加热Cu布线电极之中出来的情况。这是因为在有机树脂膜10使用了热硬化性的树脂的情况下，在用有机树脂膜10包覆扩散防止膜11的密封工序中，未加热Cu布线电极受到使有机树脂膜10硬化时的热的影响，所以存在气体从未加热Cu布线电极之中出来的情况。
因此，在本发明的实施方式1中，不仅在半导体装置进行动作时，而且在用有机树脂膜10包覆扩散防止膜11的密封工序中也抑制了在Cu布线电极17与扩散防止膜11之间形成氧化膜的情况、以及扩散防止膜11从Cu布线电极17剥离的情况。
基于以上内容，本发明的实施方式1的半导体装置抑制了Cu布线电极17向扩散防止膜11的密合力的下降。
另外，关于本发明的实施方式1的半导体装置，在将步骤S9中的针对Cu布线电极17的处理仅设为加热处理的情况下是无法得到的。这是因为如果不进行Cu布线电极17的表面的还原处理，则Cu布线电极17的表面的氧化膜阻碍气体通过加热处理从Cu布线电极17之中脱离，气体无法从Cu布线电极17之中脱离。即，为了得到本发明的实施方式1的半导体装置，必须进行在步骤S9中在NH3气氛下还原Cu布线电极17的工序和加热的加热工序这两方。
另外，必须避免在使气体从Cu布线电极17脱离之前在Cu布线电极17之上形成扩散防止膜11。这是因为在使气体从Cu布线电极17脱离之前在Cu布线电极17之上形成扩散防止膜11时，扩散防止膜11阻碍气体通过加热处理从Cu布线电极17之中脱离。
图9至图13是按气体表示针对通过镀敷法形成的Cu布线电极进行的升温脱离气体分光法(TDS：Thermal Desorption Spectrometry)的结果的曲线图。进行了TDS的Cu布线电极是使用与本发明的实施方式1的半导体装置的制造方法的步骤S6相同的方法而形成的，且未进行如步骤S9那样的还原工序以及加热工序。以下，将进行了TDS的Cu布线电极称为未处理Cu布线电极。在图9至图13中，在真空气氛下对未处理Cu布线电极进行加热，利用电流值检测产生的气体的离子强度I[A]，针对每个温度T[℃]来表示。此时的升温速率为1℃/秒。
图9是表示针对未处理Cu布线电极进行的TDS的结果中的、针对O原子的结果的曲线图，图10是表示针对OH基的结果的曲线图，图11是表示针对H2O的结果的曲线图，图12是表示针对H原子的结果的曲线图，图13是表示针对CO2(二氧化碳)的结果的曲线图。图9至图13所示的气体是在半导体装置进行动作时等，从Cu布线电极17之中出来，对扩散防止膜11向Cu布线电极17的密合力造成影响的气体。在图9至图13的曲线图中，用连结针对每个温度检测到的离子强度的点而得到的曲线包围的部分的面积、即全积分强度(total integralintensity)表示包含于Cu布线电极之中的其气体的全部离子量。
例如，在将Cu布线电极加热至X℃时，与如下部分的面积相当的量的气体从Cu布线电极之中脱离：用连结在Cu布线电极达到X℃之前的期间针对每个温度检测到的离子强度的点而得到的曲线、和表示X℃的纵线包围的部分。在图9中，此处，当将Cu布线电极加热到150℃时，包含于Cu布线电极的O原子的一半量左右从Cu布线电极脱离。然后，当将Cu布线电极加热到300℃时，可知包含于Cu布线电极的O原子的约90％从Cu布线电极脱离。
这在图10中也是同样的，当将Cu布线电极加热到150℃时，Cu布线电极所包含的OH基的一半量左右从Cu布线电极脱离。然后，当将Cu布线电极加热到300℃时，Cu布线电极所包含的OH基的约90％从Cu布线电极脱离。另外，在图11中也是同样的，当将Cu布线电极加热到150℃时，Cu布线电极所包含的H2O的一半量以上从Cu布线电极脱离。然后，当将Cu布线电极加热到300℃时，Cu布线电极所包含的H2O的约90％从Cu布线电极脱离。
进而在图12中也是同样的，当将Cu布线电极加热到150℃时，Cu布线电极所包含的H原子的一半量左右从Cu布线电极脱离。然后，当将Cu布线电极加热到300℃时，Cu布线电极所包含的H原子的约90％从Cu布线电极脱离。在图13中也是同样的，当将Cu布线电极加热到150℃时，Cu布线电极所包含的CO2的一半量以上从Cu布线电极脱离。然后，当将Cu布线电极加热到300℃时，Cu布线电极所包含的CO2的约90％从Cu布线电极脱离。
在步骤S9中，优选将Cu布线电极17的温度提升到150℃以上的理由在于，这是能够使成为在Cu布线电极17的表面形成氧化膜的主要原因的O原子、OH基以及H2O的气体的量成为一半量左右的温度。如果使包含于Cu布线电极17之中的O原子、OH基以及H2O的气体的量成为一半量左右，则充分抑制在半导体装置进行动作时由于从Cu布线电极17之中出来的气体而在Cu布线电极17的表面形成氧化膜。另外，当将Cu布线电极17的温度提升到150℃以上时，能够使成为扩散防止膜11从Cu布线电极17剥离的主要原因的H原子以及CO2的气体的量也成为一半量左右。因此，如果使包含于Cu布线电极17之中的H原子以及CO2的气体的量成为一半量左右，则充分抑制在半导体装置进行动作时扩散防止膜11从Cu布线电极17剥离。
优选将Cu布线电极17的温度提升到300℃以上的理由在于，这是成为在Cu布线电极17的表面形成氧化膜的主要原因的O原子、OH基以及H2O的气体脱离约90％的温度。如果使包含于Cu布线电极17之中的O原子、OH基以及H2O的气体脱离约90％，则进一步抑制在半导体装置进行动作时由于从Cu布线电极17之中出来的气体而在Cu布线电极17的表面形成氧化膜。另外，当将Cu布线电极17的温度提升到300℃以上时，能够使成为扩散防止膜11从Cu布线电极17剥离的主要原因的H原子以及CO2的气体也脱离约90％。如果使包含于Cu布线电极17之中的H原子以及CO2的气体脱离约90％，则进一步抑制在半导体装置进行动作时扩散防止膜11从Cu布线电极17剥离。
图14是示出在NH3气氛下使Cu布线电极17暴露的时间t[s]与扩散防止膜11向Cu布线电极17的密合力S[MPa]的关系的曲线图。扩散防止膜11向Cu布线电极17的密合力是使用mELT(modified Edge Liftoff Test，修正边缘提离试验)法进行了调查而得到的试验结果。通过在扩散防止膜11之上涂敷环氧树脂并利用由于环氧树脂与扩散防止膜11的热收缩率的不同而产生的剪切力将扩散防止膜11剥下而进行了调查。例如，当在NH3气氛下使Cu布线电极暴露的时间为0秒时，密合力为0.140MPa。这表示在0.140MPa的力施加于扩散防止膜11时，扩散防止膜11从Cu布线电极17剥离。
从图14所示的曲线图可知，在NH3气氛下使Cu布线电极17暴露的时间如果为15秒以上且120秒以下，则密合力与在NH3气氛下使Cu布线电极17暴露的时间为0秒时、即不对Cu布线电极17进行本发明的实施方式1的步骤S9时相比提高。另外，从图14所示的曲线图可知，更优选为在NH3气氛下使Cu布线电极17暴露的时间为15秒以上且45秒以下。
在NH3气氛下使Cu布线电极17暴露的时间优选为15秒以上且120秒以下的理由在于，从试验结果可知密合力与在NH3气氛下使Cu布线电极暴露的时间为0秒时、即不对Cu布线电极17进行本发明的实施方式1的步骤S9时相比可靠地提高。在NH3气氛下使Cu布线电极17暴露的时间优选为15秒以上且45秒以下的理由在于，从试验结果可知密合力的提高率高。
在本发明的实施方式1中，在步骤S9中对Cu布线电极17的表面进行了还原时，在Cu布线电极17的表面附着有来源于在还原工序中使用的NH3的N原子。这是因为在Cu布线电极17的还原工序中，NH3的H原子与氧化膜的O原子发生反应，成为H2O而被排出，所以NH3的N原子附着于Cu布线电极17的表面。另外，从Cu布线电极17的表面去除氧化膜。然后，接着步骤S9，进行步骤S10。
因此，在Cu布线电极17的表面存在比O原子多的N原子的状态下，形成有包覆Cu布线电极17的扩散防止膜11，所以Cu布线电极17在与扩散防止膜11的界面处具有比O原子多的N原子。
图15是示出在NH3气氛下使Cu布线电极17暴露的时间t[s]、和Cu布线电极17与扩散防止膜11的界面处的N/O(N原子相对于O原子的数量)的关系的曲线图。Cu布线电极17与扩散防止膜11的界面处的N/O是从Cu布线电极17剥离扩散防止膜11并通过基于XPS(X‐rayPhotoelectron Spectroscopy，X射线光电子能谱分析)的成分分析而计算出的。
从图15所示的曲线图可知，对Cu布线电极17进行了本发明的实施方式1的步骤S9时的Cu布线电极17与扩散防止膜11的界面处的N原子相对于O原子的数量与在NH3气氛下使Cu布线电极17暴露的时间为0秒时、即不对Cu布线电极17进行本发明的实施方式1的步骤S9时相比增加。而且，可知当在NH3气氛下使Cu布线电极17暴露的时间变长时，N原子相对于O原子的数量增加。
即，在NH3气氛下使Cu布线电极17暴露的时间越长，作为形成于Cu布线电极17的表面的氧化膜的Cu2O、CuO等越接连不断地被还原，所以O原子从Cu布线电极17的表面排出，N原子附着于Cu布线电极17的表面。被认为当增长在NH3气氛下使Cu布线电极17暴露的时间而使作为形成于Cu布线电极17的表面的氧化膜的Cu2O、CuO等接连不断地还原时，能够容易地在本发明的实施方式1的步骤S9的加热工序中减少Cu布线电极17之中的包含O原子等的气体的量。因此，被认为当增长在NH3气氛下使Cu布线电极17暴露的时间时，能够提高扩散防止膜11向Cu布线电极17的密合力。
但是，如图14和图15所示，当在NH3气氛下使Cu布线电极17暴露的时间为15秒时、即在Cu布线电极17与扩散防止膜11的界面处O原子与N原子的数量大致相同时，扩散防止膜11向Cu布线电极17的密合力最高。然后，可知当在NH3气氛下使Cu布线电极17暴露的时间变长时、即N原子相对于O原子的数量进一步增加时，扩散防止膜11向Cu布线电极17的密合力下降。
作为在NH3气氛下使Cu布线电极17暴露的时间变长而在Cu布线电极17与扩散防止膜11的界面处N原子相对于O原子的数量增加时扩散防止膜11向Cu布线电极17的密合力下降的理由，被认为如下。
第1，被认为当在NH3气氛下使Cu布线电极17暴露的时间变长时，附着于Cu布线电极17的表面的N原子与Cu原子的化合物的膜形成于Cu布线电极17的表面。此处，被认为N原子及Cu原子的化合物的膜与扩散防止膜11的密合力比未形成基于化合物的膜的Cu布线电极17的表面与扩散防止膜11的密合力低。因此，当在Cu布线电极17的表面N原子与Cu原子的化合物的膜变多时，扩散防止膜11向Cu布线电极17的密合力有可能下降。
第2，被认为当在NH3气氛下使Cu布线电极17暴露的时间变长时，Cu布线电极17所包含的除了Cu以外的其它金属等杂质与Cu原子的化合物的膜形成于Cu布线电极17的表面。此处，被认为Cu布线电极17所包含的杂质与Cu原子的化合物的膜与扩散防止膜11的密合力比未形成基于化合物的膜的Cu布线电极17的表面与扩散防止膜11的密合力低。因此，当在Cu布线电极17的表面Cu布线电极17所包含的杂质与Cu原子的化合物的膜变多时，扩散防止膜11向Cu布线电极17的密合力有可能下降。
第3，可考虑到如下理由：在Cu布线电极17的还原工序中，形成于Cu布线电极17的表面的N原子与Cu原子的化合物的膜、Cu布线电极17所包含的杂质与Cu原子的化合物的膜阻碍在本发明的实施方式1的步骤S9的加热工序中使包含O原子等的气体从Cu布线电极17之中脱离。
另外，关于Cu布线电极17，当在步骤S9中对Cu布线电极17进行了加热时，使包含于Cu布线电极17之中的O原子、H原子、H2O、CO2的气体脱离。因此，进行了步骤S9之后的Cu布线电极17具有面密度为1×1014cm-2以下的O原子，能够比进行步骤S9之前的Cu布线电极中所包含的O原子的面密度低。另外，进行了步骤S9之后的Cu布线电极17具有面密度为1×1015cm-2以下的H原子(氢原子)，能够比进行步骤S9之前的Cu布线电极17中所包含的H原子的面密度低。
此外，在本发明的实施方式1中将半导体元件18设为n型的碳化硅肖特基势垒二极管，但也可以是p型，这是不言而喻的。另外，在本发明的实施方式1中作为半导体元件18的基体材料使用了SiC，但也可以是其它宽带隙半导体。
以SiC等宽带隙半导体为基体材料的半导体元件作为能够承受高的电压的器件材料而被关注，要求高电压下的动作。当在Cu布线电极17与扩散防止膜11之间形成氧化膜时，半导体装置的耐压下降或者变得不稳定。而且，容易导致半导体装置的损坏或不稳定的动作。为了使用宽带隙半导体来实现稳定的高耐压动作，本发明的实施方式1的半导体装置也是重要的。
此外，在本发明的实施方式1中作为半导体元件18使用了肖特基势垒二极管，但也可以是JBS(Junction Barrier Schottky，结势垒肖特基)、MOSFET(Metal Oxide FieldEffect Transistor，金属氧化物场效应晶体管)、JFET(Junction Field EffectTransistor，结场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)、PN二极管等其它器件，这是不言而喻的。
实施方式2.
在本发明的实施方式2中，说明与本发明的实施方式1不同的部分，省略关于同一或者对应的部分的说明。在本发明的实施方式2的半导体装置的制造方法中，本发明的实施方式1的半导体装置的制造方法的步骤S9成为步骤S19。在本发明的实施方式1的步骤S9中对Cu布线电极同时进行了还原工序和加热工序，但在本发明的实施方式2的步骤S19中分开进行还原工序和加热工序。
图16是示出本发明的实施方式2的半导体装置的制造方法的工序流程图。由于仅说明与本发明的实施方式1的不同点，所以仅说明与本发明的实施方式1的步骤S9调换的图16的步骤S19。图16所示的步骤除了步骤S19以外，与图2相同。即使使用本发明的实施方式2的半导体装置的制造方法，也能够制造与通过本发明的实施方式1的半导体装置的制造方法制造的半导体装置相同的半导体装置。
在图16的步骤S19中，进行在NH3气氛下还原Cu布线电极17的还原工序、和在还原工序之后在真空气氛下对Cu布线电极17进行加热的加热工序。首先，进行在NH3气氛下还原Cu布线电极17的还原工序。使第1芯片例如进入到CVD装置的腔室内，使NH3流入到腔室内。然后，在使NH3流入的同时还进行腔室内的气体的排出。此时的腔室内的温度在本发明的实施方式2中不特别限定。Cu布线电极17在NH3气氛下暴露的时间、即第1芯片在NH3气氛下暴露的时间与本发明的实施方式1同样地优选为比0秒长且120秒以下的时间。更优选的是，比0秒长且45秒以下的时间。
接下来，在步骤S19中，在还原工序之后，进行在真空气氛下对Cu布线电极17进行加热的加热工序。停止使NH3流入到腔室内，仅进行腔室内的气体的排出，将第1芯片提升至规定的温度。第1芯片的温度与本发明的实施方式1同样地，优选为Cu布线电极17的温度提升至150℃以上。更优选的是，Cu布线电极17的温度提升至300℃以上。
本发明的实施方式2的步骤S19的还原工序也按照与本发明的实施方式1的步骤S9的还原工序相同的目的进行，由于本发明的实施方式2的步骤S19的还原工序而在Cu布线电极17的表面发生的现象也与由于本发明的实施方式1的步骤S9的还原工序而在Cu布线电极17的表面发生的现象相同，氧化膜被还原。另外，本发明的实施方式2的步骤S19的加热工序也按照与本发明的实施方式1的步骤S9的加热工序相同的目的进行，由于本发明的实施方式2的步骤S19的加热工序而在Cu布线电极17的表面发生的现象也与由于本发明的实施方式1的步骤S9的加热工序而在Cu布线电极17的表面发生的现象相同，使Cu布线电极17之中的气体脱离。
与本发明的实施方式1的步骤S9同样地，在本发明的实施方式2的步骤S19中，也必须进行还原Cu布线电极17的还原工序和对Cu布线电极17进行加热的加热工序这两方。
另外，在本发明的实施方式2中，必须在步骤S19中先进行NH3气氛下的还原工序，在还原工序之后进行真空气氛下的加热工序。这是因为，如果假设先进行真空气氛下的加热工序并在加热工序之后进行了NH3气氛下的还原工序，则会在去除Cu布线电极17的表面的氧化膜之前进行加热工序，Cu布线电极17的表面的氧化膜阻碍在加热工序中使气体从Cu布线电极17之中脱离，气体无法从Cu布线电极17之中脱离。
即使使用本发明的实施方式2的半导体装置的制造方法，也由于制造与通过本发明的实施方式1的半导体装置的制造方法制造的半导体装置相同的半导体装置，所以本发明的实施方式2也具有与本发明的实施方式1同样的效果。
实施方式3.
在本发明的实施方式3中，说明与本发明的实施方式1或者实施方式2不同的部分，省略关于同一或者对应的部分的说明。在本发明的实施方式3的半导体装置的制造方法中，从本发明的实施方式1(或者本发明的实施方式2)的半导体装置的制造方法去掉了步骤S5。而且，与其相伴地还去掉了步骤S8。通过本发明的实施方式3的半导体装置的制造方法制造出的半导体装置成为从通过本发明的实施方式1(或者本发明的实施方式2)的半导体装置的制造方法制造出的半导体装置除掉金属层7后的结构。
图17是通过本发明的实施方式3的半导体装置的制造方法制造出的半导体装置。图17所示的半导体装置是从图1的半导体装置除掉金属层7而成的结构，其它结构与图1的半导体装置相同。
金属层7在本发明的实施方式1的半导体装置中是为了改善Cu布线电极17向肖特基电极5的密合力并防止第1Cu层8的Cu向漂移层2扩散而设置的。但是，根据阻挡金属层6所使用的材料，存在即使去掉金属层7也能够充分确保Cu布线电极17向肖特基电极5的密合力的情况。例如，是阻挡金属层6使用W、Ta、Ti、Mo等材料的情况。
另外，如果作为在步骤S6中形成Cu布线电极17的方法，例如采用使用提离(lift-off)法来使第1Cu膜8仅形成于阻挡金属层6的上表面的方法，就能够解决第1Cu层8的Cu向漂移层2扩散的问题。
即，根据阻挡金属层6所使用的材料以及Cu布线电极17的形成方法，也可以不设置金属层7。由此，在本发明的实施方式3的半导体装置的制造方法中，能够削减制造工序。
即使使用本发明的实施方式3的半导体装置的制造方法，由于具备本发明的实施方式1的半导体装置的制造方法的步骤S9(或者本发明的实施方式2的半导体装置的制造方法的步骤S19)这点不改变，所以本发明的实施方式3也具有与本发明的实施方式1同样的效果。
实施方式4.
在本发明的实施方式4中，说明与本发明的实施方式1或者实施方式2不同的部分，省略关于同一或者对应的部分的说明。在本发明的实施方式4的半导体装置的制造方法中，其特征在于，当在本发明的实施方式1(或者本发明的实施方式2)的半导体装置的制造方法的步骤S5中形成金属层7时以及在步骤S6中形成第1Cu层8时，在从上方观察金属层7以及第1Cu层8的形状时，与肖特基电极5以及阻挡金属层6的形状相同。
图18是通过本发明的实施方式4的半导体装置的制造方法制造出的半导体装置。图18的半导体装置只是在从上方观察金属层7以及包括第1Cu层8的Cu布线电极17的形状时与肖特基电极5以及阻挡金属层6的形状相同，结构要素与图1的半导体装置相同。
在本发明的实施方式1中，先形成有肖特基电极5以及阻挡金属层6，后形成有金属层7以及第1Cu层8。因此，为了防止金属层7以及第1Cu层8的图案形成时的抗蚀剂掩模16的位置偏离所致的金属层7以及第1Cu层8的形状异常，使后形成的金属层7以及第1Cu层8的形状形成为比肖特基电极5以及阻挡金属层6小。
在本发明的实施方式4中，在从上方观察肖特基电极5、阻挡金属层6、金属层7以及第1Cu层8时为相同的形状，所以能够一次完成进行图案加工时的光刻工序。因此，在本发明的实施方式4的半导体装置的制造方法中，能够削减制造时间。进而，通过在从上方观察肖特基电极5、阻挡金属层6、金属层7以及第1Cu层8时为相同的形状，能够减少下摆部，所以还能够实现扩散防止膜11的覆盖度的提高。基于以上内容，在本发明的实施方式4中，半导体装置的成品率提高，能够削减半导体装置的制造成本。
即使使用本发明的实施方式4的半导体装置的制造方法，由于具备本发明的实施方式1的半导体装置的制造方法的步骤S9(或者本发明的实施方式2的半导体装置的制造方法的步骤S19)这点不改变，所以本发明的实施方式4也具有与本发明的实施方式1同样的效果。
实施方式5.
在本发明的实施方式5中，说明与本发明的实施方式1至实施方式4不同的部分，省略关于同一或者对应的部分的说明。在本发明的实施方式5的半导体装置的制造方法中，在本发明的实施方式1至实施方式4的半导体装置的制造方法的步骤S12之后还具备4个工序。
在本发明的实施方式1中，将半导体装置设为使用了如图1所示的半导体元件18、Cu布线电极17、扩散防止膜11以及有机树脂膜10的所谓的半导体芯片。但是，在本说明书中半导体装置不只表示如图1所示的半导体芯片，除了半导体芯片之外还包括搭载有绝缘基板、引线等的所谓的功率模块。以下，在本发明的实施方式5中，将半导体装置作为所谓的功率模块进行说明。此外，在本发明的实施方式2至4中，将半导体装置作为所谓的半导体芯片进行了说明。
图19是通过本发明的实施方式5的半导体装置的制造方法制造出的半导体装置。图19的半导体装置具备半导体芯片22、经由接合件30而与半导体芯片22接合的绝缘基板31、经由接合件26而与绝缘基板31接合的冷却器27、在半导体芯片22上经由接合件29接合的引线21、以及对半导体芯片22、绝缘基板31以及引线21进行密封的密封树脂28。绝缘基板31在绝缘陶瓷24的一方的面上具有第1导体23，在另一方的面上具有第2导体25。关于图19的半导体芯片22，以下，以在本发明的实施方式1中制造出的半导体芯片为例进行说明。
本发明的实施方式5的半导体装置的制造方法在本发明的实施方式1的制造方法中还具备以下所示的步骤21至步骤S24的工序。步骤S21是在半导体芯片22的一方的面上经由接合件30接合绝缘基板31的工序。“半导体芯片22的一方的面上”是指，本发明的实施方式1的半导体元件18的与形成有Cu布线电极17的面相反一侧的面上。在本说明书中，将半导体元件18的基板1的形成有漂移层2的一侧设为上方进行了说明，所以也就是说绝缘基板31被接合在半导体元件18的下方。绝缘基板31只要被接合在半导体元件18的下方即可，所以也可以是背面外部输出电极13、接合件30等进入到绝缘基板31与半导体元件18之间。
步骤S22是在绝缘基板31的与接合有半导体芯片22的面相反一侧的面上经由接合件26接合冷却器27的工序。“绝缘基板31的与接合有半导体芯片22的面相反一侧的面上”表示绝缘基板31的下方。冷却器27只要被接合在绝缘基板31的下方即可，所以也可以是接合件26、其它部件等进入到冷却器27与绝缘基板31之间。
步骤S23是在半导体芯片22的另一方的面上经由接合件29接合引线21的工序。“半导体芯片22的另一方的面上”表示本发明的实施方式1的Cu布线电极17的一部分露出的面上。即，在Cu布线电极17之上接合引线21。引线21只要被接合在Cu布线电极17之上即可，所以也可以是接合件29、其它部件等进入到引线21与Cu布线电极17之间。
步骤S24是用密封树脂28对半导体芯片22、绝缘基板31以及引线21进行密封的工序。
在本发明的实施方式5中，将冷却器27设置在半导体芯片22的背面外部输出电极13侧(半导体芯片22之下)，但也可以设置在半导体芯片22的Cu布线电极17侧(半导体芯片22之上)。当然，也可以设置于半导体芯片22的上下这两方。
通过本发明的实施方式5的半导体装置的制造方法制造的半导体装置能够在超过200℃的温度下动作。另外，通过使用抑制了半导体芯片22与冷却器27之间的热阻的构造，能够实现半导体装置的小型化，通用性扩大。由此，还能够实现逆变器的小型化。
即使使用本发明的实施方式5的半导体装置的制造方法，由于具备本发明的实施方式1的半导体装置的制造方法的步骤S9(或者本发明的实施方式2的半导体装置的制造方法的步骤S19)这点不改变，所以本发明的实施方式5也具有与本发明的实施方式1同样的效果。
实施方式6.
在本发明的实施方式6中，说明与本发明的实施方式1至本发明的实施方式5不同的部分，省略关于同一或者对应的部分的说明。在本发明的实施方式6的半导体装置的制造方法中，仅将在本发明的实施方式1至本发明的实施方式5的半导体装置的制造方法的步骤S9或者步骤S19的还原工序中使用的气体从NH3改变为H2。
本发明的实施方式6的半导体装置的制造方法与本发明的实施方式1的半导体装置的制造方法至本发明的实施方式5的半导体装置的制造方法大致相同。例如，在本发明的实施方式6的半导体装置的制造方法与本发明的实施方式1的半导体装置的制造方法大致相同的情况下，包括图2所示的所有步骤。在本发明的实施方式6的半导体装置的制造方法与本发明的实施方式2的半导体装置的制造方法大致相同的情况下，包括图16所示的所有步骤。
本发明的实施方式6的半导体装置的制造方法与本发明的实施方式1至本发明的实施方式5的唯一不同点在于，在图2的步骤9或者图16的步骤19的还原工序中流入到腔室内的气体的种类。相对于在本发明的实施方式1至本发明的实施方式5中为NH3，在本发明的实施方式6中，使用H2(氢)来代替NH3。
图20是示出步骤9或者步骤19的还原工序的条件C与扩散防止膜11向Cu布线电极17的密合力S[MPa]的关系的曲线图。如图20所示，步骤9或者步骤19的还原工序的条件C设为c0至c4中的任意条件。c0为不进行步骤S9或者步骤S19的情况，c1为使Cu布线电极17在NH3气氛下暴露15秒的情况，c2为使Cu布线电极17在H2气氛下暴露15秒的情况，c3为使Cu布线电极17在H2气氛下暴露30秒的情况，c4为使Cu布线电极17在SiH4(硅烷)气氛下暴露15秒的情况。从图20可知，在步骤9或者步骤S19的还原工序中使Cu布线电极17在H2气氛下暴露的c2以及c3中，扩散防止膜11向Cu布线电极17的密合力比作为不进行步骤S9或者步骤S19的情况的c0提高。
即使使用H2来代替NH3，本发明的实施方式6的半导体装置的制造方法的步骤S9或者步骤S19的还原工序也按照与本发明的实施方式1的步骤S9以及本发明的实施方式2的步骤19的还原工序相同的目的进行。而且，由于本发明的实施方式6的步骤S9或者步骤S19的还原工序而在Cu布线电极17的表面发生的现象也与由于本发明的实施方式1的步骤S9以及本发明的实施方式2的步骤19的还原工序而在Cu布线电极17的表面发生的现象大致相同，形成于Cu布线电极17的表面的氧化膜被还原。
在使用H2来代替NH3的情况下，只是H2的H原子与Cu布线电极17的表面的氧化膜的O原子发生反应而成为H2O并从Cu布线电极17的表面排出。因此，不会如本发明的实施方式1的步骤S9以及本发明的实施方式2的步骤19的还原工序那样，N原子附着于Cu布线电极17的表面。
本发明的实施方式6的半导体装置的制造方法的步骤S9的加热工序与本发明的实施方式1的半导体装置的制造方法的步骤9的加热工序相同。同样地，本发明的实施方式6的半导体装置的制造方法的步骤S19的加热工序与本发明的实施方式2的半导体装置的制造方法的步骤19的加热工序相同。
即使使用本发明的实施方式6的半导体装置的制造方法，也由于制造与通过本发明的实施方式1或者本发明的实施方式2的半导体装置的制造方法制造的半导体装置相同的半导体装置，所以本发明的实施方式6也具有与本发明的实施方式1至本发明的实施方式5同样的效果，这是不言而喻的。
此外，本发明能够在发明的范围内，对各实施方式自由地进行组合，对各实施方式适当地进行变形、省略。在各实施方式中例示出的各结构要素的尺寸、材质、形状、它们的相对配置等根据应用本发明的装置的结构或各种条件而适当地被变更，本发明并不限定于这些例示。另外，各图中的各结构要素的尺寸存在与实际的尺寸不同的情况。

Claims (16)

1.一种半导体装置的制造方法，具备：
在超过200℃的温度下进行动作的以宽带隙半导体为基体材料的半导体元件之上通过镀敷法形成6μm以上且100μm以下厚度的Cu布线电极的工序；
还原工序，在不包含氧的NH3气氛下还原所述Cu布线电极；
加热工序，与所述还原工序同时地对所述Cu布线电极进行加热；
在所述加热工序之后连续地形成包覆所述Cu布线电极的扩散防止膜的工序；以及
密封工序，用有机树脂膜包覆所述扩散防止膜。
2.一种半导体装置的制造方法，具备：
在超过200℃的温度下进行动作的以宽带隙半导体为基体材料的半导体元件之上通过镀敷法形成6μm以上且100μm以下厚度的Cu布线电极的工序；
还原工序，在不包含氧的NH3气氛下还原所述Cu布线电极；
加热工序，在所述还原工序之后在真空气氛下对所述Cu布线电极进行加热；
在所述加热工序之后连续地形成包覆所述Cu布线电极的扩散防止膜的工序；以及
密封工序，用有机树脂膜包覆所述扩散防止膜。
3.一种半导体装置的制造方法，具备：
在超过200℃的温度下进行动作的以宽带隙半导体为基体材料的半导体元件之上通过镀敷法形成6μm以上且100μm以下厚度的Cu布线电极的工序；
还原工序，在不包含氧的H2气氛下还原所述Cu布线电极；
加热工序，在所述还原工序之后在真空气氛下对所述Cu布线电极进行加热；
在所述加热工序之后连续地形成包覆所述Cu布线电极的扩散防止膜的工序；以及
密封工序，用有机树脂膜包覆所述扩散防止膜。
4.根据权利要求1至3中的任意一项所述的半导体装置的制造方法，其特征在于，
在所述加热工序中，所述Cu布线电极被加热到150℃以上的温度。
5.根据权利要求1至3中的任意一项所述的半导体装置的制造方法，其特征在于，
在所述加热工序中，所述Cu布线电极被加热到300℃以上的温度。
6.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述还原工序中，所述Cu布线电极在所述NH3气氛下暴露15秒以上且120秒以下的时间。
7.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述还原工序中，所述Cu布线电极在所述NH3气氛下暴露15秒以上且45秒以下的时间。
8.根据权利要求3所述的半导体装置的制造方法，其特征在于，
在所述还原工序中，所述Cu布线电极在所述H2气氛下暴露15秒以上且120秒以下的时间。
9.根据权利要求3所述的半导体装置的制造方法，其特征在于，
在所述还原工序中，所述Cu布线电极在所述H2气氛下暴露15秒以上且45秒以下的时间。
10.根据权利要求1至3中的任意一项所述的半导体装置的制造方法，其特征在于，还具备：
在所述半导体元件的下方接合绝缘基板的工序；
在所述绝缘基板的下方接合冷却器的工序；
在所述Cu布线电极的上方接合引线的工序；以及
用密封树脂对所述半导体元件、所述Cu布线电极、所述绝缘基板以及所述引线进行密封的工序。
11.一种半导体装置，通过权利要求1至3中的任意一项所述的半导体装置的制造方法制造，该半导体装置的特征在于，具备：
Cu布线电极，与在超过200℃的温度下进行动作的以宽带隙半导体为基体材料的半导体元件电连接，形成在所述半导体元件之上，具有6μm以上且100μm以下的厚度；
扩散防止膜，包覆所述Cu布线电极；以及
有机树脂膜，包覆所述扩散防止膜，
所述Cu布线电极在与所述扩散防止膜的界面处具有比氧原子多的氮原子。
12.根据权利要求11所述的半导体装置，其特征在于，
所述扩散防止膜为氮化物。
13.根据权利要求11所述的半导体装置，其特征在于，
所述扩散防止膜为硅氮化物。
14.根据权利要求11至13中的任意一项所述的半导体装置，其特征在于，
所述Cu布线电极具有面密度为1×1014cm-2以下的氧原子。
15.根据权利要求11至13中的任意一项所述的半导体装置，其特征在于，
所述Cu布线电极具有面密度为1×1015cm-2以下的氢原子。
16.根据权利要求14所述的半导体装置，其特征在于，
所述Cu布线电极具有面密度为1×1015cm-2以下的氢原子。
CN201580078128.2A 2015-03-27 2015-11-27 半导体装置及其制造方法 Active CN107430999B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-066341 2015-03-27
JP2015066341 2015-03-27
PCT/JP2015/083340 WO2016157616A1 (ja) 2015-03-27 2015-11-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN107430999A CN107430999A (zh) 2017-12-01
CN107430999B true CN107430999B (zh) 2020-12-22

Family

ID=57005488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580078128.2A Active CN107430999B (zh) 2015-03-27 2015-11-27 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US10276502B2 (zh)
JP (1) JP6110029B2 (zh)
CN (1) CN107430999B (zh)
DE (1) DE112015006381T5 (zh)
WO (1) WO2016157616A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6923457B2 (ja) 2018-01-19 2021-08-18 株式会社日立製作所 炭化ケイ素半導体装置およびその製造方法、電力変換装置、自動車並びに鉄道車両
DE102018204376B4 (de) * 2018-03-22 2022-07-07 Infineon Technologies Ag Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
US10818576B2 (en) * 2019-01-09 2020-10-27 Toyota Motor Engineering & Manufacturing North America, Inc. Methods of forming power electronic assemblies using metal inverse opals and cap structures
JP7258668B2 (ja) * 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法
EP3975265A1 (en) * 2020-09-28 2022-03-30 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164709A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
CN1467838A (zh) * 2002-06-10 2004-01-14 ��ʿͨ��ʽ���� 具有多层铜线路层的半导体器件及其制造方法
US20040166674A1 (en) * 2003-02-14 2004-08-26 Jei-Ming Chen Method for making damascene interconnect with bilayer capping film
JP2013182936A (ja) * 2012-02-29 2013-09-12 Toyota Motor Corp 電子部品実装方法
JP6291201B2 (ja) * 2013-09-27 2018-03-14 一般社団法人日本血液製剤機構 多孔質膜を使用したタンパク質の失活を抑制する新規溶出法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05315332A (ja) 1992-04-02 1993-11-26 Nec Corp 半導体装置およびその製造方法
JP3399583B2 (ja) * 1993-04-06 2003-04-21 東京エレクトロン株式会社 半導体装置の製造方法
US6090701A (en) * 1994-06-21 2000-07-18 Kabushiki Kaisha Toshiba Method for production of semiconductor device
JP2002170879A (ja) 2000-11-30 2002-06-14 Sumitomo Bakelite Co Ltd 半導体装置およびその製造方法
JP2002217199A (ja) 2001-01-19 2002-08-02 Fujitsu Ltd 金属表面の処理方法及び半導体装置の製造方法
JP2004063980A (ja) * 2002-07-31 2004-02-26 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US8241701B2 (en) * 2005-08-31 2012-08-14 Lam Research Corporation Processes and systems for engineering a barrier surface for copper deposition
JP2006156486A (ja) * 2004-11-25 2006-06-15 Tokyo Electron Ltd 基板処理方法および半導体装置の製造方法
JP2006324301A (ja) 2005-05-17 2006-11-30 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路配線構造
JP2006351732A (ja) * 2005-06-14 2006-12-28 Sumitomo Heavy Ind Ltd 半導体装置の製造方法
WO2008078649A1 (ja) 2006-12-22 2008-07-03 Nec Corporation 半導体装置およびその製造方法
JP2010003767A (ja) * 2008-06-18 2010-01-07 Toshiba Corp 半導体装置の製造方法
JP2013125922A (ja) * 2011-12-16 2013-06-24 Hitachi Automotive Systems Ltd 半導体装置または回路基板
JP5889171B2 (ja) 2012-12-04 2016-03-22 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
US9991392B2 (en) * 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164709A (ja) * 1998-11-27 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
CN1467838A (zh) * 2002-06-10 2004-01-14 ��ʿͨ��ʽ���� 具有多层铜线路层的半导体器件及其制造方法
US20040166674A1 (en) * 2003-02-14 2004-08-26 Jei-Ming Chen Method for making damascene interconnect with bilayer capping film
JP2013182936A (ja) * 2012-02-29 2013-09-12 Toyota Motor Corp 電子部品実装方法
JP6291201B2 (ja) * 2013-09-27 2018-03-14 一般社団法人日本血液製剤機構 多孔質膜を使用したタンパク質の失活を抑制する新規溶出法

Also Published As

Publication number Publication date
US10276502B2 (en) 2019-04-30
CN107430999A (zh) 2017-12-01
US20180040563A1 (en) 2018-02-08
DE112015006381T5 (de) 2017-12-14
JPWO2016157616A1 (ja) 2017-04-27
JP6110029B2 (ja) 2017-04-05
WO2016157616A1 (ja) 2016-10-06

Similar Documents

Publication Publication Date Title
US10333006B2 (en) Termination structure for gallium nitride Schottky diode including junction barriar diodes
CN107430999B (zh) 半导体装置及其制造方法
JP6580267B2 (ja) 半導体装置および半導体装置の製造方法
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US9129939B2 (en) SiC semiconductor device and method for manufacturing the same
JP3871607B2 (ja) 半導体素子およびその製造方法
JP6719090B2 (ja) 半導体素子
CN106549045B (zh) 半导体装置及半导体装置的制造方法
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
US9997603B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9711661B2 (en) Semiconductor device and manufacturing method thereof
JP6111907B2 (ja) 半導体装置の製造方法
JP6102598B2 (ja) パワーモジュール
JP5943819B2 (ja) 半導体素子、半導体装置
JP2017079225A (ja) 半導体装置および半導体装置の製造方法
CN113646895A (zh) 半导体装置以及电力变换装置
JP4966348B2 (ja) 半導体装置の製造方法
US20180114766A1 (en) Method of manufacturing semiconductor device
JP2009004566A (ja) 半導体装置および半導体装置の製造方法
JP6823614B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2013069816A (ja) 半導体装置及びその製造方法
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP2024090943A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant