CN113646895A - 半导体装置以及电力变换装置 - Google Patents

半导体装置以及电力变换装置 Download PDF

Info

Publication number
CN113646895A
CN113646895A CN201980094863.0A CN201980094863A CN113646895A CN 113646895 A CN113646895 A CN 113646895A CN 201980094863 A CN201980094863 A CN 201980094863A CN 113646895 A CN113646895 A CN 113646895A
Authority
CN
China
Prior art keywords
region
electrode
surface electrode
insulating film
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980094863.0A
Other languages
English (en)
Inventor
海老原洪平
富永贵亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113646895A publication Critical patent/CN113646895A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

SBD(100)具备：末端阱区域(2)，以包围活性区域(RI)的方式形成于漂移层(1)的表层部；场绝缘膜(3)，形成为覆盖末端阱区域(2)的一部分；表面电极(5)，形成于比场绝缘膜(3)靠内侧的漂移层(1)上，并与末端阱区域(2)电连接；表面保护膜(6)，覆盖表面电极(5)的外侧的端部；以及背面电极(8)，形成于单晶基板(31)的背面。以末端阱区域(2)的外侧的端部的位置为基准，末端区域(RO)的拐角部处的表面电极(5)的外侧的端部相比于末端区域(RO)的直线部处的表面电极(5)的外侧的端部而位于内侧。

Description

半导体装置以及电力变换装置
技术领域
本发明涉及半导体装置以及电力变换装置，特别是涉及具有表面保护膜的半导体装置以及使用了该半导体装置的电力变换装置。
背景技术
在功率器件等中使用的纵型的半导体装置中，为了确保耐压性能，已知在n型的半导体层的外周部的所谓的末端区域(terminal region)设置p型的保护环区域(末端阱区域)的技术(例如下述的专利文献1)。在具有保护环区域的半导体装置中，对半导体装置的主电极施加反向电压时产生的电场通过n型的半导体层与p型的保护环区域之间的形成pn结的耗尽层而被缓和。
在专利文献1的肖特基势垒二极管(Schottky Barrier Diode：SBD)中，除了进行导线键合的区域以外，表面电极被作为表面保护膜的聚酰亚胺所覆盖。另外，有时也使用凝胶等密封材料来密封肖特基势垒二极管。这样的表面保护膜以及密封材料不限于SBD，也能够应用于MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)等其它半导体装置。
现有技术文献
专利文献1：日本特开2013-211503号公报
发明内容
聚酰亚胺等表面保护膜以及凝胶等密封材料在高湿度下容易含有水分。该水分有可能会对表面电极带来恶劣影响。具体而言，有时表面电极溶解到水分中、或者表面电极与水分进行反应而析出绝缘物。在这样的情况下，在表面电极与表面保护膜的界面中容易引起表面保护膜的剥离。表面保护膜发生剥离而产生的表面电极的外周中的表面保护膜的下部的空洞作为泄露通路发挥作用，有可能破坏半导体装置的绝缘可靠性。
本发明是为了解决如上所述的问题而完成的，其目的在于提供一种绝缘可靠性高的半导体装置。
本发明所涉及的半导体装置具备：半导体基板；第1导电类型的漂移层，形成于所述半导体基板上；第2导电类型的末端阱区域，在活性区域的外侧的末端区域中，以在俯视时包围所述活性区域的方式形成于所述漂移层的表层部；场绝缘膜，以覆盖所述末端阱区域的一部分的方式形成于所述漂移层上；表面电极，形成于比所述场绝缘膜靠内侧的所述漂移层上，并与所述末端阱区域电连接；上表面膜，形成于所述场绝缘膜以及所述表面电极上，覆盖所述表面电极的外侧的端部；以及背面电极，形成于所述半导体基板的背面，所述末端区域在俯视时具有直线部以及拐角部，以所述末端阱区域的外侧的端部的位置为基准，所述末端区域的拐角部处的所述表面电极的外侧的端部相比于所述末端区域的直线部处的所述表面电极(5；50)的外侧的端部而位于内侧。
根据本发明所涉及的半导体装置，能够抑制在末端区域的拐角部处绝缘物析出到表面电极，防止上表面膜的剥离。由此，能够对半导体装置的绝缘可靠性的提高作出贡献。
本发明的目的、特征、方式以及优点通过以下的详细的说明和附图而会变得更加清楚。
附图说明
图1是示出本发明的实施方式1所涉及的半导体装置的结构的部分剖面图。
图2是示出本发明的实施方式1所涉及的半导体装置的结构的平面图。
图3是示出本发明的实施方式1所涉及的半导体装置的结构的部分剖面图。
图4是示出本发明的实施方式1所涉及的半导体装置的结构的平面图。
图5是示出表面电极的形状的例子的图。
图6是示出表面电极的形状的例子的图。
图7是示出本发明的实施方式1所涉及的半导体装置的结构的部分剖面图。
图8是示出本发明的实施方式1所涉及的半导体装置的变形例的结构的部分剖面图。
图9是用于说明本发明的实施方式1所涉及的半导体装置的动作的图。
图10是示出本发明的实施方式2所涉及的半导体装置的结构的部分剖面图。
图11是示出本发明的实施方式2所涉及的半导体装置的结构的平面图。
图12是示出本发明的实施方式2所涉及的半导体装置的单位单元的结构的部分剖面图。
图13是示出本发明的实施方式2所涉及的半导体装置的变形例的结构的平面图。
图14是示出应用本发明的实施方式3所涉及的电力变换装置的电力变换系统的结构的框图。
(符号说明)
1：漂移层；2：末端阱区域；3：场绝缘膜；5：表面电极；5a：肖特基电极；5b：电极焊盘；6：表面保护膜；8：背面电极；9：元件阱区域；11：源极区域；12：栅极绝缘膜；13：栅极电极；14：层间绝缘膜；19：接触区域；20：末端阱区域；21：边界区域；21a：低浓度部；21b：高浓度部；22：延长区域；30：外延基板；31：单晶基板(single crystal substrate)；32：外延层；50：表面电极；51：源极电极；52：栅极布线电极；52p：栅极焊盘；52w：栅极布线；S1：外延基板的背面；S2：外延基板的表面；100、101：SBD；200、201：MOSFET；UC：单位单元；RI：内侧区域；RO：外侧区域；1000：电源；2000：电力变换装置；2001：主变换电路；2002：驱动电路；2003：控制电路；3000：负载。
具体实施方式
以下，对本发明的实施方式进行说明。在本说明书中，半导体装置的“活性区域”被定义为是半导体装置为接通状态时流过主电流的区域，半导体装置的“末端区域”被定义为是活性区域的周围的区域。另外，半导体装置的“外侧”意味着从半导体装置的中央部朝向外周部的方向，半导体装置的“内侧”意味着与“外侧”相反的方向。另外，关于杂质的导电类型，将“第1导电类型”假设为n型并将“第2导电类型”假设为p型而进行说明，但也可以与其相反地将“第1导电类型”设为p型并将“第2导电类型”设为n型。
此处，“MOS”这样的用词以前用于表示金属-氧化物-半导体的层叠构造，是采用Metal-Oxide-Semiconductor的首字母得到的用词。但是，特别是在具有MOS构造的场效应晶体管(以下简称为“MOS晶体管”)中，从近年来的集成化、制造工艺的改善等的观点出发，栅极绝缘膜、栅极电极的材料得到改善。例如，在MOS晶体管中，主要从自对准地形成源极和漏极的观点出发，作为栅极电极的材料，代替金属而采用多晶硅。另外，从改善电气性特性的观点出发，在栅极绝缘膜中使用高介电常数的材料，但其材料未必限定于氧化物。
因此，“MOS”这样的用词未必仅限定于金属-氧化物-半导体的层叠构造来使用，这在本说明书中也是同样的。即，如果鉴于技术常识，则“MOS”被定义为不仅作为Metal-Oxide-Semiconductor的简称，而且广义地还包括导电体-绝缘体-半导体的层叠构造的用词。
另外，在以下的说明中，即便记载为“～上”以及“覆盖～”，也不妨碍在结构要素之间存在介入物(intervening object)。例如，即便记载为“设置于A上的B”或者“覆盖A的B”等，也可能有在A与B之间设置其它结构要素的情况。另外，在以下的说明中，有时使用“上”、“下”、“侧”、“底”、“表”或者“背”等意味着特定的位置或者方向的用词，但这些用词只是为了便于说明而使用的，与实际使用时的方向没有关系。
以下示出的附图是示意性的图。因此，附图中示出的要素的尺寸、位置以及它们的相互关系未必是准确的，而能够被适当变更。另外，不同的附图中示出的要素的尺寸以及位置的相互关系也未必是准确的，而能够被适当变更。
在各附图中，对于具有与其它附图中示出的结构要素同样的名称以及功能的结构要素，附加与其相同的参照符号。因此，关于与先前使用其它附图来说明的要素同样的要素，为了避免冗长的说明，有时也会省略说明。
<实施方式1>
[装置结构]
图1是作为本发明的实施方式1所涉及的半导体装置的肖特基势垒二极管(SBD)100的部分剖面图。图2是SBD100的平面图，沿着图2的A-A线的箭头方向剖面图相当于图1。图1的左侧部分是在SBD100的接通状态下流过主电流的活性区域，图1的右侧部分是SBD100的活性区域的外侧的区域即末端区域。以下，将与活性区域相当的区域称为“内侧区域RI”，将与末端区域相当的区域称为“外侧区域RO”。
如图1那样，使用由单晶基板31以及形成于其上的外延层32构成的外延基板30而形成有SBD100。单晶基板31是由n型(第1导电类型)的碳化硅(SiC)构成的半导体基板，外延层32是由在单晶基板31上外延生长的SiC构成的半导体层。即，SBD100是SiC-SBD。在本实施方式中，使用了具有4H多型体(4H polytype)的外延基板30。此处，将图1中的外延基板30的上侧定义为“表侧”，将下侧定义为“背侧”，以下将外延基板30的背侧的主面称为“背面S1”，将表侧的主面称为“表面S2”。
在末端区域中的外延层32的表侧的表层部，选择性地形成有p型(第2导电类型)的末端阱区域2。外延层32的除了末端阱区域2以外的n型的区域是由于漂移而流过电流的漂移层1。漂移层1的杂质浓度低于单晶基板31的杂质浓度。因此，单晶基板31具有比漂移层1低的电阻率。此处，漂移层1的杂质浓度为1×1014/cm3以上且1×1017/cm3以下。
如图2中用虚线所示那样，末端阱区域2是在俯视时包围活性区域的框状(环状)的区域，作为所谓的保护环发挥功能。另外，如图1所示，以末端阱区域2的内侧(内周侧)的端部为界，将其的内侧定义为作为活性区域的内侧区域RI，将其的外侧定义为作为末端区域的外侧区域RO。外侧区域RO是在俯视时包围内侧区域RI的框状的区域，具有沿着半导体芯片的各边的直线状的区域即直线部、以及将在不同的方向上延伸的两个直线部之间进行连接的曲线状的区域即拐角部。
末端阱区域2也可以包括杂质浓度不同的多个区域。另外，末端阱区域2的个数不限于1个，例如也可以是相互保持间隔而嵌套状地配置的多个末端阱区域2设置于外侧区域RO。
在外延基板30的表面S2上，设置有场绝缘膜3、表面电极5以及表面保护膜6。另外，在外延基板30的背面S1上设置有背面电极8。此外，在图2的平面图中，省略了场绝缘膜3以及表面保护膜6的图示。其中，用虚线来示出表面保护膜6的端部的位置、即表面保护膜6的轮廓线。
场绝缘膜3覆盖末端阱区域2的一部分，超过末端阱区域2的外侧的端部(也称为“外周端”)而延伸至末端阱区域2的外侧。场绝缘膜3由例如SiO2、SiN等绝缘材料形成，优选为具有10nm以上的厚度。例如，作为场绝缘膜3，能够使用厚度为1μm的SiO2膜。
表面电极5设置于内侧区域RI中的外延基板30的表面S2的至少一部分。在本实施方式中，表面电极5由在外延基板30的表面S2上形成的肖特基电极5a以及在肖特基电极5a上形成的电极焊盘5b构成，肖特基电极5a以及电极焊盘5b的端部位于场绝缘膜3上。
肖特基电极5a与内侧区域RI的漂移层1及外侧区域RO的末端阱区域2相接。由此，表面电极5与末端阱区域2电连接。肖特基电极5a的材料只要是与作为n型的SiC半导体的漂移层1形成肖特基接合的金属即可，例如能够使用Ti(钛)、Mo(钼)、Ni(镍)、Au(金)或者W(钨)等。肖特基电极5a的厚度优选为30nm以上且300nm以下。例如，作为肖特基电极5a，能够使用厚度为100nm的Ti膜。
作为电极焊盘5b的材料，例如能够使用包括Al(铝)、Cu(铜)、Mo、Ni中的任意一个或者多个的金属、或者Al-Si(硅)那样的Al合金等。电极焊盘5b的厚度优选为300nm以上且10μm以下。例如，作为电极焊盘5b，能够使用厚度3μm的Al膜。
表面保护膜6是在场绝缘膜3以及表面电极5上以覆盖表面电极5的端部的方式设置的上表面膜。更具体而言，表面保护膜6覆盖电极焊盘5b的上表面端部及端面(侧面)和肖特基电极5a的端面。因此，电极焊盘5b的上表面的外周部被表面保护膜6所覆盖。但是，电极焊盘5b的中央部以能够作为外部端子发挥功能的方式未被表面保护膜6所覆盖。即，表面保护膜6如图1那样，在内侧区域RI具有使电极焊盘5b的上表面露出的开口部。另外，表面保护膜6在外侧区域RO中覆盖外延基板30的表面S2的至少一部分。
作为表面保护膜6的材料，能够使用作为对来自外部的应力进行缓和的树脂制的绝缘物的聚酰亚胺、可使在凝胶中产生的外部电荷等经过电极而排出的高电阻的碳化硅素(SiN)、或者将它们进行层叠得到的多层膜等。
作为背面电极8的材料，能够使用包括Ti、Ni、Al、Cu、Au中的任意一个或者多个的金属等。
此处，在本实施方式的SBD100中，以末端阱区域2的外侧的端部(外周端)的位置为基准，外侧区域RO的拐角部处的表面电极5的外侧的端部相比于外侧区域RO的直线部处的表面电极5的外侧的端部而位于内侧。换言之，如果将从末端阱区域2的外周端至表面电极5的外周端为止的距离设为L，则在如图1那样表面电极5的外周端相比于末端阱区域2的外周端而位于内侧的情况下，如图2那样，外侧区域RO的拐角部处的该距离L2比末端区域(RO)的直线部处的该距离L1长。即，L2>L1的关系成立。
另外，在本实施方式的SBD100中，还考虑如图3那样表面电极5的外周端相比于末端阱区域2的外周端而位于外侧的情况。在该情况下，如果将从末端阱区域2的外周端至表面电极5的外周端为止的距离设为L，则如图4那样，外侧区域RO的拐角部处的该距离L2比外侧区域RO的直线部处的该距离L1短。即，L1>L2的关系成立。
在图2以及图4中，外侧区域RO(末端区域)的拐角部处的表面电极5的外周端的形状是曲线状，但其形状也可以不是曲线状。例如，也可以如图5那样，在外侧区域RO的拐角部处，表面电极5的外周端包括直线状的部分。另外，也可以如图6那样，在外侧区域RO的拐角部处，表面电极5的外周端包括弯曲的朝向不同的多个弯曲部。
另外，如上所述，设置于外侧区域RO的末端阱区域2的个数并不限于1个，例如也可以如图7那样，设置相互保持间隔而嵌套状地配置的多个末端阱区域2。表面电极5与多个末端阱区域2之中的至少一个电连接。在该情况下，以多个末端阱区域2之中的与表面电极5电连接的末端阱区域2的外周端的位置为基准，使外侧区域RO的拐角部处的表面电极5的外周端相比于外侧区域RO的直线部处的表面电极5的外周端而位于内侧。
在本实施方式中，将外延基板30的材料设为SiC。SiC半导体具有比Si半导体宽的宽带隙，SiC半导体装置与Si半导体装置相比，耐压性优良，容许电流密度也高，并且由于耐热性也高因此还能够进行高温动作。但是，外延基板30的材料不限定于SiC，既可以是Si，也可以是例如氮化镓(GaN)等其它宽带隙半导体。
另外，本实施方式所涉及的半导体装置也可以是SBD以外的二极管、例如pn结二极管、结势垒肖特基(Junction Barrier Schottky：JBS)二极管。
[变形例]
图8是示出实施方式1的变形例所涉及的SBD101的结构的剖面图，是与图1对应的图。在图8的SBD101的外侧区域RO中，与图7同样地设置有相互保持间隔而嵌套状地配置的多个末端阱区域2。而且，以与多个末端阱区域2分别连接的方式，嵌套状地设置有多个表面电极5。
在该情况下，在与末端阱区域2电连接的多个表面电极5各自中，以该末端阱区域2的外周端的位置为基准，使外侧区域RO的拐角部处的表面电极5的外周端相比于外侧区域RO的直线部处的表面电极5的外周端而位于内侧。
[动作]
对实施方式1的SBD100的动作进行说明。在以表面电极5的电位为基准而对背面电极8施加负的电压时，SBD100成为从表面电极5向背面电极8流过电流的状态、即导通状态(接通状态)。相反地，在以表面电极5的电位为基准而对背面电极8施加正的电压时，SBD100成为截止状态(断开状态)。
在SBD100处于断开状态的情况下，漂移层1的内侧区域RI(活性区域)的表面以及漂移层1与末端阱区域2之间的pn结的界面附近被施加大的电场。该电场达到临界电场而引起雪崩击穿时的向背面电极8的电压被定义为SBD100的最大电压(雪崩电压)。通常，以在不会引起雪崩击穿的电压范围中使用SBD100的方式决定额定电压。
在SBD100的断开状态下，耗尽层从活性区域的漂移层1的表面以及漂移层1与末端阱区域2之间的pn结界面向朝向单晶基板31的方向(下方向)以及朝向漂移层1的外周的方向(右方向)扩展。另外，耗尽层从漂移层1与末端阱区域2之间的pn结界面还向末端阱区域2内扩展，其扩展情况较大地依赖于末端阱区域2的浓度。即，如果末端阱区域2的浓度变高，则末端阱区域2内的耗尽层的扩展被抑制，耗尽层的前端位置成为与末端阱区域2和漂移层1的边界接近的位置。关于该耗尽层的前端位置，如果表面电极5和末端阱区域2连接的区域与末端阱区域2的外周端之间的距离相同，则在末端区域的直线部和拐角部处都成为相同的位置。
在图9中，分别用虚线来示出在SBD100的断开状态下向朝向单晶基板31的方向(下方向)以及朝向漂移层1的外周的方向(右方向)扩展的耗尽层的前端位置、以及向末端阱区域2内扩展的耗尽层的前端位置。即，在SBD100的断开状态下，图9所示的两个虚线之间的区域被耗尽化。此外，能够通过TCAD(Technology CAD，计算机辅助设计技术)仿真等来调查耗尽层的前端位置。在外侧区域RO中，在外延层32内的耗尽化的区域中从外延层32的外周侧朝向中央而产生电位差。另外，能够将末端阱区域2的内部的未耗尽化的区域视为与表面电极5大致相同的电位。
此处，考虑在高湿度下SBD100成为断开状态的情况。以覆盖半导体芯片的方式设置的密封树脂可能含有水分。例如，在表面保护膜6由聚酰亚胺等具有高的吸水性的树脂材料构成的情况下，在高湿度下表面保护膜6含有大量的水分，该水分有可能会到达外延层32以及电极焊盘5b的表面。另外，在表面保护膜6由高电阻的SiN等材料构成的情况下，由于在工艺中发生的应力等而表面电极5的端部周边的表面保护膜6容易产生裂纹，表面电极5有可能通过裂纹而被暴露于水分。在这样的状态下，由于对断开状态的SBD100施加的电压，漂移层1的端缘部作为阳极发挥作用，电极焊盘5b作为阴极发挥作用。在成为阴极的电极焊盘5b的附近，由于水分而发生下面的化学式(1)所示的氧的还原反应以及化学式(2)所示的氢的生成反应。
O2+2H2O+4e-→4OH-…(1)
H2O+e-→OH-+1/2H2…(2)
与此相伴地，在电极焊盘5b的附近，氢氧化物离子的浓度增加。氢氧化物离子与电极焊盘5b发生化学反应。在例如电极焊盘5b由铝构成的情况下，有时由于上述化学反应而使铝成为氢氧化铝。
铝和氢氧化物离子的反应由于周围的电场强度而被加速。在半导体内部中在耗尽化的区域中发生电位梯度，因此在实施方式1的SBD100中，在外延基板30的表面露出耗尽层的区域(图9所示的区域ER)中发生沿着表面S2上的电位梯度。该电位梯度延续到外延层32的表面S2上的场绝缘膜3以及表面保护膜6，因此在电极焊盘5b的端部的周边发生电场。如果由此而使电极焊盘5b的端部处的电场强度成为一定以上，则会引起氢氧化铝的生成反应，该反应随着电场强度的增加而被加速。此外，通过准确地设定表面电极5、场绝缘膜3以及表面保护膜6的形状、介电常数、电阻率等，从而能够利用TCAD(Technology CAD)仿真等来调查电极焊盘5b的端部处的电场强度。
以末端阱区域2的外周端的位置为基准，表面电极5的外周端的位置越靠外周，则电极焊盘5b的端部的电场强度越大。因此，以末端阱区域2的外周端的位置为基准，表面电极5的外周端的位置越靠外周，则氢氧化铝的生成越被加速。
另外，在末端区域的拐角部(曲线的部分)处由于二维的电位梯度的发生而电场强度通常变高，因此在电极焊盘5b的表面，显著地发生氢氧化铝的析出。如果由于该氢氧化铝的析出而表面保护膜6被推上去，则在电极焊盘5b与表面保护膜6的界面处有时发生表面保护膜6的剥离。
特别是，在外延基板30由SiC构成的情况下，通过灵活运用SiC的高的绝缘破坏电场，能够将末端阱区域2的宽度以及从末端阱区域2至漂移层1的端缘部为止的宽度设计得小。在这样的设计下，在断开状态下成为阳极的漂移层1的端缘部与成为阴极的电极焊盘5b的距离变近。因此，末端区域的电场强度进一步变大，促进电极焊盘5b的端部的氢氧化铝的生成。其结果，表面保护膜6从电极焊盘5b的剥离容易变得更显著。
表面保护膜6的剥离有时也扩展至场绝缘膜3上。换句话说，有时在场绝缘膜3与表面保护膜6的界面处也发生表面保护膜6的剥离。假设由于该剥离而在场绝缘膜3上形成空洞，则由于水分进入到该空洞而流过过量的泄漏电流、或者在空洞中引起气体放电，从而SBD100有可能会导致元件破坏。
与此相对，在实施方式1的SBD100中，以末端阱区域2的外周端的位置为基准，末端区域的拐角部处的表面电极5的外周端相比于末端区域的直线部处的表面电极5的外周端而位于内侧。因此，末端区域的拐角部处的电极焊盘5b的端部的电场强度小于末端区域的直线部处的电极焊盘5b的端部的电场强度。由此，末端区域的拐角部处的电极焊盘5b的端部中的氢氧化铝的生成被抑制。其结果，可得到能够防止由表面保护膜6的剥离引起的泄漏电流的增加以及气体放电这样的效果。
另外，如图7那样，嵌套状地设置相互保持间隔的多个末端阱区域2的情况下，能够进一步减小电极焊盘5b的端部的电场强度，进一步提高抑制氢氧化铝的生成的效果。
在实施方式1的变形例(图8)的SBD101所具有的多个表面电极5中也可得到抑制末端区域的拐角部处的氢氧化铝的生成的效果。换言之，在图8的多个表面电极5各自中，以该末端阱区域2的外周端的位置为基准，使末端区域的拐角部处的表面电极5的外周端相比于末端区域的直线部处的表面电极5的外周端而位于内侧，从而在拐角部处能够减小多个电极焊盘5b各自的端部的电场强度。因此，能够抑制拐角部的电极焊盘5b的端部处的氢氧化铝的生成，能够防止由表面保护膜6的剥离引起的泄漏电流的增加以及气体放电。
[制造方法]
对实施方式1所涉及的SBD100的制造方法进行说明。
首先，准备比较高浓度(n+)地含有n型杂质的低电阻的单晶基板31。在本实施方式中，将单晶基板31设为具有4H多型体、且具有4度或者8度的倾斜角的SiC基板。
接下来，通过在单晶基板31上进行SiC的外延生长，在单晶基板31上形成n型且杂质浓度为1×1014/cm3以上且1×1017/cm3以下的外延层32。由此，得到由单晶基板31以及外延层32构成的外延基板30。
接下来，通过光刻工序，在外延层32上形成具有末端阱区域2的形成区域被开口的图案的抗蚀剂掩模。然后，将该抗蚀剂掩模作为注入掩模，向外延层32离子注入Al或者B(硼)等p型杂质(受主)，从而在外延层32的表层部形成p型的末端阱区域2。末端阱区域2的剂量优选为0.5×1013/cm2以上且5×1013/cm2以下，例如能够设为1.0×1013/cm2。
关于离子注入的注入能量，例如在p型杂质为Al的情况下设为100keV以上且700keV以下。在该情况下，从上述剂量[cm-2]换算得到的末端阱区域2的杂质浓度成为1×1017/cm3以上且1×1019/cm3以下。
在如图7或者图8那样形成多个末端阱区域2的情况下，也可以在作为注入掩模的抗蚀剂掩模形成嵌套状的多个开口，并通过1次的离子注入来同时形成多个末端阱区域2。或者，也可以通过将注入掩模的形成(抗蚀剂掩模的构图)以及离子注入重复进行多次，形成多个末端阱区域2。
在形成末端阱区域2后，使用热处理装置，在氩(Ar)气体等惰性气体环境中进行1300℃以上且1900℃以下的温度、30秒以上且1小时以下的退火。通过该退火，利用离子注入来添加到外延层32的杂质被活性化。
接下来，通过例如CVD法，在外延基板30的表面S2上形成厚度为1μm的SiO2膜。然后，通过光刻工序和蚀刻工序对SiO2膜进行构图，从而形成场绝缘膜3。此时，场绝缘膜3被构图为如下形状：覆盖末端阱区域2的一部分，超过末端阱区域2的端部而延伸至末端阱区域2的外周侧。
之后，在外延层32以及场绝缘膜3上，通过例如溅射法来依次层叠肖特基电极5a的材料层以及电极焊盘5b的材料层。作为肖特基电极5a的材料层，例如能够使用厚度为100nm的Ti膜，作为电极焊盘5b的材料层，例如能够使用厚度为3μm的Al膜。
接下来，通过光刻工序，在电极焊盘5b的材料层上形成具有表面电极5的图案的抗蚀剂掩模。然后，将该抗蚀剂掩模作为蚀刻掩模，对电极焊盘5b的材料层以及肖特基电极5a的材料层进行构图，从而得到由肖特基电极5a以及电极焊盘5b构成的表面电极5。此时，表面电极5以末端阱区域2的外周端的位置为基准，被构图为使末端区域的拐角部处的表面电极5的外周端相比于末端区域的直线部处的表面电极5的外周端而位于内侧。
在如图8那样形成多个表面电极5的情况下，肖特基电极5a的材料膜以及电极焊盘5b的材料膜以分别被分割为多个的方式被构图。
在电极焊盘5b的材料层以及肖特基电极5a的材料层的蚀刻中，能够利用干蚀刻或者湿蚀刻。在湿蚀刻的情况下，作为蚀刻液能够利用氢氟酸(HF)或者磷酸系的蚀刻液。
此外，也可以分别进行肖特基电极5a的构图和电极焊盘5b的构图。在该情况下，也可以使肖特基电极5a的端缘部的位置与电极焊盘5b的端缘部的位置相互错开。例如，也可以通过使电极焊盘5b的端缘部与肖特基电极5a的端缘部相比突出，从而使电极焊盘5b完全地覆盖肖特基电极5a。或者，也可以通过使肖特基电极5a的端缘部从电极焊盘5b的端缘部突出，从而使肖特基电极5a的一部分不被电极焊盘5b覆盖。
接下来，以覆盖场绝缘膜3以及表面电极5的方式，在外延基板30的表面S2上形成作为表面保护膜6的材料层的树脂层。例如能够通过涂覆感光性聚酰亚胺而形成该树脂层。接下来，利用光刻工序对树脂层进行构图，从而形成表面保护膜6。此时，成为外部连接端子的表面电极5的中央部上的表面保护膜6被去除。另外，在外侧区域RO中，以使表面保护膜6覆盖表面电极5的端缘部并且覆盖外侧区域RO的至少一部分的方式，对表面保护膜6进行构图。
最后，通过例如溅射法而在外延基板30的背面S1上形成背面电极8，从而得到图1所示的SBD100。
此外，也可以在肖特基电极5a的材料层以及电极焊盘5b的材料层的形成工序之前或者之后进行背面电极8的形成。作为背面电极8的材料，能够使用包括Ti、Ni、Al、Cu、Au中任一个或者多个的金属等。另外，背面电极8的厚度优选为50nm以上且2μm以下。例如，作为背面电极8，能够使用厚度为1μm的Ti/Au的双层膜。
[总结]
如以上那样，根据实施方式1所涉及的SBD100及其变形例所涉及的SBD101，能够抑制在末端区域的拐角部处在电极焊盘5b的端部生成氢氧化铝，由此防止表面保护膜6的剥离。因此，能够防止由表面保护膜6的剥离引起的泄漏电流的增加以及气体放电，能够提高SBD的绝缘可靠性。
<实施方式2>
[装置结构]
图10是示出作为本发明的实施方式2所涉及的半导体装置的MOSFET200的结构的部分剖面图。图11是MOSFET200的平面图，沿着图11的B-B线的箭头方向剖面图相当于图10。另外，图12是示出在作为活性区域的内侧区域RI中形成的MOSFET的最小单位构造即单位单元UC的结构的剖面图。在MOSFET200的内侧区域RI中，排列有多个图12所示的单位单元UC(在图10的左端部分中示出最外周的单位单元UC)。此外，在图10～图12中，对于具有与图1以及图2所示的实施方式1所涉及的SBD100的结构要素相同的功能的要素，附加与其相同的符号，因此此处省略与实施方式1重复的说明。
如图10所示，使用由单晶基板31和在其上形成的外延层32构成的外延基板30，形成MOSFET200。单晶基板31是由n型(第1导电类型)的碳化硅(SiC)构成的半导体基板，外延层32是由在单晶基板31上外延生长的SiC构成的半导体层。即，MOSFET200是SiC-MOSFET。在本实施方式中，使用了具有4H多型体的外延基板30。
在活性区域中的外延层32的表侧的表层部，选择性地形成有p型(第2导电类型)的元件阱区域9。另外，在元件阱区域9的表层部，分别选择性地形成有n型的源极区域11以及杂质浓度比元件阱区域9高的p型的接触区域19。
在末端区域中的外延层32的表侧的表层部，以包围活性区域的方式选择性地形成有p型的末端阱区域20。末端阱区域20具备：与内侧区域RI和外侧区域RO的边界相接的边界区域21、以及以包围边界区域21的方式从边界区域21向外侧延伸且杂质浓度比边界区域21低的延长区域22。而且，边界区域21具备：杂质浓度比较低的低浓度部21a、以及形成于低浓度部21a的表层部且杂质浓度比较高的高浓度部21b。此处，高浓度部21b不限于p型，而也可以为n型。
除了以上的杂质区域(元件阱区域9、源极区域11、接触区域19以及末端阱区域20)以外的外延层32的n型的区域是由于漂移而流过电流的漂移层1。漂移层1的杂质浓度也可以低于单晶基板31的杂质浓度。因此，单晶基板31具有比漂移层1低的电阻率。此处，漂移层1的杂质浓度为1×1014/cm3以上且1×1017/cm3以下。
如在图11中用虚线所示那样，末端阱区域20是在俯视时包围活性区域的框状(环状)的区域，作为所谓的保护环发挥功能。另外，如图10所示，以末端阱区域20的内侧(内周侧)的端部为边界，将其内侧定义为作为活性区域的内侧区域RI，将其外侧定义为作为末端区域的外侧区域RO。外侧区域RO是在俯视时包围内侧区域RI的框状的区域，具有沿着半导体芯片的各边的直线状的区域即直线部、以及相邻的直线部之间的曲线状的区域即拐角部。
在活性区域中的外延基板30的表面S2上，以横跨源极区域11、元件阱区域9以及漂移层1的方式形成有栅极绝缘膜12，在其上形成有栅极电极13。由栅极绝缘膜12以及栅极电极13覆盖的元件阱区域9的表层部、即元件阱区域9中的源极区域11与漂移层1之间的部分是在MOSFET200接通时形成反型沟道(inversion channel)的沟道区域。
在活性区域中，栅极电极13被层间绝缘膜14覆盖，在层间绝缘膜14上形成有源极电极51。因此，栅极绝缘膜12与栅极电极13之间由于层间绝缘膜14而被电绝缘。
源极电极51通过形成于层间绝缘膜14的接触孔而与源极区域11以及接触区域19连接。源极电极51和接触区域19形成欧姆接触。另外，在外延基板30的背面S1上，形成有作为漏极电极发挥功能的背面电极8。
如图10那样，栅极绝缘膜12、栅极电极13、层间绝缘膜14以及源极电极51的一部分越过内侧区域RI与外侧区域RO的边界而延伸至外侧区域RO。被引出到外侧区域RO的源极电极51通过形成于层间绝缘膜14的接触孔而与末端阱区域20的高浓度部21b以形成欧姆接触或者肖特基接触的方式连接。另外，被引出到外侧区域RO的栅极电极13经由栅极绝缘膜12而配置于末端阱区域20的高浓度部21b上，与高浓度部21b同样地在俯视时框状地延伸。
而且，在末端区域中的外延基板30的表面S2上，设置有场绝缘膜3、栅极布线电极52以及表面保护膜6。此外，在图11的平面图中，省略了场绝缘膜3以及表面保护膜6的图示。其中，用虚线示出表面保护膜6的端部的位置、即表面保护膜6的轮廓线。
场绝缘膜3覆盖末端阱区域20的边界区域21的一部分和延长区域22的整体，超过末端阱区域20的外周端而延伸至末端阱区域20的外侧。另外，在内侧区域RI中未设置场绝缘膜3。换句话说，场绝缘膜3具有包括内侧区域RI的开口。
栅极布线电极52形成于覆盖被引出到外侧区域RO的栅极电极13的层间绝缘膜14上，并通过形成于层间绝缘膜14的接触孔而连接于栅极电极13。栅极布线电极52作为接受用于对源极电极51和背面电极8之间的电气性路径进行控制的栅极信号(控制信号)的电极发挥功能。栅极布线电极52与源极电极51保持间隔，也电气性地与源极电极51绝缘。
栅极布线电极52与被引出到外侧区域RO的栅极电极13同样地，在俯视时框状地延伸。在本实施方式中，如图11那样，栅极布线电极52由以包围源极电极51的方式设置的栅极布线52w以及以进入到在矩形的源极电极51的一边设置的凹部的方式设置的栅极焊盘52p构成，栅极布线52w和栅极焊盘52p相互连接。图10所示的栅极布线电极52对应于图11的栅极布线52w。栅极焊盘52p作为用于输入栅极信号的外部端子发挥功能。此外，在图11中，栅极焊盘52p设置于末端区域的直线部，但也可以设置于拐角部。
在本实施方式中，表面电极50包括源极电极51和栅极布线电极52。表面电极50被设置成与外延基板30的内侧区域RI的表面S2的至少一部分相接。横跨内侧区域RI的整体而形成有表面电极50，表面电极50的一部分越过内侧区域RI与外侧区域RO的边界而延伸到外侧区域RO。另外，表面电极50被设置成使其整体位于层间绝缘膜14上。
在图10中，场绝缘膜3的内周端与层间绝缘膜14的端面相接，栅极电极13以及表面电极50相比于场绝缘膜3的内周端而形成于内侧。但是，层间绝缘膜14、栅极电极13以及表面电极50也可以形成为位于场绝缘膜3上。在该情况下，源极电极51通过贯通层间绝缘膜14以及场绝缘膜3这两方的接触孔而与末端阱区域20的高浓度部21b连接。
表面保护膜6覆盖表面电极50的端缘部的源极电极51以及栅极布线电极52，并且覆盖外延基板30的外侧区域RO的至少一部分。表面保护膜6如图11那样，在源极电极51的中央部上以及栅极焊盘52p的中央部上分别具有开口。由此，源极电极51以及栅极焊盘52p分别作为外部端子发挥功能。
在实施方式2的MOSFET200中，以末端阱区域20的外周端的位置为基准，外侧区域RO的拐角部处的表面电极50的外周端相比于外侧区域RO的直线部处的表面电极50的外周端而位于内侧。换言之，如果将从末端阱区域20的外周端至表面电极50的外周端为止的距离、即从末端阱区域20的外周端至栅极布线52w的外周端为止的距离设为L，则在如图10那样栅极布线52w的外周端相比于末端阱区域20的外周端而位于内侧的情况下，如图11那样外侧区域RO的拐角部处的该距离L2比外侧区域RO的直线部处的该距离L1长。即，L2>L1的关系成立。
另外，虽然省略图示，但在栅极布线52w的外周端相比于末端阱区域20的外周端而位于内侧的情况下，如果将从末端阱区域20的外周端至表面电极50的外周端、即从末端阱区域20的外周端至栅极布线52w的外周端为止的距离设为L，则外侧区域RO的拐角部处的该距离L2比外侧区域RO的直线部处的该距离L1短。即，L1>L2的关系成立。
在实施方式2中，也可以如图7、图8所示的末端阱区域2那样，设置有相互保持间隔而嵌套状地配置的多个末端阱区域20。表面电极50与多个末端阱区域20之中的至少一个电连接。
在本实施方式中，将外延基板30的材料设为SiC，但外延基板30的材料不限于SiC，既可以是Si，也可以是例如氮化镓(GaN)等其它宽带隙半导体。
另外，本实施方式所涉及的半导体装置也可以是MOSFET以外的晶体管、例如JFET(Junction FET，结型场效应管)、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)。而且，在本实施方式中例示了平面型的晶体管，但晶体管也可以是沟槽型。
[变形例]
图13是示出实施方式2的变形例所涉及的MOSFET201的结构的平面图，是与图11对应的图。在图13的MOSFET201中，从矩形的源极电极51的一边设置的凹部以深入到源极电极51内的方式延伸，而且栅极布线电极52进入到该凹部的方式延伸。换言之，在图11的MOSFET200中，仅栅极焊盘52p进入到在源极电极51的一边所设置的凹部，栅极布线52w被设置成包围源极电极51，但在图13的MOSFET201中，细长的栅极布线52w进入到源极电极51的凹部，在该凹部的入口部分中设置有栅极焊盘52p。
在MOSFET201中，也以末端阱区域20的外周端的位置为基准，外侧区域RO的拐角部处的表面电极50的外周端相比于外侧区域RO的直线部处的表面电极50的外周端而位于内侧。换言之，如果将从末端阱区域20的外周端至表面电极50的外周端为止的距离、即从末端阱区域20的外周端至源极电极51的外周端为止的距离设为L，则在源极电极51的外周端相比于末端阱区域20的外周端而位于内侧的情况下，如图13那样，外侧区域RO的拐角部处的该距离L2比外侧区域RO的直线部处的该距离L1长。即，L2>L1的关系成立。
另外，虽然省略图示，但在源极电极51的外周端相比于末端阱区域20的外周端而位于内侧的情况下，如果将从末端阱区域20的外周端至表面电极50的外周端、即从末端阱区域20的外周端至源极电极51的外周端为止的距离设为L，则外侧区域RO的拐角部处的该距离L2比外侧区域RO的直线部处的该距离L1短。即，L1>L2的关系成立。
[动作]
将图10所示的实施方式2的MOSFET200的动作分为两个状态来说明。
第1状态是对栅极电极13施加阈值以上的正的电压的状态，以下将该状态称为“接通状态”。在MOSFET200为接通状态时，在沟道区域中形成反型沟道。反型沟道为用于使作为载流子的电子在源极区域11与漂移层1之间流动的路径。在接通状态下，如果以源极电极51的电位为基准而对背面电极8施加高的电压，则流过经过单晶基板31以及漂移层1的电流。此时将源极电极51与背面电极8之间的电压称为“接通电压”，将在源极电极51与背面电极8之间流过的电流称为“接通电流”。接通电流仅流过存在沟道的活性区域，不流过末端区域。
第2状态是对栅极电极13施加小于阈值的电压的状态，以下将该状态称为“断开状态”。在MOSFET200为断开状态时，在沟道区域中不会形成反型沟道，因此不会流过接通电流。因此，在源极电极51与背面电极8之间被施加高电压时，该高电压被维持。此时，栅极电极13与源极电极51之间的电压相对于源极电极51与背面电极8之间的电压而言非常小，因此栅极电极13与背面电极8之间也被施加高电压。
在断开状态下，在末端区域中，栅极布线电极52以及栅极电极13各自与背面电极8之间也被施加高电压。但是，与在活性区域中形成有元件阱区域9与源极电极51的电接触的情况同样地，在末端区域中形成有末端阱区域20的边界区域21与源极电极51的电接触，因此防止栅极绝缘膜12以及层间绝缘膜14被施加高电场。
MOSFET200的末端区域与在实施方式1中说明的SBD100的断开状态同样地发挥功能。换言之，漂移层1与末端阱区域20之间的pn结的界面附近被施加高电场，在对背面电极8施加超过临界电场那样的电压时会引起雪崩击穿。通常，以在不会引起雪崩击穿的范围中使用MOSFET200的方式决定额定电压。
在断开状态下，耗尽层从漂移层1与元件阱区域9及末端阱区域20的pn结界面向朝向单晶基板31的方向(下方向)以及漂移层1的外周方向(右方向)扩展。
此处，考虑在高湿度下使MOSFET200成为断开状态的情况。以覆盖半导体芯片的方式设置的密封树脂可能含有水分。例如，在表面保护膜6由聚酰亚胺等具有高的吸水性的树脂材料构成的情况下，在高湿度下表面保护膜6含有大量的水分，该水分有可能会到达场绝缘膜3、层间绝缘膜14、表面电极50的表面。另外，在表面保护膜6由高电阻的SiN等材料构成的情况下，由于在工艺中产生的应力等而表面电极5的端部周边的表面保护膜6容易产生裂纹，表面电极5有可能通过裂纹而被暴露于水分。在这样的状态下，由于对断开状态的MOSFET200施加的电压，漂移层1的端缘部作为阳极发挥作用，表面电极50作为阴极发挥作用。在成为阴极的表面电极50的附近，发生在实施方式1中示出的化学式(1)所示的氧的还原反应以及化学式(2)所示的氢的生成反应。
与此相伴，在表面电极50的附近，氢氧化物离子的浓度增加(在对栅极布线电极52施加负的电压时，在栅极布线电极52的周边，氢氧化物离子的浓度进一步增加)。氢氧化物离子与表面电极50发生化学反应，从而在表面电极50的外侧(图10的右端)的端缘部，绝缘物析出到表面电极50的上表面以及侧面。
另外，在末端区域的拐角部(曲线的部分)处由于二维的电位梯度的发生而电场强度通常变高，因此在表面电极50的表面，显著地发生绝缘物的析出。如果由于该氢氧化铝的析出而表面保护膜6被推上去，则有时在表面电极50与表面保护膜6的界面处发生表面保护膜6的剥离。
另外，表面保护膜6的剥离有时也扩展至层间绝缘膜14以及场绝缘膜3上。换句话说，有时在层间绝缘膜14及场绝缘膜3与表面保护膜6的界面处也发生表面保护膜6的剥离。假设由于该剥离而在层间绝缘膜14以及场绝缘膜3上形成空洞，则由于水分进入到该空洞而流过过量的泄漏电流、或者在空洞中引起气体放电，从而MOSFET200有可能会导致元件破坏。
另外，在由于表面保护膜6的剥离而在源极电极51与栅极布线电极52之间形成空洞的情况下，有可能由于水分进入到该空洞而在源极-栅极间流过过量的泄漏电流。
特别是，在外延基板30由SiC构成的情况下，通过灵活运用SiC的高的绝缘破坏电场，能够将末端阱区域2的宽度以及从末端阱区域20至漂移层1的端缘部为止的宽度设计得小。在这样的设计下，在断开状态下成为阳极的漂移层1的端缘部与成为阴极的表面电极50的距离变近。因此，末端区域的电场强度进一步变大，促进表面电极50的端部的氢氧化铝的生成。其结果，表面保护膜6从表面电极50的剥离容易变得更显著。
与此相对，在实施方式2的MOSFET200中，以末端阱区域20的外周端的位置为基准，末端区域的拐角部处的表面电极50的外周端相比于末端区域的直线部处的表面电极50的外周端而位于内侧。因此，末端区域的拐角部处的表面电极50的端部的电场强度小于末端区域的直线部处的表面电极50的端部的电场强度。由此，末端区域的拐角部处的表面电极50的端部处的氢氧化铝的生成被抑制。其结果，可得到能够防止由表面保护膜6的剥离引起的泄漏电流的增加以及气体放电这样的效果。
通过实施方式2的变形例(图13)的MOSFET201所具有的表面电极50，也可得到抑制末端区域的拐角部处的氢氧化铝的生成的效果。换言之，以末端阱区域20的外周端的位置为基准，使末端区域的拐角部处的源极电极51的外周端相比于末端区域的直线部处的源极电极51的外周端而位于内侧，从而能够使末端区域的拐角部处的源极电极51的端部的电场强度小于末端区域的直线部处的源极电极51的端部的电场强度。因此，能够抑制拐角部的源极电极51的端部处的氢氧化铝的生成，能够防止由表面保护膜6的剥离引起的泄漏电流的增加以及气体放电。
[制造方法]
接下来，对实施方式2的MOSFET200的制造方法进行说明。
首先，准备较高浓度(n+)地含有n型杂质的低电阻的单晶基板31。在本实施方式中，将单晶基板31设为具有4H多型体且具有4度或者8度的倾斜角的SiC基板。
接下来，在单晶基板31上进行SiC的外延生长，从而在单晶基板31上形成n型且杂质浓度为1×1014/cm3以上且1×1017/cm3以下的外延层32。由此，可得到由单晶基板31以及外延层32构成的外延基板30。
接下来，重复执行形成抗蚀剂掩模的光刻工序以及通过将该抗蚀剂掩模用作注入掩模的离子注入而在外延层32的表层部形成杂质区域的离子注入工序，从而在外延层32形成末端阱区域20、元件阱区域9、接触区域19以及源极区域11。
在离子注入中，作为n型杂质而使用N(氮)等，作为p型杂质而使用Al或者B等。可以通过同一离子注入工序而一并地形成元件阱区域9以及末端阱区域20的低浓度部21a。另外，能够通过同一离子注入工序，还一并地形成接触区域19以及末端阱区域20的高浓度部21b。
元件阱区域9和末端阱区域20的低浓度部21a的杂质浓度优选为1.0×1018/cm3以上且1.0×1020/cm3以下。源极区域11的杂质浓度在比元件阱区域9的杂质浓度高的范围中优选为1.0×1019/cm3以上且1.0×1021/cm3以下。接触区域19以及末端阱区域20的延长区域22的剂量优选为0.5×1013/cm2以上且5×1013/cm2以下，例如为1.0×1013/cm2。
关于离子注入的注入能量，在杂质为Al的情况下，例如设为100keV以上且700keV以下。在该情况下，从上述剂量[cm-2]换算得到的延长区域22的杂质浓度为1×1017/cm3以上且1×1019/cm3以下。另外，在杂质为N的情况下，离子注入的注入能量例如为20keV以上且300keV以下。
之后，利用热处理装置进行1500℃以上的退火。由此，通过离子注入而添加的杂质被活性化。
接下来，通过例如CVD法，在外延基板30的表面S2上形成厚度为0.5μm以上且2μm以下的SiO2膜。然后，通过光刻工序和蚀刻工序对SiO2膜进行构图，从而形成场绝缘膜3。此时，场绝缘膜3被构图为如下形状：覆盖末端阱区域20的一部分，超过末端阱区域20的端部而延伸至末端阱区域2的外周侧。
接下来，对未被场绝缘膜3覆盖的外延层32的表面进行热氧化，从而形成作为栅极绝缘膜12的SiO2膜。然后，通过减压CVD法而在栅极绝缘膜12上形成具有导电性的多晶硅膜，并通过光刻工序和蚀刻工序对多晶硅膜进行构图，从而形成栅极电极13。此时，栅极电极13也可以形成为位于场绝缘膜3上。
之后，通过CVD法来形成作为层间绝缘膜14的SiO2膜。然后，通过光刻工序和蚀刻工序，形成贯通栅极绝缘膜12以及层间绝缘膜14并分别到达接触区域19、源极区域11以及末端区域的高浓度部21b的接触孔。在该工序中，在末端区域中形成贯通层间绝缘膜14而到达栅极电极13的接触孔，并且场绝缘膜3上以及外延层32的端缘部的层间绝缘膜14被去除。
接下来，通过溅射法或者蒸镀法等，在外延基板30的表面S2上形成表面电极50的材料层。另外，通过与其同样的方法，在外延基板30的背面S1上形成背面电极8的材料层。
作为表面电极50的材料，例如能够使用包含Ti、Ni、Al、Cu、Au中的任一个或者多个的金属、或者Al-Si那样的Al合金等。作为背面电极8的材料，例如使用包含Ti、Ni、Al、Cu、Au中的任一个或者多个的金属等。此外，在外延基板30中，也可以在与表面电极50或者背面电极8相接的部分中预先通过热处理来形成硅化物膜。此外，也可以在所有工序的最后进行背面电极8的形成。
接下来，通过光刻工序和蚀刻工序，对表面电极50进行构图，将表面电极50分离为源极电极51和栅极布线电极52。此时，表面电极50以末端阱区域20的外周端的位置为基准，被构图为使末端区域的拐角部处的表面电极50的外周端相比于末端区域的直线部处的表面电极50的外周端而位于内侧。
最后，以覆盖表面电极50的端缘部以及外延基板30的外侧区域RO的至少一部分的方式形成表面保护膜6，从而得到图10所示的MOSFET200。表面保护膜6例如通过感光性聚酰亚胺的涂覆以及曝光而被加工为期望的形状。
[总结]
如以上那样，根据实施方式2所涉及的MOSFET200及其变形例所涉及的MOSFET201，能够抑制在末端区域的拐角部处在表面电极50的端部生成氢氧化铝，由此防止表面保护膜6的剥离。因此，能够防止由表面保护膜6的剥离引起的泄漏电流的增加以及气体放电，能够提高MOSFET的绝缘可靠性。
<实施方式3>
本实施方式是将上述实施方式1以及2所涉及的半导体装置应用于电力变换装置的方式。以下，作为实施方式3，说明对三相的逆变器应用了实施方式1以及2所涉及的半导体装置的情况。
图14是概略地示出应用了本实施方式所涉及的电力变换装置2000的电力变换系统的结构的框图。
图14所示的电力变换系统具有电源1000、电力变换装置2000以及负载3000。电源1000是直流电源，对电力变换装置2000供给直流电力。电源1000能够由各种电源构成，例如能够由直流系统、太阳能电池、蓄电池构成，另外也可以由与交流系统连接的整流电路或者AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为预定的电力的DC/DC转换器构成电源1000。
电力变换装置2000是连接于电源1000与负载3000之间的三相的逆变器，将从电源1000供给的直流电力变换为交流电力，对负载3000供给交流电力。如图14所示，电力变换装置2000具有：主变换电路2001，将直流电力变换为交流电力而输出；驱动电路2002，输出对主变换电路2001的各开关元件进行驱动的驱动信号；以及控制电路2003，将控制驱动电路2002的控制信号输出到驱动电路2002。
负载3000是被从电力变换装置2000供给的交流电力所驱动的三相的电动机。此外，负载3000并非是限定于特定的用途的负载，用作搭载于各种电气设备的电动机、例如面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，对电力变换装置2000的详情进行说明。主变换电路2001具有开关元件以及续流二极管(未图示)，开关元件进行开关，从而将从电源1000供给的直流电力变换为交流电力，并供给到负载3000。作为主变换电路2001的具体的电路结构存在各种结构，本实施方式所涉及的主变换电路2001是2电平的三相全桥电路，能够由6个开关元件以及与各个开关元件反并联地连接的6个续流二极管构成。对主变换电路2001的各开关元件以及各续流二极管中的至少任意元件应用上述实施方式1以及2中的任意实施方式所涉及的半导体装置。6个开关元件按照每两个开关元件进行串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。然后，各上下支路的输出端子、即主变换电路2001的3个输出端子连接于负载3000。
驱动电路2002生成对主变换电路2001的开关元件进行驱动的驱动信号，并将其供给到主变换电路2001的开关元件的控制电极。具体而言，按照来自后述的控制电路2003的控制信号，将使开关元件成为接通状态的驱动信号和使开关元件成为断开状态的驱动信号输出到各开关元件的控制电极。在将开关元件维持为接通状态的情况下，驱动信号是比开关元件的阈值电压大的电压信号(接通信号)，在将开关元件维持为断开状态的情况下，驱动信号是比开关元件的阈值电压小的电压信号(断开信号)。
控制电路2003以对负载3000供给期望的电力的方式控制主变换电路2001的开关元件。具体而言，根据应对负载3000供给的电力，计算主变换电路2001的各开关元件应成为接通状态的时间(接通时间)。例如，能够通过根据应输出的电压对开关元件的接通时间进行调制的脉宽调制(PWM：Pulse Width Modulation)控制来控制主变换电路2001。然后，以在各时间点对应成为接通状态的开关元件输出接通信号、并对应成为断开状态的开关元件输出断开信号的方式，对驱动电路2002输出控制指令(控制信号)。驱动电路2002按照该控制信号，对各开关元件的控制电极输出接通信号或者断开信号作为驱动信号。
在本实施方式所涉及的电力变换装置中，作为主变换电路2001的续流二极管而能够应用实施方式1所涉及的半导体装置。另外，在本实施方式所涉及的电力变换装置中，作为主变换电路2001的开关元件而能够应用实施方式2所涉及的半导体装置。在这样将实施方式1以及实施方式2所涉及的半导体装置应用到电力变换装置2000的情况下，通常埋入到凝胶或者树脂等来使用，但这些材料也并非能够完全地隔绝水分，通过实施方式1以及实施方式2所示的结构来维持半导体装置的绝缘保护。由此，能够实现可靠性提高。
在本实施方式中，说明了对2电平的三相逆变器应用实施方式1以及2所涉及的半导体装置的例子，但实施方式1以及2所涉及的半导体装置的应用不限于此，而能够应用于各种电力变换装置。在本实施方式中设为2电平的电力变换装置，但电力变换装置也可以是3电平那样的多电平的电力变换装置。另外，在对单相负载供给电力的情况下，可以对单相的逆变器应用实施方式1以及2所涉及的半导体装置。另外，在对直流负载等供给电力的情况下，也能够对DC/DC转换器或者AC/DC转换器应用实施方式1以及2所涉及的半导体装置。
另外，应用实施方式1以及2所涉及的半导体装置的电力变换装置不限于用于负载为电动机的情况的电力变换装置，例如也能够利用于放电加工机、激光加工机、感应加热烹调器或者非接触器供电系统用的电源装置，而且还能够用作太阳能发电系统以及蓄电系统等的功率调节器。
此外，本发明在其发明的范围内能够自由地组合各实施方式，或者对各实施方式适当进行变形、省略。
虽然详细地说明了本发明，但上述说明在所有方式中只是例示，本发明并不限定于此。应理解为不脱离本发明的范围而能够设想未例示的无数的变形例。例如，还能够设想对任意的结构要素进行变形、追加或者省略、以及抽出至少一个实施方式中的至少一个结构要素并将其与其它实施方式的结构要素进行组合。
另外，只要不发生矛盾，关于在上述各实施方式中记载为具备“1个”的结构要素，也可以具备“1个以上”。而且，构成发明的结构要素是概念性的单位，1个结构要素既可以包括多个构造物，另外1个结构要素也可以为某个构造物的一部分。另外，在本发明的结构要素中，只要发挥与其相同的功能，就包括具有其它构造或者形状的构造物。

Claims (8)

1.一种半导体装置，其特征在于，具备：
半导体基板(31)；
第1导电类型的漂移层(1)，形成于所述半导体基板(31)上；
第2导电类型的末端阱区域(2；20)，在活性区域(RI)的外侧的末端区域(RO)中，以在俯视时包围所述活性区域(RI)的方式形成于所述漂移层(1)的表层部；
场绝缘膜(3)，以覆盖所述末端阱区域(2；20)的一部分的方式形成于所述漂移层(1)上；
表面电极(5；50)，形成于比所述场绝缘膜(3)靠内侧的所述漂移层(1)上，并与所述末端阱区域(2；20)电连接；
上表面膜(6)，形成于所述场绝缘膜(3)以及所述表面电极(5；50)上，覆盖所述表面电极(5；50)的外侧的端部；以及
背面电极(8)，形成于所述半导体基板(31)的背面，
所述末端区域(RO)在俯视时具有直线部以及拐角部，
以所述末端阱区域(2；20)的外侧的端部的位置为基准，所述末端区域(RO)的拐角部处的所述表面电极(5；50)的外侧的端部相比于所述末端区域(RO)的直线部处的所述表面电极(5；50)的外侧的端部而位于内侧。
2.根据权利要求1所述的半导体装置，其中，
所述表面电极(5；50)的外侧的端部相比于所述末端阱区域(2；20)的外侧的端部而位于内侧，
关于从所述末端阱区域(2；20)的外侧的端部至所述表面电极(5；50)的外侧的端部为止的距离，所述末端区域(RO)的拐角部处的该距离比所述末端区域(RO)的直线部处的该距离长。
3.根据权利要求1所述的半导体装置，其中，
所述表面电极(5；50)的外侧的端部相比于所述末端阱区域(2；20)的外侧的端部而位于外侧，
关于从所述末端阱区域(2；20)的外侧的端部至所述表面电极(5；50)的外侧的端部为止的距离，所述末端区域(RO)的拐角部处的该距离比所述末端区域(RO)的直线部处的该距离短。
4.根据权利要求1至3中的任一项所述的半导体装置，其中，
所述半导体装置还具备：
第2导电类型的阱区域(9)，形成于所述活性区域(RI)的所述漂移层(1)的表层部；
第1导电类型的源极区域(11)，形成于所述阱区域(9)的表层部；
栅极绝缘膜(12)，覆盖所述阱区域(9)中的所述源极区域(11)与所述漂移层(1)之间的区域即沟道区域；
栅极电极(13)，形成于所述栅极绝缘膜(12)上；以及
层间绝缘膜(14)，覆盖所述栅极电极(13)，
所述表面电极(50)包括：
源极电极(51)，形成于所述层间绝缘膜(14)上，通过形成于所述层间绝缘膜(14)的接触孔而与所述源极区域(11)电连接；以及
栅极布线(52)，以在俯视时包围所述表面电极(50)的方式形成于所述层间绝缘膜(14)上，通过形成于所述层间绝缘膜(14)的接触孔而与所述栅极电极(13)电连接。
5.根据权利要求1至4中的任一项所述的半导体装置，其中，
所述半导体装置具备相互保持间隔而嵌套状地形成的多个所述末端阱区域(2；20)。
6.根据权利要求5所述的半导体装置，其中，
所述表面电极(5；50)与多个所述末端阱区域(2；20)之中的至少一个末端阱区域电连接。
7.根据权利要求1至6中的任一项所述的半导体装置，其中，
所述半导体基板(31)由碳化硅构成。
8.一种电力变换装置，具备：
主变换电路(2001)，该主变换电路具有权利要求1至7中的任一项所述的半导体装置，该主变换电路将所输入的电力进行变换后输出；
驱动电路(2002)，将驱动所述半导体装置的驱动信号输出到所述半导体装置；以及
控制电路(2003)，将控制所述驱动电路(2002)的控制信号输出到所述驱动电路(2002)。
CN201980094863.0A 2019-04-11 2019-04-11 半导体装置以及电力变换装置 Pending CN113646895A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/015723 WO2020208761A1 (ja) 2019-04-11 2019-04-11 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
CN113646895A true CN113646895A (zh) 2021-11-12

Family

ID=72751216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980094863.0A Pending CN113646895A (zh) 2019-04-11 2019-04-11 半导体装置以及电力变换装置

Country Status (5)

Country Link
US (1) US11842895B2 (zh)
JP (1) JP6870119B2 (zh)
CN (1) CN113646895A (zh)
DE (1) DE112019007188T5 (zh)
WO (1) WO2020208761A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112020007709T5 (de) * 2020-10-22 2023-08-03 Mitsubishi Electric Corporation Halbleitervorrichtung
CN116368623A (zh) * 2020-11-06 2023-06-30 三菱电机株式会社 半导体装置以及电力变换装置
CN112447826B (zh) * 2020-11-24 2023-03-24 北京工业大学 平面型igbt结构
US20220181479A1 (en) * 2020-12-08 2022-06-09 Globalfoundries Singapore Pte. Ltd. Wide bandgap semiconductor device with a self-aligned channel and integration schemes
CN112736126B (zh) * 2020-12-31 2022-05-10 厦门市三安集成电路有限公司 一种SiC MOSFET结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019412A (ja) * 2005-07-11 2007-01-25 Denso Corp 半導体装置およびその製造方法
CN101154663A (zh) * 2006-09-28 2008-04-02 三洋电机株式会社 绝缘栅型半导体装置
CN101924132A (zh) * 2009-06-09 2010-12-22 株式会社东芝 功率用半导体器件
US20120217577A1 (en) * 2011-02-25 2012-08-30 Renesas Electronics Corporation Semiconductor device
CN102664184A (zh) * 2012-03-27 2012-09-12 北京京东方光电科技有限公司 一种x射线检测装置的阵列基板及其制造方法
JP2013211503A (ja) * 2012-03-30 2013-10-10 Fuji Electric Co Ltd ＳｉＣ半導体デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244405A (ja) 1993-02-15 1994-09-02 Fuji Electric Co Ltd 半導体素子
JP2006319040A (ja) 2005-05-11 2006-11-24 Toyota Industries Corp 半導体装置
JP4420062B2 (ja) 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US11063122B2 (en) 2016-11-01 2021-07-13 Mitsubishi Electric Corporation Silicon carbide semiconductor device and power conversion device
JP6336165B2 (ja) * 2017-03-14 2018-06-06 三菱電機株式会社 半導体装置
CN113330579B (zh) * 2019-01-29 2024-02-02 三菱电机株式会社 半导体装置以及电力变换装置
KR102215618B1 (ko) * 2019-03-12 2021-02-15 엘지전자 주식회사 설치물과 평행하게 이동하는 카트 및 이동 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019412A (ja) * 2005-07-11 2007-01-25 Denso Corp 半導体装置およびその製造方法
CN101154663A (zh) * 2006-09-28 2008-04-02 三洋电机株式会社 绝缘栅型半导体装置
JP2008085188A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
CN101924132A (zh) * 2009-06-09 2010-12-22 株式会社东芝 功率用半导体器件
US20120217577A1 (en) * 2011-02-25 2012-08-30 Renesas Electronics Corporation Semiconductor device
CN102664184A (zh) * 2012-03-27 2012-09-12 北京京东方光电科技有限公司 一种x射线检测装置的阵列基板及其制造方法
JP2013211503A (ja) * 2012-03-30 2013-10-10 Fuji Electric Co Ltd ＳｉＣ半導体デバイス
CN104247024A (zh) * 2012-03-30 2014-12-24 富士电机株式会社 碳化硅半导体器件

Also Published As

Publication number Publication date
DE112019007188T5 (de) 2022-03-31
JPWO2020208761A1 (ja) 2021-04-30
US20220149163A1 (en) 2022-05-12
US11842895B2 (en) 2023-12-12
JP6870119B2 (ja) 2021-05-12
WO2020208761A1 (ja) 2020-10-15

Similar Documents

Publication Publication Date Title
US11984492B2 (en) Silicon carbide semiconductor device, power converter, and method of manufacturing silicon carbide semiconductor device
CN110352497B (zh) 碳化硅半导体装置以及电力变换装置
JP6870119B2 (ja) 半導体装置および電力変換装置
JP6995209B2 (ja) 半導体装置および電力変換装置
CN110582853B (zh) 半导体装置和电力变换装置
CN113330579B (zh) 半导体装置以及电力变换装置
JP2024019464A (ja) 半導体装置
CN111480239A (zh) 碳化硅半导体装置以及电力变换装置
US20230253345A1 (en) Semiconductor device, power conversion apparatus, and method for manufacturing semiconductor device
CN115053351A (zh) 碳化硅半导体装置以及电力转换装置的制造方法
JP7459292B2 (ja) 半導体装置および電力変換装置
WO2023007650A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP7262672B2 (ja) 半導体装置および電力変換装置
JP7330396B2 (ja) 半導体装置及び電力変換装置
US20230139229A1 (en) Semiconductor device and power converter
CN117461143A (zh) 碳化硅半导体装置以及使用碳化硅半导体装置的电力变换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination