JP6111907B2

JP6111907B2 - 半導体装置の製造方法

Info

Publication number: JP6111907B2
Application number: JP2013141890A
Authority: JP
Inventors: 博明岡部
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-07-05
Filing date: 2013-07-05
Publication date: 2017-04-12
Anticipated expiration: 2033-07-05
Also published as: JP2015015395A

Description

本発明は、半導体装置及びその製造方法に関するものであり、特に電力用の半導体装置であるパワー半導体装置及びその製造方法に関するものである。

半導体素子の表面から裏面へと縦方向に流れる電流経路を備えた半導体装置では、半導体素子の裏面側に形成された金属電極（以下、「裏面電極」と称する。）がヒートスプレッダ等にはんだ接合され、半導体素子の表面側に形成された金属電極（以下、「表面電極」と称する。）がワイヤボンディングにより外部端子と接続されたものが一般的であった。しかし、近年ではワイヤボンディングに代えて、半導体素子の表面側の電気配線を構成するため、はんだ等の接合材によって、外部端子となるリードフレームと半導体素子の表面電極とを直接接合するダイレクトリードボンディング方式の半導体装置が提案されている。

一方、パワー半導体装置と呼ばれる電力用の半導体装置では、パワーサイクル試験と呼ばれている断続通電試験により、表面電極等のクラックや各接合部での剥離等が発生しないことが求められる。そこで、接合強度を向上させることで接合部での剥離を抑制するため、表面電極上に付加電極としてニッケル（Ｎｉ）めっき層を設けることで、半導体素子の表面電極とリードフレームとの接合強度を向上させ、表面電極とリードフレームとの接合部における剥離の発生を抑制した半導体装置が知られている（例えば、特許文献１参照）。

ところで、表面電極上には付加電極及び接合材が積層されているため、パワーサイクル試験や実際の動作時に生じる発熱によって表面電極上に形成された付加電極及び接合材が熱変形することとなり、付加電極及び接合材の熱変形に起因して表面電極に熱応力が発生する。また、上述のようなダイレクトリードボンディング方式の半導体装置では、ワイヤボンディングを用いた場合と比べて、表面電極とリードフレームとの接合面における接合面積が増大するため、表面電極において発生する熱応力も増大する。その結果、付加電極と表面電極との接合面端部において熱応力が集中することとなり、表面電極の接合面端部からクラックや剥離が発生する恐れがあった。

そこで、特許文献２記載の半導体装置では、接合材であるはんだ層の断面形状を、厚さ方向の中間部分が内側に括れた半円形状（内側に湾曲したフィレット形状）とすることで、はんだ層の熱変形によって表面電極にかかる応力を緩和し、表面電極でのクラックの発生や接合面の剥離を抑制している。

特開２００６−１１４８２２号公報特開２００９−１４７１２３号公報

しかしながら、特許文献２記載の半導体装置のように接合材の断面形状をフィレット形状とすることで接合材の熱変形に起因する熱応力を緩和することはできるものの、表面電極と付加電極との熱膨張係数の違いによって表面電極上に生じる応力集中は緩和することができないため、表面電極において発生する熱応力の緩和が十分ではなかった。特に、シリコンカーバイド（ＳｉＣ）等のワイドバンドギャップ半導体を用いた半導体装置では、従来のシリコン（Ｓｉ）を用いた半導体装置よりも要求される最大動作温度が高くなるため、熱応力によって表面電極上に生じる応力集中も大きくなり、クラック発生等による表面電極の損傷や接合面の剥離が問題となることがあった。

本発明は、上述のような問題を解決するためになされたもので、表面電極において発生する応力集中を緩和することができる半導体装置を提供することを目的とする。

本発明にかかる半導体装置の製造方法は、半導体素子の表面電極上に、開口を有する第一の保護層と前記第一の保護層の開口よりも大きい開口を有する第二の保護層とを形成する工程と、第一の保護層の開口内の表面電極上と第一の保護層上とに付加電極を形成する工程と、接合材を用いて、付加電極と外部端子とを接合する工程と、を備え、第一及び第二の保護層を形成する工程は、表面電極上に第一の保護材料膜を形成するステップと、第一の保護材料膜上に第二の保護材料膜を形成するステップと、第二の保護材料膜上にレジストを形成するステップと、レジスト上から等方性エッチングにより第二の保護材料膜に第二の保護層の開口を形成するステップと、レジスト上から異方性エッチングにより第一の保護材料膜に第一の保護層の開口を形成するステップとからなる。

本発明にかかる半導体装置の製造方法によれば、表面電極上に開口を有する第一の保護層を設け、付加電極が第一の保護層の開口内から第一の保護層に乗り上げるように形成されているため、付加電極と表面電極との接合面の端部において、付加電極と表面電極との間に第一の保護層が挿入されることとなるので、表面電極において発生する応力集中を緩和することができる。

本発明の実施の形態１にかかる半導体装置を示す断面図である。本発明の実施の形態１にかかる半導体素子を示す断面図である。本発明の実施の形態１にかかる半導体装置を示す上面図である。本発明の実施の形態１にかかる半導体装置の製造方法を示す断面図である。本発明の実施の形態１にかかる半導体装置の製造方法を示す断面図である。本発明の実施の形態２にかかる半導体装置を示す断面図である。

実施の形態１．
まず、本発明の実施の形態１にかかる半導体装置１００の構成について説明する。図１は、本発明の実施の形態１にかかる半導体装置１を示す断面図である。

なお、以下においては、ＳｉＣからなるショットキーバリアダイオード（ＳＢＤ）を備えた半導体装置１００について例示するが、本発明はこれに限定されるものではなく、ＭＯＳＦＥＴ（Ｍｅｔａｌ−ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（ＩｎｓｕｌａｔｉｎｇＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）等を備えた半導体装置であっても、表面電極と外部端子とを直接接合することができる他の半導体素子を備えた半導体装置であれば構わない。また、ＳｉＣからなる半導体素子を備えた半導体装置について例示するが、シリコンからなる半導体素子や、窒化ガリウム（ＧａＮ）やダイヤモンド等の他のワイドバンドギャップ半導体からなる半導体素子を備えた半導体装置であっても良い。

図１において、半導体装置１００は、半導体素子１、ヒートスプレッダ３、外部端子６、モールド樹脂７から構成され、さらに、各構成部材同士の接合に用いる接合材２、接合材４、及び接合材５を備えている。そして、これらの構成部材がモールド樹脂７によって封止されパッケージ内に納められることで、半導体装置１００を構成する。また、半導体装置１００は、半導体素子１の表面電極１２がリードフレームである外部端子６に直接接合されたダイレクトリードボンディング方式の半導体装置である。

半導体素子１は、ＳｉＣからなるＳＢＤであり、表面及び裏面にそれぞれ表面電極１２、裏面電極１１を有している。半導体素子１の表面電極１２上には第一の保護層１７、第二の保護層１８、及び付加電極１６が形成されている。半導体素子１の詳細な構成及び表面電極１２の周辺における詳細な構成については後述する。また、付加電極１６には、接合材４によって、リードフレームである外部端子６が接合されている。これにより、半導体素子１は付加電極６に接合された外部端子６と電気的に接続され、外部と電気的に接続することが可能となる。半導体素子１の裏面電極１１はダイボンダーである接合材２によってヒートスプレッダ３に接合されている。裏面電極１１に用いる電極材料としては、ＮＩ、Ｔｉ、Ｃｏ、Ｍｏ、Ｗ等の電極材料を用いることができる。

ヒートスプレッダ３は半導体素子１と図示しないヒートシンクとを密着させて放熱性を向上させるものであり、ヒートスプレッダ３の表面に載置されている半導体素子１からの熱を放熱する。また、ヒートスプレッダ３の表面において半導体素子１が載置された領域以外の部分には、接合材５によってリードフレームである外部端子６が接合されている。このように構成されることで、半導体素子１は、ヒートスプレッダ３に接合された外部端子６を通して、外部と電気的に接続される。これにより、付加電極１６に接合された外部端子６からヒートスプレッダ３に接合された外部端子６までが電気的に接続されるため、半導体装置１００はＳＢＤを備えた半導体装置として使用することが出来る。

接合材２には、はんだ、Ａｇ、Ｃｕ、Ｃｕ−Ｓｎ等の接合材を用いることができ、接合材４には、はんだやＡｇ等の接合材を用いることができる。また、接合材５についてもはんだ等の一般的な接合材を用いることができる。本実施の形態では、接合材２、接合材４、及び接合材５について、全てはんだを用いることとする。さらに、半導体素子１とヒートスプレッダ３との間には、配線パターンが形成された絶縁基板を設ける構成としても良い。かかる場合、絶縁基板の配線パターンを介して半導体素子１の裏面電極が外部端子６と接続するよう絶縁基板を設けることとすれば良い。

続いて、半導体素子１の構成、表面電極１２と外部端子６との接合部分の構成について、図１、図２、及び図３を用いて詳細に説明する。図２は、実施の形態１にかかる半導体素子１の構成を示す断面図であり、図３は本発明の実施の形態１にかかる半導体装置１の上面図（平面図）である。なお、図３において、ヒートスプレッダ３、接合材４、接合材５、接合材５によって接合される外部端子６、及びモールド樹脂７については図示省略する。また、図３において、破線で示された領域は、付加電極１６直下における表面電極１２が位置する領域であり、すなわち、付加電極１６と表面電極１２との接合面を示している。

図２を用いて半導体素子１の構成を説明する。図２において、半導体素子１は、半導体基板１０、エピタキシャル層２０、裏面電極１１、表面電極１２、及びショットキ電極５０から構成される。半導体基板１０の表面にはエピタキシャル層２０が形成され、半導体基板１０の裏面には裏面電極１１が形成されている。エピタキシャル層２０内の表面側には終端領域１５が形成されるとともに、エピタキシャル層２０の表面にはショットキ電極５０を介して表面電極１２が形成されている。また、終端領域１５は平面視リング上の形状をしており、終端領域１５に囲まれた領域が半導体素子１の活性領域となる。

ショットキ電極５０はエピタキシャル層２０とショットキコンタクトを形成する金属からなり、例えば、Ｔｉ、Ｗ、Ｍｏ、Ｃｒ等の金属が用いられる。表面電極１２は、ショットキ電極５０上に形成されており、ＡｌやＣｕ等の外部端子６との接合に適した金属から構成され、本実施の形態ではＡｌから構成された金属電極とする。また、ショットキ電極５０は、図２に示すように、平面方向において、エピタキシャル層２０に形成された終端領域１５に囲まれた領域上に形成されている。なお、図２以外の他の図においては、ショットキ電極５０の図示を省略している。

図１及び図３を用いて表面電極１２と外部端子６との接続部分について説明する。図１に示すように、第一の保護層１７は、半導体素子１の表面上において、半導体素子１の表面における表面電極１２が形成されていない領域、表面電極１２の表面の一部、及び表面電極１２の側面に沿って形成されており、絶縁材料であるポリイミドから構成される。また、図３に示すように、第一の保護層１７は、表面電極１２の表面上に形成された部分において、開口を有している。すなわち、第一の保護層１７の開口内に、表面電極１２が位置するよう形成されている。

第二の保護層１８は、図１に示すように、第一の保護層１７上に延在して形成され第一の保護層１７に積層されており、絶縁材料であるポリイミドから構成される。また、第二の保護層１８は開口を有しており、図３に示すように、第二の保護層１８の開口内に第一の保護層１７の開口が位置するように形成されている。すなわち、第一の保護層１７の開口と第二の保護層１８の開口とが連通するように形成されている。

付加電極１６は、図３に示すように、第二の保護層１８の開口内において、第一の保護層１７の開口内の表面電極１２上と第一の保護層１７上とに形成されており、Ｎｉで構成される。また、付加電極１６の表面電極１２からの厚みは第一の保護層１７の表面電極１２からの厚みよりも厚く、図１に示すように、付加電極１６は第一の保護層１７の開口内から第一の保護層１７上に乗り上げるように形成されている。なお、本実施の形態では、付加電極１６をＮｉで構成することとしたが、付加電極１６は、接合材４による外部端子６と表面電極１２の接合強度を高めるために設けられた薄膜金属層であり、接合強度を高めることができる金属であれば他の金属を用いることとしても構わない。

さらに、図１において、表面電極１２の厚みは３μｍ以上とし、第一の保護層１７の厚みは２００ｎｍ〜２０００ｎｍとし、第二の保護層１８の厚みは５μｍ以上より好ましくは１０μｍ以上とすることが好ましい。また、付加電極１６の表面電極１２からの厚みは、３μｍ〜７μｍとする。

次に、本発明の実施の形態１にかかる半導体装置の製造方法について、図３、図４、及び図５を用いて説明する。図４及び図５は、本発明の実施の形態１にかかる半導体装置の製造方法の各工程を示す断面図である。なお、図４及び図５において半導体素子１の裏面側の構成については省略し、半導体素子１の表面側の構成について図示する。

図３を用いて、半導体素子１の製造方法について説明する。まず、図３に示した半導体素子１を作成するため、炭化珪素基板１０を用意する。炭化珪素基板１０は、第１主面の面方位が＜０００１＞シリコン面から４°または８°オフした、４Ｈのポリタイプを有するｎ型の炭化珪素基板である。また、炭化珪素基板１０の第１主面上には、ｎ型のエピタキシャル層２０（ドリフト層）が形成されている。エピタキシャル層２０の不純物濃度及び膜厚は、想定する耐圧によって異なるが、例えば、不純物濃度を５×１０^１５〜５×１０^１６ｃｍ^−３とし、膜厚を５〜１５μｍとすることができる。

エピタキシャル層２０の表面側には、平面視でリング形状となる終端領域１５を形成する。終端領域１５の形成は、Ａｌ等のｐ型不純物を含有するｐ型のイオンを注入により行うことが出来る。終端領域１５におけるＡｌイオンの注入量は、例えば、１×１０^１７〜１×１０^１８ｃｍ^−３である。このように、終端領域１５を設けることで、半導体素子１の表面での電界強度を緩和することができる。

そして、リング形状の終端領域１５に囲まれた領域から終端領域１５上の領域まで延在するようにショットキ電極５０を形成する。ショットキ電極５０に用いる材料としては、Ｔｉ、Ｗ、Ｍｏ、Ｃｒ等がある。さらに、ショットキ電極５０の上面には、アルミ電極である表面電極１２を形成する。その後、炭化珪素基板１０の第１主面と反対側の第２主面、すなわち、裏面側に裏面電極１１を形成する。裏面電極１１は金属と炭化珪素とが反応したシリサイド層からなり、炭化珪素基板１０とオーミックコンタクトを形成している。裏面電極１１に用いる金属材料としては、Ｎｉ、Ｔｉ、Ｃｏ、Ｍｏ、Ｗ等がある。以上の工程で、ＳＢＤである半導体素子１を形成することができる。

続いて、半導体素子１の表面側における構成を作製する工程について説明する。図４（Ａ）に示すように、半導体素子１の表面側において表面電極１２を覆うように、第一の保護材料膜として第一のポリイミド膜３０を塗布する。その後、第一のポリイミド膜３０を熱処理し、イミド化する。第一のポリイミド膜３０を塗布する厚みは、後述する工程で表面電極１２をクリーニングするための酸素プラズマ処理によりエッチングされることを考慮して、最終的に第一の保護層１７が２００〜２０００ｎｍとなるように調整する。なお、第一の保護材料膜とは、第一の保護層１７を形成するための材料で形成された材料膜とする。

図４（Ｂ）において、第一のポリイミド膜３０上に、第二の保護材料膜として第二のポリイミド膜３１を塗布する。第二のポリイミド膜３１の厚さは、半導体素子１の沿面放電防止、半導体装置１００全体への応力緩和等に必要な膜厚以上、例えば５〜５０μｍとする。なお、第二の保護材料膜とは、第二の保護層１８を形成するための材料で形成された材料膜とする。

図５（Ａ）において、第一のポリイミド膜３０及び第二のポリイミド膜３１をパターンニングするために、第二のポリイミド膜３１上にレジスト２１をパターンニングする。レジスト２１の開口幅は、第一の保護層１７に形成される開口の幅に合わせて調整すればよく、後述するように第一の保護層１７にはレジスト２１の開口幅と略同一の幅となる開口が形成されることとなる。

図５（Ｂ）において、第二のポリイミド膜３１をレジスト２１上からウェットエッチングすることで、第二の保護層１８を形成する。このとき、第一のポリイミド膜３０は熱処理によりイミド化されているため、第二のポリイミド膜３１のみエッチングされる。また、第二のポリイミド膜３１はウェットエッチングにより等方的にエッチングされるため、形成される第二の保護層１８の開口幅はレジスト２１の開口幅よりも広く形成される。

図５（Ｃ）において、酸素プラズマを用いたドライエッチングにより第一のポリイミド膜３０をエッチングすることで、第一の保護層１７を形成する。ドライエッチングは異方性エッチングであるため、形成される第一の保護層１７はレジスト２１の開口幅とほぼ同じ開口幅となる。そのため、第二の保護層１８は第一の保護層１７の開口よりも広く形成される。その後、図５（Ｄ）に示すように、レジスト２１を有機洗浄、もしくは酸素プラズマにより除去する。以上のような工程により、１つのレジスト２１を用いるだけで開口幅の異なる第一の保護層１７と第二の保護層１８とを作製することができる。

そして、図５（Ｅ）において、第一の保護層１７及び第二の保護層１８をマスクとして用いて、第一の保護層１７が有する開口内の表面電極１２上と第一の保護層１７上とに付加電極１６を形成する。また、付加電極１６の形成前に、酸素プラズマ処理により表面電極１２をクリーニングすることとしても良い。付加電極１６の形成は、無電界めっき処理により、第一の保護層１７及び第二の保護層１８の開口内にＮｉ膜を成膜することで行う。ただし、電気めっき処理等の他の方法で形成することとしてもよい。

付加電極１６の表面電極１２からの厚さは、第一の保護層１７の厚さ以上であり、かつ、第一の保護層１７の厚さに第二の保護層1８の厚さを加算した厚さ以下とする。付加電極１６は、第一の保護層１７の開口内の表面電極１２上に成膜されていき、第一の保護層１７の厚さより厚くなると、表面電極１２上から等方的に成膜されることとなり、第一の保護層１７上にも成膜されていく。その結果、付加電極１６は、第一の保護層１７の開口内から第一の保護層１７に乗り上げるように成膜され形成される。

また、第二の保護層１８に形成される開口幅から第一の保護層１７に形成される開口幅を差引いた値を２で除算した値が、付加電極１６の表面電極１２からの厚みから第一の保護層１７の厚みを差引いた値よりも、大きくなるように形成することが好ましい。このように形成することで付加電極１６が表面電極１２上から等方的に形成される際に、付加電極１６が第二の保護層１８に乗り上げる恐れがなくなる。

また、付加電極１６であるＮＩ膜が自然酸化されてしまうと、後述する外部端子６と付加電極１６との接合時に接合材４であるはんだが濡れ広がらず、接合不良が生じることがある。そこで、自然酸化防止のため付加電極１６であるＮｉ膜上に金めっき層を２０〜２００ｎｍ成膜することとしてもよい。なお、このような場合、金めっき層の代わりにパラジウムめっき膜と金めっき膜との積層構造等を用いて、付加電極１６の自然酸化を抑制することとしても良い。

その後、接合材２に用いて付加電極１６が形成された半導体素子１をヒートスプレッダ３上に接合するとともに、接合材４を用いて半導体素子１上の付加電極１６と外部端子６とを接合する。そして、接合材５を用いてヒートスプレッダ３に外部端子６を接合する。また、ヒートスプレッダ３には予め接合材５を用いて外部端子６を接合した後、ヒートスプレッダ３に半導体素子１を接合することとしても良い。なお、接合材２には、はんだ、Ａｇ、Ｃｕ、Ｃｕ−Ｓｎ等の接合材を用いることができ、接合材４には、はんだやＡｇ等の接合材を用いることができる。また、接合材５についてもはんだ等の一般的な接合材を用いることができる。本実施の形態では、接合材２、接合材４、及び接合材５について、全てはんだを用いることとする。以上の工程により、ＳｉＣ−ＳＢＤである半導体素子１を備えた半導体装置１００が形成される。

なお、付加電極１６に自然酸化防止用に金メッキ膜を形成した場合、完成した半導体装置１００では、金メッキ膜が残らないことがある。これは、付加電極１６と外部端子６との接合時に、金メッキ膜が接合材４である溶融はんだに取り込まれ、消失することに起因する。その結果、付加電極１６上の金メッキ膜が完全に取り込まれると、完成した半導体装置１００において、付加電極１６上には金メッキ膜が残らないこととなる。

本発明の実施の形態１では、以上のような構成としたことにより、以下に記載する効果が得られる。

第一に、本実施の形態では、表面電極１２上に開口を有する第一の保護層１７が設けられ、付加電極１６が第一の保護層１７の開口内から第一の保護層１７に乗り上げるように形成されているため、表面電極１２に発生する応力集中が緩和される。つまり、表面電極１２と付加電極１６との接合面端部において、表面電極１２と付加電極１６との間に第一の保護層１７が挿入されることとなり、付加電極１６や接合材４の熱変形によって表面電極１２生じる熱応力の応力集中を緩和することが出来る。その結果、表面電極１２に生じ得るクラック、付加電極１６の剥がれ、又は半導体素子１の反り等を抑制することが出来る。特に、第一の保護層１７の厚さを、２００ｎｍ〜２０００ｎｍとすることで、表面電極１２上に発生する応力集中を好適に緩和することができる。

また、接合強度を向上させるために付加電極１６の厚みを３μｍ以上とすると、特に表面電極１２に発生する応力集中も増大し、表面電極１２にクラックが発生する恐れ等が増加する。さらに、本実施の形態のように、表面電極１２にＡｌを用いる場合、Ｃｕ等の電極材料よりも降伏応力（降伏強度）が小さいため、応力集中によりクラックが発生し表面電極１２が損傷する恐れが高くなる。

さらには、シリコンからなる半導体素子では１５０℃程度まで動作可能となっていたが、本実施の形態のように、ＳｉＣからなる半導体素子では、ＳｉＣの優れた素子特性により、半導体素子の温度が２００℃〜３００℃程度となるまで動作可能となる。よって、ＳｉＣからなる半導体素子を備えた半導体装置では、半導体素子の温度が１５０℃以上まで動作することが求められている。そして、半導体素子の温度が１５０℃以上となるまで動作する場合、表面電極１２上に発生する熱応力が増大するため、表面電極１２に発生する応力集中についても増加することとなる。

以上のように、付加電極１６の厚みが３μｍ以上とする場合やＳｉＣからなる半導体素子を備えた半導体装置の場合においては、表面電極１２に発生する応力集中が特に大きくなり特に問題となりやすいが、本実施の形態では、第一の保護層１７を設けることで表面電極１２における応力集中を緩和することができるため、表面電極１２の損傷等を抑制することができる。

さらに、付加電極１６が乗り上げるように第一の保護層１７を設けた場合、第一の保護層１７の厚みを大きくし過ぎると、第一の保護層１７に乗り上げる付加電極１６の厚みも大きくなり、表面電極１２上に発生する応力集中緩和効果が低減してしまう。そこで、上述したように第一の保護層１７の厚みは２０００ｎｍ以下とすることが好ましい。

一方で、第一の保護層１７は半導体素子上に形成される絶縁材料から成る保護層であり、半導体素子１の表面において発生し得る沿面放電を抑制する機能も果たす。そのため、上述のように付加電極１６の厚み増大を抑制するため第一の保護層１７の厚みが制限されると、第一の保護層１７の厚みが薄いことにより半導体素子１の沿面放電防止が十分でなくなる恐れがある。

しかしながら、本実施の形態では第一の保護層１７上に第二の保護層１８を形成するため、半導体素子１の表面上に形成される絶縁膜の厚みを十分に確保することができ、沿面放電を抑制することができる。また、第二の保護層１８は、熱膨張係数の低いポリイミドを用いることで、半導体素子１全体の応力緩和や反り抑制の機能も果たす。これらの機能は、特に、第二の保護層１８の厚さを、５μｍ以上、より好ましくは１０μｍ以上とすることで、好適に得られる。なお、半導体装置１００の耐圧や第一の保護層１７の厚み等の条件によって、第一の保護層１７のみで十分に沿面放電抑制効果が得られる場合には、第二の保護層１８を設けないこととしても良い。

なお、本実施の形態では、第一の保護層１７及び第二の保護層１８にポリイミドを用いることとしたが、第一の保護層１７及び第二の保護層１８には窒化シリコン、酸化シリコン、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ−ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌａｓｓ）等の他の絶縁材料を用いることができ、適宜選択し組分せることとすればよい。かかる場合においても、応力集中を緩和することができ、表面電極１２のクラックの発生等を抑制することができる。

ただし、本実施の形態にかかる半導体装置の製造方法のように、一つのレジストマスクによって異なる開口を有する第一の保護層１７および第二の保護層１８を製造することができるように、第一の保護層１７と第二の保護層１８との材料を選択することで、製造工程を簡素化することが出来る。

例えば、第一の保護層１７と第二の保護層１８との組合せとして、第一の保護層１７を窒化シリコン（ＳｉＮ）とし、第二の保護層１８をポリイミドとしてもよい。かかる場合、以下のようにして、第一の保護層１７及び第二の保護層１８を形成することが出来る。

まず、表面電極１２上に第一の保護材料膜として窒化シリコン膜をプラズマＣＶＤ法により形成する。続いて、窒化シリコン膜上に実施の形態１と同様に、第二の保護材料膜としてポリイミド膜を塗布する。次に、ポリイミド膜上にレジストをパターンニングする。そして、レジスト上から、ポリイミド膜をウェットエッチングにより等方性エッチングすることで第二の保護層１８を形成する。本実施の形態と同様に第二の保護層１８は等方的にエッチングされるため、第二の保護層１８は、レジストの開口幅よりも幅の広い開口を有することとなる。

その後、窒化シリコン膜をドライエッチングにより異方性エッチングすることで第二の保護層１８を形成する。ガス種としてはＣＨＦ_３、ＣＨ_２Ｆ_２、ＣＦ_４等のＣＦ系ガスやこれらのガスと酸素との混合ガスを用いることができる。これにより、窒化シリコン膜はレジストとほぼ同じ開口幅でエッチングされるため、第一の保護層１７は第二の保護層１８より小さい開口を有することとなり、一つのレジストマスクによって異なる開口を有する保護層を形成することができる。

以上のようには、第一の保護層１７の形成にはウェットエッチングによってエッチングされることのない第一の保護材料膜を用い、第二の保護層１８の形成にはウェットエッチングによって等方的にエッチングすることができる第二の保護材料膜を用いることとすれば、一つのレジストによって異なる開口を有する保護層を形成することができる。

また、第一の保護層１７及び第二の保護層１８は、上述のように沿面放電による素子破壊の防止や熱膨張係数の違いに起因する半導体装置全体の応力緩和や反り抑制の効果を得るために、上述の絶縁材料の中でも必要な厚膜が簡易に作製でき、かつ、熱膨張係数の低い絶縁材料としてポリイミドを用いることが特に望ましい。

なお、本実施の形態では、半導体素子１としてＳＢＤを用いる場合について説明したが、ＭＯＳＦＥＴやＩＧＢＴ等の他の半導体素子を備えた半導体装置であっても、表面電極を有する半導体素子を備えた半導体装置に本発明を適用することができる。さらに、本実施の形態では半導体素子の表面上に一つの表面電極が形成される場合について説明したが、半導体素子の表面に複数の表面電極が形成される場合においても、本発明を適用することができる。ただし、表面電極が一つの場合には付加電極と表面電極との接合面積が増大し応力集中が特に問題となるため、本発明を適用する効果も高い。

実施の形態２．
図６は、本発明の実施の形態２にかかる半導体装置１０１を示す断面図である。図６において、図１と同じ符号を付けたものは、同一または対応する構成を示している。本実施の形態は、実施の形態１と比較して緩衝板１９を備えた構成が相違しているため、以下においては、緩衝板１９及び緩衝板１９に関連する構成についてのみ説明し、他の構成についてはその説明を省略する。

図６において、付加電極１６と外部端子６とを接合する接合材４は第一の接合層４ａと第二の接合層４ｂとの二層構造で構成される。そして、第一の接合層４ａと第二の接合層４ｂとの間には、緩衝板１９が設けられている。第一の接合層４ａは、付加電極１６と緩衝板１９とを接合しており、第二の接合層４ｂは緩衝板１９と外部端子６とを接合している。また、第一の接合層４ａ及び第二の接合層４ｂははんだからなり、緩衝板１９はＣｕから構成される。

以上のような構成とすることで、接合材４を構成する二つの接合層間に設けられた緩衝板１９によって、接合材４であるはんだと半導体装置１０１に用いられる他の部材の熱膨張係数の違いにより生じる熱応力を緩和することができ、半導体装置１０１の損傷や反りを低減することができる。

なお、本実施の形態では、接合材４にはんだを用いることとしたが、実施の形態１と同様に他の接合材を用いることとしても良い。さらに、本実施の形態では、緩衝板１９としてＣｕを用いることとしたが、他の導電材料を用いることとしても良い。緩衝板１９に用いる他の材料としては、熱応力を緩和する目的で設けることとから低熱膨張係数であり、かつ、接合材４との接合強度を十分に確保することができる導電体を選定すれば良い。

また、本実施の形態においても、半導体素子１の表面電極１２上に第一の保護層１７が形成され、付加電極１６が第一の保護層１７の開口から第一の保護層１７上に乗り上げるように形成されているため、表面電極１２上において発生する応力集中を緩和することができる。

なお、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。

１パワー半導体素子、２接合材、３ヒートスプレッダ、４接合材、５接合材、６外部端子、７モールド樹脂、１０炭化珪素基板、１１裏面電極、１２表面電極、１５終端領域、１６付加電極、１７第一の保護層１、１８第二の保護層、１９緩衝板、２０エピタキシャル層、２１レジスト、３０第一のポリイミド膜、３１第二のポリイミド膜、５０ショットキ電極、１００半導体装置、１０１半導体装置。

Claims

半導体素子の表面電極上に、開口を有する第一の保護層と前記第一の保護層の開口よりも大きい開口を有する第二の保護層とを形成する工程と、
前記第一の保護層の開口内の前記表面電極上と前記第一の保護層上とに付加電極を形成する工程と、
接合材を用いて、前記付加電極と外部端子とを接合する工程と、
を備え、
前記第一及び第二の保護層を形成する工程は、
前記表面電極上に第一の保護材料膜を形成するステップと、
前記第一の保護材料膜上に第二の保護材料膜を形成するステップと、
前記第二の保護材料膜上にレジストを形成するステップと、
前記レジスト上から等方性エッチングにより前記第二の保護材料膜に前記第二の保護層の開口を形成するステップと、
前記レジスト上から異方性エッチングにより前記第一の保護材料膜に前記第一の保護層の開口を形成するステップとからなる、
半導体装置の製造方法。
前記第一の保護材料膜及び前記第二の保護材料膜は、ポリイミドで構成され、
前記第一の保護材料膜を形成するステップと前記第二の保護材料膜を形成するステップとの間には、前記第一の保護材料膜を構成する前記ポリイミドをイミド化する熱処理ステップを備える、
ことを特徴とする請求項１記載の半導体装置の製造方法。