JP6264230B2

JP6264230B2 - 半導体装置

Info

Publication number: JP6264230B2
Application number: JP2014173793A
Authority: JP
Inventors: 原田　健司; 健司原田; 洋輔中田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-08-28
Filing date: 2014-08-28
Publication date: 2018-01-24
Anticipated expiration: 2034-08-28
Also published as: JP2016048760A

Description

本発明は、半導体基板の主面上の電極に半田接合用の金属膜が設けられた半導体装置に関する。

半導体基板の素子形成面である表面と反対側の裏面の両面にワイヤーボンディング用又は半田付け用の金属電極を形成した半導体素子がある。典型的なものとして、縦型ダイオード等の電力用半導体素子が挙げられる。このような半導体素子を、導体基板上の金属電極と外部電極等を用いて表面側と裏面側から挟み込んだ半導体装置が提案されている（例えば、特許文献１、２参照）。

このような半導体装置として、半導体基板の主面上の電極の端部が保護膜で覆われ、電極上において保護膜に開口部が設けられ、半田接合用の金属膜が開口部内にめっき等により設けられたものが提案されている（例えば、特許文献３参照）。従来の装置では開口部の形状は四角形、楕円等である。

特許第３６０１４３２号公報特開２００３−１１００６４号公報特開昭６３−３０５５３２号公報

半導体装置と外部電極等を半田付けした際、半田の濡れ広がり性が高い金属膜の端部まで半田が到達する。この後、ヒートサイクル試験等により半導体装置に熱疲労が加わることで、金属膜と半田との熱膨張係数差に応じて高い応力が発生し、金属膜の端部の下方において電極のクラック及び剥がれが生じる。これにより、半導体基板と外部電極の間での接続不良が発生することがわかった。

本発明は、上述のような課題を解決するためになされたもので、その目的は電極のクラック及び剥がれを抑制又は防止することができる半導体装置を得るものである。

本発明に係る半導体装置は、半導体基板と、前記半導体基板の主面上に設けられた電極と、前記半導体基板上に設けられ、前記電極の端部を覆い、前記電極上において開口部を有する保護膜と、前記開口部内において前記電極上に設けられ、半田に対する接合性と濡れ性が前記電極よりも高い金属膜とを備え、前記保護膜は、前記開口部内において前記開口部の外周に沿って互いに離間して配置された複数の抑制部を有し、前記複数の抑制部は、前記半田が前記金属膜の端部まで濡れ広がるのを抑制し、前記複数の抑制部は、前記開口部の内側に向かって突出した複数の凸部であり、前記半導体基板の前記主面に対して垂直方向から見た平面視において前記金属膜の端部が櫛歯状であることを特徴とする。

本発明では、保護膜は、開口部内において開口部の外周に沿って互いに離間して配置され、開口部の内側に向かって突出した複数の凸部を有する。この複数の凸部は、半田が金属膜の端部まで濡れ広がるのを抑制する。従って、金属膜の端部上の半田の物理的な量が減少するため、半田と金属膜の端部との間に発生する電極を引き剥がす向きの応力を緩和することができる。これにより、金属膜の端部の下方における電極のクラック及び剥がれを抑制又は防止することができる。

本発明の実施の形態１に係る半導体装置を示す断面図である。本発明の実施の形態１に係る半導体装置の電極を示す平面図である。本発明の実施の形態１に係る半導体装置の電極の端部を拡大した平面図である。図２のＩ−ＩＩに沿った断面図である。図２のＩＩＩ−ＩＶに沿った断面図である。本発明の実施の形態１に係る半導体装置の製造工程を示すフローチャートである。比較例に係る半導体装置の電極を示す平面図である。図７のＩ−ＩＩに沿った断面図である。図７のＩ−ＩＩに沿った断面図である。本発明の実施の形態１に係る半導体装置の電極の変型例１を示す平面図である。本発明の実施の形態１に係る半導体装置の電極の変型例２を示す平面図である。本発明の実施の形態１に係る半導体装置の電極の変型例３を示す平面図である。本発明の実施の形態２に係る半導体装置の電極を示す平面図である。図１３のＩ−ＩＩに沿った断面図である。図１３のＩＩＩ−ＩＶに沿った断面図である。

本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。この半導体装置は基板の表面側と裏面側に電極を有する縦型ダイオードである。即ち、半導体基板１の上面にアノード電極２が設けられ、半導体基板１の下面にカソード電極３が設けられている。

アノード電極２はＡｌ、又はＡｌを含む金属であり、具体的にはＡｌを９５％以上含む金属であり、例えばＡｌ、ＡｌＳｉ、又はＡｌＣｕ膜である。このようなアノード電極２は、Ｓｉなどの半導体基板１を用いた半導体装置の電極として既存の方法で容易に形成・加工できる。

アノード電極２の端部を覆う保護膜４が半導体基板１上に設けられている。保護膜４は例えばポリイミド系樹脂等の電気的絶縁性の材料である。保護膜４はアノード電極２上において開口部５を有する。

開口部５内においてアノード電極２上に金属膜６が設けられている。金属膜６は半田７に対する接合性と濡れ性がアノード電極２よりも高い。金属膜６は、半田接合用金属膜６ａと、半田接合用金属膜６ａ上に設けられた酸化防止用金属膜６ｂとを有する積層金属膜である。

金属膜６が設けられたアノード電極２に半田７を介して外部電極８が接合されている。カソード電極３はベース板９に半田１０を介して接合されている。封止材１１が半導体素子全体を覆い、特に金属膜６の端部、半田７、及び、外部電極８の少なくとも一部を覆う。

図２は、本発明の実施の形態１に係る半導体装置の電極を示す平面図である。図３は、本発明の実施の形態１に係る半導体装置の電極の端部を拡大した平面図である。図４は図２のＩ−ＩＩに沿った断面図である。図５は図２のＩＩＩ−ＩＶに沿った断面図である。なお、図４及び図５では封止材１１の図示を省略している。

保護膜４は、開口部５内において開口部５の外周に沿って互いに離間して配置され、開口部５の内側に向かって突出した複数の凸部４ａを有する。従って、半導体基板１の主面に対して垂直方向から見た平面視において金属膜６の端部が櫛歯状となる。保護膜４の複数の凸部４ａは、半田７が金属膜６の端部まで濡れ広がるのを抑制する。金属膜６の端部の凸部の幅Ｗ１、金属膜６の端部の凹部の幅Ｗ２、及び金属膜６の端部の凸部の奥行きＬ１を多少変化させても同様の効果を得ることができる。

続いて、上記の半導体装置の製造工程を説明する。図６は、本発明の実施の形態１に係る半導体装置の製造工程を示すフローチャートである。まず、ウエハレベルのプロセスとして、複数のアノード電極２が半導体基板１の上面に設けられたウエハを形成する（ステップＳ１）。アノード電極２は蒸着又はスパッタ等の物理的気相成長法（ＰＶＤ）により形成される。この際に水素又は窒素雰囲気内で４００〜４７０℃で熱処理してもよい。この熱処理により結晶サイズが拡大され、平坦性が向上する。

次に、開口部５を有する保護膜４を形成する（ステップＳ２）。具体的には、感光性ポリイミドの保護膜４をウエハ面上にスピンコート等により塗布し、フォトリソグラフィ法等により露光及び現像を行うことで保護膜４をパターニングする。このパターニングによりアノード電極２上に開口部５が形成され、その開口形状は図２に示すような櫛歯状となる。また、保護膜４として非感光性ポリイミドを用いてもよく、その場合は非感光性ポリイミド塗布後にフォトレジストを塗布して露光及び現像を行うことでパターニングする。

次に、保護膜４の開口部５から露出したアノード電極２上にジンケート処理を含む無電解めっき法によりＮｉとＡｕが順に積層して金属膜６を形成する（ステップＳ３）。この際に金属膜６の膜厚ｄ１が保護膜４の膜厚ｄ２よりも薄くなるようにする。これにより、めっき法により形成した金属膜６の平面形状が保護膜４の開口形状と同じになる。このため、金属膜６をパターニングすることなく、端部が櫛歯状の金属膜６を簡単に形成することができる。また、無電解めっき法を用いることで電解めっき法を用いた場合よりも金属膜６の膜厚の均一性が高くなる。

熱ストレスに対する金属膜６の耐性を向上させるためにＮｉをＡｕより厚く堆積することが好ましい。部分的にＮｉのように硬度が高い材料を用いることにより、金属膜６は部分的にアノード電極２よりも高い硬度を有する。これにより、半田接合時にアノード電極２を保護してアノード電極２の破壊を抑制することができる。また、半田接合時に半田食われにより金属膜６の厚さが減少するため、金属膜６のＮｉの厚さを１μｍ以上とすることが望ましい。

なお、所望の形状を持つ金属膜６の形成手法は上記以外でもよく、例えばメタルマスクを使用して蒸着法又はスパッタリング法を行ってもよい。また、金属膜６をウエハの一面上にめっき法、スパッタリング法、又は蒸着法により形成した後、フォトリソグラフィ法によりパターニングを行ってもよい。これらの手法を用いる場合は、保護膜４の形成工程を省略することができる。

次に、ウエハの無効領域に配置されたダイシングラインに沿ったダイシングにより半導体素子を切り出す（ステップＳ４）。

次に、半導体素子の金属膜６と外部電極８を半田７により接合する（ステップＳ５）。例えば外部電極８に設けられた貫通口から溶融した半田７を滴下することで半田接合する。滴下された半田７は金属膜６上を濡れ広がり、保護膜４の凸部４ａ（即ち、金属膜６の端部の凹部）に到達すると概ね停止する。このため、金属膜６の端部の凸部上には、保護膜４の凸部４ａを越えて濡れ広がった極少量の半田７のみが存在する。これは、保護膜４が金属膜６に比べて低い半田濡れ性を有し、更に保護膜４の開口形状を櫛歯状とすることで半田７の表面張力が強くなるためである。なお、半田接合は溶融した半田７を滴下する方法以外でもよく、例えば金属膜６と外部電極８で板半田を挟み込んで接合してもよい。

最後に、半導体素子を封止材１１により封止する（ステップＳ６）。これにより、外部電極８が取り付けられたモジュールである半導体装置が完成する。

続いて本実施の形態の効果を比較例と比較して説明する。図７は、比較例に係る半導体装置の電極を示す平面図である。図８及び図９は図７のＩ−ＩＩに沿った断面図である。比較例では保護膜４に設けられた開口部５が典型的な四角形又は楕円形である。従って、金属膜６の端部まで半田７が到達する。この後、ヒートサイクル試験等により半導体装置に熱疲労が加わることで、金属膜６と半田７との熱膨張係数差に応じて高い応力が発生し、金属膜６の端部の下方において図８に示すアノード電極２のクラック及び図９に示すアノード電極２の剥がれが生じる。これにより、半導体基板１と外部電極８の間での接続不良が発生する。

一方、本実施の形態では、保護膜４は、開口部５内において開口部５の外周に沿って互いに離間して配置され、開口部の内側に向かって突出した複数の凸部４ａを有する。半導体基板１の主面に対して垂直方向から見た平面視において金属膜６の端部が櫛歯状である。この複数の凸部４ａは、半田７が金属膜６の端部まで濡れ広がるのを抑制する。従って、金属膜６の端部上の半田７の物理的な量が減少するため、半田７と金属膜６の端部との間に発生するアノード電極２を引き剥がす向きの応力を比較例に比べて緩和することができる。これにより、金属膜６の端部の下方におけるアノード電極２のクラック及び剥がれを抑制又は防止することができる。

金属膜６の端部上に濡れ広がった半田７の非浸透部は封止材１１により上方向から押え付けられる。これにより、金属膜６が半田７から引き剥がし方向の応力を受けた場合でも、アノード電極２のクラック及び金属膜６の剥がれを更に確実に防止することができる。また、封止材１１の線膨張係数は、外部電極８の線膨張係数より小さく、かつ半導体基板１の線膨張係数より大きい。これにより、外部電極８と封止材１１の剥離を防止することができ、かつ半導体基板１に加えられる封止材１１からの応力を抑制することができる。

Ａｌを含む金属からなるアノード電極２だけではＳｎＡｇＣｕ系のＰｂフリー半田を接合することが困難である。そこで、半田接合用金属膜６ａの材料としてＮｉ又はＮｉを含む金属を用いて半田７との接合性と半田濡れ性を確保している。また、Ｎｉを含む金属からなる半田接合用金属膜６ａが酸化されると半田濡れ性が低下する。そこで、半田接合用金属膜６ａ上の酸化防止用金属膜６ｂの材料としてＡｕ又はＡｇを含む貴金属を用いる。この酸化防止用金属膜６ｂは半田接合用金属膜６ａの酸化を防止する。

図１０〜１２は、それぞれ本発明の実施の形態１に係る半導体装置の電極の変型例１〜３を示す平面図である。金属膜６の端部の凹凸形状は図２の例に限らず、図１０の四角形、図１１の三角形、又は図１２のような円形でもよく、同様の効果を得ることができる。

実施の形態２．
図１３は、本発明の実施の形態２に係る半導体装置の電極を示す平面図である。図１４は、図１３のＩ−ＩＩに沿った断面図である。図１５は、図１３のＩＩＩ−ＩＶに沿った断面図である。

保護膜４は、開口部５内において開口部５の外周に沿って互いに離間して配置された複数の点状保護膜４ｂを有する。複数の点状保護膜４ｂは、半田７が金属膜６の端部まで濡れ広がるのを抑制する。従って、金属膜６の端部上の半田７の物理的な量が減少するため、半田７と金属膜６の端部との間に発生するアノード電極２を引き剥がす向きの応力を比較例に比べて緩和することができる。これにより、金属膜６の端部の下方におけるアノード電極２のクラック及び剥がれを抑制又は防止することができる。

なお、実施形態１，２の半導体装置は縦型ダイオードに限らずパワーＭＯＳＦＥＴ、ＩＧＢＴなどの他のデバイスでもよい。さらに、本発明はパワーデバイスに限らず、半導体デバイス一般に応用できる。その他、本発明の特徴を失わない範囲でさまざまな形態をなし得る。

また、半導体基板１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワー半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された装置を用いることで、この装置を組み込んだ半導体モジュールも小型化できる。また、装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。

１半導体基板、２アノード電極（電極）、４保護膜、４ａ凸部（抑制部）、４ｂ点状保護膜（抑制部）、５開口部、６金属膜、６ａ半田接合用金属膜、６ｂ酸化防止用金属膜、７半田、８外部電極、１１封止材

Claims

半導体基板と、
前記半導体基板の主面上に設けられた電極と、
前記半導体基板上に設けられ、前記電極の端部を覆い、前記電極上において開口部を有する保護膜と、
前記開口部内において前記電極上に設けられ、半田に対する接合性と濡れ性が前記電極よりも高い金属膜とを備え、
前記保護膜は、前記開口部内において前記開口部の外周に沿って互いに離間して配置された複数の抑制部を有し、
前記複数の抑制部は、前記半田が前記金属膜の端部まで濡れ広がるのを抑制し、
前記複数の抑制部は、前記開口部の内側に向かって突出した複数の凸部であり、
前記半導体基板の前記主面に対して垂直方向から見た平面視において前記金属膜の端部が櫛歯状であることを特徴とする半導体装置。
前記金属膜はめっき法により形成された膜であることを特徴とする請求項１に記載の半導体装置。
前記金属膜は、ジンケート処理を含む無電解めっき法により形成された膜であることを特徴とする請求項２に記載の半導体装置。
半導体基板と、
前記半導体基板の主面上に設けられた電極と、
前記電極上に設けられ、半田に対する接合性と濡れ性が前記電極よりも高い金属膜とを備え、
前記半導体基板の前記主面に対して垂直方向から見た平面視において前記金属膜の端部が櫛歯状であることを特徴とする半導体装置。
前記金属膜が設けられた前記電極に前記半田を介して接合された外部電極と、
前記金属膜の前記端部、前記半田、及び、前記外部電極の少なくとも一部を覆う封止材とを更に備えることを特徴とする請求項１〜４の何れか１項に記載の半導体装置。
前記封止材の線膨張係数は、前記電極の線膨張係数より小さく、かつ前記半導体基板の線膨張係数より大きいことを特徴とする請求項５に記載の半導体装置。
前記金属膜は、半田接合用金属膜と、前記半田接合用金属膜上に設けられ前記半田接合用金属膜の酸化を防止する酸化防止用金属膜とを有することを特徴とする請求項１〜６の何れか１項に記載の半導体装置。
前記酸化防止用金属膜はＡｕ又はＡｇを含む貴金属であることを特徴とする請求項７に記載の半導体装置。
前記半田接合用金属膜はＮｉ又はＮｉを含む金属であることを特徴とする請求項７又は８に記載の半導体装置。
前記電極はＡｌ又はＡｌを含む金属であることを特徴とする請求項１〜９の何れか１項に記載の半導体装置。