JP7005356B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7005356B2
JP7005356B2 JP2018007227A JP2018007227A JP7005356B2 JP 7005356 B2 JP7005356 B2 JP 7005356B2 JP 2018007227 A JP2018007227 A JP 2018007227A JP 2018007227 A JP2018007227 A JP 2018007227A JP 7005356 B2 JP7005356 B2 JP 7005356B2
Authority
JP
Japan
Prior art keywords
electrode
metal film
film
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018007227A
Other languages
English (en)
Other versions
JP2019125758A (ja
Inventor
真也 曽根田
健司 原田
洋輔 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018007227A priority Critical patent/JP7005356B2/ja
Priority to US16/166,265 priority patent/US11264245B2/en
Priority to DE102018221485.9A priority patent/DE102018221485A1/de
Priority to CN201910031363.4A priority patent/CN110060926B/zh
Priority to CN202310822279.0A priority patent/CN116798864A/zh
Publication of JP2019125758A publication Critical patent/JP2019125758A/ja
Priority to JP2021213898A priority patent/JP7229330B2/ja
Application granted granted Critical
Publication of JP7005356B2 publication Critical patent/JP7005356B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1635—Composition of the substrate
    • C23C18/1637—Composition of the substrate metallic substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関する。
特許文献１または特許文献２には、外部電極と半導体素子の電極とを、はんだによって直接接合するために、表面電極（特許文献２においては上面のアノード電極）上に金属膜を有する半導体装置が開示されている。そのような構成を有する半導体装置によれば、電気抵抗を下げつつ大電流の通電が可能な配線が実現できる。
国際公開第２０１４／０３７９９６号 特開２０１６－４８７６０号公報 特許第６２５０８６８号公報
半導体素子に電流が流れる部分は、温度サイクルによる熱ストレスを受ける。このような熱ストレス環境下では、金属膜とはんだとの合金化が進み、金属膜の厚さが減少していく。接合部の信頼性を確保する為には、半導体装置の使用条件下において、金属膜が消失しないように設計する必要がある。そのため、厳しい熱ストレス環境への対応が求められる用途においては、金属膜が消失しない程度に、厚さの厚い金属膜を有する半導体装置を設計する必要がある。そのような厚い金属膜の形成には、スパッタリング技術よりもめっき技術が適している。
特許文献１および２に示される半導体装置においては、保護膜の開口部に露出している表面電極上にのみ、めっき技術によって金属膜が形成されている。熱ストレス環境下における上記の課題に対応するためには、表面側と同様に裏面側にも厚い金属膜を形成する必要がある。特許文献３には、表面電極上および裏面電極上のそれぞれにめっき層が形成された半導体素子が提案されている。めっき技術は、半導体装置の両面に同時に金属膜を形成することを可能とするが、特別なプロセスを適用しなければ、各面にはおおよそ同じ厚さの金属膜が形成される。そのため、表面電極が露出する領域に対応して形成される表面側の金属膜の応力に比べて、裏面全面に形成される金属膜の応力は強くなる。その応力により、半導体装置が表面側に凸つまり上に凸の形状に反ることが考えられる。特に、めっき技術によって形成された金属膜には、はんだによる外部電極との接合前に、脱ガスのための熱処理が必要である。その熱処理時に、上記の応力に起因して反りが発生することが考えられる。半導体装置が凸に反った状態にて、裏面電極と外部電極とが、はんだにより接合される場合、凸部に、はんだのボイドが発生しやすくなり、組み立て不良が生じる。凸状の反りは、主に上記の応力差すなわち金属膜の体積差により生じる。めっきプロセスのみで、両面に同時に金属膜を形成しつつ、それぞれの金属膜の厚さに差を設けることは難しい。特許文献３には、表面電極および裏面電極の面積差により表面および裏面の各めっき層の成膜速度を制御する半導体素子の製造方法が提案されている。しかし、電極面積は半導体素子の設計そのものに関連するパラメータである。よって、半導体素子の設計自由度を高めながら、生産性の向上も可能な製造方法が求められている。
また、保護膜の開口部に金属膜が形成される場合には、特許文献１に開示されているような、金属膜の端を保護膜で覆う構造が作製できない課題がある。
この発明は上記のような問題点を解消するためになされたもので、熱ストレス環境下における半導体装置の信頼性、半導体装置の設計自由度および製造工程における生産性の向上が両立できる半導体装置の製造方法の提供を目的とする。
本発明に係る半導体装置の製造方法は、半導体基板の一方の主面に、第１導電膜を堆積してパターニングすることにより、第１電極を形成し、第１電極上に、第１電極が有するパターンに対応する第１金属膜を形成し、半導体基板の一方の主面に、第１電極のパターンの端部を覆い、かつ、第１電極の一部と第１金属膜の少なくとも一部とが露出する開口部を含む保護膜を形成し、半導体基板の他方の主面に、第２導電膜を堆積することにより、第２電極を形成し、第２電極上に、第１金属膜よりも薄い第２金属膜を形成し、開口部内の第１金属膜上および第２金属膜上のそれぞれに第３金属膜を、無電解めっきによって一括に形成する。第１金属膜と第２金属膜とは、第３金属膜の形成後における半導体基板の反りが低減するように、保護膜の開口部の割合に応じて規定されたそれぞれの厚さで形成される。
本発明によれば、熱ストレス環境下における半導体装置の信頼性、半導体装置の設計自由度および製造工程における生産性の向上が両立できる半導体装置の製造方法の提供が可能である。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
実施の形態１における半導体装置の構成を示す断面図である。 実施の形態１における半導体装置の製造方法を示すフローチャートである。 前提技術における半導体装置の構成を示す断面図である。 実施の形態２における半導体装置の構成を示す断面図である。 実施の形態２における半導体装置の製造方法を示すフローチャートである。 実施の形態３における半導体装置の構成を示す断面図である。 実施の形態３における半導体装置の製造方法を示すフローチャートである。 実施の形態４における半導体装置の製造方法を示すフローチャートである。 実施の形態４における第１酸化防止膜および第２酸化防止膜が形成された後の半導体装置の構造を示す断面図である。 実施の形態４における第１酸化防止膜および第２酸化防止膜が除去された後の半導体装置の構造を示す断面図である。 実施の形態４における第３金属膜が形成された後の半導体装置の構造を示す断面図である。
以下に、半導体装置の製造方法の実施の形態を説明する。
＜実施の形態１＞
（半導体装置の構成）
図１は、実施の形態１における半導体装置の構成を示す断面図である。半導体装置は、半導体基板１、第１電極２、第３電極３、保護膜４、第１金属膜５、第２電極６、第２金属膜７および第３金属膜８で構成される。
半導体基板１には、半導体素子としてスイッチング素子（図示せず）が設けられている。半導体素子は、例えば、電力半導体素子である。電力半導体素子とは、例えば、ワイドバンドギャップ半導体を含むＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）またはＩＧＢＴ（Insulated Gate Bipolar Transistor）である。半導体装置は、例えば、電力半導体素子を含む電力半導体装置である。
第１電極２は、半導体基板１の表面１ａつまり一方の主面に、所定のパターンを有して設けられている。第１電極２は、半導体素子の主電流を流すための電極であり、例えば、ＭＯＳＦＥＴのソース電極、または、ＩＧＢＴのエミッタ電極である。第１電極２は、例えば、Ａｌ、Ｓｉ、Ｃｕなどを含むＡｌ合金である。第１電極２の厚さは、例えば、０．１μｍから５μｍ程度である。
第３電極３は、半導体基板１の表面１ａつまり一方の主面に、第１電極２とは離間して設けられる。第３電極３は、半導体素子のスイッチング動作を制御するための電圧信号を印加する電極であり、例えば、ＭＯＳＦＥＴまたはＩＧＢＴのゲート電極である。
保護膜４は、半導体基板１の表面１ａに、第１電極２が有するパターンの端部２ａを覆って設けられる。第１電極２の端部２ａを覆うことにより形成される保護膜４の開口部からは、第１電極２の一部が露出する。また、保護膜４は、第３電極３が有するパターンの端部３ａにも設けられる。第３電極３の端部３ａを覆うことにより形成される保護膜４の開口部からは、第３電極３の一部が露出する。保護膜４は、例えば、ポリイミドからなる絶縁膜である。
第１金属膜５は、保護膜４の開口部から露出する第１電極２上に設けられる。つまり、第１金属膜５は、第１電極２が有するパターンに対応して設けられる。第１金属膜５は、保護膜４の開口部から露出する第３電極３上にも設けられる。つまり、第１金属膜５は、第３電極３が有するパターンにも対応して設けられる。第１金属膜５は、はんだ接合用の金属膜である。第１金属膜５は、例えば、ＮｉまたはＣｕを含む。
第２電極６は、半導体基板１の裏面１ｂつまり他方の主面に設けられている。実施の形態１において、第２電極６は、第１電極２よりも広い面積を有し、ここでは裏面１ｂの全面に設けられている。第２電極６は、半導体素子の主電流を流すための電極であり、例えば、ＭＯＳＦＥＴのドレイン電極、または、ＩＧＢＴのコレクタ電極である。第２電極６は、例えば、Ａｌ、Ｓｉ、Ｃｕなどを含むＡｌ合金である。第２電極６の厚さは、例えば、０．１μｍから５μｍ程度である。
第２金属膜７は、第２電極６上に設けられる。第２金属膜７は、はんだ接合用の金属膜である。第２金属膜７は、例えば、ＮｉまたはＣｕを含む。第１金属膜５の厚さｔ１および第２金属膜７の厚さｔ２は、ｔ１＞ｔ２の関係を有する。
第３金属膜８は、第１金属膜５上および第２金属膜７上のそれぞれに設けられる。第３金属膜８は、例えば、ＮｉまたはＣｕを含む。第３金属膜８は、ＰまたはＡｕを含んでもよい。
（半導体装置の製造方法）
実施の形態１における半導体装置の製造方法を説明する。図２は、実施の形態１における半導体装置の製造方法を示すフローチャートである。
ステップＳ１０にて、半導体基板１の表面１ａつまり一方の主面に、第１導電膜を堆積してパターニングすることにより第１電極２と、第１電極２とは離間して設けられる第３電極３とが形成される。例えば、まず、半導体基板１の表面１ａに、第１導電膜が堆積される。第１導電膜は、例えば、蒸着法またはスパッタリング法により成膜される。第１導電膜は、ここでは、Ａｌを含む膜である。リソグラフィー技術（写真製版技術）により、第１導電膜がパターニングされる。これにより、Ａｌを含み、所定のパターンを有する第１電極２と第３電極３とが形成される。
ステップＳ２０にて、第１電極２上には、第１電極２が有するパターンに対応する第１金属膜５が形成され、第３電極３上には、第３電極３が有するパターンに対応する第１金属膜５が形成される。例えば、第１金属材料が蒸着法またはスパッタリング法により半導体基板１の表面１ａに堆積され、リソグラフィー技術とエッチング技術とによりパターニングされる。または、リソグラフィー技術によりパターンニングされた後に、第１金属材料が蒸着法またはスパッタリング法により半導体基板１の表面１ａに堆積され、リフトオフ技術によって上記のパターンに対応する第１金属膜５が形成される。ここでは、第１金属材料はＮｉであり、第１金属膜５はＮｉ膜である。
ステップＳ３０にて、半導体基板１の表面１ａに、第１電極２および第３電極３がそれぞれ有するパターンの端部２ａおよび端部３ａを覆う保護膜４が形成される。例えば、ポリイミド等の絶縁膜がリソグラフィー技術によりパターニングされる。その際、第１電極２の端部２ａおよび第３電極３の端部３ａのそれぞれの内側に位置する保護膜４の開口部から第１電極２および第３電極３がそれぞれ露出するようにパターニングされる。これにより、保護膜４が形成される。なお、ステップＳ２０およびステップＳ３０が実行される順番は逆であってもよい。
ステップＳ４０にて、半導体基板１の裏面１ｂつまり他方の主面に、第２導電膜が堆積されることにより、第２電極６が形成される。第２導電膜は、例えば、蒸着法またはスパッタリング法で堆積される。第２導電膜は、ここでは、Ａｌを含む膜である。このステップにより、Ａｌを含む第２電極６が形成される。
ステップＳ５０にて、第２電極６上に、第１金属膜５よりも薄い第２金属膜７が形成される。第２金属膜７は、例えば、第２金属材料が蒸着法またはスパッタリング法により、第２電極６上に堆積されて形成される。ここでは、第２金属材料はＮｉであり、第２金属膜７はＮｉ膜である。第２金属膜７の厚さｔ２は、第１金属膜５が形成される保護膜４の開口部の面積つまり割合に応じて調整される。つまり、第１金属膜５の体積に応じて、第２金属膜７の成膜厚さが調整される。なお、第２金属膜７の厚さを固定して、ステップＳ２０にて、第１金属膜５の厚さが調整されてもよい。
ステップＳ６０にて、第１金属膜５上および第２金属膜７上のそれぞれに第３金属膜８が、無電解めっき法によって一括に形成される。ここでは、第３金属膜８は、ＮｉＰを含む膜である。第１金属膜５、第２金属膜７および第３金属膜８は、はんだ接合用の金属膜である。
（前提技術）
実施の形態１における半導体装置の製造方法についての効果を説明する前に、前提技術を説明する。図３は、前提技術における半導体装置の構成を示す断面図である。前提技術における半導体装置は、第１金属膜５および第２金属膜７が設けられていない点で、図１に示される半導体装置と相違する。前提技術における半導体装置の表面１ａ側に形成された第３金属膜８と、裏面１ｂ側に形成された第３金属膜８との体積差により、半導体装置は上に凸、つまり表面１ａ側に凸の形状を有する。
（効果）
実施の形態１における半導体装置の製造方法においては、保護膜４の開口部の割合に応じて第１金属膜５の厚さｔ１と第２金属膜７の厚さｔ２との比率が調整される。第１金属膜５の厚さｔ１および第２金属膜７の厚さｔ２は、ｔ１＞ｔ２の関係を有する。それにより、第１金属膜５および第２金属膜７の厚さの差によって発生する応力が制御可能となり、反りの方向および反り量が調整される。
以上をまとめると、実施の形態１における半導体装置の製造方法は、半導体基板１の一方の主面に、第１導電膜を堆積してパターニングすることにより、第１電極２を形成し、第１電極２上に、第１電極２が有するパターンに対応する第１金属膜５を形成し、半導体基板１の他方の主面に、第２導電膜を堆積することにより、第２電極６を形成し、第２電極６上に、第１金属膜５よりも薄い第２金属膜７を形成し、第１金属膜５上および第２金属膜７上のそれぞれに第３金属膜８を、無電解めっきによって一括に形成する。
以上の実施の形態１における半導体装置の製造方法によれば、第１金属膜５と第２金属膜７とが蒸着法またはスパッタリング法により成膜される場合、第１金属膜５の厚さｔ１および第２金属膜７の厚さｔ２の絶対値が精度良く制御される。すなわち、実施の形態１における半導体装置の製造方法によれば、ｔ１＞ｔ２の関係を高精度に制御可能である。また、第３金属膜８は無電解めっき法によって成膜されるため、第１金属膜５および第２金属膜７よりも厚い金属膜が容易に形成可能である。また、無電解めっき法によって成膜される第３金属膜８は膜厚の均一性が高い。さらに、その第３金属膜８は半導体基板１の表面１ａおよび裏面１ｂに一括に形成される。よって、半導体基板１の表面１ａ上には、精度良く制御されたｔ１＞ｔ２の関係を維持しながら、第１金属膜５と第３金属膜８とからなるはんだ接合用の厚膜の金属膜が形成され、また、同時に、裏面１ｂ上には、第２金属膜７と第３金属膜８とからなるはんだ接合用の厚膜の金属膜が形成される。その結果、第１電極２と外部電極（図示せず）との接合部および第２電極６と外部電極との接合部の信頼性が向上した半導体装置が得られる。また、第１金属膜５と外部電極との接合前に行われる熱処理工程において、半導体装置の反りが改善され、組み立て不良の発生を抑えることができる。また、無電解めっき法は、蒸着法またはスパッタリング法よりも厚い金属膜を、低コストに堆積させることができる利点を有する。
めっきプロセスのみで各面のはんだ接合用の金属膜の厚さに差をつけることは難しい。その差は、表面１ａの第１電極２の面積によって調整することも可能であるが、そのような調整方法は、半導体装置の設計の自由度に制約が課される。実施の形態１における製造方法は、めっき技術を用いながらも容易に表面１ａ側のはんだ接合用の金属膜（第１金属膜５および第３金属膜８）の厚さと裏面１ｂ側のはんだ接合用の金属膜（第２金属膜７および第３金属膜８）の厚さとに差を設けることができ、反りを制御できる。また、第１電極２がＡｌ電極である場合において、Ｎｉの金属膜を第１電極２上にめっきで形成するためには、ジンケート処理等の前処理が必要である。しかし、実施の形態１における半導体装置の製造方法においては、第３金属膜８は第１金属膜５上にめっきにより形成される。そのため、ジンケート処理等の前処理は省略できる。以上のように、実施の形態１における半導体装置の製造方法は生産性が向上する。
＜実施の形態２＞
実施の形態２における半導体装置および半導体装置の製造方法を説明する。なお、実施の形態１と同様の構成および動作については説明を省略する。
図４は、実施の形態２における半導体装置の構成を示す断面図である。保護膜４は、第１電極２の端部２ａおよび第３電極３の端部３ａだけでなく、第１金属膜５の端部５ａも覆って設けられる。
図５は、実施の形態２における半導体装置の製造方法を示すフローチャートである。
ステップＳ１０は、実施の形態１と同様である。
ステップＳ２０にて、第１電極２上には、第１電極２が有するパターンに対応する第１金属膜５が形成され、第３電極３上には、第３電極３が有するパターンに対応する第１金属膜５が形成される。
ステップＳ３２にて、半導体基板１の表面１ａつまり一方の主面に、第１電極２、第３電極３および第１金属膜５がそれぞれ有するパターンの端部２ａ、端部３ａおよび端部５ａを覆う保護膜４が形成される。
ステップＳ４０からステップＳ６０までは、実施の形態１と同様である。
（効果）
以上のように、実施の形態２における半導体装置の製造方法においては、第１電極２および第１金属膜５を形成した後、半導体基板１の一方の主面に、第１電極２および第１金属膜５がそれぞれ有するパターンの端部を覆う保護膜４を形成する。
このような製造方法により、第１金属膜５の端部５ａが、保護膜４によって覆われる。そのため、第３金属膜８は、実施の形態１では、第１金属膜５の端部５ａまで覆って形成されていたのに対し、実施の形態２では、保護膜４の開口端までしか形成されない。第１金属膜５の端部５ａが保護膜４で覆われることで、第１金属膜５の表面には、はんだ接合される領域とはんだ接合されない領域とが形成される。はんだ接合される領域における第１金属膜５および第３金属膜８の総厚は、熱サイクル環境下でも第１金属膜５および第３金属膜８が消失しない程度の厚さが確保されている。一方で、はんだ接合されない領域は、熱サイクル環境下で第１電極２にクラックが生じることを抑える。その結果、半導体装置の信頼性が向上する。また、第１金属膜５がＮｉを含む金属である場合、その硬いＮｉ膜が半導体素子を保護する。また、Ｎｉを含む第１金属膜５の端部５ａが、保護膜４により押さえられることにより半導体装置の信頼性が向上する。
＜実施の形態３＞
実施の形態３における半導体装置および半導体装置の製造方法を説明する。なお、実施の形態１または２と同様の構成および動作については説明を省略する。
図６は、実施の形態３における半導体装置の構成を示す断面図である。実施の形態３においては、第３電極３上に第１金属膜５および第３金属膜８が形成されていない。
図７は、実施の形態３における半導体装置の製造方法を示すフローチャートである。
ステップＳ１０は、実施の形態１と同様である。
ステップＳ２２にて、第３電極３上を除いて、第１電極２上に第１電極２が有するパターンに対応する第１金属膜５が形成される。
ステップＳ３２にて、半導体基板１の表面１ａつまり一方の主面に、第１電極２および第１金属膜５がそれぞれ有するパターンの端部２ａおよび端部５ａを覆う保護膜４が形成される。その際、保護膜４は、第３電極３が有するパターンの端部３ａも覆って形成される。
ステップＳ４０からステップＳ６０までは、実施の形態１と同様である。第３電極３上には、第１金属膜５が形成されていないので、第３金属膜８も形成されない。
（効果）
以上のように、実施の形態３における半導体装置の製造方法においては、第１電極２を形成する際に、半導体基板１の一方の主面に、第１導電膜をパターニングすることにより、第１電極２とは離間して設けられる第３電極３をさらに形成し、第１金属膜５を形成する際に、第１金属膜５は第３電極３上を除いて形成される。
第３電極３には、半導体素子のスイッチング動作を制御する電圧信号が印加されるため、外部電極としてワイヤーが接続される。第１電極２が露出しているため、第１金属膜５および第３金属膜８が設けられている半導体装置の組み立て性よりも、良好な組み立て性が得られる。
＜実施の形態４＞
実施の形態４における半導体装置および半導体装置の製造方法を説明する。なお、実施の形態１から３のいずれかと同様の構成および動作については説明を省略する。
図８は、実施の形態４における半導体装置の製造方法を示すフローチャートである。なお、実施の形態４における半導体装置の製造方法は、実施の形態２における半導体装置の製造方法が変形されたものを一例として示すが、実施の形態１または実施の形態３における半導体装置の製造方法が同様に変形されたものであってもよい。
ステップＳ１０およびステップＳ２０は、実施の形態２と同様である。
ステップＳ２４にて、第１金属膜５上に第１金属膜５の表面の酸化を防止する第１酸化防止膜９が形成される。第１酸化防止膜９は、例えば、蒸着法またはスパッタリング法で堆積される。第１酸化防止膜９は、例えば、ＡｕまたはＴｉなどを含む。第１酸化防止膜９の厚さは、１０ｎｍから２μｍ程度である。以上のステップＳ２４は、ステップＳ２０の後、連続して、実行されることが好ましい。
ステップＳ３２からステップＳ５０は、実施の形態２と同様である。
ステップＳ５２にて、第２金属膜７上に第２金属膜７の表面の酸化を防止する第２酸化防止膜１０が形成される。図９は、実施の形態４におけるステップＳ５２が行われた後の半導体装置の構造を示す断面図である。第２酸化防止膜１０は、例えば、蒸着法またはスパッタリング法で堆積される。第２酸化防止膜１０は、例えば、ＡｕまたはＴｉなどを含む。第２酸化防止膜１０の厚さは、１０ｎｍから２μｍ程度である。以上のステップＳ５２は、ステップＳ５０の後、連続して、実行されることが好ましい。
ステップＳ５４にて、第１酸化防止膜９および第２酸化防止膜１０は除去される。図１０は、実施の形態４におけるステップＳ５４が行われた後の半導体装置の構造を示す断面図である。第１酸化防止膜９および第２酸化防止膜１０は、続いて行われるステップＳ６０の直前に、すなわち、第３金属膜８が形成される直前に除去されることが好ましい。
ステップＳ６０は、実施の形態２と同様である。図１１は、実施の形態４におけるステップＳ６０が行われた後の半導体装置の構造を示す断面図である。
（効果）
以上のように、実施の形態４における半導体装置の製造方法においては、第１金属膜５を形成した後に続いて、第１金属膜５上に、第１金属膜５の表面の酸化を防止する第１酸化防止膜９を形成し、第２金属膜７を形成した後に続いて、第２金属膜７上に、第２金属膜７の表面の酸化を防止する第２酸化防止膜１０を形成し、第３金属膜８を無電解めっきによって一括して形成する前に、第１酸化防止膜９と第２酸化防止膜１０とを除去する。
このような製造方法により、第１金属膜５および第２金属膜７の表面が酸化されることが防止できる。第１酸化防止膜９は、例えば、第１金属膜５がＮｉを含む場合、第１酸化防止膜９の表面に、除去性の低い酸化Ｎｉ膜が形成されることを防ぎ、後につづいて行われる、めっき処理を容易にする。第２酸化防止膜１０も同様の効果を奏する。その結果、半導体装置の製造コストが低減し、製造ばらつきも低減する。
上記の各実施の形態では、第１金属膜５、第２金属膜７および第３金属膜８は、外部電極とはんだ接合される例が示された。しかし、接合対象物および接合方法は、それに限られない。例えば、各金属膜が、ワイヤーと直接接合されてもよい。または例えば、はんだに代えてＡｇにより接合される場合でも、各実施の形態における半導体装置は、同様の効果を奏する。
また、上記の半導体装置の製造方法において、第１金属膜５および第２金属膜７はＮｉ膜である例が示されたが、それぞれがＣｕ膜であってもよい。また、第１電極２および第２電極６は、Ａｌを含む電極の例が示されたが、ＳｉまたはＣｕを含む電極であってもよい。また、第３金属膜８は、ＮｉＰ膜の表面にＡｕ膜を含む構成であってもよい。いずれの場合も、上記と同様の効果を奏する。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
１ 半導体基板、１ａ 表面、１ｂ 裏面、２ 第１電極、２ａ 端部、３ 第３電極、３ａ 端部、４ 保護膜、５ 第１金属膜、５ａ 端部、６ 第２電極、７ 第２金属膜、８ 第３金属膜、９ 第１酸化防止膜、１０ 第２酸化防止膜。

Claims (6)

  1. 半導体基板の一方の主面に、第１導電膜を堆積してパターニングすることにより、第１電極を形成し、
    前記第１電極上に、前記第１電極が有するパターンに対応する第１金属膜を形成し、
    前記半導体基板の前記一方の主面に、前記第１電極の前記パターンの端部を覆い、かつ、前記第１電極の一部と前記第１金属膜の少なくとも一部とが露出する開口部を含む保護膜を形成し、
    前記半導体基板の他方の主面に、第２導電膜を堆積することにより、第２電極を形成し、
    前記第２電極上に、前記第１金属膜よりも薄い第２金属膜を形成し、
    前記開口部内の前記第１金属膜上および前記第２金属膜上のそれぞれに第３金属膜を、無電解めっきによって一括に形成し、
    前記第１金属膜と前記第２金属膜とは、前記第３金属膜の形成後における前記半導体基板の反りが低減するように、前記保護膜の前記開口部の割合に応じて規定されたそれぞれの厚さで形成される、半導体装置の製造方法。
  2. 前記保護膜は、前記第１電極および前記第１金属膜を形成した後、前記半導体基板の前記一方の主面に、前記第１電極の前記パターンの前記端部と前記第１金属膜が有するパターンの端部との両方を覆うように形成される、請求項１に記載の半導体装置の製造方法。
  3. 前記第１電極を形成する際に、前記半導体基板の前記一方の主面に、前記第１導電膜をパターニングすることにより、前記第１電極とは離間して設けられる第３電極をさらに形成し、
    前記第１金属膜を形成する際に、前記第１金属膜は前記第３電極上を除いて形成され、
    前記半導体基板は、前記第１電極と前記第２電極と前記第３電極とを含む半導体素子を含み、
    前記第３電極は、前記半導体素子のスイッチング動作を制御するための電圧信号が印加される電極である、請求項１または請求項２に記載の半導体装置の製造方法。
  4. 半導体基板の一方の主面に、第１導電膜を堆積してパターニングすることにより、第１電極を形成し、
    前記第１電極上に、前記第１電極が有するパターンに対応する第１金属膜を形成し、
    前記半導体基板の他方の主面に、第２導電膜を堆積することにより、第２電極を形成し、
    前記第２電極上に、前記第１金属膜よりも薄い第２金属膜を形成し、
    前記第１金属膜上および前記第２金属膜上のそれぞれに第３金属膜を、無電解めっきによって一括に形成し、
    前記第１金属膜を形成した後に、前記第１金属膜上に、前記第１金属膜の表面の酸化を防止する第１酸化防止膜を形成し、
    前記第２金属膜を形成した後に、前記第２金属膜上に、前記第２金属膜の表面の酸化を防止する第２酸化防止膜を形成し、
    前記第３金属膜を前記無電解めっきによって一括して形成する前に、前記第１酸化防止膜と前記第２酸化防止膜とを除去する、半導体装置の製造方法。
  5. 前記第１電極および前記第１金属膜を形成した後、前記半導体基板の前記一方の主面に、前記第１電極の前記パターンの端部と前記第１金属膜が有するパターンの端部とを覆う保護膜を形成する、請求項４に記載の半導体装置の製造方法。
  6. 前記第１電極を形成する際に、前記半導体基板の前記一方の主面に、前記第１導電膜をパターニングすることにより、前記第１電極とは離間して設けられる第３電極をさらに形成し、
    前記第１金属膜を形成する際に、前記第１金属膜は前記第３電極上を除いて形成され、
    前記半導体基板は、前記第１電極と前記第２電極と前記第３電極とを含む半導体素子を含み、
    前記第３電極は、前記半導体素子のスイッチング動作を制御するための電圧信号が印加される電極である、請求項４または請求項５に記載の半導体装置の製造方法。
JP2018007227A 2018-01-19 2018-01-19 半導体装置の製造方法 Active JP7005356B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018007227A JP7005356B2 (ja) 2018-01-19 2018-01-19 半導体装置の製造方法
US16/166,265 US11264245B2 (en) 2018-01-19 2018-10-22 Method for manufacturing semiconductor device
DE102018221485.9A DE102018221485A1 (de) 2018-01-19 2018-12-12 Verfahren zur Herstellung einer Halbleitervorrichtung
CN201910031363.4A CN110060926B (zh) 2018-01-19 2019-01-14 半导体装置的制造方法
CN202310822279.0A CN116798864A (zh) 2018-01-19 2019-01-14 半导体装置的制造方法
JP2021213898A JP7229330B2 (ja) 2018-01-19 2021-12-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018007227A JP7005356B2 (ja) 2018-01-19 2018-01-19 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021213898A Division JP7229330B2 (ja) 2018-01-19 2021-12-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019125758A JP2019125758A (ja) 2019-07-25
JP7005356B2 true JP7005356B2 (ja) 2022-01-21

Family

ID=67144960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018007227A Active JP7005356B2 (ja) 2018-01-19 2018-01-19 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11264245B2 (ja)
JP (1) JP7005356B2 (ja)
CN (2) CN116798864A (ja)
DE (1) DE102018221485A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115552632A (zh) * 2020-05-13 2022-12-30 三菱电机株式会社 半导体元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013194291A (ja) 2012-03-21 2013-09-30 Mitsubishi Electric Corp 半導体装置およびその半導体装置の製造方法
JP2016119393A (ja) 2014-12-22 2016-06-30 三菱電機株式会社 半導体装置およびその製造方法
WO2016163319A1 (ja) 2015-04-06 2016-10-13 三菱電機株式会社 半導体素子及びその製造方法
WO2016189643A1 (ja) 2015-05-26 2016-12-01 三菱電機株式会社 半導体装置の製造方法
JP2017059636A (ja) 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法
JP2017130527A (ja) 2016-01-19 2017-07-27 力祥半導體股▲フン▼有限公司ＵＢＩＱ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐ． 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786703A (ja) 1993-09-10 1995-03-31 Toshiba Corp セラミックス回路基板
JP4910113B2 (ja) 2005-09-20 2012-04-04 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板の製造方法
DE112012006875T5 (de) 2012-09-04 2015-06-03 Mitsubishi Electric Corporation Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP6315966B2 (ja) * 2013-12-11 2018-04-25 三菱電機株式会社 アクティブマトリックス基板およびその製造方法
JP6176201B2 (ja) * 2014-07-22 2017-08-09 トヨタ自動車株式会社 半導体装置の製造方法
JP6264230B2 (ja) 2014-08-28 2018-01-24 三菱電機株式会社 半導体装置
CN107533963A (zh) 2015-04-20 2018-01-02 三菱电机株式会社 半导体装置的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013194291A (ja) 2012-03-21 2013-09-30 Mitsubishi Electric Corp 半導体装置およびその半導体装置の製造方法
JP2016119393A (ja) 2014-12-22 2016-06-30 三菱電機株式会社 半導体装置およびその製造方法
WO2016163319A1 (ja) 2015-04-06 2016-10-13 三菱電機株式会社 半導体素子及びその製造方法
WO2016189643A1 (ja) 2015-05-26 2016-12-01 三菱電機株式会社 半導体装置の製造方法
JP2017059636A (ja) 2015-09-15 2017-03-23 三菱電機株式会社 半導体装置の製造方法
JP2017130527A (ja) 2016-01-19 2017-07-27 力祥半導體股▲フン▼有限公司ＵＢＩＱ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｃｏｒｐ． 半導体装置

Also Published As

Publication number Publication date
DE102018221485A1 (de) 2019-07-25
US20190228974A1 (en) 2019-07-25
CN116798864A (zh) 2023-09-22
US11264245B2 (en) 2022-03-01
JP2019125758A (ja) 2019-07-25
CN110060926A (zh) 2019-07-26
CN110060926B (zh) 2023-06-13

Similar Documents

Publication Publication Date Title
JP6264230B2 (ja) 半導体装置
JP6156381B2 (ja) 半導体装置、半導体装置の製造方法
US20130307156A1 (en) Reliable Area Joints for Power Semiconductors
JP6816776B2 (ja) 半導体装置
JP6102598B2 (ja) パワーモジュール
JPWO2012077305A1 (ja) 導電路、それを用いた半導体装置及びそれらの製造方法
JP2010092895A (ja) 半導体装置及びその製造方法
JP2019016738A (ja) 半導体装置
JP2022031540A (ja) 半導体装置の製造方法
JP7005356B2 (ja) 半導体装置の製造方法
JP2021007182A (ja) 半導体装置及びその製造方法
JP6579989B2 (ja) 半導体装置および半導体装置の製造方法
JP2019114757A (ja) 半導体モジュール、半導体モジュールの製造方法
JP4694594B2 (ja) 半導体装置
JP6064845B2 (ja) 半導体装置
JP5418654B2 (ja) 半導体装置
JP6819394B2 (ja) 半導体装置
JP7096963B2 (ja) 半導体装置および半導体装置の製造方法
JP3858857B2 (ja) 半導体装置
JP2007311456A (ja) 接合基材の製造方法
JP2007335782A (ja) 半導体装置モジュールの製造方法及び半導体装置モジュール
WO2023106151A1 (ja) 半導体装置
WO2021229728A1 (ja) 半導体素子
JP5151837B2 (ja) 半導体装置の製造方法
JP2020096081A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220105

R150 Certificate of patent or registration of utility model

Ref document number: 7005356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150