JP6819394B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6819394B2
JP6819394B2 JP2017057823A JP2017057823A JP6819394B2 JP 6819394 B2 JP6819394 B2 JP 6819394B2 JP 2017057823 A JP2017057823 A JP 2017057823A JP 2017057823 A JP2017057823 A JP 2017057823A JP 6819394 B2 JP6819394 B2 JP 6819394B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
lead
island portion
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017057823A
Other languages
English (en)
Other versions
JP2018160604A (ja
Inventor
水野　直仁
直仁 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017057823A priority Critical patent/JP6819394B2/ja
Publication of JP2018160604A publication Critical patent/JP2018160604A/ja
Application granted granted Critical
Publication of JP6819394B2 publication Critical patent/JP6819394B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Description

本発明は、複数の半導体素子が搭載され、共通の配線部材により各半導体素子を別々に駆動できる半導体装置に関する。
従来より、複数のアイランド部およびリード部を有するリードフレームと、リードフレーム上に搭載された半導体素子と、半導体素子とリード部とを電気的に接続する電気接続部材と、を複数含む半導体装置が知られている。このような半導体装置としては、例えば、特許文献１に記載のものが挙げられる。
特許文献１に記載の半導体装置は、アイランド部を有する３つの第１のリード部と、異なるアイランド部上に搭載された２つの半導体素子と、２つの半導体素子とワイヤを介して接続された２つの第２のリード部と、１つのクリップと、封止樹脂部材とを有する。
このような構成において、２つの半導体素子は、例えば縦型の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ（Insulated Gate Bipolar Transistorの略））とされ、ドレイン電極側がアイランド部と電気的に接続されている。また、２つの半導体素子それぞれは、ソース電極およびゲート電極が当該半導体素子のうちアイランド部と向き合う面の反対面に形成され、ゲート電極がワイヤを介して第２のリード部と電気的に接続されている。また、１つのクリップは、２つの半導体素子のうちソース電極と第１のリード部のうち半導体素子が搭載されていないもののアイランド部とを架橋してこれら３つの部材を電気的に接続している。封止樹脂部材については、上記の構成部材の一部を覆っており、各リード部の一部とアイランド部のうち当該反対面については、モールド樹脂から露出している。
このような構造とされた特許文献１に記載の半導体装置は、第１のリード部のうち２つの半導体素子のそれぞれのソース電極にクリップを介して電気的に接続されたものを共通のソース電極用の配線部材として用いることができる構成とされている。つまり、半導体素子が搭載された第１のリードと別に共通の配線部材を設けた構造とされることにより、２つの半導体素子を別々に駆動させつつ、各半導体素子における駆動電流を別々の領域に流すことができる半導体装置となる。
特許第５７９９９７４号公報
しかしながら、特許文献１に記載の半導体装置は、上記のように、２つの半導体素子が搭載された第１のリード部の他に、各半導体素子のソース電極に接続されたアイランド部を有するリード部を配線部材として別途設けた構造とされる必要がある。そのため、このソース電極用の配線部材の分だけ半導体装置のサイズが大きくなってしまう。
本発明は、上記の点に鑑みてなされたものであり、半導体素子が搭載されたリード部と別の共通電極用の配線部材を設けることなく、複数の半導体素子を別々に駆動させることができると共に、従来よりも小型化された半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の半導体装置は、アイランド部（１２）を有する第１リード部（１１）と、２つの第２リード部（１３）と、２つの第３リード部（１４）とを有するリードフレーム（１０）と、アイランド部上に搭載され、アイランド部と向き合う一面（２０ａ）と一面の反対側の他面（２０ｂ）とを有すると共に、第１電極（２１）、第２電極（２２）および第３電極（２３）が形成された２つの半導体素子（２０）と、第３リード部と半導体素子とを他面側において電気的に接続する２つの電気接続部材（３０、３１）と、リードフレームの一部、半導体素子および電気接続部材を覆う封止部材（４０）と、を備える。
そして、２つの半導体素子それぞれは、一部がアイランド部からはみ出して配置され、第１電極は、一面上であってアイランド部と向き合う領域に形成されると共に、アイランド部と電気的に接続され、第２電極は、他面上に形成されると共に、１つの電気接続部材と電気的に接続され、第３電極は、半導体素子のうちアイランド部からはみ出す領域に形成されると共に、他面側に形成され、他面側において１つの第２リード部と電気的に接続されている。
これにより、半導体素子が搭載されるアイランド部の他に、２つの半導体素子の共通電極用の配線部材として機能するリード部が不要となり、複数の半導体素子を別々に駆動できると共に、従来の半導体装置に比べて小型化された半導体装置となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
第１実施形態の半導体装置の構造を示す上面レイアウト図である。 図１中のIIA−IIA間およびIIB−IIB間の断面を示す断面図である。 第２実施形態の半導体装置の構造を示す上面レイアウト図である。 図３中のIV−IV間の断面を示す断面図である。 第３実施形態の半導体装置の構造を示す上面レイアウト図である。 図５中のVI−VI間の断面を示す断面である。 第４実施形態の半導体装置の構造を示す上面レイアウト図である。 図７中のVIII−VIII間の断面を示す断面である。 第５実施形態の半導体装置の構造を示す上面レイアウト図である。 図９中のX−X間の断面を示す断面図である。 従来の半導体装置の構造を示す上面レイアウト図である。 図１１中のXIIA−XIIA間およびXIIB−XIIB間の断面を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態の半導体装置について、図１、２を参照して述べる。図１では、後述する封止部材４０の外郭線については一点鎖線で示している。図２（ａ）では、図１中のIIA−IIA間の断面構成を示しており、別断面における後述する第１リード部１１については破線で示している。図２（ｂ）では、図１中のIIB−IIB間の断面構成を示している。なお、図１では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
本実施形態の半導体装置は、図１に示すように、アイランド部１２を有する第１リード部１１、第２リード部１３および第３リード部１４を備えるリードフレーム１０と、半導体素子２０と、電気接続部材３０と、封止部材４０と、を有してなる。本実施形態の半導体装置では、２つの半導体素子２０それぞれは、アイランド部１２から一部はみ出るように互いに離れて配置されつつ、導電性接合材５０を介して同じアイランド部１２上に搭載され、第２リード部１３および第３リード部１４と電気的に接続されている。
リードフレーム１０は、本実施形態では、板状に形成されているアイランド部１２を有する１つの第１リード部１１と、２つの第２リード部１３と、２つの第３リード部１４とを有してなる。リードフレーム１０は、例えば、Ｃｕ、Ｎｉ、Ｆｅなどの金属材料もしくはこれらの合金等により構成されている。リードフレーム１０は、必要に応じて、その表面に貴金属などによるメッキが施されていてもよい。
アイランド部１２は、図２（ａ）、（ｂ）に示すように、表裏の関係にある表面１２ａと裏面１２ｂとを有する。アイランド部１２は、本実施形態では、表面１２ａ上に２つの半導体素子２０が搭載されており、裏面１２ｂが封止部材４０から露出している。アイランド部１２は、本実施形態では、表面１２ａに対する法線方向における厚み（以下、単に「厚み」という）が、リード部１３、１４および第１リード部１１のうちアイランド部１２と異なる部分の厚みよりも厚くされている。アイランド部１２は、半導体素子２０の駆動により生じる熱を外部に放熱するヒートシンクとしての役割を果たす。
第１リード１１のうちアイランド部１２は、図２（ａ）に示すように、導電性接合材５０を介して２つの半導体素子２０のうち後述するそれぞれの第１電極２１と電気的に接続されている。
２つの第２リード部１３それぞれは、図１もしくは図２（ａ）に示すように、導電性接合材５０を介して異なる半導体素子２０のうち後述する第３電極２３と電気的に接続されている。
２つの第３リード部１４それぞれは、図２（ａ）に示すように、電気接続部材３０および導電性接合材５０を介して異なる半導体素子２０のうち後述する第２電極２２と電気的に接続されている。
半導体素子２０は、図１もしくは図２（ａ）に示すように、表裏の関係にある一面２０ａと他面２０ｂとを有する板状とされ、一面２０ａ側がアイランド部１２の表面１２ａと向き合うと共に、一部がアイランド部１２からはみ出るように配置されている。
半導体素子２０は、本実施形態では、例えば、ＩＧＢＴ、電界効果トランジスタ等のトランジスタなどが用いられており、Ｓｉ、ＳｉＣ、ＧａＮなどにより構成されている。半導体素子２０は、一面２０ａ側に第１電極２１と第３電極２３とが形成され、他面２０ｂ側に第２電極２２が形成されている。なお、半導体素子２０については、公知の一般的な半導体素子の構成とされている。
本実施形態では、第１電極２１は、ソース電極とされ、導電性接合材５０を介してアイランド部１２と電気的に接続されている。第２電極２２は、ドレイン電極とされ、電気接続部材３０および導電性接合材５０を介して第３リード部１４と電気的に接続されている。第３電極２３は、半導体素子２０の一面２０ａのうちアイランド部１２からはみ出した領域内に形成されつつ、ゲート電極とされると共に、導電性接合材５０を介して第２リード部１３と電気的に接続されている。
電気接続部材３０は、例えばＣｕなどの金属材料によるクリップやワイヤなどにより構成され、本実施形態では、Ｃｕクリップとされている。電気接続部材３０は、図２に示すように、導電性接合材５０を介して半導体素子２０のドレイン電極である第２電極２２と電気的に接続されている。なお、電気接続部材３０は、大電流、例えば数百Ａの電流を流す用途の場合には、Ｃｕなどによるクリップを用い、数十Ａ以下の電流を流す用途の場合にはＣｕなどによるワイヤを用いられる。
封止部材４０は、第１リード部１１、第２リード部１３および第３リード部１４のうちの一部と、アイランド部１２のうち裏面１２ｂと異なる部分と、半導体素子２０と、電気接続部材３０と、導電性接合材５０とを覆っている。封止部材４０は、例えば、エポキシ樹脂やシリコーンなどの樹脂などで構成される。
なお、本実施形態の半導体装置は、図２に示すように、エポキシ樹脂を封止部材４０として用いたモールドパッケージとされており、アイランド部１２の裏面１２ｂが露出したいわゆるハーフモールド構造とされている。なお、本実施形態の半導体装置は、上記に限られず、セラミックパッケージやカンパッケージなどの気密パッケージ構造とされてもよい。
導電性接合材５０は、半導体素子２０や第２リード部１３、第３リード部１４と他の部材を電気的に接続するためのものであり、例えば、はんだや導電性接着剤などが用いられる。
以上が、本実施形態の半導体装置の基本的な構成である。つまり、本実施形態の半導体装置は、第１リード部１１が共通のソース電極用の配線部材とされ、ゲート電極用の配線部材である第２リード部１３に電圧を印加することで２つの半導体素子２０を別々に駆動でき、異なる領域に電流を供給できる構造とされている。
次に、本実施形態の半導体装置の製造方法について説明する。なお、製造工程については、一般的な半導体装置の製造方法と同じであるため、ここでは簡単に説明する。
まず、複数のリード部１１、１３、１４とアイランド部１２とを備えるリードフレーム１０を用意する。具体的には、リード部１１、１３、１４とアイランド部１２の厚みが異なるリードフレーム１０は、例えば、部分的に厚みの異なるＣｕなどの金属板材を鍛造などにより形成した後、プレス打ち抜きなどの加工をすることにより得られる。
また、一面２０ａと他面２０ｂとを有し、一面２０ａ上に第１電極２１および第３電極２３が形成され、他面２０ｂ上に第２電極２２が形成された板状の半導体素子２０を用意する。半導体素子２０は、例えばＩＧＢＴなどのパワー半導体モジュールであり、任意の製造方法により製造される。
次いで、はんだなどの導電性接合材５０を、例えば、ディスペンスや印刷などでアイランド部１２および第２リード部１３に塗布する。そして、アイランド部１２上の導電性接合材５０上に第１電極２１が配置され、第２リード部１３上の導電性接合材５０上に第３電極２３が配置されるように半導体素子２０を搭載する。その後、導電性接合材５０を加熱して溶かし、冷却して導電性接合材５０を固化させる。これにより、半導体素子２０がアイランド部１２および第２リード部１３に導電性接合材５０を介して接合され、１つのアイランド部１２と２つの第２リード部１３とが２つの半導体素子２０により架橋された構造となる。
続けて、電気接続部材３０として、例えばＣｕクリップを用意する。そして、２つの半導体素子２０のそれぞれの第２電極２２上および第３リード部１４に導電性接合材５０を塗布し、この導電性接合材５０と第３リード部１４上の導電性接合材５０とを架橋するようにＣｕクリップを搭載する。その後、導電性接合材５０を加熱して溶かし、冷却して固化させることで２つの半導体素子２０のうち第２電極２２が、それぞれ異なる１つの第３リード部１４とＣｕクリップを介して電気的に接続されることとなる。
その後、トランスファーモールド法などにより、アイランド部１２のうち裏面１２ｂと異なる部分、２つの半導体素子２０、２つのＣｕクリップ、およびリード部１１、１３、１４の一部をエポキシ樹脂などにより封止する。これにより、封止部材４０が成形され、本実施形態の半導体装置を製造することができる。
なお、上記の製造方法は、本実施形態の半導体装置の製造方法の一例であり、工程の順番が変更されてもよく、他の任意の半導体装置の製造工程が適用されてもよい。
次に、本実施形態の半導体装置の構造とされることによる効果について、従来の半導体装置について示した図１１、図１２を参照して説明する。なお、図１１では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
従来の半導体装置は、図１１に示すように、アイランド部１０２を有する２つの第１リード部１０１と、２つの第２リード部１０３と、１つの第３リード部１０４と、アイランド部１０２上に搭載された半導体素子２００と、を有してなる。また、従来の半導体装置は、半導体素子２００と第２リード部１０３とを電気的に接続するワイヤ３１と、半導体素子２００と第３リード部１０４とを電気的に接続する電気接続部材３２と、を有する。
そして、図１２に示すように、アイランド部１０２のうち半導体素子２００が導電性接合材５０を介して搭載された面の反対面、およびリード部１０１、１０３、１０４の一部と異なる部分が封止部材４０により封止され、いわゆるハーフモールド構造とされている。
また、アイランド部１０２および第３リード部１０４のうち電気接続部材３２が接続される部分は、リード部のうちアイランド部と異なる部分よりも板厚が厚くされており、ヒートシンクとしての役割を果たす。
半導体素子２００は、図１２（ａ）に示すように、アイランド部１０２側の一面２００ａ上に第１電極２０１が形成され、一面２００ａの反対側の他面２００ｂ上に第２電極２０２および第３電極２０３が形成されている。そして、２つの半導体素子２００のうち第３電極２０３は、それぞれワイヤ３１を介して異なる１つの第２リード部１０３と電気的に接続されている。また、第１電極２０１についてはドレイン電極とされ、第２電極２０２についてはソース電極とされ、第３電極２０３についてはゲート電極とされている。
つまり、従来の半導体装置は、第３リード部１０４が２つの半導体素子２００における共通のソース電極用の配線部材として機能し、２つの半導体素子２００を別々に駆動させ、これらの素子の駆動電流を別々の領域に流すことができる構造とされている。
ここで、従来の半導体装置を製造するに当たり、まず１つのアイランド部１０２に１つの半導体素子２００を搭載してドレイン電極と当該アイランド部１０２とを電気的に接続し、ゲート電極と第２リード部１０３とのワイヤ接続を行う。そして、電気接続部材３２を介して、２つの半導体素子２００のソース電極と第３リード部１０４とを電気的に接続した後に、封止部材４０で封止する。
しかしながら、従来の半導体装置は、図１２（ｂ）に示すように、２つのアイランド部１０２を有する第１リード部１０１と第２リード部１０３の他に、第３リード部１０４を有するため、第３リード部１０４の分だけそのサイズが必要となる。そして、従来の半導体装置では、半導体素子２００の数だけアイランド部１０２が必要となるが、各アイランド部１０２同士は、各アイランド部１０２間の絶縁確保の観点から、ある程度間隔を空けて配置する必要があるため、その間隔分だけサイズが大きくなる。
また、従来の半導体装置は、ヒートシンクとして機能するアイランド部１０２および第３リード部１０４の一部がそれぞれ分離した構造とされている。そのため、従来の半導体装置は、製造工程にて何らかの理由でこれらの位置ズレが生じた場合、アイランド部１０２の位置ズレに伴う反りや封止に用いる金型とアイランド部１０２等との間への封止材料が入り込むことによる樹脂バリなどの不具合が生じ得る。仮に、各アイランド部１０２の位置ズレが起きなくても、それぞれの厚みにバラツキがある場合には、各アイランド部１０２間で段差が生じ、同様に反りや樹脂バリが生じ得る。
これに対して、本実施形態の半導体装置は、図１もしくは図２に示すように、２つの半導体素子２０が従来の半導体装置における半導体素子２００の表裏を逆にした状態で、かつ、１つのアイランド部１２上からそれぞれの一部がはみ出すように搭載されている。
具体的には、本実施形態の半導体装置では、半導体素子２０は、アイランド部１２からゲート電極である第３電極２３がはみ出した状態で配置されると共に、ソース電極である第１電極２１とアイランド部１２とが電気的に接続されている。また、半導体素子２０それぞれは、ゲート電極が異なる第２リード部１３に電気的に接続され、ドレイン電極である第２電極２２が異なる第３リード部１４に電気的に接続されている。
これにより、本実施形態の半導体装置は、１つの第１リード部１１が２つの半導体素子２０の共通のソース電極用の配線部材として機能し、従来の半導体装置のように半導体素子２００が搭載されたリード部と別の共通のソース電極用の配線部材が不要な構造となる。また、各半導体素子２０のドレイン電極が別々の第３リード部１４と接続されているため、各半導体素子２０の駆動電流は、別々の領域に供給される。
よって、本実施形態の半導体装置は、従来の半導体装置に比べてその構造を簡素化、小型化しつつも、２つの半導体素子２０を別々に駆動させ、それぞれの素子の駆動電流を別々の領域に流すことができる構造となる。
また、１つのアイランド部１２を用いつつ、ヒートシンクとして機能させるためにその板厚が厚い構成とされることで、製造工程において反りが生じにくい半導体装置となる。
さらに、共通のソース電極用の配線部材とされた１つのアイランド部１２上に２つの半導体素子２０を搭載されているため、各半導体素子２０同士の間隔を従来よりも狭くしても、絶縁不良の問題が生じない。そのため、従来の半導体装置で複数のアイランド部１０２同士の間で必要であったアイランド部１０２間の隙間が不要となり、本実施形態の半導体装置は、その分だけ小型化された構造となる。
加えて、アイランド部１２が１つしかない構成であるため、２つの半導体素子２０が搭載されたアイランド部１２の位置ズレや厚みバラツキによる段差が生じない。その結果、封止部材４０の成形工程での金型とアイランド部１２との隙間に封止樹脂材料が入り込むことによる樹脂バリの発生を抑制できる構造の半導体装置となる。
本実施形態によれば、半導体素子２０を敢えてアイランド部１２から一部はみ出すように搭載し、当該はみ出した部分に形成された第３電極２３を第２リード部１３に接続された構造の半導体装置となる。これにより、１つのアイランド部１２に２つの半導体素子２０を搭載しつつも、当該アイランド部１２を共通の第１電極２１用の配線部材とでき、かつ、これらの半導体素子２０を別々に駆動することができる半導体装置となる。
したがって、このような構造の半導体装置とすることにより、従来の半導体装置において設けられていた共通電極用の配線部材、すなわち半導体素子２０が搭載されたアイランド部１２と異なるアイランド部を有するリード部を別途設ける必要がなくなる。
よって、本実施形態の半導体装置は、半導体素子２０を搭載するためのアイランド部１２が１つあれば足り、その分だけ簡素化されるため、従来の半導体装置に比べて構造が小型化されると共に、反りや樹脂バリの発生が抑制された半導体装置となる。
（第２実施形態）
第２実施形態の半導体装置について、図３、図４を参照して述べる。図３では、封止部材４０の外郭線については一点鎖線で示している。図４では、別断面における第１リード部１１を破線で示している。なお、図３では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
本実施形態の半導体装置は、図３もしくは図４に示すように、半導体素子２０の第３電極２３と第２リード部１３とが、ワイヤ３１を介して電気的に接続されている点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
半導体素子２０がパワー半導体素子であっても、第３電極２３がゲート電極である場合には、第２リード部１３に流れる電流量は小さい。このような場合には、図４に示すように、第２リード部１３は、ワイヤ３１を介して第３電極２３と電気的に接続されていてもよい。
なお、ワイヤ３１は、例えば、数十Ａ以下の電流を流す箇所における電気的接続に用いられ、Ａｌ、Ａｕ、Ｃｕ、Ａｇなどの金属材料により構成される。
次に、本実施形態の半導体装置の製造方法について説明する。ただし、本実施形態の半導体装置は、上記第１実施形態の半導体装置とほぼ同じ製造工程により製造されるため、ここでは相違点について主に説明する。
上記第１実施形態の半導体装置の製造工程と同様に、リードフレーム１０を用意し、アイランド部１２および第３リード部１４に導電性接合材５０を塗布する。そして、半導体素子２０をリフロー方式で搭載し、半導体素子２０をアイランド部１２上に固定する。その後、同様に導電性接合材５０を半導体素子２０上に塗布した後に、電気接続部材３０を第３リード部１４と半導体素子２０とを架橋するように搭載し、リフロー方式でこれを固定する。
次いで、半導体素子２０および電気接続部材３０が接続されたリードフレーム１０をひっくり返した後、ワイヤボンディングで第３電極２３と第２リード部１３とをワイヤ３１で電気的に接続する。
その後、上記第１実施形態の半導体装置と同様の手順で、封止部材４０を成形することにより、本実施形態の半導体装置が得られる。なお、本実施形態の半導体装置は、上記第１実施形態の半導体装置と同様に、上記の製造工程の順番が変更されてもよく、他の任意の半導体装置の製造工程が適用されてもよい。
本実施形態によれば、上記第１実施形態の半導体装置と同様に、アイランド部１２を１つ備えれば足り、簡素化されるため、従来の半導体装置に比べて構造が小型化されると共に、反りや樹脂バリの発生が抑制された半導体装置となる。また、ワイヤボンディングにより異なる部材間の電気的接続の工程が簡素化され、より簡便に製造できる半導体装置となる。
（第３実施形態）
第３実施形態の半導体装置について、図５、６を参照して述べる。図５では、封止部材４０の外郭線については一点鎖線で示している。図６では、別断面における第１リード部１１を破線で示している。なお、図５では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
本実施形態の半導体装置は、図５もしくは図６に示すように、第３電極２３が半導体素子２０の一面２０ａおよび他面２０ｂに形成され、これらが貫通電極２４により電気的に接続されている。そして、本実施形態の半導体装置では、第２リード部１３と第３電極２３とが半導体素子２０の他面２０ｂ側においてワイヤ３１を介して電気的に接続されている点において、上記第２実施形態の半導体装置と相違する。本実施形態では、この相違点について主に説明する。
半導体素子２０は、図６に示すように、第３電極２３が一面２０ａおよび他面２０ｂの両面に形成されると共に、一面２０ａ側の第３電極２３と他面２０ｂ側の第３電極２３とを繋ぐように貫通して設けられた貫通電極２４が形成されている。
貫通電極２４は、例えば、Ｃｕなどの金属材料などにより構成され、ドライエッチングによってトレンチを形成した後に、電解メッキを行うことにより形成される。半導体素子２０は、貫通電極２４が形成された構造とされることにより、第１電極２１がソース電極とされつつも、ゲート電極とされた第３電極２３と他面２０ｂ側においてワイヤボンディングすることが可能な構造となる。
そのため、本実施形態の半導体装置を製造する際、上記第２実施形態と異なり、半導体素子２０および電気接続部材３０を搭載したリードフレーム１０をひっくり返すことなく、ワイヤボンディングにより第２リード部１３と第３電極２３とを接続できる。
本実施形態によれば、上記第２実施形態の半導体装置と同様に、アイランド部１２を１つ備えれば足り、簡素化されるため、従来の半導体装置に比べて構造が小型化されると共に、反りや樹脂バリの発生が抑制された半導体装置となる。また、ワイヤボンディングにより異なる部材間の電気的接続の工程が簡素化され、かつ、上記第２実施形態の半導体装置の製造のようにワイヤボンディングの際にひっくり返す必要がないため、さらに簡便に製造できる半導体装置となる。
（第４実施形態）
第４実施形態の半導体装置について、図７、図８を参照して述べる。図７では、封止部材４０の外郭線については一点鎖線で示している。図８では、別断面における第１リード部１１を破線で示している。なお、図７では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
本実施形態の半導体装置は、図７もしくは図８に示すように、半導体素子２０の他面２０ｂに形成された第２電極２２がワイヤ３１を介して第３リード部１４と電気的に接続されている点で上記第２実施形態と相違する。本実施形態では、この相違点について主に説明する。
半導体素子２０を数十Ａ以下の比較的少ない電流で駆動させる場合には、ワイヤ３１を介してドレイン電極である第２電極２２と第３リード部１４とが電気的に接続された構造とされてもよい。
本実施形態によれば、アイランド部１２を１つ備えれば足り、簡素化されるため、従来の半導体装置に比べて構造が小型化されると共に、反りや樹脂バリの発生が抑制された半導体装置となる。また、Ｃｕクリップなどの代わりにワイヤ３１を用いたワイヤボンディングにより第２電極２２と第３リード部１４とを接続することで、上記第２実施形態に比べて、さらに配線接続を簡便に行うことができる構造の半導体装置となる。
（第５実施形態）
第５実施形態について、図９、図１０を参照して述べる。図９では、封止部材４０の外郭線については一点鎖線で示している。図１０では、別断面における第１リード部１１を破線で示している。なお、図９では、断面を示したものではないが、構成を分かり易くするためにハッチングを施している。
本実施形態の半導体装置は、図９もしくは図１０に示すように、第３電極２３が半導体素子２０の一面２０ａおよび他面２０ｂに形成され、これらが貫通電極２４により電気的に接続されている。そして、第３電極２３が、他面２０ｂ側においてワイヤ３１を介して第２リード部１３と電気的に接続された構造とされている点で上記第４実施形態と相違する。本実施形態では、この相違点について主に説明する。
上記第３実施形態と同様に、第３電極２３を他面２０ｂ側にも設けることで、製造工程における第３電極２３と第２リード部１３とのワイヤ接続にて、半導体素子２０が搭載されたリードフレーム１０の向きを反転させる必要がなくなる。そして、上記第４実施形態と同様に、第２電極２２と第３リード部１４とをワイヤ３１により接続するのと同時に、第３電極２３と第２リード部１３とのワイヤ接続が可能となり、さらにワイヤ接続が容易に行える構造の半導体装置となる。
本実施形態によれば、アイランド部１２を１つ備えれば足り、簡素化されるため、従来の半導体装置に比べて構造が小型化されると共に、反りや樹脂バリの発生が抑制された半導体装置となる。また、第２電極２２および第３電極２３のワイヤ接続を同じ工程で行うことができ、上記第４実施形態に比べてさらにワイヤ接続が容易に行える構造の半導体装置となる。
（他の実施形態）
なお、上記した各実施形態に示した半導体装置は、本発明の半導体装置の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
上記各実施形態では、２つの半導体素子２０が１つのアイランド部１２上に搭載された例について説明した。しかし、１つのアイランド部１２上に３つ以上の半導体素子２０が搭載された構造とされてもよく、この場合、第２リード部１３および第３リード部１４は、アイランド部１２上に搭載された半導体素子２０の数に対応する数だけ設けられる。この場合であっても、アイランド部１２が共通のソース電極用の配線部材として機能するため、従来の半導体装置のように別途共通の電極用の配線部材が必要ないため、従来よりも小型化された半導体装置となる。
１０ リードフレーム
１１ 第１リード部
１２ アイランド部
１３ 第２リード部
１４ 第３リード部
２０ 半導体素子
２１ 第１電極
２２ 第２電極
２３ 第３電極
３０ 電気接続部材

Claims (3)

  1. アイランド部（１２）を有する第１リード部（１１）と、２つの第２リード部（１３）と、２つの第３リード部（１４）とを有するリードフレーム（１０）と、
    前記アイランド部上に搭載され、前記アイランド部と向き合う一面（２０ａ）と前記一面の反対側の他面（２０ｂ）とを有すると共に、第１電極（２１）、第２電極（２２）および第３電極（２３）が形成された２つの半導体素子（２０）と、
    前記第３リード部と前記半導体素子とを前記他面側において電気的に接続する２つの電気接続部材（３０、３１）と、
    前記リードフレームの一部、前記半導体素子および前記電気接続部材を覆う封止部材（４０）と、を備え、
    前記２つの半導体素子それぞれは、一部が前記アイランド部からはみ出して配置され、
    前記第１電極は、前記一面上であって前記アイランド部と向き合う領域に形成されると共に、前記アイランド部と電気的に接続され、
    前記第２電極は、前記他面上に形成されると共に、１つの前記電気接続部材と電気的に接続され、
    前記第３電極は、前記半導体素子のうち前記アイランド部からはみ出す領域に形成されると共に、前記他面側に形成され、前記他面側において１つの前記第２リード部と電気的に接続されている半導体装置。
  2. アイランド部（１２）を有する第１リード部（１１）と、２つの第２リード部（１３）と、２つの第３リード部（１４）とを有するリードフレーム（１０）と、
    前記アイランド部上に搭載され、前記アイランド部と向き合う一面（２０ａ）と前記一面の反対側の他面（２０ｂ）とを有すると共に、第１電極（２１）、第２電極（２２）および第３電極（２３）が形成された２つの半導体素子（２０）と、
    前記第３リード部と前記半導体素子とを前記他面側において電気的に接続する２つの電気接続部材（３０、３１）と、
    前記リードフレームの一部、前記半導体素子および前記電気接続部材を覆う封止部材（４０）と、を備え、
    前記２つの半導体素子それぞれは、一部が前記アイランド部からはみ出して配置され、
    前記第１電極は、前記一面上であって前記アイランド部と向き合う領域に形成されると共に、前記アイランド部と電気的に接続され、
    前記第２電極は、前記他面上に形成されると共に、１つの前記電気接続部材と電気的に接続され、
    前記第３電極は、前記半導体素子のうち前記アイランド部からはみ出す領域に形成されると共に、前記一面側および前記他面側の両面に形成され、前記他面側において１つの前記第２リード部と電気的に接続されており、
    前記一面側に形成された前記第３電極と前記他面側に形成された前記第３電極とが、前記半導体素子を厚み方向において貫通して設けられ、前記一面と前記他面とを繋ぐ貫通電極（２４）を介して電気的に接続されている半導体装置。
  3. 前記第１電極は、ソース電極とされ、
    前記第２電極は、ドレイン電極とされ、
    前記第３電極は、ゲート電極とされている請求項１または２に記載の半導体装置。
JP2017057823A 2017-03-23 2017-03-23 半導体装置 Active JP6819394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017057823A JP6819394B2 (ja) 2017-03-23 2017-03-23 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017057823A JP6819394B2 (ja) 2017-03-23 2017-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2018160604A JP2018160604A (ja) 2018-10-11
JP6819394B2 true JP6819394B2 (ja) 2021-01-27

Family

ID=63796085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017057823A Active JP6819394B2 (ja) 2017-03-23 2017-03-23 半導体装置

Country Status (1)

Country Link
JP (1) JP6819394B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102196378B1 (ko) * 2020-04-13 2020-12-30 제엠제코(주) 반도체 부품 부착 장비

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151546A (ja) * 2000-11-08 2002-05-24 Mitsubishi Heavy Ind Ltd Ｉｃチップの電極構造、信号取出構造及び電極形成方法
DE102007012154B4 (de) * 2007-03-12 2014-05-08 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
JP2008294219A (ja) * 2007-05-24 2008-12-04 Toshiba Corp 半導体装置及びその製造方法
KR20110045632A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 반도체 칩, 스택 모듈 및 메모리 카드
JP5664475B2 (ja) * 2011-06-22 2015-02-04 株式会社デンソー 半導体装置
JP2014078646A (ja) * 2012-10-12 2014-05-01 Panasonic Corp パワーモジュールとその製造方法
JP5799974B2 (ja) * 2013-05-23 2015-10-28 株式会社デンソー 電子装置

Also Published As

Publication number Publication date
JP2018160604A (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
US9620472B2 (en) Method of manufacturing an electronic component
US10347567B2 (en) Semiconductor device and method of manufacturing the same
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
JP3737673B2 (ja) 半導体装置
US9368435B2 (en) Electronic component
TW201501246A (zh) 具有水平半導體元件和垂直半導體元件的半導體部件
JP4804497B2 (ja) 半導体装置
US11315850B2 (en) Semiconductor device
JP6819394B2 (ja) 半導体装置
JP4614107B2 (ja) 半導体装置
WO2011039795A1 (ja) 半導体装置とその製造方法
WO2021215472A1 (ja) 半導体装置
JP4030956B2 (ja) 電力用半導体装置
JP6906583B2 (ja) 半導体パワーモジュール
JP5083294B2 (ja) 電力用半導体装置
JP2018170522A (ja) 半導体装置
US20230105834A1 (en) Semiconductor device
US11410911B2 (en) Semiconductor module
US20230134000A1 (en) Semiconductor device and method of manufacturing the same
US20230136604A1 (en) Semiconductor device
US11728250B2 (en) Semiconductor package with connection lug
WO2020184383A1 (ja) 半導体装置
JP2013051300A (ja) 半導体モジュール
WO2021002225A1 (ja) 半導体装置
JP2009194275A (ja) 実装用組立構造および樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201214

R151 Written notification of patent or utility model registration

Ref document number: 6819394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250