JP5083294B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP5083294B2 JP5083294B2 JP2009254684A JP2009254684A JP5083294B2 JP 5083294 B2 JP5083294 B2 JP 5083294B2 JP 2009254684 A JP2009254684 A JP 2009254684A JP 2009254684 A JP2009254684 A JP 2009254684A JP 5083294 B2 JP5083294 B2 JP 5083294B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- die pad
- semiconductor element
- semiconductor device
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、ヒートシンク一体型構造の電力用半導体装置に関し、特にコストを低減することができる電力用半導体装置に関する。
電力用半導体装置では、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と保護ダイオードがリードフレームの表面にダイボンドされ、樹脂で封止されている。ＩＧＢＴやパワーＭＯＳＦＥＴは実使用時の発熱量が大きい。従って、チップ温度を所定の温度以下に抑えるために、放熱効率を高める必要があった。近年では、リードフレームの裏面に、放熱性を有する絶縁膜を介してヒートシンクを接着したヒートシンク一体型構造が知られている（例えば、特許文献１参照）。
従来は、ＩＧＢＴ又はパワーＭＯＳＦＥＴと保護ダイオードの両方を放熱するために、リードフレームの裏面全面に絶縁膜を介してヒートシンクが接着されていた。しかし、このような放熱性を有する絶縁膜は高価であるため、コストが高いという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的はコストを低減することができる電力用半導体装置を得るものである。
本発明は、第１のダイパッドと、前記第１のダイパッドと一体的に形成された第２のダイパッドと、前記第１のダイパッド上に接合された第１の電力用半導体素子と、前記第２のダイパッド上に接合された第２の電力用半導体素子と、放熱性を有する絶縁膜を介して前記第２のダイパッドの裏面に接着されたヒートシンクと、前記第１のダイパッド、前記第２のダイパッド、前記第１の電力用半導体素子、前記第２の電力用半導体素子、前記絶縁膜、及び前記ヒートシンクの一部を封止する樹脂とを備え、前記第１の電力用半導体素子の動作温度の上限は、前記第２の電力用半導体素子の動作温度の上限より高く、前記ヒートシンクは、前記第１のダイパッドには接着されていないことを特徴とする電力用半導体装置である。
本発明により、コストを低減することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。同様の構成要素には同じ番号を付し、説明を省略する。
実施の形態１
図１は実施の形態１に係る電力用半導体装置を示す上面図であり、図２−４は実施の形態１に係る電力用半導体装置を示す側面図である。この電力用半導体装置は６ｉｎ１のトランスファーモールド型のＩＧＢＴモジュールである。また、モールド樹脂１０からなるパッケージの両側面に電力用リード端子１２と制御用リード端子１４を配置したＤＩＰ（Dual In-line Package）である。
図１は実施の形態１に係る電力用半導体装置を示す上面図であり、図２−４は実施の形態１に係る電力用半導体装置を示す側面図である。この電力用半導体装置は６ｉｎ１のトランスファーモールド型のＩＧＢＴモジュールである。また、モールド樹脂１０からなるパッケージの両側面に電力用リード端子１２と制御用リード端子１４を配置したＤＩＰ（Dual In-line Package）である。
図５は実施の形態１に係る電力用半導体装置を示す断面図である。図６は、実施の形態１に係る電力用半導体装置の内部を示す上面図であり、図７はその拡大上面図である。
電力用リード端子１２、制御用リード端子１４、第１のダイパッド１６ａ，１６ｂ、第２のダイパッド１８ａ，１８ｂ、第３のダイパッド２０、中継リード２２、及び接続部２４ａ，２４ｂは、リードフレームとして一体的に形成される。
接続部２４ａは第１のダイパッド１６ａと第２のダイパッド１８ａを接続し、接続部２４ｂは第１のダイパッド１６ｂと第２のダイパッド１８ｂを接続する。スリット２６ａ，２６ｂが設けられているため、接続部２４ａ，２４ｂの幅は、第１のダイパッド１６ａ，１６ｂの幅及び第２のダイパッド１８ａ，１８ｂの幅よりも狭い。
第１のダイパッド１６ａ，１６ｂ上に、表裏面に電極を有する保護ダイオード２８ａ，２８ｂ（第１の電力用半導体素子）がＰｂフリーはんだ３０でそれぞれ接合されている。第２のダイパッド１８ａ，１８ｂ上に、表裏面に電極を有するＩＧＢＴ３２ａ，３２ｂ（第２の電力用半導体素子）がＰｂフリーはんだ３４でそれぞれ接合されている。
保護ダイオード２８ａ，２８ｂはＳｉＣを構成成分とするＳｉＣ素子であり、ＩＧＢＴ３２ａ，３２ｂはＳｉＣを構成成分として含まないＳｉ製のＳｉ素子である。ただし、保護ダイオード２８ａ，２８ｂはＧａＮ素子などのＳｉＣ素子以外の化合物半導体素子でもよい。なお、ＩＧＢＴ３２ａ，３２ｂの代わりにパワーＭＯＳＦＥＴなどの他の電力用半導体素子でもよい。また、図７の右側に位置する保護ダイオード２８ａ及びＩＧＢＴ３２ａはＮ側に属し、図７の左側に位置する保護ダイオード２８ｂ及びＩＧＢＴ３２ｂはＰ側に属する。
第３のダイパッド２０上に、ＩＧＢＴ３２ａ，３２ｂを制御するＩＣ（Integrated Circuit）３６（制御用半導体素子）が導電性接着剤３８で固着されている。即ち、ＩＣ３６はＩＧＢＴ３２ａ，３２ｂに対して保護ダイオード２８ａ，２８ｂから遠い側に配置されている。
保護ダイオード２８ａの表面電極と中継リード２２の第１の部分２２ａの表面はＡｌ配線４０ａ（第１の金属配線）で電気的に接続されている。ＩＧＢＴ３２ａの表面電極と中継リード２２の第２の部分２２ｂの表面はＡｌ配線４０ｂ（第２の金属配線）で電気的に接続されている。保護ダイオード２８ｂの表面電極と第１のダイパッド１６ａはＡｌ配線４０ｃで電気的に接続されている。ＩＧＢＴ３２ｂの表面電極と第２のダイパッド１８ａはＡｌ配線４０ｄで電気的に接続されている。ＩＧＢＴ３２ａ，３２ｂと第３のダイパッド２０はＡｌ配線４０ｅで電気的に接続されている。ＩＣ３６と制御用リード端子１４はＡｕ配線４２で電気的に接続されている。なお、Ａｌ配線４０ａ−４０ｅ及びＡｕ配線４２は、Ａｌ又はＡｕを主成分とする合金やＣｕなど他の金属の配線でもよい。
Ａｌ配線４０ａ−４０ｄはそれぞれ複数の細線からなる。そして、Ａｌ配線４０ａ，４０ｃが有する細線の本数は、Ａｌ配線４０ｂ，４０ｄが有する細線の本数よりも多い。また、Ａｌ配線４０ａ，４０ｃはＡｌ配線４０ｂ，４０ｄよりも太い。従って、Ａｌ配線４０ａ，４０ｃの合計の断面積はＡｌ配線４０ｂ，４０ｄの合計の断面積よりも大きい。
第２のダイパッド１８ａ，１８ｂの裏面、中継リード２２の第２の部分２２ｂの裏面、及び接続部２４ａ，２４ｂの裏面に、絶縁膜４４を介してＡｌヒートシンク４６が接着されている。ただし、Ａｌヒートシンク４６は、第１のダイパッド１６ａ，１６ｂには接着されていない。絶縁膜４４は、セラミック製のフィラーを含有したエポキシ樹脂であり、高い放熱性と絶縁性を有する。
第１のダイパッド１６ａ，１６ｂ、第２のダイパッド１８ａ，１８ｂ、第３のダイパッド２０、中継リード２２、接続部２４ａ，２４ｂ、電力用リード端子１２の一部、制御用リード端子１４の一部、保護ダイオード２８ａ，２８ｂ、ＩＧＢＴ３２ａ，３２ｂ、Ａｌ配線４０ａ−４０ｅ、Ａｕ配線４２、絶縁膜４４、及びＡｌヒートシンク４６の一部はモールド樹脂１０で封止されている。Ａｌヒートシンク４６の裏面は露出している。
保護ダイオード２８ａ，２８ｂはＳｉＣ素子であり、ＩＧＢＴ３２ａ，３２ｂはＳｉ素子である。ＳｉＣ素子などの化合物半導体素子はＳｉ素子に比べてはるかに耐熱性が高く、２００℃以上の高温でも安定に動作することができる。従って、保護ダイオード２８ａ，２８ｂの動作温度の上限は、ＩＧＢＴ３２ａ，３２ｂの動作温度の上限より高い。
このため、Ｐｂフリーはんだ３０はＰｂフリーはんだ３４よりも融点が高いことが望ましく、具体的には高融点のＳｎ−Ｓｂ系又はＡｕ−Ｓｎ系であることが望ましい。なお、Ｐｂフリーはんだ３０，３４の代わりにＡｇペーストなどの導電性に優れる接着剤でもよい。ただし、モールド時や実動作時の温度を考えると、保護ダイオード２８ａ，２８ｂ側の接着剤は２００℃以上、ＩＧＢＴ３２ａ，３２ｂ側の接着剤の使用可能温度は１８０℃以上である程度の接着力を有することが好ましい。また、環境を配慮してＰｂを含むはんだではない方が好ましい。
続いて、実施の形態１に係る電力用半導体装置の製造方法について説明する。
まず、予めダイシングされたＩＣ３６を導電性接着剤３８で第３のダイパッド２０に固着する。次に、還元雰囲気中にて保護ダイオード２８ａ，２８ｂをＰｂフリーはんだ３０で第１のダイパッド１６ａ，１６ｂにダイボンドし、ＩＧＢＴ３２ａ，３２ｂをＰｂフリーはんだ３４で第２のダイパッド１８ａ，１８ｂにダイボンドする。
まず、予めダイシングされたＩＣ３６を導電性接着剤３８で第３のダイパッド２０に固着する。次に、還元雰囲気中にて保護ダイオード２８ａ，２８ｂをＰｂフリーはんだ３０で第１のダイパッド１６ａ，１６ｂにダイボンドし、ＩＧＢＴ３２ａ，３２ｂをＰｂフリーはんだ３４で第２のダイパッド１８ａ，１８ｂにダイボンドする。
次に、保護ダイオード２８ａと中継リード２２をＡｌ配線４０ａでワイヤボンディングする。ＩＧＢＴ３２ａと中継リード２２をＡｌ配線４０ｂでワイヤボンディングする。保護ダイオード２８ｂと第１のダイパッド１６ａをＡｌ配線４０ｃでワイヤボンディングする。ＩＧＢＴ３２ｂと第２のダイパッド１８ａをＡｌ配線４０ｄでワイヤボンディングする。ＩＧＢＴ３２ａ，３２ｂと第３のダイパッド２０をＡｌ配線４０ｅでワイヤボンディングする。ＩＣ３６と制御用リード端子１４をＡｕ配線４２でワイヤボンディングする。
次に、第２のダイパッド１８ａ，１８ｂの裏面、中継リード２２の第２の部分２２ｂの裏面、及び接続部２４ａ，２４ｂの裏面に、絶縁膜４４を介してＡｌヒートシンク４６を接着する。ただし、第１のダイパッド１６ａ，１６ｂにはＡｌヒートシンク４６を接着しない。これらの部材をトランスファーモールド技術でモールド樹脂１０で封止する。ただし、電力用リード端子１２の一部、制御用リード端子１４の一部、及びＡｌヒートシンク４６の裏面は露出させる。その後、所定のリード形状になるようにリードフォーミングを行う。また、必要に応じリード表面にメッキ等の表面加工を行う。以上の工程により実施の形態１に係る電力用半導体装置が製造される。
上記のようにＳｉＣ素子である保護ダイオード２８ａ，２８ｂの動作温度の上限は、Ｓｉ素子であるＩＧＢＴ３２ａ，３２ｂの動作温度の上限より高い。そこで、本実施の形態では、ＩＧＢＴ３２ａ，３２ｂが接合された第２のダイパッド１８ａ，１８ｂの裏面に絶縁膜４４を介してＡｌヒートシンク４６を接着するが、保護ダイオード２８ａ，２８ｂが接合された第１のダイパッド１６ａ，１６ｂにはＡｌヒートシンク４６を接着しない。これにより、ＩＧＢＴ３２ａ，３２ｂの熱を十分に放熱しながら、高価な絶縁膜４４とＡｌヒートシンク４６を小型化してコストを低減することができる。さらに、絶縁膜４４の面積を小さくすることで、絶縁膜４４とリードフレームの密着性が向上し、広いプロセスマージンを確保でき、歩留りと生産性が向上する。
また、実動作時に保護ダイオード２８ｂで発生した熱は、第１のダイパッド１６ｂに伝達され、Ａｌ配線４０ｃを介して第１のダイパッド１６ａにも伝達される。実動作時に保護ダイオード２８ａで発生した熱は、第１のダイパッド１６ａに伝達され、Ａｌ配線４０ａを介して中継リード２２にも伝達される。そこで、接続部２４ａ，２４ｂの幅を狭くして、熱抵抗を大きくしている。このため、第１のダイパッド１６ａ，１６ｂに伝わった熱が、第２のダイパッド１８ａ，１８ｂ及びＩＧＢＴ３２ａ，３２ｂに伝わり難い。
また、第２のダイパッド１８ａ，１８ｂの裏面及び接続部２４ａ，２４ｂの裏面に絶縁膜４４を介してＡｌヒートシンク４６が接着されているため、保護ダイオード２８ａ，２８ｂから接続部２４ａ，２４ｂに流れてきた熱やＩＧＢＴ３２ａ，３２ｂ自身の熱が放熱される。さらに、中継リード２２の裏面にも絶縁膜４４を介してＡｌヒートシンク４６が接着されているため、中継リード２２に伝達された熱も放熱される。
このように、保護ダイオード２８ａ，２８ｂからＩＧＢＴ３２ａ，３２ｂへ熱が伝わりにくく、かつＩＧＢＴ３２ａ，３２ｂの放熱性も高い。従って、ＩＧＢＴ３２ａ，３２ｂの温度上昇を抑えることができるため、モジュールとしての能力を十分に発揮できる。また、ＩＧＢＴ３２ａ，３２ｂへの負荷が小さいため高い信頼性が望める。
また、Ａｌ配線４０ａ，４０ｃの合計の断面積はＡｌ配線４０ｂ，４０ｄの合計の断面積よりも大きい。これにより、保護ダイオード２８ａ，２８ｂとＡｌ配線４０ａ，４０ｃの接続が強固なものになる。さらに、保護ダイオード２８ａ，２８ｂで発生した熱が効率よくＡｌ配線４０ａ，４０ｃに伝わるため、保護ダイオード２８ａ，２８ｂとＡｌ配線４０ａ，４０ｃの温度差が小さくなる。よって、実動作時の熱応力に起因する断線を防ぐことができ、信頼性が向上する。
実施の形態２
実施の形態２に係る電力用半導体装置について実施の形態１と異なる点を説明する。図８は、実施の形態２に係る電力用半導体装置の内部を示す拡大上面図である。
実施の形態２に係る電力用半導体装置について実施の形態１と異なる点を説明する。図８は、実施の形態２に係る電力用半導体装置の内部を示す拡大上面図である。
接続部２４ａ，２４ｂは、第１のダイパッド１６ａ，１６ｂ及び第２のダイパッド１８ａ，１８ｂの左側に接続されている。保護ダイオード２８ａ，２８ｂは、第１のダイパッド１６ａ，１６ｂ上において接続部２４ａ，２４ｂから離れた右側に載置されている。ＩＧＢＴ３２ａ，３２ｂは、第２のダイパッド１８ａ，１８ｂ上において接続部２４ａ，２４ｂから離れた右側に載置されている。その他の構成は実施の形態１と同様である。
これにより、保護ダイオード２８ａ，２８ｂからＩＧＢＴ３２ａ，３２ｂへの伝熱経路が長く熱抵抗が大きくなり、保護ダイオード２８ａ，２８ｂで発生した熱がＩＧＢＴ３２ａ，３２ｂに伝わりにくくなる。従って、更なる長期信頼性が望める。
図９は、実施の形態２に係る電力用半導体装置の変形例の内部を示す拡大上面図である。接続部２４ａ，２４ｂ、保護ダイオード２８ａ，２８ｂ及びＩＧＢＴ３２ａ，３２ｂの位置が図８とは逆である。この場合でも同様の効果を得ることができる。
実施の形態３
実施の形態３に係る電力用半導体装置について実施の形態１と異なる点を説明する。図１０は実施の形態３に係る電力用半導体装置の内部を示す拡大上面図である。図１１は図１０のＡ−Ａ´に沿った断面図である。
実施の形態３に係る電力用半導体装置について実施の形態１と異なる点を説明する。図１０は実施の形態３に係る電力用半導体装置の内部を示す拡大上面図である。図１１は図１０のＡ−Ａ´に沿った断面図である。
実施の形態１の細線からなるＡｌ配線４０ａ，４０ｃの代わりに、板状の金属板４８ａ，４８ｂを用いている。所定形状に曲げられた金属板４８ａの一端が保護ダイオード２８ａの表面電極とはんだ５０ａで接合され、他端が中継リード２２とはんだ５０ｂで接続される。所定形状に曲げられた金属板４８ｂの一端が保護ダイオード２８ｂの表面電極とはんだ５０ｃで接合され、他端がＰｂフリーはんだ３０に直接接続される。その他の構成は実施の形態１と同様である。
これにより、保護ダイオード２８ａ，２８ｂと金属板４８ａ，４８ｂの接続が更に強固なものになる。また、板状の金属板４８ａ，４８ｂは実施の形態１の細線に比べて空間に占める断面積が大きくなる。従って、保護ダイオード２８ａ，２８ｂで発生した熱が更に効率よくＡｌ配線４０ａ，４０ｃに伝わり、信頼性が更に向上する。
実施の形態４
実施の形態４に係る電力用半導体装置について実施の形態１と異なる点を説明する。図１２は実施の形態４に係る電力用半導体装置の内部を示す拡大上面図である。
実施の形態４に係る電力用半導体装置について実施の形態１と異なる点を説明する。図１２は実施の形態４に係る電力用半導体装置の内部を示す拡大上面図である。
接続部２４ａ，２４ｂにおいて、第１のダイパッド１６ａ，１６ｂの幅及び第２のダイパッド１８ａ，１８ｂの幅よりも狭い幅を持つ貫通口５２ａ，５２ｂが設けられている。その他の構成は実施の形態１と同様である。
これにより、接続部２４ａ，２４ｂは第１のダイパッド１６ａ，１６ｂ及び第２のダイパッド１８ａ，１８ｂを２つの支点で支え、剛性が高くなる。従って、ダイボンドしやすくなり、ワイヤボンド後にモールド工程に搬送する際の振動などによる影響も受けにくく、ワイヤ接続性が良くなる。よって、更なる品質の向上と高い生産性を望める。
図１３，１４は実施の形態４に係る電力用半導体装置の変形例の内部を示す拡大上面図である。このように貫通口５２ａ，５２ｂが楕円形や複数の円であっても、ダイパッドを２つ以上の支点で支えるため、同様の効果を得ることができる。
実施の形態５
実施の形態５に係る電力用半導体装置について実施の形態４と異なる点を説明する。図１５は実施の形態５に係る電力用半導体装置の内部を示す拡大上面図である。
実施の形態５に係る電力用半導体装置について実施の形態４と異なる点を説明する。図１５は実施の形態５に係る電力用半導体装置の内部を示す拡大上面図である。
第１のダイパッド１６ａにおいてＡｌ配線４０ｃとの接合部と保護ダイオード２８ａの間に貫通口５４ａを設ける。第２のダイパッド１８ａにおいてＡｌ配線４０ｄとの接合部とＩＧＢＴ３２ａの間に貫通口５４ｂを設ける。その他の構成は実施の形態４と同様である。
貫通口５４ａ，５４ｂを設けたことにより熱の伝達経路が狭められる。従って、Ｐ側の保護ダイオード２８ｂ及びＩＧＢＴ３２ｂからＡｌ配線４０ｃ，４０ｄを介して伝わってくる熱が、Ｎ側の保護ダイオード２８ａ及びＩＧＢＴ３２ａに伝わりにくくなる。このため、Ｐ側とＮ側で温度上昇のバランスをとることができ、一方の電力用半導体素子だけ高温になるのを防ぐことができるため、更なる長期信頼性が期待できる。
１０ モールド樹脂（樹脂）
１６ａ，１６ｂ 第１のダイパッド
１８ａ，１８ｂ 第２のダイパッド
２２ 中継リード
２２ａ 第１の部分
２２ｂ 第２の部分
２４ａ，２４ｂ 接続部
２８ａ，２８ｂ 保護ダイオード（第１の電力用半導体素子）
３２ａ，３２ｂ ＩＧＢＴ（第２の電力用半導体素子）
３６ ＩＣ（制御用半導体素子）
４０ａ Ａｌ配線（第１の金属配線）
４０ｂ Ａｌ配線（第２の金属配線）
４４ 絶縁膜
４６ Ａｌヒートシンク（ヒートシンク）
４８ａ 金属板（第１の金属配線）
５２ａ，５２ｂ 貫通口
１６ａ，１６ｂ 第１のダイパッド
１８ａ，１８ｂ 第２のダイパッド
２２ 中継リード
２２ａ 第１の部分
２２ｂ 第２の部分
２４ａ，２４ｂ 接続部
２８ａ，２８ｂ 保護ダイオード（第１の電力用半導体素子）
３２ａ，３２ｂ ＩＧＢＴ（第２の電力用半導体素子）
３６ ＩＣ（制御用半導体素子）
４０ａ Ａｌ配線（第１の金属配線）
４０ｂ Ａｌ配線（第２の金属配線）
４４ 絶縁膜
４６ Ａｌヒートシンク（ヒートシンク）
４８ａ 金属板（第１の金属配線）
５２ａ，５２ｂ 貫通口
Claims (12)
- 第１のダイパッドと、
前記第１のダイパッドと一体的に形成された第２のダイパッドと、
前記第１のダイパッド上に接合された第１の電力用半導体素子と、
前記第２のダイパッド上に接合された第２の電力用半導体素子と、
放熱性を有する絶縁膜を介して前記第２のダイパッドの裏面に接着されたヒートシンクと、
前記第１のダイパッド、前記第２のダイパッド、前記第１の電力用半導体素子、前記第２の電力用半導体素子、前記絶縁膜、及び前記ヒートシンクの一部を封止する樹脂とを備え、
前記第１の電力用半導体素子の動作温度の上限は、前記第２の電力用半導体素子の動作温度の上限より高く、
前記ヒートシンクは、前記第１のダイパッドには接着されていないことを特徴とする電力用半導体装置。 - 前記第１の電力用半導体素子は化合物半導体素子であり、
前記第２の電力用半導体素子はＳｉ素子であることを特徴とする請求項１に記載の電力用半導体装置。 - 前記第１の電力用半導体素子はＳｉＣ素子であることを特徴とする請求項２に記載の電力用半導体装置。
- 第１の部分と第２の部分を有する中継リードと、
前記第１の電力用半導体素子と前記中継リードの前記第１の部分の表面を電気的に接続する第１の金属配線と、
前記第２の電力用半導体素子と前記中継リードの前記第２の部分の表面を電気的に接続する第２の金属配線とを更に備え、
前記中継リードの前記第２の部分の裏面に前記絶縁膜を介して前記ヒートシンクが接着されていることを特徴とする請求項１−３の何れか１項に記載の電力用半導体装置。 - 前記第１のダイパッドと前記第２のダイパッドを接続し、前記第１のダイパッド及び前記第２のダイパッドと一体的に形成された接続部を更に備え、
前記接続部の幅は、前記第１のダイパッドの幅及び前記第２のダイパッドの幅よりも狭いことを特徴とする請求項１−４の何れか１項に記載の電力用半導体装置。 - 前記接続部の裏面に前記絶縁膜を介して前記ヒートシンクが接着されていることを特徴とする請求項５に記載の電力用半導体装置。
- 前記第１の電力用半導体素子は、前記第１のダイパッド上において前記接続部から離れた側に載置され、
前記第２の電力用半導体素子は、前記第２のダイパッド上において前記接続部から離れた側に載置されていることを特徴とする請求項５又は６に記載の電力用半導体装置。 - 前記第１の金属配線の断面積は、前記第２の金属配線の断面積よりも大きいことを特徴とする請求項４に記載の電力用半導体装置。
- 前記第１の金属配線と第２の金属配線は、それぞれ複数の細線を有し、
前記第１の金属配線が有する細線の本数は、前記第２の金属配線が有する細線の本数よりも多いことを特徴とする請求項８に記載の電力用半導体装置。 - 前記第１の金属配線は板状であることを特徴とする請求項８に記載の電力用半導体装置。
- 前記第１のダイパッドと前記第２のダイパッドを接続し、前記第１のダイパッド及び前記第２のダイパッドと一体的に形成された接続部を更に備え、
前記接続部において、前記第１のダイパッドの幅及び前記第２のダイパッドの幅よりも狭い幅を持つ貫通口が設けられていることを特徴とする請求項１−４の何れか１項に記載の電力用半導体装置。 - 前記第２の電力用半導体素子に対して前記第１の電力用半導体素子から遠い側に配置され、前記第１の電力用半導体素子又は前記第２の電力用半導体素子を制御する制御用半導体素子を更に備えることを特徴とする請求項１−１１の何れか１項に記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009254684A JP5083294B2 (ja) | 2009-11-06 | 2009-11-06 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009254684A JP5083294B2 (ja) | 2009-11-06 | 2009-11-06 | 電力用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011100855A JP2011100855A (ja) | 2011-05-19 |
| JP5083294B2 true JP5083294B2 (ja) | 2012-11-28 |
Family
ID=44191811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009254684A Active JP5083294B2 (ja) | 2009-11-06 | 2009-11-06 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5083294B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014170767A (ja) * | 2013-03-01 | 2014-09-18 | Sanken Electric Co Ltd | 半導体装置 |
| JP6780635B2 (ja) * | 2017-12-22 | 2020-11-04 | 三菱電機株式会社 | 半導体モジュール |
| WO2024057432A1 (ja) * | 2022-09-14 | 2024-03-21 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3390661B2 (ja) * | 1997-11-13 | 2003-03-24 | 三菱電機株式会社 | パワーモジュール |
| JP3979973B2 (ja) * | 2003-06-27 | 2007-09-19 | シャープ株式会社 | 多出力直流安定化電源装置 |
| JP4533152B2 (ja) * | 2005-01-06 | 2010-09-01 | 三菱電機株式会社 | 半導体装置 |
| JP5001068B2 (ja) * | 2007-06-01 | 2012-08-15 | 三菱電機株式会社 | 放熱用部材の製造方法 |
-
2009
- 2009-11-06 JP JP2009254684A patent/JP5083294B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011100855A (ja) | 2011-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10559538B2 (en) | Power module | |
| KR102585450B1 (ko) | 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지 | |
| JP5272191B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6520437B2 (ja) | 半導体装置 | |
| JP6791621B2 (ja) | 半導体装置 | |
| US9704819B1 (en) | Three dimensional fully molded power electronics module having a plurality of spacers for high power applications | |
| TWI731129B (zh) | 電子裝置 | |
| JP2007234690A (ja) | パワー半導体モジュール | |
| WO2014097798A1 (ja) | 半導体装置 | |
| JP7238277B2 (ja) | 半導体装置、リードフレーム及び半導体装置の製造方法 | |
| JP2011243839A (ja) | 電力用半導体装置 | |
| JP2019040971A (ja) | 半導体装置 | |
| JP7391957B2 (ja) | 半導体装置 | |
| WO2014034411A1 (ja) | 電力用半導体装置 | |
| JP2015076562A (ja) | パワーモジュール | |
| CN112151476A (zh) | 半导体器件组件 | |
| US20100123243A1 (en) | Flip-chip chip-scale package structure | |
| CN112768414A (zh) | 半导体装置 | |
| KR101388857B1 (ko) | 반도체 패키지 및 반도체 패키지 제조 방법 | |
| JP5083294B2 (ja) | 電力用半導体装置 | |
| JP2017092056A (ja) | 電力半導体装置 | |
| US20130256920A1 (en) | Semiconductor device | |
| JP2013239658A (ja) | 半導体デバイス | |
| JP6747304B2 (ja) | 電力用半導体装置 | |
| JP5177174B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120820 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5083294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |