JP2013239658A - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP2013239658A
JP2013239658A JP2012112988A JP2012112988A JP2013239658A JP 2013239658 A JP2013239658 A JP 2013239658A JP 2012112988 A JP2012112988 A JP 2012112988A JP 2012112988 A JP2012112988 A JP 2012112988A JP 2013239658 A JP2013239658 A JP 2013239658A
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
semiconductor device
semiconductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012112988A
Other languages
English (en)
Inventor
Yoshizumi Kawabata
吉純 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012112988A priority Critical patent/JP2013239658A/ja
Priority to PCT/JP2013/061305 priority patent/WO2013172139A1/ja
Priority to US13/867,915 priority patent/US20130307132A1/en
Publication of JP2013239658A publication Critical patent/JP2013239658A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップ途リードとの間の配線が短い半導体デバイスを提供する。
【解決手段】半導体デバイスは、少なくとも１つの半導体チップ１４と、リード１８，１６，２０とを備える。リード１８，１６，２０は、半導体チップ１４に配線を介して接続されるリードの第１の部分１８を有する。リードの第１の部分１８は、第１の方向に沿って延びており、半導体チップ１４に対向配置される。
【選択図】図１

Description

本発明は、半導体デバイスに関する。
半導体デバイスの例として、ケース型の半導体デバイス及び樹脂封止型の半導体デバイスが知られている（非特許文献１参照）。樹脂封止型の半導体デバイスでは、ダイパッドに搭載された半導体チップが、ワイヤを介してリードに接続される。
「Ｃｕワイヤを中心としたワイヤボンディングの不良原因と信頼性向上・評価技術」株式会社技術情報協会出版、２０１１年７月２９日、ｐ．１６３、ｐ．２６３
しかし、上記半導体デバイスでは、半導体チップがリードから遠いので、ワイヤが長くなる。ワイヤが長くなると、ワイヤの放熱性が低下するため、溶断電流が小さくなる。そのため、ワイヤに大きな電流を流すことができない。
本発明は、半導体チップとリードとの間の配線が短い半導体デバイスを提供することを目的とする。
本発明の一側面に係る半導体デバイスは、少なくとも１つの半導体チップと、前記少なくとも１つの半導体チップに配線を介して接続される第１の部分を有するリードと、を備え、前記リードの前記第１の部分が、第１の方向に沿って延びており、前記少なくとも１つの半導体チップに対向配置される。
この半導体デバイスでは、半導体チップとリードの第１の部分とが対向配置されるので、半導体チップとリードとの間の配線が短くなる。
上記半導体デバイスは、前記少なくとも１つの半導体チップが搭載されるチップ搭載面を有するダイパッドを更に備えてもよい。
前記少なくとも１つの半導体チップが複数の半導体チップであり、前記複数の半導体チップが、前記第１の方向に沿って配列されてもよい。この場合、半導体チップの個数が増えても、半導体チップとリードとの間の配線同士が交差しない。
前記リードの前記第１の部分の表面が、前記少なくとも１つの半導体チップの表面と同一平面上に配置されてもよい。この場合、半導体チップとリードとの間の配線が更に短くなる。
前記少なくとも１つの半導体チップの材料が、ワイドバンドギャップ半導体を含んでもよい。この場合、シリコンからなる半導体チップに比べて大きな電流を配線に流すことが可能になる。
前記リードが、前記第１の部分に接続されると共に前記第１の方向に沿って延びる第２の部分を有しており、前記第１の方向と交差する第２の方向において、前記第１の部分が、前記第２の部分よりも前記少なくとも１つの半導体チップに向かって突出してもよい。この場合、半導体チップとリードとの間の距離が短くなるので、配線が更に短くなる。
上記半導体デバイスは、前記少なくとも１つの半導体チップ及び前記リードの前記第１の部分を覆う樹脂部を更に備えてもよい。これにより、半導体チップとリードとが樹脂部に固定され得る。
本発明によれば、半導体チップとリードとの間の配線が短い半導体デバイスが提供され得る。
第１実施形態に係る半導体デバイスを模式的に示す平面図である。 図１のＩＩ−ＩＩ線に沿った半導体デバイスの断面図である。 図１のＩＩＩ−ＩＩＩ線に沿った半導体デバイスの断面図である。 第２実施形態に係る半導体デバイスを模式的に示す平面図である。 図４のＶ−Ｖ線に沿った半導体デバイスの断面図である。 図４のＶＩ−ＶＩ線に沿った半導体デバイスの断面図である。 第３実施形態に係る半導体デバイスを模式的に示す平面図である。 第４実施形態に係る半導体デバイスを模式的に示す平面図である。 第５実施形態に係る半導体デバイスを模式的に示す平面図である。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。図１〜図９にはＸＹＺ直交座標系が示されている。
（第１実施形態）
図１は、第１実施形態に係る半導体デバイスを模式的に示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った半導体デバイスの断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿った半導体デバイスの断面図である。図１〜図３に示される半導体デバイス１０は、樹脂封止型の半導体デバイスである。半導体デバイス１０は、複数の半導体チップ１４と、第１のリード１８とを備える。
半導体デバイス１０は、半導体チップ１４が搭載されるチップ搭載面１２ａを有するダイパッド１２を備え得る。ダイパッド１２は、半導体チップ１４と電気的に接続され得る。ダイパッド１２は例えば板状を呈している。チップ搭載面１２ａは、例えば長方形である。ダイパッド１２の材料の例は、銅（Ｃｕ）及び銅合金等の金属を含む。ダイパッド１２には、板厚方向にダイパッド１２を貫通する貫通孔２６が形成され得る。貫通孔２６は、例えば螺子によって半導体デバイス１０を他の部材（例えばヒートシンク等）に固定する際に、螺子を通すための孔である。
半導体デバイス１０は、第２のリード１６及び第３のリード２０を備えてもよい。リード１６，１８，２０は、Ｙ方向（第１の方向）に沿って延びており、Ｘ方向（第１の方向に交差する第２の方向）に沿って配列される。リード１６は、リード１８，２０の間に位置する。リード１６，１８、２０及びダイパッド１２は、リードフレームを構成し得る。半導体デバイス１０は、例えば電源等に使用されるパワー半導体デバイスである。半導体デバイス１０のパッケージ形態の例は一般的なＴＯシリーズである。ＴＯシリーズの例はＴＯ−２４７、ＴＯ−２２０、ＴＯ−２６３（Ｄ２―ＰＡＫ）、ＴＯ−２５２（Ｄ−ＰＡＫ）を含む。
リード１８は、半導体チップ１４に配線２２ａを介して接続される第１の部分１８ａを有する。第１の部分１８ａは、Ｙ方向に沿って延びており、半導体チップ１４に対向配置される。リード１８は、第１の部分１８ａに接続される第２の部分１８ｂを有してもよい。第２の部分１８ｂはＹ方向に沿って延びている。第１の部分１８ａの幅は第２の部分１８ｂの幅よりも広くなっていてもよい。第１の部分１８ａは、Ｘ方向において、第２の部分１８ｂよりも半導体チップ１４に向かって突出してもよい。
リード２０は、半導体チップ１４に複数の配線２２ｂを介して接続される第１の部分２０ａを有する。半導体チップ１４は、単一の配線２２ｂを介して第１の部分２０ａに接続されてもよい。第１の部分２０ａは、Ｙ方向に沿って延びており、半導体チップ１４に対向配置される。リード２０は、第１の部分２０ａに接続される第２の部分２０ｂを有してもよい。第２の部分２０ｂはＹ方向に沿って延びている。第１の部分２０ａの幅は第２の部分２０ｂの幅よりも広くなっていてもよい。第１の部分２０ａは、Ｘ方向において、第２の部分２０ｂよりも半導体チップ１４に向かって突出してもよい。
リード１８の第１の部分１８ａは、リード２０の第１の部分２０ａに対向配置される。半導体チップ１４は、リード１８の第１の部分１８ａとリード２０の第１の部分２０ａとの間に配置される。半導体チップ１４は、Ｙ方向に沿って配列され得る。リード１８の第２の部分１８ｂは、リード２０の第２の部分２０ｂに対向配置され得る。配線２２ａ及び２２ｂはＸ方向に沿って延びてもよい。
半導体チップ１４は、チップ搭載面１２ａの所定位置に搭載される。半導体チップ１４の例は、ＭＯＳ−ＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ、ＰＮ接合ダイオード、ショットキーバリアダイオード等のダイオードを含む。半導体チップ１４は、鉛入り金属半田、鉛を含まない金属半田又は導電性樹脂等を含む材料から構成される接着層４０を介してチップ搭載面１２ａに実装され得る。半導体チップ１４の材料の例は、ワイドバンドギャップ半導体、シリコンその他の半導体を含む。ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する。ワイドバンドギャップ半導体の例は、シリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドを含む。
半導体チップ１４は、電極パッドＧＰ及びＳＰを有し得る。電極パッドＧＰは、配線２２ａを介してリード１８に接続される。電極パッドＳＰは、配線２２ｂを介してリード２０に接続される。半導体チップ１４がＭＯＳ−ＦＥＴを含む場合、電極パッドＧＰはゲート電極パッドに対応し、電極パッドＳＰはソース電極パッドに対応する。半導体チップ１４がＩＧＢＴを含む場合、電極パッドＧＰはゲート電極パッドに対応し、電極パッドＳＰはエミッタ電極パッドに対応する。半導体チップ１４の裏面全体には、例えばドレイン電極パッド又はコレクタ電極パッド等の更なる電極パッドが形成され得る。
半導体デバイス１０は、ダイパッド１２とリード１８及び２０との間に配置された絶縁部材３８を備え得る。絶縁部材３８は、Ｚ方向（第１の方向及び第２の方向と交差する第２の方向）においてダイパッド１２とリード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａとの間に介在する。絶縁部材３８は、例えば絶縁基板又は絶縁層である。絶縁部材３８の材料の例は、エポキシ樹脂等の樹脂又はセラミックスを含む。ダイパッド１２と絶縁部材３８とリード１８及び２０とは互いに接着剤により接続され得る。
リード１６の内側端部は、ダイパッド１２に機械的に一体的に連結されている。ダイパッド１２は導電性を有するので、リード１６とダイパッド１２とは電気的に接続されている。リード１６の材料の例はダイパッド１２の材料と同じ材料を含む。
半導体チップ１４がＭＯＳ−ＦＥＴを含む場合、リード１６はドレイン電極端子に対応し、リード１８はゲート電極端子に対応し、リード２０はソース電極端子に対応する。半導体チップ１４がＩＧＢＴを含む場合、リード１６はコレクタ電極端子に対応し、リード１８はゲート電極端子に対応し、リード２０はエミッタ電極端子に対応する。リード１８，２０の材料の例は、銅及び銅合金等の金属を含む。配線２２ａ及び２２ｂは、ワイヤ又はリボンであってもよい。配線２２ａ及び２２ｂの材料の例は、アルミニウム、金、銅等の金属を含む。配線２２ａ及び２２ｂは、例えば超音波や加圧等を用いたワイヤボンディングによりリード１８，２０及び半導体チップ１４に接続される。
ダイパッド１２、半導体チップ１４、リード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａは、樹脂部２４によって覆われ得る。リード１６，１８，２０の内側端部は、樹脂部２４に挿入される。リード１６，１８，２０のうち樹脂部２４の内側の部分は、いわゆるインナーリード部である。リード１６，１８，２０のうち樹脂部２４の外側の部分は、アウターリード部である。樹脂部２４の外形形状の一例は、略直方体である。樹脂部２４の材料の例は、ポリフェニレンサルファイド樹脂（ＰＰＳ樹脂）、液晶ポリマー等の熱可塑性樹脂を含む。樹脂部２４は、ダイパッド１２及び半導体チップ１４を熱可塑性樹脂でモールドすることによって形成され得る。樹脂部２４には、ダイパッド１２の貫通孔２６の中心軸線を中心軸線とする貫通孔２８が形成されている。貫通孔２８は、貫通孔２６と同様に螺子止めなどの際などに螺子が通される孔である。貫通孔２８の直径は、貫通孔２６の直径より小さい。
半導体デバイス１０では、半導体チップ１４とリード１８の第１の部分１８ａとが対向配置されるので、半導体チップ１４とリード１８との間の配線２２ａが短くなる。同様に、半導体チップ１４とリード２０の第１の部分２０ａとが対向配置されるので、半導体チップ１４とリード２０との間の配線２２ｂが短くなる。配線２２ａ及び２２ｂの長さが短くなると、配線２２ａ及び２２ｂの放熱性が向上するため、溶断電流が大きくなる。よって、大きな電流が流れても配線２２ａ及び２２ｂが切れ難くなる。そのため、配線２２ａ及び２２ｂの本数が少なくても大きな電流を流すことが可能になるので、半導体デバイス１０の製造コストが低減される。
表１は、実施例における配線の平面距離と溶断電流値との関係を示す。配線の平面距離は、配線を平面に投影した場合の配線の長さに対応する。ゲル有は配線がゲルで覆われている場合に対応する。ゲル無は配線がゲルで覆われていない場合に対応する。
Figure 2013239658
表１に示されるように、配線の長さが長くなるに連れて溶断電流が徐々に小さくなる傾向があることが分かる。
さらに、リード１８の第１の部分１８ａの長さを長くすると、配線２２ａの本数が多くなっても、リード１８の第１の部分１８ａにおいて配線２２ａが密集し難い。リード２０の第１の部分２０ａの長さを長くすると、配線２２ｂの本数が多くなっても、リード２０の第１の部分２０ａにおいて配線２２ｂが密集し難い。このため、配線２２ａ及び２２ｂ同士が接触する可能性が低減される。配線２２ａ及び２２ｂの本数を増やすことによって、より大きな電流を流すことが可能になる。さらに、ボンディング時のミス及び接着不良に起因する半導体デバイス１０の製造歩留まりの低下が抑制され得る。
半導体チップ１４の材料がワイドバンドギャップ半導体を含む場合、シリコンからなる半導体チップ１４に比べて大きな電流を配線２２ａ及び２２ｂに流すことが可能になる。そのため、配線同士の接触の回避、配線を短くすること等の効果が顕著になる。
半導体デバイス１０が絶縁部材３８を備える場合、リード１８，２０が絶縁部材３８によってダイパッド１２から絶縁される。リード１８，２０は、絶縁部材３８を介してダイパッド１２により支持され得る。その結果、半導体デバイス１０の構造が安定化される。
通常、複数の半導体チップは、ゲート用のリードとソース用のリードにワイヤを介して接続される。この場合、１つの半導体チップとソース用のリードとの間の配線が、もう１つの半導体チップとゲート用のリードとの間の配線と交差するおそれがある。一方、半導体デバイス１０では、複数の半導体チップ１４がＹ方向に沿って配列される場合、半導体チップ１４の個数が増えても、半導体チップ１４とリード１８及び２０との間の配線２２ａ及び２２ｂ同士が交差しない。
配線２２ａ及び２２ｂがＸ方向に沿って延びると、配線２２ａと配線２２ｂとが互いに最も離間する。その結果、配線２２ａと配線２２ｂとが接触する可能性を更に低減できる。配線２２ａ及び２２ｂの長さは最小化され得る。
リード１８の第１の部分１８ａが、Ｘ方向において、第２の部分１８ｂよりも半導体チップ１４に向かって突出する場合、半導体チップ１４とリード１８との間の距離が短くなるので、配線２２ａが更に短くなる。同様に、リード２０の第１の部分２０ａが、Ｘ方向において、第２の部分２０ｂよりも半導体チップ１４に向かって突出する場合、半導体チップ１４とリード２０との間の距離が短くなるので、配線２２ｂが更に短くなる。
半導体チップ１４、リード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａが樹脂部によって覆われると、半導体チップ１４とリード１８，２０とが樹脂部２４に固定され得る。
（第２実施形態）
図４は、第２実施形態に係る半導体デバイスを模式的に示す平面図である。図５は、図４のＶ−Ｖ線に沿った半導体デバイスの断面図である。図６は、図４のＶＩ−ＶＩ線に沿った半導体デバイスの断面図である。図４〜図６に示される半導体デバイス１０ａは、ダイパッド１２に代えてダイパッド１１２を備え、絶縁部材３８を備えないこと以外は半導体デバイス１０と同様の構成を備える。
ダイパッド１１２は半導体チップ１４が搭載されるチップ搭載面１１２ａを有する。ダイパッド１１２は、リード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａの形状に対応する切欠き部１１２ｂを有する。切欠き部１１２ｂとリード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａとの間には、隙間が形成される。リード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａの表面は、半導体チップ１４の表面と同一平面Ｓ上に配置される。
半導体デバイス１０ａでは半導体デバイス１０と同様の作用効果が得られる。さらに、半導体デバイス１０ａでは、リード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａの表面が、半導体チップ１４の表面と同一平面Ｓ上に配置される。その結果、リード１８，２０の表面が半導体チップ１４の表面と異なる平面上に配置される場合に比べて、半導体チップ１４とリード１８との間の配線２２ａ、半導体チップ１４とリード２０との間の配線２２ｂが短くなる。
（第３実施形態）
図７は、第３実施形態に係る半導体デバイスを模式的に示す平面図である。図７に示される半導体デバイス１０ｂは、半導体チップ１４の個数が多いこと以外は半導体デバイス１０と同様の構成を備える。複数の半導体チップ１４は、リード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａの延在方向に沿って配列される。半導体デバイス１０ｂでは半導体デバイス１０と同様の作用効果が得られる。さらに、リード１８の第１の部分１８ａ及びリード２０の第１の部分２０ａの長さを長くすることによって、半導体チップ１４の個数を増やすことが可能になる。
（第４実施形態）
図８は、第４実施形態に係る半導体デバイスを模式的に示す平面図である。図８に示される半導体デバイス１０ｃは、配線２２ｂに代えて配線１２２ｂを備えること以外は半導体デバイス１０ｂと同様の構成を備える。配線１２２ｂはリボンである。半導体デバイス１０ｃでは半導体デバイス１０ｂと同様の作用効果が得られる。
（第５実施形態）
図９は、第５実施形態に係る半導体デバイスを模式的に示す平面図である。図９に示される半導体デバイス１０ｄは、半導体チップ１４に代えて半導体チップ１１４を備え、リード２０及び配線２２ｂを備えないこと以外は半導体デバイス１０と同様の構成を備える。半導体チップ１１４はダイオードである。半導体チップ１１４は、表面電極及び裏面電極を有する。半導体チップ１１４の表面電極は、配線２２ａを介してリード１８に接続される。半導体チップ１１４の裏面電極は、ダイパッド１２を介してリード１６に接続される。半導体デバイス１０ｄでは半導体デバイス１０と同様の作用効果が得られる。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
例えば、半導体デバイス１０，１０ａ〜１０ｄは、１つ又は複数の半導体チップ１４、１つ又は複数の半導体チップ１１４、１つ又は複数の配線２２ａ、１つ又は複数の配線２２ｂ、１つ又は複数の配線１２２ｂを含んでもよい。
半導体チップ１４は、縦型トランジスタに代えて横型トランジスタを含んでもよい。この場合、半導体チップ１４の裏面には電極パッドが形成されず、半導体チップ１４の表面に例えばドレイン電極パッド又はコレクタ電極パッド等の更なる電極パッドが形成される。そのため、半導体デバイス１０，１０ａ〜１０ｃは、ダイパッド１２を備えなくてもよい。半導体チップ１４は、配線を介してリード１６に接続される。
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ…半導体デバイス、１２，１１２…ダイパッド、１２ａ，１１２ａ…チップ搭載面、１４，１１４…半導体チップ、１８…リード、１８ａ…リードの第１の部分、１８ｂ…リードの第２の部分、２２ａ…配線、２４…樹脂部。

Claims (7)

  1. 少なくとも１つの半導体チップと、
    前記少なくとも１つの半導体チップに配線を介して接続される第１の部分を有するリードと、
    を備え、
    前記リードの前記第１の部分が、第１の方向に沿って延びており、前記少なくとも１つの半導体チップに対向配置される、半導体デバイス。
  2. 前記少なくとも１つの半導体チップが搭載されるチップ搭載面を有するダイパッドを更に備える、請求項１に記載の半導体デバイス。
  3. 前記少なくとも１つの半導体チップが複数の半導体チップであり、
    前記複数の半導体チップが、前記第１の方向に沿って配列される、請求項１又は２に記載の半導体デバイス。
  4. 前記リードの前記第１の部分の表面が、前記少なくとも１つの半導体チップの表面と同一平面上に配置される、請求項１〜３のいずれか一項に記載の半導体デバイス。
  5. 前記少なくとも１つの半導体チップの材料が、ワイドバンドギャップ半導体を含む、請求項１〜４のいずれか一項に記載の半導体デバイス。
  6. 前記リードが、前記第１の部分に接続されると共に前記第１の方向に沿って延びる第２の部分を有しており、
    前記第１の方向と交差する第２の方向において、前記第１の部分が、前記第２の部分よりも前記少なくとも１つの半導体チップに向かって突出している、請求項１〜５のいずれか一項に記載の半導体デバイス。
  7. 前記少なくとも１つの半導体チップ及び前記リードの前記第１の部分を覆う樹脂部を更に備える、請求項１〜６のいずれか一項に記載の半導体デバイス。
JP2012112988A 2012-05-17 2012-05-17 半導体デバイス Pending JP2013239658A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012112988A JP2013239658A (ja) 2012-05-17 2012-05-17 半導体デバイス
PCT/JP2013/061305 WO2013172139A1 (ja) 2012-05-17 2013-04-16 半導体デバイス
US13/867,915 US20130307132A1 (en) 2012-05-17 2013-04-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012112988A JP2013239658A (ja) 2012-05-17 2012-05-17 半導体デバイス

Publications (1)

Publication Number Publication Date
JP2013239658A true JP2013239658A (ja) 2013-11-28

Family

ID=49580668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012112988A Pending JP2013239658A (ja) 2012-05-17 2012-05-17 半導体デバイス

Country Status (3)

Country Link
US (1) US20130307132A1 (ja)
JP (1) JP2013239658A (ja)
WO (1) WO2013172139A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016002473A1 (ja) * 2014-07-01 2016-01-07 シャープ株式会社 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10354943B1 (en) * 2018-07-12 2019-07-16 Infineon Technologies Ag Multi-branch terminal for integrated circuit (IC) package
US11869857B2 (en) * 2018-12-11 2024-01-09 Amosense Co., Ltd. Semiconductor package component
JP2022144711A (ja) * 2021-03-19 2022-10-03 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186288A (ja) * 1995-12-28 1997-07-15 Shindengen Electric Mfg Co Ltd 半導体装置
MY133357A (en) * 1999-06-30 2007-11-30 Hitachi Ltd A semiconductor device and a method of manufacturing the same
JP4380511B2 (ja) * 2004-11-29 2009-12-09 株式会社デンソー リードフレーム
US7808084B1 (en) * 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
JP5112972B2 (ja) * 2008-06-30 2013-01-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置およびその製造方法
JP5655339B2 (ja) * 2010-03-26 2015-01-21 サンケン電気株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016002473A1 (ja) * 2014-07-01 2016-01-07 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
WO2013172139A1 (ja) 2013-11-21
US20130307132A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
US7834433B2 (en) Semiconductor power device
US8129225B2 (en) Method of manufacturing an integrated circuit module
US9478484B2 (en) Semiconductor packages and methods of formation thereof
JP2014515187A (ja) ダイレクト表面実装のための露出されたダイパッケージ
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US9087817B2 (en) Semiconductor device including a gate wiring connected to at least one semiconductor chip
JP2019071412A (ja) チップパッケージ
US10840164B2 (en) Wire bonded package with single piece exposed heat slug and leads
US20130249008A1 (en) Semiconductor device
US20100123243A1 (en) Flip-chip chip-scale package structure
WO2013172139A1 (ja) 半導体デバイス
JP5387715B2 (ja) 半導体デバイス
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
WO2014132826A1 (ja) 半導体装置
JP2015005623A (ja) 半導体装置
WO2013150890A1 (ja) 半導体デバイス
JP6747304B2 (ja) 電力用半導体装置
JP2013239659A (ja) 半導体デバイス
JP5083294B2 (ja) 電力用半導体装置
KR200483254Y1 (ko) 반도체 패키지
WO2018012281A1 (ja) 半導体装置
JP2015037151A (ja) 半導体装置
WO2014132897A1 (ja) 半導体装置
JP6141120B2 (ja) 半導体装置
US11348862B2 (en) Source electrode and connector lead with notched portions for a semiconductor package