JP6141120B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6141120B2
JP6141120B2 JP2013137866A JP2013137866A JP6141120B2 JP 6141120 B2 JP6141120 B2 JP 6141120B2 JP 2013137866 A JP2013137866 A JP 2013137866A JP 2013137866 A JP2013137866 A JP 2013137866A JP 6141120 B2 JP6141120 B2 JP 6141120B2
Authority
JP
Japan
Prior art keywords
insulating sheet
die pad
main surface
dimple
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013137866A
Other languages
English (en)
Other versions
JP2015012216A (ja
Inventor
和義 高山
和義 高山
進吾 須藤
進吾 須藤
成徳 山口
成徳 山口
耕一 東久保
耕一 東久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013137866A priority Critical patent/JP6141120B2/ja
Publication of JP2015012216A publication Critical patent/JP2015012216A/ja
Application granted granted Critical
Publication of JP6141120B2 publication Critical patent/JP6141120B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は半導体装置に関し、特に、ダイパッドに半導体素子が固定された構成を有し、半導体素子からの熱を放熱する機能を備えたパワーモジュールなどの半導体装置に関するものである。
従来、各技術分野で使用される、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)またはIGBT(Insulated Gate Bipolar Transistor)を用いたパワーモジュールにおいては、電子部品の信頼性向上およびモジュールの生産性向上を目的として、樹脂による封止構造がしばしば採用されている。
このような樹脂封止構造を有するパワーモジュールは、そこに搭載されるMOSFETなどのスイッチング素子から発生する熱の放熱性を向上させるため、スイッチング素子と当該スイッチング素子が搭載されるダイパッドの一部(表側)のみが樹脂により封止され、ダイパッドの他の一部(裏側)は上記樹脂により封止されない。この封止されないダイパッドの一部は放熱部として用いられるため、封止されないダイパッドの裏側の主表面は、絶縁シートを介在して、外部の冷却モジュールと面接触される。このようにすれば、パワーモジュール内部のスイッチング素子が発する熱は、ダイパッドの裏側から絶縁シートを介在して外部の冷却モジュールへと効率的に放熱される。このような放熱経路が確保されるため、スイッチング素子の冷却効率が向上される。
たとえば特許文献1には、銅(Cu)または銅(Cu)合金からなる導体板の、半導体素子が搭載される一方の主表面とは反対側の他の主表面にアルミニウム(Al)膜が形成されたリードフレームと、リードフレームのアルミニウム膜側に隣接する絶縁シート樹脂とを備えるパワーモジュールが開示されている。アルミニウム膜の表面が粗化処理されるため、アンカー効果により、アルミニウム膜の表面に接する絶縁シート樹脂は、凹状のアルミニウム膜の表面に食い込まれる。このため絶縁シート樹脂とアルミニウム膜(導体板)との密着性が向上している。
特開2012−134222号公報
特許文献1においては、導体板の、絶縁シート樹脂と接する表面の全体が粗化処理されるため、当該表面の全体に凹部が形成される。このため、絶縁シート樹脂の表面の全体が導体板との密着性が向上する。しかし凹部においては、導体板と、絶縁シート樹脂の導体板と接する表面と反対側の表面に接するように配置される冷却モジュールとの距離が長くなる。つまり上記凹部が導電板の表面の全体に高い密度で形成されれば、導体板と冷却モジュールとの距離が長くなることにより、半導体素子が搭載される導体板から冷却モジュールへの放熱性が低下する可能性がある。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、絶縁シートとの高い密着性を維持しながら、半導体素子からの放熱性をいっそう高めることが可能な半導体装置を提供することである。
本実施の形態の半導体装置は、絶縁シートと、ダイパッドと、半導体チップとを備えている。絶縁シートは放熱性を有している。ダイパッドは絶縁シートの一方の主表面上に配置される。半導体チップはダイパッドの絶縁シートと反対側の主表面である表側主表面上に配置される。ダイパッドの絶縁シートと接する側の主表面である裏側主表面のうち、半導体チップと平面的に重ならない位置にディンプルが形成されている。ディンプルは、裏側主表面の平面視における外周部に形成される。表側主表面上には複数の半導体チップが互いに間隔をあけて配置されている。ディンプルは、複数の半導体チップに挟まれた領域と平面的に重なる位置に形成されている。
本実施の形態によれば、ディンプルにより絶縁シートとダイパッドとの密着性が向上する。ディンプルは半導体チップと平面的に重ならない位置に形成されるため、半導体チップの真下における、ダイパッドと絶縁シートの(冷却モジュールが装着される)最下面との距離を一定に保つことができ、半導体チップの発熱を絶縁シート側へ放熱する効果が高められる。
本発明の実施の形態1におけるパワーモジュールの構成を示す概略断面図である。 本発明の実施の形態1におけるパワーモジュールに冷却モジュールが装着された状態を示す概略断面図である。 本発明の実施の形態1における、概ね図1中に点線で囲んだ領域IIIにおける構成を示す概略平面図(A)および、図3(A)中のIIIB−IIIB線に沿う部分の概略断面図である。 図3(B)のディンプルに絶縁シート樹脂の一部が食い込まれた構成を示す概略断面図である。 図3(B)のディンプルの一部のみに絶縁シート樹脂の一部が食い込まれた構成を示す概略断面図である。 本発明の実施の形態2の第1例における、図3と同様の領域における構成を示す概略平面図(A)および、図6(A)中のVIB−VIB線に沿う部分の概略断面図である。 本発明の実施の形態2の第2例における、図3と同様の領域における構成を示す概略平面図(A)および、図7(A)中のVIIB−VIIB線に沿う部分の概略断面図である。 ランダムな形状を有するディンプルおよびフィラーの配置および寸法を示す概略断面図である。 本発明の実施の形態3の第1例における、図3と同様の領域における構成を示す概略平面図である。 本発明の実施の形態3の第2例における、図3と同様の領域における構成を示す概略平面図(A)および、図10(A)中のXB−XB線に沿う部分の概略断面図である。 本発明の実施の形態3においてはんだ付け時にダイパッドが湾曲変形する態様を示す概略断面図(A)と、ダイパッドの湾曲変形により間隙が形成される態様を示す概略断面図(B)と、ダイパッドに形成されたディンプルにより間隙の形成が抑制された態様を示す概略断面図(C)とである。 ディンプルの形成方法を概略的に示す第1図(A)と、ディンプルの形成方法を概略的に示す第2図(B)と、図12(A)および図12(B)に示す方法により形成されたディンプルの態様を示す概略図(C)とである。
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
まず本実施の形態の半導体装置の構成としてのパワーモジュールの構成について図1および図2を用いて説明する。
図1を参照して、本実施の形態の半導体装置としてのパワーモジュール100は、絶縁シート1と、ダイパッド2と、半導体チップ3と、リード4とを主に有している。
絶縁シート1は、放熱電極5と、絶縁シート樹脂6とを有している。放熱電極5は放熱性を有し、絶縁シート樹脂6は絶縁性を有しているため、これらを組み合わせた構成を有する絶縁シート1は、放熱性と絶縁性との双方を有している。
放熱電極5はシート状の部材であり、たとえば銅(Cu)、銅合金、銅−酸化銅(Cu−CuO)などの複合材、アルミニウム(Al)、アルミニウム合金、アルミニウム炭化珪素(AlSiC)、アルミニウム−炭素(Al−C)のような、放熱性に優れた金属材料または金属材料を含む複合材料により形成されることが好ましい。放熱電極5は、半導体チップ3に搭載される半導体素子の駆動により半導体チップ3からダイパッド2に伝えられた熱をパワーモジュール100の外部に放出するために設けられる部材である。
絶縁シート樹脂6は、放熱電極5の表側(図1の上側)の主表面に接するように設置されたシート状の部材であり、ダイパッド2および半導体チップ3と、外部、特にダイパッド2よりも裏側(図1の下側)の領域とを電気的に絶縁するために配置される、シート状の樹脂材料である。絶縁シート樹脂6としては、たとえばノボラック系、多官能系、ビフェニル系のエポキシ樹脂系を基とした樹脂またはシリコーン樹脂が用いられることが好ましい。すなわち絶縁シート1はその表側(図1の上側)にて絶縁シート樹脂6により表側の領域と電気的に絶縁する役割を有し、かつその裏側(図1の下側)にて放熱電極5により上方からの熱を外部に放出する役割を有する。
ダイパッド2は、絶縁シート1の一方(表側すなわち図1の上側)の主表面上に配置されている。すなわちダイパッド2は、絶縁シート樹脂6の上側の主表面上に配置されている。また半導体チップ3は、ダイパッド2の、絶縁シート1と接する側と反対側の主表面である表側主表面2A上に配置されている。
ダイパッド2は、たとえばMOSFETおよび/またはIGBTなどの、大電流を制御可能な半導体素子(いわゆる電力用半導体素子)が搭載された半導体チップ3を支持固定し、半導体チップ3の発生する熱をダイパッド2の設置される側(図1における半導体チップ3の下側)に放熱する役割を有している。ダイパッド2の一方の主表面、すなわち表側(図1の上側)の主表面である表側主表面2Aには半導体チップ3が、はんだ7を介在して配置されている。
ここでは絶縁シート1は平面視においてダイパッド2よりも大きく、ダイパッド2は平面視において半導体チップ3よりも大きいことが好ましい。
半導体チップ3にはリード4が、ワイヤ配線8を介在して電気的に接続されている。具体的にはいわゆるワイヤボンディング技術により、半導体チップ3に形成されたたとえば電極パッドと、リード4の表面の一部とが、ワイヤ配線8により電気的に接続されている。
リード4は半導体チップ3に搭載された半導体素子と、パワーモジュール100の外部との間の電気信号の入出力を媒介する導電性部材であり、リード4はたとえばダイパッド2(ダイパッド2の表側主表面2A上に配置される半導体チップ3)と、図示されないプリント基板とを電気的に接続するために用いられる。このためリード4は、平面視において概ねダイパッド2および半導体チップ3などが配置される位置から離れた位置(外側)に、概ね半導体チップ3などの外側に延びるように配置されることが好ましい。リード4は熱伝導率の高い導電性材料であるたとえば銅または銅合金により形成されることが好ましい。
またダイパッド2はリードフレーム10の一部として形成され、リードフレーム10とダイパッド2とは一体として形成されている。ダイパッド2はリードフレーム10のうち、絶縁シート樹脂6の一方(図1の上側すなわち表側)の主表面に接するように配置される領域に概ね相当する。一方、リードフレーム10は、ダイパッド2としての領域に対して屈曲している。リードフレーム10が絶縁シート樹脂6から離れて浮かび上がった部分、すなわち特に図1中に4Aで示す突起部分は、リード4と同様に平面視において半導体チップ3などから離れた位置に、半導体チップ3などの外側に延びるように配置されている。この部分4Aはリード4と同様に機能し、この部分はダイパッド2と一体としてリードフレーム10の一部を構成する。またダイパッド2と上記部分4Aとの間に介在する、図1の左下側から右上側に斜め方向に延びる領域(この領域も上記部分4Aと考えてもよい)についてもリード4と同様に機能する。
上記のようにダイパッド2には放熱性があるため、リード4と同様に機能する部分を含むダイパッド2は、リード4と同様に、熱伝導率の高い導電性材料であるたとえば銅または銅合金により形成されることが好ましい。またリード4もリードフレーム10の一部として構成されている。
また半導体チップ3としては、150℃以上で動作するMOSFETおよび/またはIGBTなどの電力用半導体素子に適用されると効果が大きい、たとえば炭化珪素(SiC)、窒化ガリウム(GaN)またはダイヤモンドのような、シリコン(Si)に比べてバンドギャップが大きい、いわゆるワイドバンドギャップ半導体を基板として用いたチップが用いられることが好ましい。またワイヤ配線8は、たとえばアルミニウム、金(Au)または銅からなることが好ましい。
上記のように半導体チップ3は、ワイヤ配線8を介在してリード4と電気的に接続され、かつ半導体チップ3の配置されるダイパッド2はリードフレーム10の一部として形成される。このためたとえば電流などの電気信号は、たとえばリードフレーム10の部分4Aからダイパッド2、半導体チップ3およびワイヤ配線8を経由してリード4までの間を流れることにより、パワーモジュール100における電気信号の入出力がなされる。
上記の絶縁シート1と、ダイパッド2と、ダイパッド2と一体となったリードフレーム10の部分4Aの少なくとも一部と、リード4の少なくとも一部と、半導体チップ3とは、モールド樹脂9により封止されている。すなわち絶縁シート1の側面および絶縁シート1の特に絶縁シート樹脂6の上面の一部、ダイパッド2の表側主表面2Aの一部、部分4Aの表面の一部、リード4の表面の一部、および半導体チップ3の上面は、たとえば直方体状のモールド樹脂9に覆われている。モールド樹脂9により、パワーモジュール100の全体が光、熱および湿度などの環境、ならびにパーティクルなどの汚染源から保護される。
一方、たとえば放熱電極5と絶縁シート樹脂6とが互いに接する面はモールド樹脂9と直接接触せず、またダイパッド2の、絶縁シート1(絶縁シート樹脂6)と接する側の主表面である裏側主表面2Bは、絶縁シート樹脂6と接するためモールド樹脂9と直接接触しない。さらにリード4およびリードフレーム10の、平面視における比較的外側の領域も、モールド樹脂9の外側に露出している。リード4およびリードフレーム10の比較的外側の領域は、パワーモジュール100と外部とを電気的に接続する領域であるため、モールド樹脂9に覆われずに露出していることが好ましい。
図2を参照して、図1のパワーモジュール100を実際に使用する際には、図1のパワーモジュール100の特に最下面に接触するように冷却モジュール11が装着されることが好ましい。冷却モジュール11は半導体チップ3からダイパッド2および絶縁シート1によりパワーモジュール100の裏側に伝えられた熱を放熱する効率を高めるために設けられた部材である。冷却モジュール11は、特に絶縁シート1と反対側(すなわち図2の下側)にフィン部11aが複数並ぶように形成されることにより、冷却モジュール11の表面積が拡張されるため、放熱機能が高められる。
冷却モジュール11は、銅、銅合金、炭化銅(Cu22)、銅−酸化銅などの複合材、アルミニウム、アルミニウム合金、アルミニウム炭化珪素、アルミニウム−炭素などの複合材料により構成されることが好ましい。すなわち冷却モジュール11は熱伝導性に優れた材料により構成されることが好ましい。
図3は、図1中に点線で囲んだ領域IIIの構成を完全な精度で再現したものではなく、各構成要素のサイズなどにおいて図1と若干の相違はあるものの、概ね図1中における構成を示している。図3(A)を参照して、絶縁シート樹脂6の上側の主表面の一部と接するように、ダイパッド2が配置されている。図3のダイパッド2の上方に(絶縁シート樹脂6と重なる領域からはみ出るように)突出した領域は、リードフレーム10を構成するように上記部分4Aに繋がる領域である。
ダイパッド2の表側主表面2Aの一部と接するように、半導体チップ3が配置されている。半導体チップ3の上側の主表面の一部の領域には、半導体素子が形成された素子パターン3A,3Bが形成されている。素子パターン3A,3Bには、MOSFETおよび/またはIGBTなどの、大電流を制御可能な電力用半導体素子が形成されている。
図3(A)および図3(B)を参照して、本実施の形態のパワーモジュール100は、ダイパッド2の、絶縁シート1(絶縁シート樹脂6)と接する側の主表面である裏側主表面2Bの一部には、ディンプル12が形成されている。ここでディンプル12とは、ダイパッド2の裏側主表面2Bの一部に形成された凹部(表面が窪んだ部分)を意味する。
ディンプル12は、ダイパッド2の裏側主表面2Bのうち、半導体チップ3と平面的に重ならない領域、すなわち平面視における半導体チップ3の境界部BDRより外側の領域に形成される。言いかえればディンプル12は、裏側主表面2Bの平面視における外周部(ダイパッド2と重なる半導体チップ3の境界部BDRより外側の、最外縁EDと隣接する領域)に形成される。ディンプル12は裏側主表面2Bの、境界部BDRより外側の領域に、互いに間隔をあけて複数形成されている。
上記のようにダイパッド2は平面視において半導体チップ3よりも大きい。このためたとえば半導体チップ3がダイパッド2の中央部に配置されれば、ダイパッド2の境界部BDRの外側には半導体チップ3と平面的に重ならない領域が形成される。この平面的に重ならない領域にディンプル12が形成される。
ディンプル12はたとえば半球形状を有しており、たとえばダイパッド2の裏側主表面2Bと重なる位置においてその径が最大となるように配置されている。すなわちディンプル12が形成された部分においては裏側主表面2Bに穴が形成された状態となっている。
図4を参照して、ディンプル12のサイズは50μmを超えており、ダイパッド2の主表面(表側主表面2Aおよび裏側主表面2B)と交差する方向の厚み(図4の上下方向の厚みT1)の半分以下であることが好ましい。
図4においては複数のディンプル12のサイズはいずれもほぼ同じであるが、複数のディンプル12の間のサイズがそれぞれ異なっていてもよい。また図4においては複数のディンプル12はダイパッド2の最外縁EDに沿う方向に直線状に並ぶように、1列に整列するように配置されているが、複数のディンプル12はたとえば2列以上に整列するように配置されてもよい。
ディンプル12のサイズとは、ディンプル12が半球形状を有する場合には、当該半球形状の直径を意味する。したがってたとえばディンプル12が、ダイパッド2の裏側主表面2Bの穴と重なる位置において径が最大となるように(ディンプル12の半球形状の直径が上記穴と重なる位置に現れるように)形成される場合、裏側主表面2Bと重なる円形の穴の直径D1(図4参照)がディンプル12のサイズであり、直径D1が50μmを超え厚みT1の半分以下となる。しかしディンプル12の半球形状の最大径である直径が裏側主表面2Bと重ならない位置に形成される場合であっても、ディンプル12の半球形状の最大径である直径がここではディンプル12のサイズと定義される。
ダイパッド2の厚みT1は0.4mm以上1.5mm以下であることが好ましい。なおここでダイパッド2の厚みT1とは、ダイパッド2の裏側主表面2Bのうちディンプル12が形成されず平らな部分における、ダイパッド2の表側主表面2Aと裏側主表面2Bとの距離を意味する。したがって、たとえばダイパッド2の厚みT1が0.4mmである場合、ディンプル12のサイズ(直径D1)は200μm以下であることが好ましい。
ダイパッド2の裏側主表面2Bに接する絶縁シート樹脂6は、ディンプル12内に食い込まれるように配置される。図4の断面図に示す2つのディンプル12は、双方ともその内部が絶縁シート樹脂6に充填された構成を有している。しかし図5を参照して、この断面図に示す2つのディンプル12は、その一部(図5の左側のディンプル12)は図4のディンプル12と同様にその内部が絶縁シート樹脂6に充填されているが、他の一部(図5の右側のディンプル12)はその内部が絶縁シート樹脂6に充填されておらず、絶縁シート樹脂6とディンプル12の半球形表面との間に空洞が形成されている。
このように、裏側主表面2Bに形成される複数のディンプル12は、そのすべてが図4のように絶縁シート樹脂6で充填されてもよいし、一部のディンプル12のみ絶縁シート樹脂6で充填され、他のディンプル12は絶縁シート樹脂6で充填されなくてもよい。また図示されないが、ディンプル12内の一部の領域のみを充填するように絶縁シート樹脂6がディンプル12内に食い込んでもよい。
なお図4および図5に示すように、ディンプル12内の少なくとも一部に絶縁シート樹脂6が充填するように形成されるためには、後述する製造工程において、絶縁シート樹脂6が加熱された状態で、ダイパッド2のディンプル12内に絶縁シート樹脂6の一部が食い込まれるように、絶縁シート樹脂6が圧着されることが好ましい。
図3(B)、図4および図5を再度参照して、絶縁シート樹脂6内にはフィラー13を有している。フィラー13はたとえば球形状を有する小形物質であり、絶縁シート樹脂6内に複数のフィラー13が互いに間隔をあけて、互いにランダムな(無秩序な)位置に浮遊するように配置されている。具体的には、絶縁シート樹脂6の重量全体に対するフィラー13の占有率は70wt%以上であることが好ましい。
フィラー13はたとえばアルミナ、窒化アルミニウム、窒化ホウ素、シリカ、窒化珪素からなる群より選択される少なくとも1つを含むことが好ましい。すなわち絶縁シート樹脂6は、たとえばエポキシ樹脂またはシリコーン樹脂の内部に上記のフィラー13が混合された混合樹脂材料である。
フィラー13のサイズは、50μmより小さいことが好ましい。ここでフィラー13のサイズとは、フィラー13が球形を有する場合にはたとえば図4および図5に示すようにその直径d2を示す。上記各図においては複数のフィラー13のサイズはいずれもほぼ同じであるが、複数のフィラー13の間のサイズがそれぞれ異なっていてもよい。
またモールド樹脂9内にもフィラーが含まれており、当該フィラーは、アルミナ、窒化アルミニウム、窒化ホウ素、シリカ、窒化珪素からなる群より選択される少なくとも1つを含むことが好ましい。モールド樹脂9において充填されるフィラーの含有率の適正値は、パワーモジュール100を構成する上記各部材の熱膨張係数などを考慮して定められることが好ましい。
次に、本実施の形態の作用効果について説明する。
本実施の形態においては、ダイパッド2の、絶縁シート1(特に絶縁シート樹脂6)と接する側の主表面である裏側主表面2Bにディンプル12が形成される。つまりディンプル12内に絶縁シート1(絶縁シート樹脂6)が充填可能な構成を有している。ディンプル12内に絶縁シート1(絶縁シート樹脂6)が食い込みディンプル12内が少なくとも部分的に絶縁シート1で充填されれば、アンカー効果により絶縁シート1とダイパッド2との密着性が増す。このためダイパッド2の表側の半導体チップ3の発熱を、ダイパッド2の裏側の絶縁シート1およびその外側に放熱する効果が高められる。
ただしディンプル12の形成部においては、ディンプル12のサイズの分だけ、ダイパッド2の表面(ディンプル12内の表面に相当)と絶縁シート1の最下面(図2において冷却モジュール11が装着される面)との、ダイパッドの厚みT1(図4参照)に沿う方向の最短距離が増加する。このため、ダイパッド2から絶縁シート1側への放熱効果が弱められる可能性がある。
そこで本実施の形態においては、最も発熱量が多く放熱効率を高める必要がある半導体チップ3の真下(半導体チップ3と平面的に重なる領域)の裏側主表面2Bにはディンプル12が形成されない。これにより、少なくとも半導体チップ3と平面的に重なる領域においては裏側主表面2Bが平坦となり、ダイパッド2と絶縁シート1の最下面との、上記T1に沿う方向の最短距離が一定となり増加することはない。したがって半導体チップ3と平面的に重なる領域においてはダイパッド2と絶縁シート1の最下面との最短距離がディンプル12により大きくなることがなくなることと、平面的に半導体チップ3の外側の領域においてはディンプル12によるアンカー効果が発揮されることとの双方により、ダイパッド2から絶縁シート1側への放熱効果をいっそう高めることができる。
ただしたとえディンプル12を有していたとしても、そのサイズがたとえば20nm以下など微小である場合には、ディンプル12内に絶縁シート1が食い込むことができず、アンカー効果が期待できない。
そこで本実施の形態のようにディンプル12のサイズが50μmを超えていることにより、たとえば絶縁シート樹脂6内のフィラー13のサイズが50μmより小さければ、フィラー13がディンプル12内に入り込むことにより、絶縁シート樹脂6とダイパッド2との密着性を高めることが可能となる。ここでフィラー13がアルミナ、窒化アルミニウム、窒化ホウ素、シリカ、窒化珪素という、熱伝導性の高い材質を含むことにより、絶縁シート樹脂6の熱伝導性つまり放熱性が高められるが、熱伝導性の高いフィラー13がディンプル12内に入り込めば、ディンプル12内における放熱性がいっそう高められる。このためダイパッド2から絶縁シート1側への放熱効果をいっそう高めることができる。フィラー13の、絶縁シート樹脂6全体に対する占有率を70wt%以上とすることにより、絶縁シート樹脂6の放熱性をいっそう高めることができる。
またディンプル12のサイズをダイパッド2の厚みT1の半分以下とすることにより、ディンプル12と平面的に重なる部分における(ディンプル12により厚みが実質的に薄くなる領域の)ダイパッド2の厚みをダイパッド2の(ディンプル12が形成されない領域の)厚みT1の半分以上とすることができる。このためディンプル12と平面的に重なる領域(ディンプル12により厚みが実質的に薄くなる領域)におけるダイパッド2の強度の低下を抑制し、当該領域における剛性を確保することができる。
またディンプル12が裏側主表面2Bの平面視における外周部(半導体チップ3の配置される領域の外側)に形成されることにより、ダイパッド2の外周部においてアンカー効果による絶縁シート1との密着性の向上効果が高まる。一般的にダイパッド2の外周部において絶縁シート1との密着性が低下し、絶縁シート1がダイパッド2から剥離する不具合が起こりやすい。しかし上記のように外周部においてアンカー効果が高められることにより、上記の剥離を抑制する効果が高められる。
(実施の形態2)
図6(A)、(B)を参照して、本実施の形態の第1例の半導体装置としてのパワーモジュール100(図1、図2参照)の構成は、図3(A)、(B)に示す実施の形態1の構成と比較して、ディンプル12が多面体状としての立方体状を有している点、およびフィラー13が球形に限らず、三角錐形および立方体(直方体)状を有する点において異なっている。
図7(A)、(B)を参照して、本実施の形態の第2例の半導体装置としてのパワーモジュール100の構成は、既述の各構成と比較して、球形状、多面体状、角錐状、不定形状(特定の形状を有さないいわゆる歪な形状)などランダムな形状を有する、複数のディンプル12が、ランダムな配置となるように、ランダムなサイズで、配置されている点において異なっている。また図7(A)、(B)のフィラー13は球形に限らず三角錐形、立方体(直方体)形、不定形状(特定の形状を有さないいわゆる歪な形状)を有するものが複数、混在している。
ここでディンプル12の形状がランダムであるとは、ダイパッド2の裏側主表面2Bに形成される複数のディンプル12の間でその形状が同じではなく、上記のように球形状、多面体状、角錐状、不定形状(特定の形状を有さないいわゆる歪な形状)など様々な形状を有するディンプル12が混在していることを意味する。
またディンプル12のサイズがランダムであるとは、ダイパッド2の裏側主表面2Bに形成される複数のディンプル12の間でそのサイズが同じではなくさまざまなサイズのディンプル12を有することを意味する。
さらにディンプル12の配置がランダムであるとは、複数のディンプル12がたとえば平面視におけるダイパッド2の最外縁EDに沿うように直線状に並ぶように配置されておらず、複数のディンプル12同士が無秩序な位置関係となるように無秩序に配置されることを意味する。すなわちたとえば、ある場所においてはディンプル12はダイパッド2の最外縁EDの延びる方向に複数並ぶ1つの列を形成しているが、他の場所においては上記方向に複数並ぶ2つ以上の列を形成するように配置されている。
図8を参照して、ディンプル12のサイズとは、たとえばディンプル12が立方体状である場合には立方体状の1辺の長さを意味する。すなわちたとえば図8における左側の立方体状を有するディンプル12のサイズは、図の横方向の1辺の長さL1または図の縦方向の1辺の長さH1を意味する。またディンプル12のサイズとは、ディンプル12が角錐形状である場合にはその底面の1辺の長さ(図8の右側のディンプル12の長さL2)または当該角錐の高さ(図8の右側のディンプル12の高さH2)を意味する。図示されないがディンプル12が円錐形状または円柱形状の場合には、そのサイズは円形の底面の直径、または高さを意味する。さらにディンプル12が歪な不定形状を有する場合には、そのディンプル12に対して測定可能な最大の寸法を当該ディンプル12のサイズと定義する。いずれの場合においても、実施の形態1と同様に、ディンプル12のサイズは50μmを超えており、ダイパッド2の厚みT1の半分以下とすることが好ましい。
またディンプル12の平面は、通常の球形、多面体形、角錐形のように滑らかな表面であってもよいが、通常の球形、多面体形、角錐形などの表面にたとえば微小で無秩序な形状の凹凸が複数形成されたような粗い表面形状を有していてもよい。
次に、本実施の形態においては絶縁シート樹脂6内に含まれる複数のフィラー13の形状およびサイズがランダムであり、かつランダムな配置となっている。
ここでフィラー13の形状がランダムであるとは、ディンプル12の形状と同様に、球形状、多面体状、角錐状、不定形状(特定の形状を有さないいわゆる歪な形状)など様々な形状を有するフィラー13が混在していることを意味する。またフィラー13のサイズがランダムであるとは、複数のフィラー13間の当該サイズは同じではなく、ディンプル12のサイズと同様にさまざまなサイズのフィラー13を有している。また複数のフィラー13の配置がランダムであるとは、複数のフィラー13は互いに間隔をあけて、互いにランダムな(無秩序な)位置に浮遊するように配置されていることを意味する。
なおフィラー13のサイズとは、たとえばフィラー13が立方体状または直方体状である場合には図8の長さl3が示すように立方体または直方体をなす四角形の対角線の長さを意味する。またフィラー13が角錐形状である場合には、そのサイズは図8の長さl4または高さh3が示すように当該角錐形状の1辺の長さまたは高さを意味する。図示されないがフィラー13が円錐形状または円柱形状の場合には、そのサイズは円形の底面の直径、または高さを意味する。フィラー13が不定形状である場合には、そのフィラー13に対して測定可能な最大の寸法を当該フィラー13のサイズと定義する。
またフィラー13の平面は、通常の球形、多面体形、角錐形のように滑らかな表面であってもよいが、通常の球形、多面体形、角錐形などの表面にたとえば微小で無秩序な形状の凹凸が複数形成されたような粗い表面形状を有していてもよい。
なお、これ以外の本実施の形態の構成は、図3〜図5に示す実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果について説明する。
たとえば実施の形態1のようにディンプル12が整然と並ぶ場合、その形状、サイズおよび配置を一定にするために加工精度を高めるなど、加工コストが高騰する可能性がある。しかし本実施の形態のようにディンプル12の形状、サイズおよび配置をランダムにすれば、加工精度を高める必要がなくなるため、より低価格で加工を行なうことができる。ディンプル12は実施の形態1のような半球形状に限らず、たとえば多面体状、角錐状、不定形状を有していても、実施の形態1と同様にダイパッド2と絶縁シート1との密着性を高めることにより、その放熱効果を高める効果が期待できる。
また通常、絶縁シート樹脂6に含まれるフィラー13はその形状により大きく球形フィラーと不均一フィラーとの2種類に分類できる。実施の形態1のフィラー13は球形フィラーであり、本実施の形態のフィラー13は(球形フィラーを含めてもよいが)基本的に不均一フィラーである。球形フィラーは不均一フィラーに対して角取り作業等を行なう必要があるため、形成するために必要な工程数が増加し、高価格になる。しかし本実施の形態のように不均一フィラーを用いればより安価にフィラー13を量産することができる。
(実施の形態3)
図9を参照して、本実施の形態の半導体装置としてのパワーモジュール100(図1、図2参照)の構成は、ダイパッド2の表側主表面2A上に、複数(たとえば図9では2つ)の半導体チップ3が、表側主表面2A上において互いに間隔をあけて配置されている。2つの半導体チップ3のうち一方の半導体チップ3の上側の主表面の一部の領域には、図3の半導体チップ3と同様に、MOSFETおよび/またはIGBTなどの電力用半導体素子が形成された素子パターン3A,3Bが形成されている。2つの半導体チップ3のうち上記一方とは異なる他方の半導体チップ3の上側の主表面の一部の領域には、たとえば還流用のダイオードが形成された素子パターン3Cが形成されている。ダイパッド2の裏側主表面のうち、これらの半導体チップ3に挟まれた領域と平面的に重なる位置にはディンプル12が形成されている。
上記の各実施の形態と同様に、本実施の形態においても、ディンプル12はダイパッド2の裏側主表面2Bのうち半導体チップ3と平面的に重ならない位置に形成される。このため本実施の形態においては、半導体チップ3の境界部BDRより外側の領域、すなわち最外縁EDと隣接する裏側主表面2Bの外周部、および複数の半導体チップ3に挟まれた領域と平面的に重なる領域に、ディンプル12が形成される。
図10(A)、(B)を参照して、本実施の形態においても、実施の形態2と同様に、ランダムな形状を有する複数のディンプル12がランダムな配置となるようにランダムなサイズで配置されてもよい。また図示されないが、絶縁シート樹脂6内のフィラー13についても実施の形態2と同様に、その形状およびサイズがランダムであり、かつランダムな配置となっていてもよい。
なお、これ以外の本実施の形態の構成は、図3〜図5に示す実施の形態1の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。
次に、本実施の形態の作用効果について説明する。
本実施の形態においても上記の他の実施の形態と同様に、ディンプル12内に絶縁シート樹脂6が食い込むことによるアンカー効果を促進し、絶縁シート1とダイパッド2との密着性を向上させ、放熱効果を高めることができる。
また本実施の形態の構成は以下の作用効果を有する。図11(A)を参照して、ダイパッド2の表側主表面2A上にはんだ7を用いて半導体チップ3が固定される際に、はんだ7が収縮するためにダイパッド2が表側主表面2A側(図11(A)の上側)に凸形状となるように変形する。このためダイパッド2の裏側主表面2Bも表側主表面2A側に凸形状となるように湾曲する。
図11(A)のように、裏側主表面2Bの湾曲する量が比較的小さければ、裏側主表面2Bと接合面JCにおいて接合される絶縁シート樹脂6は、裏側主表面2Bの湾曲に追随して変形する。しかし絶縁シート樹脂6の変形により絶縁シート樹脂6内には残留応力が発生する。このため図11(B)を参照して、絶縁シート樹脂6内の残留応力が、絶縁シート樹脂6に対して図の下側向きに加われば、時間の経過とともに絶縁シート樹脂6は裏側主表面2Bから剥離する。これにより裏側主表面2Bと絶縁シート樹脂6との間に間隙GPが形成される。間隙GPは特にダイパッド2の平面視における中央部(図11(B)の左右方向に関する中央部)において大きくなる。
そこで図11(C)を参照して、たとえば複数の半導体チップ3が互いに間隔をあけて表側主表面2A上に配置された構造における、互いに隣り合う1対の半導体チップ3に挟まれた領域と平面的に重なる位置にディンプル12が形成される。1対の半導体チップ3に挟まれた位置は、ダイパッド2の平面視における中央部にほぼ相当する。1対の半導体チップ3に挟まれた位置のディンプル12内には絶縁シート樹脂6の一部(およびフィラー13)が充填される。
このようにすれば、はんだ付け時のダイパッド2の湾曲により最も間隙GPが大きくなりやすいダイパッド2の平面視における中央部において、ディンプル12内に絶縁シート樹脂6の一部が充填されるため、ダイパッド2と絶縁シート1との密着性が高まる。つまりダイパッド2と絶縁シート樹脂6との接合面JCにおける両者の密着性を高めることができ、接合面JCにおける間隙GPの形成を抑制することができる。またダイパッド2と絶縁シート1との密着性が良くなることから、ダイパッド2から絶縁シート1側への放熱性が向上する。
次に、図12を参照しながら、以上の各実施の形態に示す、半導体チップ3と平面的に重ならない位置に限定してディンプル12を形成する方法の概略について説明する。なおここではたとえば図3に示すような半球形状のディンプル12を裏側主表面2Bに形成する方法について説明する。
図12(A)を参照して、たとえば直方体状の土台の一の主表面に、50μm超えの粒径を有する半球形状の粒子14が複数、互いに間隔をあけて形成された下方治具15が準備される。粒子14の並び方およびサイズが、最終的に形成されるディンプル12の並び方およびサイズに反映される。すなわちたとえば複数の粒子14が互いにランダムな位置に並んでいれば、最終的に形成されるディンプル12はランダムな配置となるように形成される。また粒子14の粒径の最大値は、ダイパッド2(リードフレーム10)の厚みT1(図4、図5参照)の半分以下とすることが好ましい。
また、適度な硬度およびばね性を有する上方治具16が準備される。この上方治具16はダイパッド2を上方から押さえつけるための加圧部16Aを有している。ダイパッド2の表側主表面2A上には、はんだ7を介在して複数の半導体チップ3が互いに間隔をあけて形成されており、加圧部16Aが複数の半導体チップ3に挟まれた領域の真上に配置される。ディンプル12を形成しようとする領域の面積などに応じて、複数の上方治具16が互いに重なりあうように配置されてもよい。
図12(B)を参照して、下方治具15の粒子14が形成された面にダイパッド2の裏側主表面2Bが接触するようにダイパッド2が下方治具15上に配置され、かつ半導体チップ3と平面的に重ならず露出されたダイパッド2の表側主表面2Aが、その上方から加圧部16Aにより下方へ加圧されるように、上方治具16がセットされる。すると裏側主表面2Bのうち、加圧部16Aにより下方治具15の粒子14に押さえつけられた領域(つまり半導体チップ3と平面的に重ならない領域)には、粒子14による凸形状が転写され、ディンプル12が形成される。
具体的には図12(C)を参照して、図12(B)の処理により、半導体チップ3が配置される領域と平面的に重なる位置を避けるように、複数のディンプル12が形成される。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 絶縁シート、2 ダイパッド、2A 表側主表面、2B 裏側主表面、3 半導体チップ、3A,3B 素子パターン、4 リード、4A 突起部分、5 放熱電極、6 絶縁シート樹脂、7 はんだ、8 ワイヤ配線、9 モールド樹脂、10 リードフレーム、11 冷却モジュール、11a フィン部、12 ディンプル、13 フィラー、14 粒子、15 下方治具、16 上方治具、16A 加圧部、20 絶縁シート、100 パワーモジュール、BDR 境界部、ED 最外縁、GP 間隙。

Claims (6)

  1. 放熱性を有する絶縁シートと、
    前記絶縁シートの一方の主表面上に配置されたダイパッドと、
    前記ダイパッドの前記絶縁シートと反対側の主表面である表側主表面上に配置される、半導体素子が搭載された半導体チップとを備え、
    前記ダイパッドの前記絶縁シートと接する側の主表面である裏側主表面のうち、前記半導体チップと平面的に重ならない位置にディンプルが形成されており、
    前記ディンプルは、前記裏側主表面の平面視における外周部に形成され、
    前記表側主表面上には複数の前記半導体チップが互いに間隔をあけて配置されており、
    前記ディンプルは、複数の前記半導体チップに挟まれた領域と平面的に重なる位置に形成されている、半導体装置。
  2. 前記ディンプルのサイズは50μmを超えており、前記ダイパッドの前記主表面と交差する方向の厚みの半分以下である、請求項1に記載の半導体装置。
  3. 前記ディンプルは多面体状である、請求項1または2に記載の半導体装置。
  4. 前記ディンプルは複数形成されており、
    前記ディンプルの形状およびサイズはランダムであり、かつ前記ディンプルは前記裏側主表面のうち前記半導体チップと平面的に重ならない位置においてランダムな配置となるように形成される、請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記絶縁シートは、前記半導体チップを外部と電気的に絶縁するための絶縁シート樹脂を含み、
    前記絶縁シート樹脂内にはフィラーを有しており、
    前記フィラーの前記絶縁シート樹脂全体に対する占有率は70wt%以上である、請求項1〜のいずれか1項に記載の半導体装置。
  6. 前記フィラーは、アルミナ、窒化アルミニウム、窒化ホウ素、シリカ、窒化珪素からなる群より選択される少なくとも1つを含む、請求項に記載の半導体装置。
JP2013137866A 2013-07-01 2013-07-01 半導体装置 Active JP6141120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013137866A JP6141120B2 (ja) 2013-07-01 2013-07-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013137866A JP6141120B2 (ja) 2013-07-01 2013-07-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2015012216A JP2015012216A (ja) 2015-01-19
JP6141120B2 true JP6141120B2 (ja) 2017-06-07

Family

ID=52305101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013137866A Active JP6141120B2 (ja) 2013-07-01 2013-07-01 半導体装置

Country Status (1)

Country Link
JP (1) JP6141120B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6645402B2 (ja) * 2016-11-15 2020-02-14 トヨタ自動車株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300379A (ja) * 2007-05-29 2008-12-11 Sumitomo Electric Ind Ltd パワーモジュール

Also Published As

Publication number Publication date
JP2015012216A (ja) 2015-01-19

Similar Documents

Publication Publication Date Title
USRE49912E1 (en) Semiconductor device
TWI529878B (zh) 集成電路封裝件及其裝配方法
JPWO2016174899A1 (ja) 半導体装置
JP2019071412A (ja) チップパッケージ
TW201740528A (zh) 樹脂密封型半導體裝置
JP2017123360A (ja) 半導体モジュール
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
JP2008085002A (ja) 半導体装置およびその製造方法
JP6860334B2 (ja) 半導体装置
WO2013172139A1 (ja) 半導体デバイス
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
JP6141120B2 (ja) 半導体装置
TWI660471B (zh) 晶片封裝
JP2008130750A (ja) 半導体装置
JP5601282B2 (ja) 半導体装置
JP4556732B2 (ja) 半導体装置及びその製造方法
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
JP2006294729A (ja) 半導体装置
JP2015037151A (ja) 半導体装置
JP2013239659A (ja) 半導体デバイス
JPH08250628A (ja) 半導体集積回路装置およびその製造方法
JP4225243B2 (ja) 半導体装置及び基板接続構造
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
TWI220783B (en) A semiconductor device having a heat-dissipating structure
TWI242860B (en) Semiconductor package with heat dissipating structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170502

R150 Certificate of patent or registration of utility model

Ref document number: 6141120

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250