JP5601282B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5601282B2 JP5601282B2 JP2011123200A JP2011123200A JP5601282B2 JP 5601282 B2 JP5601282 B2 JP 5601282B2 JP 2011123200 A JP2011123200 A JP 2011123200A JP 2011123200 A JP2011123200 A JP 2011123200A JP 5601282 B2 JP5601282 B2 JP 5601282B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- heat sink
- circuit board
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
回路基板(10)の一面(11)上に搭載された半導体素子(20)と、
半導体素子(20)の上面(21)と回路基板(10)の前記一面(11)側とを電気的に接続する接続部材(30)と、
半導体素子(20)の上面(21)に接続されて半導体素子(20)の熱を放熱するヒートシンク(40)と、を備える半導体装置において、
接続部材は、板状をなすリードフレーム(30)であり、
リードフレーム(30)は、一端部(31)側が半導体素子(20)の上面(21)の周辺部に電気的に接続され、他端部(32)側が回路基板(10)の一面(11)まで延びて当該他端部(32)が回路基板(10)の一面(11)側に電気的に接続されたものであり、
ヒートシンク(40)は、半導体素子(20)の上面(21)の中央部、および、リードフレーム(30)の一端部(31)側の上面(30b)に放熱性接続材(50〜52)を介して接続されていることを特徴とする。
図1は、本発明の第1実施形態に係る半導体装置S1の概略断面構成を示す図である。
たとえば、板材60をアイランド、リードフレーム30をリード部とするリードフレーム素材を用いて、これら板材60、リードフレーム30を形成する場合、典型的なリードフレーム素材と同様に、矩形板状のアイランド60の各辺の外側に、複数個のリード部30が放射状に配置されたリードフレーム素材を用いる。
図3は、本発明の第2実施形態に係る半導体装置S3の概略断面構成を示す図である。ここでは、本実施形態と上記第1実施形態との相違点を中心に述べることとする。
図4は、本発明の第3実施形態に係る半導体装置S4の概略断面構成を示す図である。ここでは、本実施形態と上記第1実施形態との相違点を中心に述べることとする。
図5は、本発明の第4実施形態に係る半導体装置S5の概略断面構成を示す図である。ここでは、本実施形態と上記第1実施形態との相違点を中心に述べることとする。
図6は、本発明の第5実施形態に係る半導体装置S6の概略断面構成を示す図である。上記各実施形態では、リードフレーム30の中間部は、ディプレス加工により曲げられた形状とされていたが、本実施形態のように、リードフレーム30はエッチングにより形成され、このエッチングにより当該曲げられた形状を形成しているものでもよい。
図7は、本発明の第6実施形態に係る半導体装置S7の概略断面構成を示す図である。ここでは、本実施形態と上記第1実施形態との相違点を中心に述べることとする。
図9は、本発明の第7実施形態に係る半導体装置S9の概略断面構成を示す図である。上記各実施形態では、半導体素子20の上面21の中央部とヒートシンク40とは板材60を介して接続されていた。
本発明の第8実施形態では、上記図1に示した半導体装置S1の製造方法について、より具体的な方法を示すものである。ここでは、回路基板10およびリードフレーム素材として多連状態のものを用い、これらを組み付けた後、最終的に分断して、半導体装置S1を製造する方法を提供する。
まず、個々の回路基板10が連結された多連状態の回路基板10を用意し、その一面11上に半導体素子20を搭載する(半導体素子搭載工程)。
次に、矩形板状のアイランドとしての板材60とリード部としてのリードフレーム30とが、吊りリードを含むフレーム部101により一体に連結されたリードフレーム素材100を用意し、このリードフレーム素材100を、回路基板10の一面11上にて導電性接続材24を介して、半導体素子20の上面21の上に搭載する(リードフレーム接続工程)。
次に、半導体素子20の上面21上にて、板材60およびリードフレーム30の上に、放熱シート50を介してヒートシンク40を搭載し、放熱シート50の接合力によりヒートシンク40を固定する(ヒートシンク搭載工程)。また、半田ボールなどを用いてバンプ13を形成する。
次に、ダイシングカットにより、多連状態のリードフレーム素材100および回路基板10をカットし、半導体装置S1の単位に個片化する(カット工程)。こうして、半導体装置S1ができあがる。以上が第1の方法である。
この第2の方法では、まず、多連状態のリードフレーム素材100に対して、導電性接続材24を介して、半導体素子20の上面21を接続する(リードフレーム接続工程)。
次に、プレス加工などにより、リードフレーム素材100を個々の半導体装置S1の単位にカットする(リードフレームカット工程)。
その後、個々の半導体装置S1の単位にて半導体素子20と板材60およびリードフレーム30とが組み付けられたワークを、多連状態の回路基板10の一面11上に搭載する(半導体素子搭載工程)。
次に、半導体素子20の上面21上にて、板材60およびリードフレーム30の上に、放熱シート50を介してヒートシンク40を搭載し、放熱シート50の接合力によりヒートシンク40を固定する(ヒートシンク搭載工程)。また、半田ボールなどを用いてバンプ13を形成する。
次に、ダイシングカットにより、多連状態の回路基板10をカットし、半導体装置S1の単位に個片化する(回路基板カット工程)。こうして、半導体装置S1ができあがる。以上が第2の方法である。
なお、上記各実施形態では、半導体素子20は、両面電極タイプのICチップとして構成されていたが、上面21のみに電極を有し、上面21側からのみ電気的な取り出しを行う、いわゆる片面電極タイプのものであってもよい。この場合には、半導体素子20の下面22とこれに対向する回路基板10の一面11とは、非導電性の接着剤を介して接続されたものにできる。
11 回路基板の一面
20 半導体素子
21 半導体素子の上面
30 接続部材としてのリードフレーム
30b リードフレームの上面
31 リードフレームの一端部
32 リードフレームの他端部
40 ヒートシンク
50 放熱性接続材としての放熱シート
51 板材接続用の放熱性接続材
52 放熱性接続材としての樹脂部材
60 板材
Claims (5)
- 回路基板(10)と、
前記回路基板(10)の一面(11)上に搭載された半導体素子(20)と、
前記半導体素子(20)の上面(21)と前記回路基板(10)の一面(11)側とを電気的に接続する接続部材(30)と、
前記半導体素子(20)の上面(21)に接続されて前記半導体素子(20)の熱を放熱するヒートシンク(40)と、を備える半導体装置において、
前記接続部材は、板状をなすリードフレーム(30)であり、
前記リードフレーム(30)は、一端部(31)側が前記半導体素子(20)の上面(21)の周辺部に電気的に接続され、他端部(32)側が前記回路基板(10)の一面(11)まで延びて当該他端部(32)が前記回路基板(10)の一面(11)側に電気的に接続されたものであり、
前記ヒートシンク(40)は、前記半導体素子(20)の上面(21)の中央部、および、前記リードフレーム(30)の一端部(31)側の上面(30b)に放熱性接続材(50〜52)を介して接続されていることを特徴とする半導体装置。 - 前記半導体素子(20)の上面(21)の中央部と前記ヒートシンク(40)とは、放熱性を有する板材(60)を介して、接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記板材(60)と前記リードフレーム(30)とは同一の厚さであることを特徴とする請求項2に記載の半導体装置。
- 前記板材(60)と前記リードフレーム(30)とは、同一材料よりなることを特徴とする請求項3に記載の半導体装置。
- 前記リードフレーム(30)よりも前記ヒートシンク(40)の方が熱伝導性に優れた材料よりなることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123200A JP5601282B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011123200A JP5601282B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012253118A JP2012253118A (ja) | 2012-12-20 |
JP5601282B2 true JP5601282B2 (ja) | 2014-10-08 |
Family
ID=47525684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011123200A Expired - Fee Related JP5601282B2 (ja) | 2011-06-01 | 2011-06-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5601282B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014167973A (ja) * | 2013-02-28 | 2014-09-11 | Toshiba Corp | 半導体装置およびその製造方法 |
KR101694657B1 (ko) * | 2016-08-04 | 2017-01-09 | 제엠제코(주) | 방열 구조를 갖는 반도체 패키지 |
WO2021192245A1 (ja) * | 2020-03-27 | 2021-09-30 | 太陽誘電株式会社 | 高放熱モジュール構造 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05144971A (ja) * | 1991-11-18 | 1993-06-11 | Nec Corp | チツプキヤリア構造 |
JP2748771B2 (ja) * | 1992-05-14 | 1998-05-13 | 日本電気株式会社 | フィルムキャリア半導体装置及びその製造方法 |
JP3868777B2 (ja) * | 2001-09-11 | 2007-01-17 | 株式会社東芝 | 半導体装置 |
JP2004349347A (ja) * | 2003-05-20 | 2004-12-09 | Rohm Co Ltd | 半導体装置 |
JP2006261519A (ja) * | 2005-03-18 | 2006-09-28 | Sharp Corp | 半導体装置及びその製造方法 |
TW200739758A (en) * | 2005-12-09 | 2007-10-16 | Fairchild Semiconductor Corporaton | Device and method for assembling a top and bottom exposed packaged semiconductor |
JP5037398B2 (ja) * | 2008-03-25 | 2012-09-26 | 新電元工業株式会社 | 半導体装置 |
-
2011
- 2011-06-01 JP JP2011123200A patent/JP5601282B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012253118A (ja) | 2012-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7279789B2 (en) | Thermally enhanced three-dimensional package and method for manufacturing the same | |
TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
US9153519B2 (en) | Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same | |
KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
US8981550B2 (en) | Semiconductor package with alternating thermal interface and adhesive materials and method for manufacturing the same | |
JP2019071412A (ja) | チップパッケージ | |
JP2008141140A (ja) | 半導体装置 | |
JP6150866B2 (ja) | 電力半導体装置 | |
JP2006261519A (ja) | 半導体装置及びその製造方法 | |
JP5845634B2 (ja) | 半導体装置 | |
JP6048238B2 (ja) | 電子装置 | |
JP5601282B2 (ja) | 半導体装置 | |
US20080073763A1 (en) | Semiconductor device and method of manufacturing the same | |
JPWO2014188632A1 (ja) | 放熱構造を有する半導体装置および半導体装置の積層体 | |
JP2007281201A (ja) | 半導体装置 | |
JP5621712B2 (ja) | 半導体チップ | |
TW201220444A (en) | Semiconductor package device with a heat dissipation structure and the packaging method thereof | |
JP2010206132A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5096812B2 (ja) | 複合リードフレームを用いた半導体装置 | |
JP6560496B2 (ja) | 半導体装置 | |
JP4237116B2 (ja) | 半導体装置およびその製造方法 | |
JP5987665B2 (ja) | 半導体装置 | |
JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
KR20130004395U (ko) | 반도체 패키지 | |
WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140804 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5601282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |